CN208061869U - 薄膜型lc部件以及其安装结构 - Google Patents

薄膜型lc部件以及其安装结构 Download PDF

Info

Publication number
CN208061869U
CN208061869U CN201690001126.3U CN201690001126U CN208061869U CN 208061869 U CN208061869 U CN 208061869U CN 201690001126 U CN201690001126 U CN 201690001126U CN 208061869 U CN208061869 U CN 208061869U
Authority
CN
China
Prior art keywords
mentioned
thin film
film
inductor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201690001126.3U
Other languages
English (en)
Inventor
植木纪行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN208061869U publication Critical patent/CN208061869U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

薄膜型LC部件(101)具备：具有相互对置的第一面(S1)以及第二面(S2)的基板(10)、通过薄膜工艺形成在第一面(S1)的薄膜电容器(TFC)、通过薄膜工艺形成在第二面(S2)中的俯视时与薄膜电容器(TFC)至少一部分重叠的区域的薄膜电感器(TFL)、形成在基板(10)并将薄膜电容器(TFC)和薄膜电感器(TFL)连接的层间连接导体(42、62)、形成在第一面(S1)侧并覆盖薄膜电容器(TFC)的绝缘层(31)、以及形成在绝缘层(31)的表面并与薄膜电容器(TFC)以及薄膜电感器(TFL)连接的多个端子电极(51、52、53)。

Description

薄膜型LC部件以及其安装结构
技术领域
本实用新型涉及LC部件，特别涉及适合轻薄化的薄膜型LC部件以及其安装结构。
背景技术
已知有在硅基板、氧化铝基板等上通过薄膜工艺一体地形成电感器和电容器的薄膜型的无源部件(IPD:Integrated Passive Device，集成无源器件)(例如参照专利文献1、2)。
在专利文献1中示出在形成薄膜电路的工序中同时对薄膜电容器的电介质膜和薄膜电感器的层间绝缘膜进行成膜。
在专利文献2中示出在基板上依次形成第一电极层、电介质层、第二电极层来构成电容器，并在其上形成由磁性膜以及线圈构成的平面电感器，从而确保电容器与电感器的隔离性。
专利文献1:日本特开平6－53406号公报
专利文献2:日本特开2001－44778号公报
由于IPD是通过薄膜工艺所形成的无源部件，所以与通过厚膜工艺或片材多层工艺所形成的无源部件相比，能够大幅度地减少其厚度尺寸。
然而，若如专利文献1那样在同一面排列电感器和电容器，则需要的基板面积变大，无法避免薄膜型无源部件的大型化。
另一方面，若如专利文献2那样在基板上形成电容器并在其上形成电感器，则虽然需要的基板面积变小，但在将此安装于印刷布线板等的情况下，导致印刷布线板上的电路与电容器的距离相对变大，在其之间产生寄生电感。因此，LC无源部件的电特性因向印刷布线板等的安装状态而发生变化。
实用新型内容
本实用新型的目的在于，提供薄型且小面积并抑制了薄膜电容器的寄生电感的薄膜型LC部件、以及其安装结构。
(1)本实用新型的薄膜型LC部件的特征在于，具有：
基板，具有相互对置的第一面以及第二面；
薄膜电容器，通过薄膜工艺形成在上述第一面；
薄膜电感器，通过薄膜工艺形成在上述第二面中的俯视时与上述薄膜电容器至少一部分重叠的区域；
层间连接导体，形成在上述基板，并将上述薄膜电容器和上述薄膜电感器连接；
绝缘层，形成在上述第一面侧，并覆盖上述薄膜电容器；以及
端子电极，形成在上述绝缘层的表面，并与上述薄膜电容器以及上述薄膜电感器连接。
根据上述结构，可缩小薄膜电容器以及薄膜电感器的形成区域的俯视时的面积。另外，由于不在基板的薄膜电感器形成侧而在薄膜电容器形成侧形成端子电极，所以薄膜电容器能够以最短距离配置在形成于印刷布线板(安装基板)的电路，可减少寄生电感。另外，由于在薄膜电感器与薄膜电容器之间夹设有基板、即薄膜电感器远离薄膜电容器，所以涡流难以流向薄膜电容器的电极膜。因此，可构成Q值高的薄膜电感器。
(2)优选上述薄膜电感器以及上述薄膜电容器分别具有第一端和第二端，上述薄膜电容器的第一端和上述薄膜电感器的第二端连接，上述多个端子电极由分别与上述薄膜电容器的第一端、上述薄膜电容器的第二端、上述薄膜电感器的第一端连接的至少3个端子电极构成。由此，在电方面，仅在外部设置3个端子电极即可，并仅通过使这些端子电极与基板上的电路连接就能够构成例如LC低通滤波器或平滑电路。
(3)在上述(2)中，优选上述薄膜电感器由分别具有第一端和第二端的多个薄膜电感器构成，上述多个端子电极包括分别与上述多个薄膜电感器的第一端连接的端子电极。由此，能够在多个电感器和共用的电容器选择性地使用时间常数不同的低通滤波器或平滑电路。
(4)在上述(1)～(3)中的任意一项中，优选上述薄膜电容器由与上述第一面平行的第一电极膜、与该第一电极膜对置的第二电极膜、和夹设在上述第一电极膜与上述第二电极膜之间的电介质薄膜构成，上述电介质薄膜是钛酸钡锶薄膜。由此，由于能够构成小面积且高电容的薄膜电容器，所以能够构成小型的薄膜型LC部件。
(5)在上述(1)～(4)中的任意一项中，优选包括上述基板、上述薄膜电容器、上述薄膜电感器以及上述绝缘层的整体的厚度为100μm 以下。如果是该尺寸，则能够配置于经由凸块被倒置安装于基板的半导体芯片的端面与基板的间隙。
(6)本实用新型的薄膜型LC部件的安装结构是半导体芯片、电容器以及电感器向安装基板的安装结构，
上述半导体芯片经由凸块被倒置安装在上述基板，
上述电容器以及上述电感器构成为薄膜型LC部件，
上述薄膜型LC部件具有：
基板，具有相互对置的第一面以及第二面；
薄膜电容器，通过薄膜工艺形成在上述第一面；
薄膜电感器，通过薄膜工艺形成在上述第二面中的俯视时与上述薄膜电容器大致重叠的区域；
层间连接导体，形成在上述基板，并将上述薄膜电容器和上述薄膜电感器连接；
绝缘层，形成在上述第一面侧，并覆盖上述薄膜电容器；以及
端子电极，形成在上述绝缘层的表面，并与上述薄膜电容器以及上述薄膜电感器连接，
上述薄膜型LC部件被配置在上述安装基板与上述半导体芯片的间隙。
根据上述结构，将薄型且小面积的薄膜型LC部件、或者抑制了薄膜电容器的寄生电感的薄膜型LC部件与半导体芯片一起高密度地向基板安装。
根据本实用新型，能够构成薄型且小面积的薄膜型LC部件、抑制了薄膜电容器的寄生电感的薄膜型LC部件、以及具备薄膜型LC部件的小型的电子设备。
附图说明
图1(A)是第一实施方式所涉及的薄膜型LC部件101的俯视图，图1(C)是薄膜型LC部件101的仰视图，图1(B)是图1(A)、图1 (C)中的X－X线处的薄膜型LC部件101的纵剖视图。
图2是薄膜型LC部件101的电路图。
图3(A)是在基板10形成了薄膜电容器形成用的多个薄膜的状态下的俯视图，图3(B)是其X－X线处的剖视图。
图4(A)是对薄膜电容器形成部的多个薄膜进行图案化的状态下的俯视图，图4(B)是其X－X线处的剖视图。
图5(A)是在薄膜电容器形成部形成了阻焊剂膜31的状态下的俯视图，图5(B)是其X－X线处的剖视图。
图6(A)是在阻焊剂膜31形成了开口H1、H2、H3的状态下的俯视图，图6(B)是其X－X线处的剖视图。
图7(A)是形成了导通孔(via)41、42和43以及端子电极51、52、 53的状态下的俯视图，图7(B)是其X－X线处的剖视图。
图8(A)是形成了局部覆盖端子电极51、52、53的阻焊剂膜31的状态下的俯视图，图8(B)是其X－X线处的剖视图。
图9(A)是在基板10等形成了开口H61、H62的状态下的俯视图，图9(B)是其X－X线处的剖视图。
图10(A)是在基板10形成了Si贯通电极61、62的状态下的俯视图，图10(B)是其X－X线处的剖视图。
图11(C)是在基板10的第二面S2形成了薄膜电感器用的导体图案 70的状态下的仰视图，图11(A)是其俯视图，图11(B)是X－X线处的剖视图。
图12是第二实施方式所涉及的薄膜型LC部件102的分解立体图。
图13是薄膜型LC部件102的立体图。
图14(A)是在基板10L形成了薄膜电感器TFL的状态下的俯视图，图14(B)是其X－X线处的剖视图。
图15(A)是使形成有薄膜电感器TFL的基板10L和形成有薄膜电容器TFC的基板10C背面彼此接合的状态下的俯视图，图15(B)是其 X－X线处的剖视图。
图16(A)是形成了端子电极51、52、53的状态下的俯视图，图16 (B)是其X－X线处的剖视图。
图17是第三实施方式所涉及的SiP(system in a package：系统级封装) 结构的电子部件的剖视图。
图18是第四本实施方式所涉及的平滑电路相对于微处理器的连接构造的概念图。
图19(A)、图19(B)是第五实施方式所涉及的薄膜型LC部件的电路图。
具体实施方式
以下，参照附图，列举几个具体的例子来表示用于实施本实用新型的多个方式。在各附图中对同一位置赋予同一符号。考虑到要点的说明或者理解的容易性，为了方便而分开表示实施方式，但能够进行不同的实施方式中所示的结构的局部置换或者组合。在第二实施方式以后，省略针对与第一实施方式共用的事项的记述，仅对不同点进行说明。特别是针对基于相同的结构起到的相同的作用效果，不在每个实施方式中逐一提及。
[21]《第一实施方式》
图1(A)是第一实施方式所涉及的薄膜型LC部件101的俯视图，图1(C) 是薄膜型LC部件101的仰视图，图1(B)是图1(A)、图1(C)中的X－X 线处的薄膜型LC部件101的纵剖视图。
薄膜型LC部件101具备具有相互对置的第一面S1以及第二面S2的基板 10。在该基板10的第一面S1形成有薄膜电容器TFC，在第二面S2形成有薄膜电感器TFL。在俯视基板10时，薄膜电感器TFL形成在与薄膜电容器TFC 重叠的区域。
在基板10形成有将薄膜电容器TFC和薄膜电感器TFL连接的Si贯通电极61、62。
另外，在基板10的第一面S1侧形成有覆盖薄膜电容器TFC的阻焊剂膜 (绝缘层)31。
在上述阻焊剂膜31的表面形成有与薄膜电容器TFC以及薄膜电感器TFL 连接的端子电极51、52、53。
图2是薄膜型LC部件101的电路图。在图2中，端口P1、P2、P3分别与上述端子电极51、52、53对应。薄膜型LC部件101由连接在端口P1－P2 间的薄膜电容器TFC、和连接在端口P2－P3间的薄膜电感器TFL构成。
本实施方式的薄膜型LC部件101作为将端口P3设为接地电位、将端口 P1设为输入端口、将端口P2设为输出端口的低通滤波器或者平滑电路发挥作用。
根据本实施方式，起到如下的效果。
薄膜电容器TFC以及薄膜电感器TFL的形成区域在俯视时的面积缩小。另外，由于不是在基板10的薄膜电感器TFL形成侧而在薄膜电容器TFC形成侧形成端子电极51、52、53，所以薄膜电容器TFC能够以最短距离配置在形成于印刷布线板(安装基板)的电路，减少寄生电感。因此，寄生电感和薄膜电容器的LC串联谐振的谐振频率能够高于使用频带，所以能够在宽带获得低通滤波器特性或者平滑特性。
另外，由于在薄膜电感器TFL与薄膜电容器TFC之间夹设有基板10、即由于薄膜电感器TFL远离薄膜电容器TFC，所以涡流难以流向薄膜电容器TFC 的电极。因此，可构成Q值高的薄膜电感器TFL。
接下来，参照图3～图11等对图1(A)、图1(B)、图1(C)所示的薄膜型LC部件101的详细结构、和其制造方法进行说明。
图3(A)、图4(A)、图5(A)、图6(A)、图7(A)、图8(A)、图9 (A)、图10(A)、图11(A)均是各工序的俯视图，图3(B)、图4(B)、图 5(B)、图6(B)、图7(B)、图8(B)、图9(B)、图10(B)、图11(B) 均是各工序的X－X线处的剖视图。图11(C)是仰视图。
(1)在图3(A)、图3(B)中，基板10例如是高电阻Si基板。在该基板10的第一面S1依次形成BST膜(钛酸钡锶膜、(Ba,Sr)TiO3膜)21、Pt 电极膜22、BST膜23、Pt电极膜24。这些BST膜通过旋涂工序和烧制工序来形成，Pt电极膜通过溅射进行成膜。BST膜21作为针对Si基板10的密接层来利用。由于该BST膜21与电容无关，所以只要是作为针对Si基板10的密接层发挥作用的膜即可，也可以是除了BST膜之外的膜。另外，上述Pt电极膜也能够使用导电性良好、耐氧化性优异的高熔点的其它贵金属材料例如Au。
(2)如图4(A)、图4(B)所示，通过规定次数的光刻对BST膜21、 23、Pt电极膜22、24进行图案化。即，使之后与端口P1导通的Pt电极膜221 分离并且露出，使之后与端口P2导通的Pt电极膜222露出。
(3)如图5(A)、图5(B)所示，旋涂环氧或聚酰亚胺等阻焊剂膜31。
(4)如图6(A)、图6(B)所示，在阻焊剂膜31形成开口H1、H2、H3。
(5)如图7(A)、图7(B)所示，通过溅射在开口H1、H2、H3内以及阻焊剂膜31的表面例如形成0.1μm/1.0μm/0.1μm的Ti/Cu/Ti的导体膜。由此在开口H1、H2、H3形成导通孔41、42、43。之后，通过对阻焊剂膜31 的表面的Ti/Cu/Ti膜进行图案化来形成端子电极51、52、53。
(6)如图8(A)、图8(B)所示，进而形成阻焊剂膜31，使端子电极 51、52、53露出。
(7)如图9(A)、图9(B)所示，通过蚀刻、钻孔等在基板10穿孔形成开口H61、H62。
(8)如图10(A)、图10(B)所示，在开口H61、H62内以及基板10 的第二面S2，例如形成Ti/Cu/Ti的导体膜。由此在开口H61、H62中形成Si 贯通电极(through-silicon via，TSV)61、62。之后，通过CMP法等将基板10 的第二面S2表面的上述导体膜除去。
(9)如图11(A)、图11(B)、图11(C)所示，在基板10的第二面S2 形成镀Cu膜，并对该镀Cu膜进行图案化，从而在基板10的第二面S2形成作为薄膜电感器TFL发挥作用的导体图案70。
(10)之后，通过在基板10的第二面S2旋涂环氧或聚酰亚胺等阻焊剂膜 32来获得图1(A)、图1(B)、图1(C)所示的薄膜型LC部件101。
此外，在图3～图11中，为了便于说明，以单一部件的状态进行了图示，但实际上按照晶圆单位进行上述的处理，最终分割为单一的部件(单片)。
《第二实施方式》
在第二实施方式中，对将分别独立地制成的薄膜电容器和薄膜电感器一体化的薄膜型LC部件102进行表示。
图12是薄膜型LC部件102的分解立体图，图13是薄膜型LC部件102 的立体图。在图12中省略了电介质膜以及绝缘膜的图示。
对于本实施方式的薄膜型LC部件102而言，在基板10C的第一面S1构成薄膜电容器TFC，在基板10L的第二面S2构成薄膜电感器TFL。
参照图14～图16等对本实施方式的薄膜型LC部件102的详细结构、和其制造方法进行说明。
图14(A)、图15(A)、图16(A)均是各工序的俯视图，图14(B)、图15(B)、图16(B)均是各工序的X－X线处剖视图。
(1)在图14(A)、图14(B)中，基板10L例如是高电阻Si基板。在该基板10L的第二面S2形成镀Cu膜，并对该镀Cu膜进行图案化，从而形成作为薄膜电感器TFL发挥作用的导体图案70。
(2)接着，涂布形成覆盖导体图案70的阻焊剂膜32。之后，在基板10L 形成Si贯通电极(through-silicon via，TSV)61、62。由此，构成具有Si贯通电极61、62的薄膜电感器TFL。
(3)如图15(A)、图15(B)所示，在第一面S1依次形成BST膜21、 Pt电极膜22、BST膜23、Pt电极膜24、BST膜25，并覆盖阻焊剂膜31，进而形成导通孔41、42、43。由此，构成薄膜电容器TFC。另外，在基板10C 形成与上述导通孔41、42导通的Si贯通电极。
之后，将图14(A)、图14(B)所示的形成有薄膜电感器TFL的基板10L、和形成有上述薄膜电容器TFC的基板10C经由各向异性导电膜(AFC)背面彼此接合。由此，获得图15(A)、图15(B)所示的结构。
(4)之后，如图16(A)、图16(B)所示，在阻焊剂膜31的表面形成镀Cu膜，并对该镀Cu膜进行图案化，从而形成端子电极51、52、53。
可以如本实施方式那样，通过薄膜电感器和薄膜电容器分别形成在不同的基板之后再使两者接合，来构成薄膜型LC部件。
《第三实施方式》
在第三实施方式中，表示薄膜型LC部件的安装结构以及具备薄膜型LC 部件的电子部件的例子。
图17是第三实施方式所涉及的SiP(system in a package)结构的电子部件的剖视图。对于该电子部件而言，在安装基板80的上表面安装有半导体芯片 90、其它的芯片部件。半导体芯片90是基于焊锡球91的BGA(Ball grid array：焊球阵列封装)形式的封装，经由焊料凸块被倒置(face down)安装于安装基板80。在安装基板80上的半导体芯片90的搭载位置安装有薄膜型LC部件101。即，在半导体芯片90的端面(face plane)与安装基板80的间隙配置有薄膜型 LC部件101。薄膜型LC部件101的结构如第一实施方式所示那样。半导体芯片90的焊锡球91在安装前直径为250μm，在安装后直径为200μm左右。因此，通过薄膜型LC部件101的厚度为100μm以下，能够在半导体芯片90的端面与安装基板80的间隙配置薄膜型LC部件101。如果考虑焊锡球91的缩小化，则优选薄膜型LC部件101的厚度为70μm以下，更优选为50μm以下。
安装基板80的上部被密封树脂82密封，构成Sip结构的电子部件201。该电子部件201也是基于焊锡球81的BGA(Ball grid array)形式的封装，被表面安装于电路基板200。
此外，薄膜型LC部件101可以与半导体芯片90侧接合而不与安装基板 80侧接合。
《第四实施方式》
在第四实施方式中，表示在包括通过多个电源电压进行动作的电路的微处理器应用了薄膜型LC部件的例子。
图18是表示第四实施方式所涉及的平滑电路相对于微处理器的连接结构的概念图。微处理器芯片98具备动作电源电压不同的多个电路块。在各电路块形成有与电源电压对应的各个电源电路PSa、PSb、PSc、PSd。各电源电路PSa、 PSb、PSc、PSd的平滑电路101a、101b、101c、101d被设置在微处理器芯片 98的外部，并经由基板上的布线图案而连接。这些平滑电路101a、101b、101c、 101d的各个是已经示出的薄膜型LC部件。而且，这些薄膜型LC部件被配置在微处理器芯片与基板的间隙。
《第五实施方式》
在第五实施方式中，表示具备多个薄膜电感器的薄膜型LC部件的例子。
图19(A)、图19(B)是第五实施方式所涉及的薄膜型LC部件的电路图。在图19(A)所示的例子中，4个薄膜电感器L1、L2、L3、L4的第一端与端口P11、P12、P13、P14导通，薄膜电感器L1、L2、L3、L4的第二端共同连接并与端口P2导通。薄膜电容器C的两端与端口P2和端口P3导通。图19(B) 所示的例子在4个薄膜电感器L1、L2、L3、L4的第一端共同连接并与端口P1导通的点上与图19(A)不同。
根据图19(A)所示的结构，通过电源电路等电路与端口P11、P12、P13、 P14的选择性连接，能够切换薄膜型LC部件的时间常数。
根据图19(B)所示的结构，通过使4个薄膜电感器L1、L2、L3、L4并联连接，能够减小直流电阻(DCR)。
《其它实施方式》
在第一实施方式中示出俯视基板10时薄膜电感器TFL其几乎整体形成在与薄膜电容器TFC重叠的区域的例子，但也可以薄膜电感器TFL的一部分形成在与薄膜电容器TFC重叠的区域。如果将薄膜电感器TFL的至少一部分形成在与薄膜电容器TFC重叠的区域，则可缩小薄膜电容器以及薄膜电感器的形成区域的俯视时的面积。
在图1(A)、图1(B)、图1(C)所示的例子中示出在作为Si基板的基板10的表面直接形成导体图案70，但也可以在Si基板的表面形成SiO2等保护膜，并在其表面形成导体图案70。
在第一实施方式中，示出将高电阻Si基板用作基板的例子，但也可以是玻璃基板、氧化铝陶瓷基板等。
在第一实施方式中，先在基板形成薄膜电容器，之后形成薄膜电感器，但薄膜电容器以及薄膜电感器向基板的形成顺序可以相反。另外，也可以在薄膜电容器的形成工序与薄膜电感器的形成工序之间研磨基板来使其板厚变薄。
在第一实施方式中，在基板(高电阻Si基板)10形成Si贯通电极TSV。这是通过在Si基板形成贯通孔，并埋入Cu的镀覆而实现的，但也可以代替TSV 而通过向Si基板掺入杂质所实现的掺杂来形成贯通导通路。
在第一实施方式中，示出形成作为有机层间绝缘膜的阻焊剂膜31、32的例子，但也可以通过等离子体CVD法等形成无机绝缘膜。另外，可以通过绝缘树脂片的粘贴来形成绝缘膜。
在以上所示的各实施方式中，作为本实用新型所涉及的“基板”，列举了半导体基板的例子，但也可以是玻璃基板或陶瓷基板。
最后，上述实施方式的说明在所有方面仅为例示，并非是限制性的。对于本领域的技术人员来说能够适当地实施变形及变更。例如，能够进行不同的实施方式示出的结构的局部的置换或组合。本实用新型的范围并不是由上述实施方式示出，而是由技术方案来表示。进而，本实用新型的范围意图包含与技术方案等同的含义以及范围内的全部的变更。
符号说明
H1、H2、H3…开口
H61、H62…开口
L1、L2、L3、L4…薄膜电感器
P1、P2、P3…端口
P11、P12、P13、P14…端口
PSa、PSb、PSc、PSd…电源电路
S1…第一面
S2…第二面
TFC…薄膜电容器
TFL…薄膜电感器
TSV…Si贯通电极
10、10C、10L…基板
21、23、25…BST膜
22、24…Pt电极膜
31、32…阻焊剂膜(绝缘层)
41、42、43…导通孔
51、52、53…端子电极
61、62…Si贯通电极
70…导体图案
80…安装基板
81、91…焊锡球
82…密封树脂
90…半导体芯片
98…微处理器芯片
101、102…薄膜型LC部件
101a、101b、101c、101d…平滑电路
200…电路基板
201…电子部件
221、222…Pt电极膜

Claims (7)

1.一种薄膜型LC部件，其特征在于，具有：
基板，具有相互对置的第一面以及第二面；
薄膜电容器，通过薄膜工艺形成在上述第一面；
薄膜电感器，通过薄膜工艺形成在上述第二面中的俯视时与上述薄膜电容器至少一部分重叠的区域；
层间连接导体，形成在上述基板，并将上述薄膜电容器和上述薄膜电感器连接；
绝缘层，形成在上述第一面侧，并覆盖上述薄膜电容器；以及
多个端子电极，形成在上述绝缘层的表面，与上述薄膜电容器以及上述薄膜电感器连接，并且与安装基板上的电路连接。
2.根据权利要求1所述的薄膜型LC部件，其特征在于，
上述薄膜电感器以及上述薄膜电容器分别具有第一端和第二端，
上述薄膜电容器的第一端和上述薄膜电感器的第二端连接，
上述多个端子电极由分别与上述薄膜电容器的第一端、上述薄膜电容器的第二端、上述薄膜电感器的第一端连接的至少3个端子电极构成。
3.根据权利要求2所述的薄膜型LC部件，其特征在于，
上述薄膜电感器由分别具有第一端和第二端的多个薄膜电感器构成，
上述多个端子电极包括分别与上述多个薄膜电感器的第一端连接的端子电极。
4.根据权利要求1～3中的任意一项所述的薄膜型LC部件，其特征在于，
上述薄膜电容器由与上述第一面平行的第一电极膜、与该第一电极膜对置的第二电极膜、夹设在上述第一电极膜与上述第二电极膜之间的电介质薄膜构成，上述电介质薄膜是钛酸钡锶薄膜。
5.根据权利要求1～3中的任意一项所述的薄膜型LC部件，其特征在于，
包括上述基板、上述薄膜电容器、上述薄膜电感器以及上述绝缘层的整体的厚度为100μm以下。
6.根据权利要求4所述的薄膜型LC部件，其特征在于，
包括上述基板、上述薄膜电容器、上述薄膜电感器以及上述绝缘层的整体的厚度为100μm以下。
7.一种薄膜型LC部件的安装结构，是半导体芯片、电容器以及电感器向安装基板的安装结构，其特征在于，
上述半导体芯片经由凸块被倒置安装在上述基板，
上述电容器以及上述电感器构成为薄膜型LC部件，
上述薄膜型LC部件具有：
基板，具有相互对置的第一面以及第二面；
薄膜电容器，通过薄膜工艺形成在上述第一面；
薄膜电感器，通过薄膜工艺形成在上述第二面中的俯视时与上述薄膜电容器大致重叠的区域；
层间连接导体，形成在上述基板，并将上述薄膜电容器和上述薄膜电感器连接；
绝缘层，形成在上述第一面侧，并覆盖上述薄膜电容器；以及
端子电极，形成在上述绝缘层的表面，并与上述薄膜电容器以及上述薄膜电感器连接，
上述薄膜型LC部件被配置在上述安装基板与上述半导体芯片的间隙，通过上述端子电极与上述安装基板上的电路连接而被安装于上述安装基板。
CN201690001126.3U 2015-10-02 2016-09-28 薄膜型lc部件以及其安装结构 Active CN208061869U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-196392 2015-10-02
JP2015196392 2015-10-02
PCT/JP2016/078552 WO2017057422A1 (ja) 2015-10-02 2016-09-28 薄膜型ｌｃ部品およびその実装構造

Publications (1)

Publication Number Publication Date
CN208061869U true CN208061869U (zh) 2018-11-06

Family

ID=58423905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201690001126.3U Active CN208061869U (zh) 2015-10-02 2016-09-28 薄膜型lc部件以及其安装结构

Country Status (4)

Country Link
US (1) US20180226391A1 (zh)
JP (2) JPWO2017057422A1 (zh)
CN (1) CN208061869U (zh)
WO (1) WO2017057422A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111541462A (zh) * 2019-01-21 2020-08-14 株式会社村田制作所 前端模块以及通信装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020001192B4 (de) 2019-03-12 2024-08-29 KYOCERA AVX Components Corporation (n. d. Ges. d. Staates Delaware) Doppelseitiges hochleistungs-dünnschichtfilter
US11450469B2 (en) 2019-08-28 2022-09-20 Analog Devices Global Unlimited Company Insulation jacket for top coil of an isolated transformer
US11387316B2 (en) 2019-12-02 2022-07-12 Analog Devices International Unlimited Company Monolithic back-to-back isolation elements with floating top plate
WO2021166880A1 (ja) * 2020-02-17 2021-08-26 株式会社村田製作所 半導体装置及びモジュール
IT202200001400A1 (it) 2022-01-27 2023-07-27 Univ Degli Studi Di Messina Metodo di diagnosi della malattia di Alzheimer
WO2024150493A1 (ja) * 2023-01-09 2024-07-18 Tdk株式会社 薄膜キャパシタ及びこれを備える回路基板
WO2024150492A1 (ja) * 2023-01-09 2024-07-18 Tdk株式会社 薄膜キャパシタ及びこれを備える回路基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5830119A (ja) * 1981-08-17 1983-02-22 ティーディーケイ株式会社 複合型回路部品
JPH0547586A (ja) * 1991-08-16 1993-02-26 Toshiba Corp コンデンサ部品
JP3027081B2 (ja) * 1993-12-09 2000-03-27 アルプス電気株式会社 薄膜素子
JPH1098269A (ja) * 1996-09-21 1998-04-14 Ngk Spark Plug Co Ltd 回路基板
JPH11195531A (ja) * 1997-12-29 1999-07-21 Taiyosha Denki Kk チップ部品、チップネットワーク部品
JP2004128219A (ja) * 2002-10-02 2004-04-22 Shinko Electric Ind Co Ltd 付加機能を有する半導体装置及びその製造方法
JP2007142109A (ja) * 2005-11-17 2007-06-07 Tdk Corp 電子部品
CN102113113A (zh) * 2008-08-04 2011-06-29 株式会社村田制作所 电介质薄膜电容器的制造方法以及电介质薄膜电容器
JP5445357B2 (ja) * 2010-06-30 2014-03-19 Ｔｄｋ株式会社 電子部品及び電子デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111541462A (zh) * 2019-01-21 2020-08-14 株式会社村田制作所 前端模块以及通信装置

Also Published As

Publication number Publication date
JP2020145475A (ja) 2020-09-10
US20180226391A1 (en) 2018-08-09
JPWO2017057422A1 (ja) 2018-04-19
WO2017057422A1 (ja) 2017-04-06
JP7052824B2 (ja) 2022-04-12

Similar Documents

Publication Publication Date Title
CN208061869U (zh) 薄膜型lc部件以及其安装结构
US11626363B2 (en) Bonded structures with integrated passive component
US7314780B2 (en) Semiconductor package, method of production of same, and semiconductor device
US8149585B2 (en) Interposer and electronic device using the same
CN102106198B (zh) 半导体装置及其制造方法
CN101266868B (zh) 超小型电力变换装置
EP1887622A2 (en) Capacitor built-in substrate and method of manufacturing the same and electronic component device
KR101219006B1 (ko) 칩형 코일 부품
US8405953B2 (en) Capacitor-embedded substrate and method of manufacturing the same
JP2006196886A (ja) 電力コアデバイス及びその作製方法
CN101123853A (zh) 内置有电容器的互连体及其制造方法以及电子元件装置
CN208173340U (zh) Lc复合器件以及处理器
WO2015179305A1 (en) Embedded package substrate capacitor
US20060017133A1 (en) Electronic part-containing elements, electronic devices and production methods
US20130271251A1 (en) Substrate-Less Electronic Component
JPWO2009028596A1 (ja) 受動素子内蔵基板、製造方法、及び半導体装置
JP4738228B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005108929A (ja) 半導体装置及びその製造方法
CN206835545U (zh) 集成电路元件的安装结构
JP4329524B2 (ja) 半導体装置およびその製造方法
US10355074B2 (en) Monolayer thin film capacitor and method for manufacturing the same
JP4458033B2 (ja) 積層型電子回路構造体とその製造方法
JP2004023025A (ja) 高容量フラットコンデンサ素子およびこれを構成するコンデンサシート

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant