CN101123853A - 内置有电容器的互连体及其制造方法以及电子元件装置 - Google Patents

内置有电容器的互连体及其制造方法以及电子元件装置 Download PDF

Info

Publication number
CN101123853A
CN101123853A CNA2007101397441A CN200710139744A CN101123853A CN 101123853 A CN101123853 A CN 101123853A CN A2007101397441 A CNA2007101397441 A CN A2007101397441A CN 200710139744 A CN200710139744 A CN 200710139744A CN 101123853 A CN101123853 A CN 101123853A
Authority
CN
China
Prior art keywords
capacitor
electrode
base resin
resin layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101397441A
Other languages
English (en)
Inventor
真篠直宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN101123853A publication Critical patent/CN101123853A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/16268—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明涉及内置有电容器的互连体及其制造方法以及电子元件装置。本发明的内置有电容器的互连体包括：基础树脂层；电容器第一电极，该第一电极设置成穿过所述基础树脂层并具有多个伸出部，所述伸出部分别从所述基础树脂层的两表面侧伸出，从而位于所述基础树脂层的一个表面侧的伸出部用作连接部分；电容器介电层，该介电层用于覆盖所述第一电极的位于所述基础树脂层的另一表面侧的伸出部；以及电容器第二电极，该第二电极用于覆盖所述介电层，其中，多个均由所述第一电极、所述介电层和所述第二电极构成的电容器在这些电容器穿过所述基础树脂层的状态下沿横向对齐。

Description

内置有电容器的互连体及其制造方法以及电子元件装置
技术领域
本发明涉及一种内置有电容器的互连体(interposer)及其制造方法以及电子元件装置，更具体地涉及一种可应用于连接半导体芯片和布线基板的互连体的内置有电容器的互连体及其制造方法、以及采用该内置有电容器的互连体的电子元件装置。
背景技术
在现有技术中，通过在内置有去耦电容器的布线基板上安装半导体芯片而构成电子元件装置。如图1所示，在这样的电子元件装置的实施例中，在第一布线层100的下表面露出的状态下在第一层间绝缘层200中嵌入第一布线层100，并且在第一层间绝缘层200上形成有第二布线层120，第二布线层120通过设置在第一层间绝缘层200中的第一过孔VH1而连接到第一布线层100。
而且，通过在支撑体350的下方形成第一电极310、电介质320和第二电极330而构成的电容器元件300的连接端子340与第二布线层120相连。在电容器元件300的下方布置有晶片安装带400。而且，在电容器元件300上形成有第二层间绝缘层220，使得电容器元件300嵌入该第二层间绝缘层220中。
而且，在第二层间绝缘层220上形成有第三布线层140，第三布线层140通过形成在第二层间绝缘层220中的第二过孔VH2而连接到第二布线层120。在第三布线层140上形成有阻焊剂500，阻焊剂500的连接部设置有开口部500x。而且，半导体芯片600的突起600a倒装地连接到第三布线层140的连接部。
在专利文献1(专利申请特开2001-291637号公报)中，阐述了球形电容器设置并连接到布线基板的电线电路，该球形电容器构造成在球芯的表面上叠置第一电极、电介质和第二电极并且使第一电极的电极部露出。
在专利文献2(专利申请特开2006-120696号公报)中，阐述了在电路基板中插入由内部电极、介电层和外部电极构成的电容器，而后在该电路基板上安装半导体芯片，所述内部电极由其中从内表面到外表面设置有多个气泡的多孔金属层形成，所述介电层设置在气泡的内表面和内部电极的外表面上，并且所述外部电极形成为与介电层接触。
在图1所示的上述现有技术的电子元件装置中，在电容器元件300的下侧，连接端子340扁平安装在布线基板上。为了将半导体芯片600与电容器元件300相连，在将电容器元件300的连接端子340连接到第二布线层120之后，必须通过第二过孔VH2将电容器元件300的连接端子340提升到覆盖的第三布线层140，使得电容器元件300被第二层间绝缘层220埋设。因此，从电容器元件300到半导体芯片600的布线路径相对较长。
结果，分别在半导体芯片600与电容器元件300的引线之间存在相对较大的电感。在某些情况下，不能充分地实现去耦电容器的作用。
而且，在现有技术中，会出现如下问题，即：因为电容器元件的连接端子的位置受到限制，所以难以改变布线路径；因为必须使用晶片安装带，所以电路设计受到限制从而设计裕度较小；等等。
另外，在布线基板中内置在侧面上具有连接端子的两端子型叠片陶瓷电容器的情况下，同样地需要引导布线。结果，会出现同样的问题。
发明内容
本发明的目的是提供一种内置有电容器的互连体及其制造方法、以及采用该内置有电容器的互连体的电子元件装置，该内置有电容器的互连体用于构成这样的电子元件装置，在该电子元件装置中，电容器可以布置在较靠近半导体芯片的位置并且与其相连，并且该电子元件装置的设计裕度较大。
本发明的内置有电容器的互连体包括：基础树脂层；电容器第一电极，该第一电极设置成穿过所述基础树脂层并具有多个伸出部，所述伸出部分别从所述基础树脂层的两表面侧伸出，从而位于所述基础树脂层的一个表面侧的伸出部用作连接部分；电容器介电层，该介电层用于覆盖所述第一电极的位于所述基础树脂层的另一表面侧的伸出部；以及电容器第二电极，该第二电极用于覆盖所述介电层，其中，多个均由所述第一电极、所述介电层和所述第二电极构成的电容器在这些电容器穿过所述基础树脂层的状态下沿横向布置并对齐。
在本发明的内置有电容器的互连体中，多个电容器在这些电容器穿过所述基础树脂层的状态下沿横向布置并对齐。所述电容器的第一电极形成为穿过所述基础树脂层，并且所述第一电极具有多个分别从所述基础树脂层的两表面侧伸出的伸出部。位于所述基础树脂层的一个表面侧的伸出部用作所述第一电极的连接部分。于是，通过在所述基础树脂层的另一表面侧的伸出部上相继形成所述介电层和所述第二电极而构成所述电容器。
在本发明的优选方式中，在所述内置有电容器的互连体中，除了设置有所述电容器和用于使上下侧导电的导电路径之外，还置入有由与所述电容器的第一电极相同结构构成的贯穿电极(through electrode)。而且，本发明的内置有电容器的互连体布置在布线基板与半导体芯片之间，并用作连接它们的互连体。
在该方式的情况下，在所述内置有电容器的互连体中，所述电容器的第二电极的连接部分与所述贯穿电极的一端侧直接连接到所述布线基板，所述电容器的第一电极和所述贯穿电极的另一端侧直接连接到所述半导体芯片，从而构成电子元件装置。所述贯穿电极用作所述半导体芯片与所述布线基板之间的诸如信号线的导电路径，等等。
以这种方式，在本发明的内置有电容器的互连体中，设置成穿过所述基础树脂层的电容器的第一电极和第二电极可以直接连接到所述布线基板和所述半导体芯片。因此，与现有技术不同，在连接所述布线基板和所述半导体芯片时，不必使布线基板中的连接到所述电容器的布线环绕布设。结果，可以减少在所述电容器与所述半导体芯片之间产生的电感，由此所述内置有电容器的互连体作为用于以高速运行的半导体芯片的去耦电容器可以表现出充分性能。另外，由于该内置有电容器的互连体具有用作导电路径的贯穿电极，因此该互连体可以同样用作公共互连体。
而且，不必在布线基板上安装电容器元件，或者将电容器置入布线基板中。因此，可以以简单的结构形成所述电子元件装置，并且可以放宽所述电子元件装置的设计裕度。
此外，在本发明的优选方式中，所述第一电极的位于所述基础树脂层的构造有所述电容器的表面上的伸出部的顶端部成形为凸曲面。因此，通过在所述第一电极的凸曲面上涂覆介电层和第二电极而构成所述电容器。结果，可以在相等的安装区域中形成电容比在电容器以扁平形状形成的情况下大的电容器。
而且，本发明的制造内置有电容器的互连体的方法包括如下步骤：制备基础树脂层和金属支撑体，在该基础树脂层的一个表面上直立地设置有多个金属柱，在该金属支撑体的一个表面上形成有柔性金属层；通过将所述基础树脂层上的所述金属柱推入所述金属支撑体上的所述柔性金属层以将所述金属柱嵌入所述柔性金属层中，而将所述金属支撑体和所述基础树脂层胶合在一起；在所述基础树脂层的一部分中在预定的金属柱上形成第一电镀开口部；通过采用所述金属支撑体、所述柔性金属层和所述金属柱作为电镀供电路径使用电镀而在所述第一电镀开口部中形成从所述基础树脂层的上表面伸出的金属突起，获得由所述金属柱和所述金属突起构成的第一电极；形成用于覆盖所述第一电极的介电层；通过形成用于覆盖所述介电层的第二电极而获得电容器；以及通过移除所述金属支撑体和所述柔性金属层而露出所述金属柱。
在本发明中，首先，通过将所述基础树脂层上的金属柱推入所述金属支撑体(铜等)上的所述柔性金属层(锡等)，将所述金属柱嵌入所述柔性金属层中。然后，在所述基础树脂层的部分中在所述金属柱的预定部分上形成第一电镀开口部，而后通过电镀形成从所述第一电镀开口部向所述基础树脂层的上侧伸出并连接到所述金属突起的金属突起，从而可以获得用于所述电容器的第一电极。此时，所述金属突起的顶端部形成为凸曲面。然后，通过形成覆盖所述第一电极的介电层以及第二电极而获得所述电容器。然后，通过移除所述金属支撑体和所述柔性金属层而露出用作所述第一电极的连接部分的所述金属柱。
可以通过使用上述制造方法容易地制造本发明的内置有电容器的互连体。而且，基于在形成所述电容器之后，在其它金属柱上的部分中形成电镀开口部、然后形成所述金属突起，可以容易地置入所述贯穿电极和电阻器部分以及所述电容器。
如上所述，根据本发明，可以构造这样的电子元件装置，其中，所述电容器可以布置在更靠近所述半导体芯片的位置并可与其相连，并且该电子元件装置的设计裕度较大。
附图说明
图1是表示现有技术中的内置有电容器的电子元件装置的实施例的剖视图；
图2A至图2K是表示制造根据本发明第一实施方式的内置有电容器的互连体的方法的剖视图；
图3是表示根据本发明第一实施方式的内置有电容器的互连体的剖视图；
图4是表示采用根据本发明第一实施方式的内置有电容器的互连体的电子元件装置的剖视图(#1)；
图5是表示采用根据本发明第一实施方式的内置有电容器的互连体的电子元件装置的剖视图(#2)；
图6A至图6O是表示制造根据本发明第二实施方式的内置有电容器的互连体的方法的剖视图；
图7是表示根据本发明第二实施方式的内置有电容器的互连体的剖视图；
图8是表示根据本发明第二实施方式的变型例的内置有电容器的互连体的剖视图；
图9是表示采用根据本发明第二实施方式的内置有电容器的互连体的电子元件装置的剖视图；
图10A至图10G是表示制造根据本发明第三实施方式的内置有电容器的互连体的方法的剖视图。
具体实施方式
下面将参照附图说明本发明的实施方式。
(第一实施方式)
图2A至图2K是表示制造根据本发明第一实施方式的内置有电容器的互连体的方法的剖视图，图3是表示同样的内置有电容器的互连体的剖视图。
在制造根据本实施方式的内置有电容器的互连体的方法中，如图2A所示，首先制备铜板10作为金属支撑体，通过在铜板10上镀锡而形成用作柔性金属层的锡层12。铜板10的厚度为0.3至0.4mm，锡层12的膜厚度为大致60μm。
然后，如图2B所示，制备多个直径均为大约5至200μm的球形导体20x。通过用金层20b覆盖铜球20a的外表面而构成球形导体20x。对于球形导体20x，除了铜球20a之外，还可以使用通过用诸如金层等的导体层覆盖均由42合金等形成的各种金属球的外表面而构成的球。可选的是，可以使用通过用导体层覆盖由塑料、玻璃、陶瓷等形成的绝缘球的外表面而构成的球。简言之，如果球的外表面上涂覆有导体层，则可以使用各种球。
然后，还如图2B所示，将多个球形导体20x布置并固定到承载板(未示出)上，该承载板吸住球形导体20x并对它们进行承载。然后，在被承载板吸住的多个球形导体20x与铜板10上的锡层12相对的状态下将它们推靠在锡层12上，然后从球形导体20x移除承载板。由此，多个球形导体20x的一端侧局部嵌入锡层12中。
更具体地说，在多个球形导体20x的一端侧局部嵌入锡层12中的状态下，这些球形导体20x以格子区域阵列的形式布置在铜板10上。由于锡层12由柔性金属形成并且具有高的延展性，因此这些球形导体20x可以容易地推入锡层12中并布置在其上。如稍后将描述，球形导体20x用作用于电容器的第一电极。
然后，如图2C所示，在球形导体20x和锡层12上形成介电层22以覆盖球形导体20x的露出的球面。对于介电层22，可以采用由BST((Ba，Sr)TiO3)、STO(SrTiO3)、PZT(Pb(Zr，Ti)O3)、BTO(BaTiO3)、AlOx(氧化铝)、SiOx(硅氧化物)、SiN(硅氮化物)、NbOx(铌氧化物)、TiOx(钛氧化物)等制成的金属氧化物层，或者含有这些金属氧化物的填料的树脂。通过溅射方法、MOCVD(金属有机CVD)方法等形成这些介电层。
然后，如图2D所示，通过光刻在多个球形导体20x之间的区域中对抗蚀层进行构图，并使得到的层固化。由此，形成中间树脂层14。
然后，如图2E所示，通过光刻在中间树脂层14上形成干膜抗蚀层19，该干膜抗蚀层19具有用于使相应的球形导体20x露出的开口部19x。然后，如图2F所示，通过在图2E中的结构体的上表面侧溅射金而形成均涂覆球形导体20x上的介电层22的金层24a。然后，如图2G所示，通过丝网印刷方法等形成均涂覆球形导体20x上的金层24a的焊料层24b。然后，通过湿处理除去干膜抗蚀层19。此时，通过举离(lift-off)方法与干膜抗蚀层19一起移除形成在干膜抗蚀层19上的金层。
在这种情况下，可以通过采用铜板10、锡层12和球形导体20x作为电镀供电路径用脉冲电镀而有选择地在球形导体20x上的介电层22上形成金层24a和焊料层24b。
由此，如图2H所示，球形导体20x分别用作第一电极20。由此，获得了均由第一电极20、介电层22和第二电极24(其包括金层24a和焊料层24b)构成的电容器C。
然后，如图2I所示，通过在图2H中的结构体上涂覆诸如聚酰亚胺、环氧树脂等的感光树脂而形成树脂涂层40a。然后，通过光掩模使该树脂涂层40a曝光。例如，当使用负感光树脂时，使树脂涂层40a在电容器C之间的部分曝光而后显影，从而使树脂涂层40a留在电容器C之间的区域中。
然后，如图2J所示，通过借助于热处理使树脂涂层40a固化而获得用于将多个电容器C集成为一个板的基础树脂层40。而且，可以胶合聚酰亚胺膜等使得上表面变平，然后可以通过等离子蚀刻对该膜进行蚀刻直到露出第二电极24而留下基础树脂层40。
然后，如图2K所示，通过使用氨基碱性蚀刻剂进行蚀刻来移除铜板10，而露出锡层12。然后，通过硝酸基蚀刻剂相对于第一电极20(球形导体20x)和介电层22有选择地移除露出的锡层12。在这种情况下，当从一个基板获得多个互连体时，在预定的时刻切割该基板。
因此，如图3所示，可以获得根据第一实施方式的内置有电容器的互连体1。在根据第一实施方式的内置有电容器的互连体1中，以区域阵列形式布置的多个球形电容器C由基础树脂层40支撑并集成为类似一个板。即，多个球形电容器C通过基础树脂层40而彼此相连以构成一个板状互连体。
电容器C由第一电极20、介电层22和第二电极24(金层24a和焊料层24b)构成，其中第一电极20由球形导体20x形成。第一电极20设置成穿过基础树脂层40，使其球面(凸曲面)从基础树脂层40的两个表面侧伸出。在第一实施方式中，从基础树脂层40的两个表面侧伸出的球形部分形成为伸出部分。将介电层22涂覆在第一电极20的从基础树脂层40的上表面伸出的球面上，并且第二电极24形成为涂覆在介电层22上。而且，从基础树脂层40的下表面伸出的球面构成了第一电极20的连接部分21。
而且，分别在电容器C之间的区域中形成中间树脂层14。即使采用在电容器C之间不存在介电层22的结构，也可以防止第一电极20与第二电极24之间的电短路。
在图4中示出了通过根据本实施方式的内置有电容器的互连体连接布线基板和半导体芯片而构成的电子元件装置的实施例。通过根据本实施方式的内置有电容器的互连体1将半导体芯片45和布线基板30相连而构成电子元件装置5。在布线基板30中，在第一布线层32的下表面露出的状态下在第一层间绝缘层34中嵌入第一布线层32，并且在第一层间绝缘层34上形成有第二布线层32a，第二布线层32a通过设置在第一层间绝缘层34中的第一过孔VH1而连接到第一布线层32。而且，通过第二层间绝缘层34a在第二布线层32a上形成第三布线层32b，第三布线层32b通过设置在第二层间绝缘层34a中的第二过孔VH2而连接到第二布线层32a。
而且，根据本实施方式的内置有电容器的互连体1布置在布线基板30上。内置有电容器的互连体1的各电容器C的第一电极20(球形导体20x)的连接部分21共同连接到布线基板30的第三布线层32b的用于电容器的公共电极部分。而且，在内置有电容器的互连体1上安装诸如MPU等的半导体芯片45。内置有电容器的互连体1的各电容器C的第二电极24共同连接到半导体芯片45的用于电容器的公共电极部分(未示出)。
以这种方式，内置有电容器的互连体1布置在布线基板30与半导体芯片45之间，并且多个电容器C并联电连接并用作去耦电容器。而且，半导体芯片45的信号线等通过单独布置的突起45a而连接到布线基板30的第三布线层32b。
在根据本实施方式的内置有电容器的互连体1中，多个电容器C的由球形导体20x形成的第一电极20的连接部分21直接连接到布线基板30的第三布线层32b的公共电极部分。而且，位于第一电极20的连接部分21的相反侧的第二电极24直接连接到半导体芯片45的公共电极部分。
通过这种布置，与现有技术不同的是，在连接电容器C和半导体芯片45时不必使基板30中的布线环绕布设。因此，在电容器C和半导体芯片45之间的电路线可以减少为最短。结果，可以减少在连接电容器C和半导体芯片45之间产生的电感。因此，根据本实施方式的内置有电容器的互连体1作为用于以高速运行的半导体芯片的去耦电容器可以表现出充分的性能。
而且，通过在由球形导体20x形成的第一电极20的球面上涂覆介电层22和第二电极24而构成电容器C。因此，可以在相等的安装区域中形成电容比电容器以扁平形状形成的情况下大的电容器。
在图5中示出了通过在布线基板中置入根据本实施方式的内置有电容器的互连体作为电容器元件而构成的电子元件装置，半导体芯片安装在该布线基板上。如图5所示，电子元件装置6的布线基板30由四个通过第一至第三过孔VH1至VH3互连的积层布线层(第一至第四布线层32至32c，第一至第三层间绝缘层34至34b)构成，并且根据本实施方式的内置有电容器的互连体1嵌入布线基板30的第二层间绝缘层34a中。
内置有电容器的互连体1的各电容器C的由球面导体20x形成的第一电极20的连接部分21共同连接到第二布线层32a的公共电极部分，而且第二电极24共同连接到第三布线层32b的公共电极部分(在图3中给出了电容器C的各附图标记)。而且，半导体芯片45的突起45a安装成待连接到布线基板30的第四布线层32c。以这种方式，根据本实施方式的内置有电容器的互连体1还可以用作电容器元件。而且，内置有电容器的互连体1可以嵌入预定的层间绝缘层中以构成去耦电容器。
(第二实施方式)
图6A至图6O是表示制造根据本发明第二实施方式的内置有电容器的互连体的方法的剖视图，图7是表示同样的内置有电容器的互连体的剖视图。在前述第一实施方式中，基于以区域阵列形式在形成于铜板10上的锡层12上布置多个球形导体20x，而由所有的球形导体20x形成球形电容器C。通常，半导体芯片45配备有信号线等。因此，在第一实施方式中，通过在半导体芯片45和布线基板30之间单独地设置突起45a来确保半导体芯片45的诸如信号线等的导电路径。
第二实施方式的特征在于，在内置有电容器的互连体中，除了电容器之外，还内置有电阻器部分和用作诸如信号线等的导电路径的贯穿电极。
在制造根据第二实施方式的内置有电容器的互连体的方法中，如图6A所示，首先，制备由诸如聚酰亚胺膜、芳族聚酰胺膜等的高柔性弹性体制成并具有大约50μm膜厚度的基础树脂层50。该基础树脂层50最终用作支撑多个电容器等的弹性基板。然后，如图6B所示，通过溅射在基础树脂层50上(在图6B中在基础树脂层50的下方)形成由铜等制成的晶种层52。
然后，形成抗蚀剂膜(未示出)，在该抗蚀剂膜中，在形成铜柱的位置处开有开口部，并且采用晶种层52作为电镀供电路径通过电镀而在抗蚀剂膜的开口部中形成铜层。然后，移除抗蚀剂膜。由此，在基础树脂层50上的晶种层52上(在图6B中在晶种层52的下方)形成铜柱54(金属柱)。然后，如图6C所示，在使用铜柱54作为掩模的同时，通过对晶种层52进行蚀刻而使相应的铜柱54电隔离。例如，铜柱54的高度为约20μm，铜柱54的布置间隔为约120μm。在这种情况下，可以通过无电解镀等在铜柱54的表面上形成金层。
然后，如图6D所示，制备铜板10，在该铜板10的一个表面上形成有与第一实施方式相似的用作柔性金属层的锡层12。将图6C中的结构体的铜柱54相对地推入铜板10上的锡层12中，从而将这两层胶合在一起。
由此，如图6E所示，将基础树脂层50上的铜柱54嵌入铜板10上的锡层12中。
在第二实施方式中，在互连体中内置有电容、电阻器部分和在信号线等中采用的贯穿电极。因此，分别在多个铜柱54上限定出电容器、贯穿电极和电阻器部分的形成区域。
然后，如图6F所示，通过激光或者光刻和等离子体蚀刻来处理在多个铜柱54上的基础树脂层50的待形成有电容器的部分。由此，形成第一电镀开口部50x。然后，如图6G所示，使用铜板10、锡层12和铜柱54作为电镀供电路径，通过电镀从第一电镀开口部50x的底部向上施加铜镀层。由此，形成第一铜突起56(金属突起(伸出部分))，该第一铜突起填充在第一电镀开口部50x中以从基础树脂层50的上表面伸出。
第一铜突起56的顶端部形成为类似凸曲面(半球形面等)，第一铜突起56从基础树脂层50的上表面的高度设定为例如大约30μm。通过该步骤形成的多个第一铜突起56与铜柱54相连，以构成电容器的第一电极。多个第一铜突起56相对于以区域阵列形式布置的预定的铜柱54以之字形布置形成在所述铜柱54上。
然后，如图6H所示，在基础树脂层50和第一铜突起56上形成介电层22，使得第一铜突起56的凸曲面被介电层22覆盖。对于介电层22，可以使用在第一实施方式中说明的各种介电材料。然后，还如图6H所示，与第一实施方式相似，通过构图而留出在第一铜突起56之间的区域中的抗蚀层而后使它们固化，而形成中间树脂层14。
然后，如图6I所示，通过电镀在第一铜突起56上的介电层22上相继形成金层24a和焊料层24b而形成第二电极24。此时，由于介电层22插设在电镀的电镀供电路径之间，因此可以采用不会因介电层22的存在而受影响的脉冲电镀。因此，在铜板10上形成多个电容器C，这些电容器C均基本上由第一电极20(其包括铜柱54和第一铜突起56)、介电层22和第二电极24(其包括金层24a和焊料层24b)构成。
然后，如图6J所示，通过对基础树脂层50、介电层22和中间树脂层14的相应部分进行处理而在所述铜柱54之间形成第二电镀开口部50y，其中形成有用作信号线等的贯穿电极。然后，如图6K所示，形成干膜抗蚀层59，其中在对应于第二电镀开口部50y的区域及其周边区域中形成有开口部59x。
然后，如图6L所示，使用铜板10、锡层12和铜柱54作为电镀供电路径，通过电镀从第二电镀开口部50y的底部向上施加铜镀层。由此，获得第二铜突起56a，该第二铜突起56a填充在第二电镀开口部50y中以从基础树脂层50的上表面伸出。第二铜突起56a的顶端部形成为凸曲面。此时，由于电容器C被干膜抗蚀层59覆盖，因此可以有选择地仅向第二电镀开口部50y施加铜镀层。
然后，还如图6L所示，分别通过电镀在第二铜突起56a上相继形成金层和焊料层而形成接触层60，并且它们的顶端部分别用作第一连接部分61a。因此，在铜板10上形成多个贯穿电极T，这些贯穿电极T均基本上由铜柱54以及与铜柱54相连的第二铜突起56a和接触层60构成。然后，如图6M所示，移除干膜抗蚀层59。
以这种方式，可以基于在多个铜柱54当中的预定的铜柱54上形成电镀开口部、然后形成铜突起56、56a，从而形成电容器C和贯穿电极T。另外，如稍后在变型例中将描述的，可以通过在其它铜柱54上形成电镀开口部而形成电阻器部分。
然后，如图6N所示，通过使用氨基碱性蚀刻剂对图6M中的结构体的铜板10进行蚀刻，而从锡层12有选择地移除铜板10。然后，如图6O所示，通过使用硝酸基蚀刻剂对露出的锡层12进行蚀刻，而从铜柱54和基础树脂层50有选择地移除锡层12。因此，基础树脂层50和铜柱54从下表面侧露出。
然后，如图7所示，将图6O中的结构体上下翻转，在电容器C和贯穿电极T的各铜柱54上涂覆熔剂，通过粉末涂覆在铜柱54上有选择地附着焊料，通过回流加热而形成均覆盖铜柱54的焊料层62。如果在铜柱54的表面上形成金层，则通过粉末涂覆可以使焊料层62稳固地粘附到铜柱54上。
因此，在电容器C中，铜柱54分别覆盖有焊料层62，并且它们的顶端部用作第一电极20的连接部分21。而且，在贯穿电极T中，铜柱54分别覆盖有焊料层62，并且它们的顶端部用作第二连接部分61b。在这种情况下，当从一个基板获得多个互连体时，在预定的时刻切割该基板。
通过上述步骤，可以获得第二实施方式的内置有电容器的互连体2。
如图7所示，第二实施方式的内置有电容器的互连体2构成为：使得多个电容器C和贯穿电极T在它们穿过基础树脂层50的状态下沿横向对齐。即，提供了这样的板状互连体，其中多个电容器C和贯穿电极T通过基础树脂层50而一体相连。
该电容器基本上由包括铜柱54和第一铜突起56的第一电极20、介电层22以及包括金层24a和焊料层24b的第二电极构成。构成第一电极20的铜柱54(伸出部分)形成为从基础树脂层50的上表面伸出，并且通过在伸出部分上涂覆焊料层62而使其顶端部用作第一电极20的连接部分21。
而且，与铜柱54相连的第一铜突起56(伸出部分)形成为穿过基础树脂层50并从基础树脂层50的下表面伸出，并且其顶端部构成了凸曲面(半球形面等)。以这种方式，电容器C的第一电极20由从基础树脂层50的上表面伸出的连接部分21以及与连接部分21相连并从基础树脂层50的下表面伸出的第一铜突起56(其顶端部构成了凸曲面)构成。而且，形成分别用于覆盖第一电极20的凸曲面的介电层22，并且形成均由用于覆盖介电层22的金层24a和焊料层24b构成的第二电极24。
而且，基础树脂层50设置有贯穿电极T以及电容器C。贯穿电极T基本上由从基础树脂层50的上表面伸出的铜柱54、以及与铜柱54相连并穿过基础树脂层50而从基础树脂层50的下表面伸出的第二铜突起56a(其顶端部构成了凸曲面)构成。第二铜突起56a覆盖有包括金层和焊料层的接触层60，并且其顶端部构成了第一连接部分61a。而且，铜柱54覆盖有焊料层60，并且其顶端部构成了第二连接部分61b。
在第二实施方式的内置有电容器的互连体2中，不仅可以置入电容器C，而且可以置入用作诸如信号线等的导电路径的贯穿电极T。因此，与第一实施方式不同，可以仅通过内置有电容器的互连体2来连接半导体芯片和布线基板，而不单独地布置用于信号线的突起。在这种情况下，可以内置有用作诸如电源线、信号线等的导电路径的贯穿电极。
图8中示出了根据第二实施方式的变型例的内置有电容器的互连体3。如图8所示，在根据该变型例的内置有电容器的互连体3中，内置有电阻器部分R以及多个电容器C和贯穿电极T。在图8的实施例中，在图7中的右侧的贯穿电极T构成了电阻器部分R。该电阻器部分R由如下构成：第一电极20，其具有与电容器C的第一电极20相同的结构；诸如氧化铝层的绝缘层64；形成在第一电极20的凸曲面上的硅氮化物层或钛氮化物层；以及形成在绝缘层64上并由金制成的第二电极66。而且，与电容器C相似，铜柱54覆盖有焊料层62，并且其顶端部用作第一电极20的连接部分21。
为了在根据该变型例的内置有电容器的互连体3中形成电阻器部分R，在图6L的上述步骤中，在待形成有电阻器部分的部分中形成第二铜突起56a，然后通过溅射相继形成诸如氧化铝等的绝缘层和金层，而后移除干膜抗蚀层59，由此通过在铜突起56上局部形成绝缘层和金层而形成电阻器部分R。
接下来将说明其中根据本实施方式的内置有电容器的互连体2应用于连接布线基板和半导体芯片的互连体的实施例。图9是表示通过根据本实施方式的内置有电容器的互连体将半导体芯片和布线基板相连而构成的电子元件装置的剖视图。
如图9所示，在电子元件装置7的布线基板30中，通过第一层间绝缘层34在第一布线层32上形成第二布线层32a。这些第二布线层32a通过设置在第一层间绝缘层34中的第一过孔VH1而连接到第一布线层32。
而且，通过第二层间绝缘层34a在第二布线层32a上形成第三布线层32b。这些第三布线层32b通过设置在第二层间绝缘层34a中的第二过孔VH2而连接到第二布线层32a。而且，分别在布线基板30的两表面侧形成阻焊膜36，其中在与第一布线层32和第三布线层32b的连接部分相对应的部分处设置有开口部36x。此外，在布线基板30的下表面侧上设置有与第一布线层32相连的外部连接端子38。
而且，根据本实施方式的内置有电容器的互连体2布置在布线基板30上。内置有电容器的互连体2的各电容器C的第二电极24与布线基板30的第三布线层32b的电容器公共电极部分相连，而且在第二铜突起56a侧的贯穿电极T的第一连接部分61a与第三布线层32b相连。
此外，在内置有电容器的互连体2上安装有诸如MPU等的半导体芯片45。内置有电容器的互连体1的相应电容器C的第一电极20的连接部分21与半导体芯片45的电容器电极相连，并且在铜柱54侧的贯穿电极T的第二连接部分61b与半导体芯片45的用于信号线等的电极相连。
内置有电容器的互连体2的多个电容器C布置在布线基板30与半导体芯片45之间并在它们之间并联电连接，并且用作去耦电容器。而且，半导体芯片45的诸如信号线等的电极通过贯穿电极T与布线基板30的第三布线层32b相连。
在本实施方式的内置有电容器的互连体2中，内置有电容器C以及用作诸如信号线等的导电路径的贯穿电极T。因此，与第一实施方式不同，布线基板30和半导体芯片45可仅通过内置有电容器的互连体2相连。而且，当使用根据上述变型例的内置有电容器的互连体3时，电容器C、贯穿电极T和电阻器部分R可以设置在布线基板30和半导体芯片45之间。
在第二实施方式的内置有电容器的互连体2中，与第一实施方式相似，不必通过绕与相应电容器C相连的布线层进行布设而将这些布线层连接到半导体芯片45。因此，电容器C与半导体芯片45之间的电路线可以减少为最短，从而可以减少电感。结果，电容器C作为用于以高速运行的半导体芯片的去耦电容器可以实现充分的性能。
而且，通过在均具有凸曲面的第一铜突起56上涂覆介电层22和第二电极24而构成电容器C。因此，在相等的安装区域中可以形成电容比电容器以扁平形状形成的情况大的电容器。
而且，因为除了内置有电容器C和电阻器部分R之外，还内置有用作信号线等的贯穿电极，所以可以用第二实施方式的内置有电容器的互连体2来代替连接半导体芯片和布线基板的传统焊料突起(焊料球)。因此，可以消除在布线基板上设置电容器和电阻器部分的安装区的必要性，由此可以更简单的结构形成布线基板。
此外，在第二实施方式的内置有电容器的互连体2中，内置有电容器的互连体2的铜柱54用作半导体芯片45倒装连接于其上的突起。由于第二实施方式的内置有电容器的互连体2的铜柱54通过电镀而形成在抗蚀层的开口部中，所以与使用正常的焊料突起的情况相比，可以以更窄的间距(100μm或更少)将铜柱的高度形成为更高。
因此，内置有电容器的互连体2可以用作具有较窄间距电极的半导体芯片的互连体。另外，由于在用作高柔性弹性体的基础树脂层50上设置有高度较高的铜柱，因此在倒装连接半导体芯片45时，内置有电容器的互连体2用作压力释放层。结果，可以提高电子元件装置的可靠性。
(第三实施方式)
图10A至图10G是表示制造根据本发明第三实施方式的内置有电容器的互连体的方法的剖视图。第三实施方式的特征在于，基于将焊料层填充在设置于铜板中的凹部内、然后将铜柱嵌入焊料层中，而将焊料层最终用作用于铜柱的涂层。在第三实施方式中，这里将省略对与第二实施方式中相同步骤的详细说明。
在第三实施方式的制造方法中，如图10A和图10B所示，制备作为金属支撑体的铜板10，并且在铜板10上形成具有开口部11x的抗蚀层11。然后，通过抗蚀层11中的开口部11x对铜板10进行湿蚀刻，而在铜板10中形成凹部10x。然后，如图10C所示，采用铜板10作为电镀供电路径通过电镀在铜板10的凹部10x中形成焊料层62。然后，移除抗蚀层11。
然后，如图10D所示，与第二实施方式中相似，制备直立地设置有铜柱54的基础树脂层50，然后将铜柱54推入形成在铜板10的凹部10x中的焊料层62内。填充在铜板10的凹部10x中的焊料层62布置在对应于铜柱54的部分中。由此，如图10E所示，在铜柱54埋设在铜板10的凹部10x中的焊料层62内的状态下，将基础树脂层50胶合到铜板10上。
然后，如图10F所示，通过执行第二实施方式中的从图6F中的步骤到图6M中的步骤的相应步骤，在铜板10上形成电容器C和贯穿电极T。
然后，如图10G所示，通过使用氨基碱性蚀刻剂对焊料层62和基础树脂层50有选择地进行蚀刻，而从图10F中的结构体移除铜板10。由此，露出用于涂覆铜柱54的焊料层62，从而获得电容器C的第一电极20的连接部分21和贯穿电极T的第二连接部分61b。
通过上述步骤，可以获得根据第三实施方式的内置有电容器的互连体4。在第三实施方式的制造方法中，填充在铜板10的凹部10x中的焊料层62用作用于覆盖铜柱54的焊料层62。因此，在露出铜柱54之后，不必用焊料层62来涂覆铜柱54。而且，由于与第二实施方式中不同，形成锡层12的步骤和移除锡层12的步骤不是必需的，因此第三实施方式的该制造方法在成本方面是有利的。
与第二实施方式相似，第三实施方式的内置有电容器的互连体4可应用于连接布线基板和半导体芯片的互连体，从而可以实现类似于第二实施方式中的优点。

Claims (10)

1.一种内置有电容器的互连体，该内置有电容器的互连体包括：
基础树脂层；
电容器第一电极，该第一电极设置成穿过所述基础树脂层并具有多个伸出部，所述伸出部分别从所述基础树脂层的两表面侧伸出，从而位于所述基础树脂层的一个表面侧的伸出部用作连接部分；
电容器介电层，该介电层用于覆盖所述第一电极的位于所述基础树脂层的另一表面侧的伸出部；以及
电容器第二电极，该第二电极用于覆盖所述介电层；
其中，多个均由所述第一电极、所述介电层和所述第二电极构成的电容器在这些电容器穿过所述基础树脂层的状态下沿横向布置。
2.根据权利要求1所述的内置有电容器的互连体，该内置有电容器的互连体还包括：
贯穿电极，该贯穿电极设置成穿过所述基础树脂层并具有多个伸出部，所述伸出部分别从所述基础树脂层的两表面侧伸出。
3.根据权利要求1所述的内置有电容器的互连体，该内置有电容器的互连体还包括：
电阻器部分，该电阻器部分由如下构成：
第一电极，该第一电极设置成穿过所述基础树脂层并具有多个伸出部，所述伸出部分别从所述基础树脂层的两表面侧伸出，从而位于所述基础树脂层的一个表面侧的伸出部用作连接部分；
绝缘层，该绝缘层用于覆盖位于所述基础树脂层的另一表面侧的伸出部；和
用于覆盖所述绝缘层的第二电极。
4.根据权利要求1所述的内置有电容器的互连体，其中，位于所述基础树脂层的形成有所述第二电极的表面侧的所述伸出部具有成形为凸曲面的顶端部。
5.一种电子元件装置，该电子元件装置包括：
具有布线层的布线基板；
布置在所述布线基板上的如权利要求1至4中任一项所述的内置有电容器的互连体，从而所述贯穿电极的一端侧和所述第二电极电连接到所述布线基板的所述布线层；以及
半导体芯片，该半导体芯片布置在所述内置有电容器的互连体上，并电连接到所述贯穿电极的另一端侧和所述第一电极的所述连接部分。
6.一种制造内置有电容器的互连体的方法，该方法包括如下步骤：
制备基础树脂层和金属支撑体，在该基础树脂层的一个表面上直立地设置有多个金属柱，在该金属支撑体的一个表面上形成有柔性金属层；
通过将所述基础树脂层上的所述金属柱推入所述金属支撑体上的所述柔性金属层以将所述金属柱嵌入所述柔性金属层中，而将所述金属支撑体和所述基础树脂层胶合在一起；
在所述基础树脂层的一部分中在预定的金属柱上形成第一电镀开口部；
通过采用所述金属支撑体、所述柔性金属层和所述金属柱作为电镀供电路径使用电镀而在所述第一电镀开口部中形成从所述基础树脂层的上表面伸出的金属突起，获得由所述金属柱和所述金属突起构成的第一电极；
形成用于覆盖所述第一电极的介电层；
通过形成用于覆盖所述介电层的第二电极而获得电容器；以及
通过移除所述金属支撑体和所述柔性金属层而露出所述金属柱。
7.一种制造内置有电容器的互连体的方法，该方法包括如下步骤：
制备基础树脂层和金属支撑体，在该基础树脂层的一个表面侧直立地设置有多个金属柱，在该金属支撑体中，在对应于所述金属柱的部分中形成有凹部并且在所述凹部中嵌入有柔性金属层；
通过将所述基础树脂层上的所述金属柱推入形成在所述金属支撑体上的所述柔性金属层以将所述金属柱嵌入所述柔性金属层中，而将所述金属支撑体和所述基础树脂层胶合在一起；
在所述基础树脂层的一部分中在预定的金属柱上形成第一电镀开口部；
通过采用所述金属支撑体、所述柔性金属层和所述金属柱作为电镀供电路径使用电镀而在所述第一电镀开口部中形成从所述基础树脂层的上表面伸出的金属突起，获得由所述金属柱和所述金属突起构成的第一电极；
形成用于覆盖所述第一电极的介电层；
通过形成用于覆盖所述介电层的第二电极而获得电容器；以及
通过移除所述金属支撑体而露出覆盖有所述柔性金属层的所述金属柱。
8.根据权利要求6或7所述的制造内置有电容器的互连体的方法，其中，在所述多个金属柱上在所述基础树脂层的相应部分中，除了所述电容器的形成区之外，还限定有贯穿电极的形成区，并且
在获得所述电容器的所述步骤之后并且在移除所述金属支撑体的所述步骤之前，还包括如下步骤：
在所述预定的金属柱上的所述基础树脂层的部分中，形成第二电镀开口部以形成所述贯穿电极；
通过在包括所述第二电镀开口部的区域中形成设置有开口部的抗蚀层，而用所述抗蚀层来覆盖所述电容器；
采用所述金属支撑体、所述柔性金属层和所述金属柱作为电镀供电路径通过电镀而在所述第二电镀开口部中形成从所述基础树脂层的上表面伸出的金属突起，来获得由所述金属柱和所述金属突起构成的所述贯穿电极；以及
移除所述抗蚀层。
9.根据权利要求6所述的制造内置有电容器的互连体的方法，其中，所述金属支撑体由铜制成，所述柔性金属层由锡制成；并且
在移除所述金属支撑体和所述柔性金属层的所述步骤之后，还包括如下步骤：
形成用于覆盖所述金属柱的焊料层。
10.根据权利要求7所述的制造内置有电容器的互连体的方法，其中，所述金属支撑体由铜制成，并且所述柔性金属层由焊料制成。
CNA2007101397441A 2006-08-07 2007-07-30 内置有电容器的互连体及其制造方法以及电子元件装置 Pending CN101123853A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006214205A JP4920335B2 (ja) 2006-08-07 2006-08-07 キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置
JP2006214205 2006-08-07

Publications (1)

Publication Number Publication Date
CN101123853A true CN101123853A (zh) 2008-02-13

Family

ID=38962662

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101397441A Pending CN101123853A (zh) 2006-08-07 2007-07-30 内置有电容器的互连体及其制造方法以及电子元件装置

Country Status (4)

Country Link
US (1) US7755910B2 (zh)
EP (1) EP1895588A3 (zh)
JP (1) JP4920335B2 (zh)
CN (1) CN101123853A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282441A (zh) * 2013-07-10 2015-01-14 财团法人工业技术研究院 内藏电容模块
CN111968959A (zh) * 2020-08-06 2020-11-20 长江存储科技有限责任公司 半导体器件及其制作方法
CN112820719A (zh) * 2019-11-15 2021-05-18 爱思开海力士有限公司 半导体装置以及半导体装置的制造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
TWI375999B (en) * 2007-06-07 2012-11-01 Advanced Semiconductor Eng Substrate with bumps process and structure
KR101143837B1 (ko) * 2007-10-15 2012-07-12 삼성테크윈 주식회사 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
KR101015704B1 (ko) * 2008-12-01 2011-02-22 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
JP4853530B2 (ja) * 2009-02-27 2012-01-11 株式会社豊田中央研究所 可動部を有するマイクロデバイス
US8389870B2 (en) * 2010-03-09 2013-03-05 International Business Machines Corporation Coreless multi-layer circuit substrate with minimized pad capacitance
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
KR20120026855A (ko) 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
US8830689B2 (en) 2010-09-16 2014-09-09 Samsung Electro-Mechanics Co., Ltd. Interposer-embedded printed circuit board
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
JP5940965B2 (ja) * 2012-11-27 2016-06-29 株式会社日本自動車部品総合研究所 ノイズ低減構造
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
JP2015049985A (ja) * 2013-08-30 2015-03-16 富士通株式会社 Ｉｃソケット及び接続端子
US9553059B2 (en) 2013-12-20 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Backside redistribution layer (RDL) structure
US9853524B2 (en) * 2014-07-29 2017-12-26 Regal Beloit America, Inc. Motor and controller with isolation members between electrical components and associated method
US20170011979A1 (en) * 2015-07-07 2017-01-12 Diodes Incorporated Chip Scale Package
WO2018038094A1 (ja) * 2016-08-22 2018-03-01 重信 三浦 キャパシタの製造方法及びキャパシタ内蔵基板の製造方法並びにキャパシタ内蔵基板及び半導体装置実装部品
WO2018125241A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Microelectronic devices designed with capacitive and enhanced inductive bumps
US10388461B2 (en) 2017-08-02 2019-08-20 Perriquest Defense Research Enterprises, Llc Capacitor arrangements
JP7279538B2 (ja) * 2019-06-19 2023-05-23 富士フイルムビジネスイノベーション株式会社 発光装置
CN114600209B (zh) * 2019-10-24 2024-07-23 株式会社村田制作所 复合电容器
KR20230056455A (ko) * 2021-10-20 2023-04-27 삼성전자주식회사 집적 회로 반도체 소자

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
JPH06268141A (ja) 1993-03-15 1994-09-22 Hitachi Ltd 電子回路装置の実装方法
JP3246166B2 (ja) 1994-03-03 2002-01-15 株式会社村田製作所 薄膜コンデンサ
JP2830845B2 (ja) * 1996-06-26 1998-12-02 日本電気株式会社 半導体記憶装置
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6573584B1 (en) * 1999-10-29 2003-06-03 Kyocera Corporation Thin film electronic device and circuit board mounting the same
US6525921B1 (en) * 1999-11-12 2003-02-25 Matsushita Electric Industrial Co., Ltd Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP2001291637A (ja) 2000-04-10 2001-10-19 Shinko Electric Ind Co Ltd 球状キャパシタと該キャパシタの製造方法と球状キャパシタの実装構造と配線基板と該配線基板の製造方法
US20030086248A1 (en) * 2000-05-12 2003-05-08 Naohiro Mashino Interposer for semiconductor, method for manufacturing same, and semiconductor device using same
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
TW560001B (en) * 2002-10-22 2003-11-01 Toppoly Optoelectronics Corp Method of forming reflective liquid crystal display and driving circuit
JP3910908B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
JP3910907B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
JP4509550B2 (ja) * 2003-03-19 2010-07-21 日本特殊陶業株式会社 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP4084728B2 (ja) * 2003-10-01 2008-04-30 新光電気工業株式会社 半導体装置用パッケージ及び半導体装置
KR100680504B1 (ko) * 2004-06-30 2007-02-08 동부일렉트로닉스 주식회사 반도체 소자의 캐패시터의 제조방법
JP2006120696A (ja) 2004-10-19 2006-05-11 Shinko Electric Ind Co Ltd キャパシタ装置及びそれが内蔵された半導体装置
JP2006253631A (ja) * 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
JP4638768B2 (ja) * 2005-05-20 2011-02-23 三井金属鉱業株式会社 キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282441A (zh) * 2013-07-10 2015-01-14 财团法人工业技术研究院 内藏电容模块
CN112820719A (zh) * 2019-11-15 2021-05-18 爱思开海力士有限公司 半导体装置以及半导体装置的制造方法
CN112820719B (zh) * 2019-11-15 2024-06-07 爱思开海力士有限公司 半导体装置以及半导体装置的制造方法
CN111968959A (zh) * 2020-08-06 2020-11-20 长江存储科技有限责任公司 半导体器件及其制作方法

Also Published As

Publication number Publication date
US7755910B2 (en) 2010-07-13
US20080030968A1 (en) 2008-02-07
JP4920335B2 (ja) 2012-04-18
EP1895588A2 (en) 2008-03-05
JP2008041930A (ja) 2008-02-21
EP1895588A3 (en) 2008-05-07

Similar Documents

Publication Publication Date Title
CN101123853A (zh) 内置有电容器的互连体及其制造方法以及电子元件装置
US7936568B2 (en) Capacitor built-in substrate and method of manufacturing the same and electronic component device
US7229856B2 (en) Method of manufacturing electronic part packaging structure
US7508079B2 (en) Circuit substrate and method of manufacturing the same
CN101536181B (zh) 半导体装置及其制造方法
US8242612B2 (en) Wiring board having piercing linear conductors and semiconductor device using the same
US7376318B2 (en) Circuit board and its manufacturing method
US20060283629A1 (en) Wiring board and method for manufacturing the same
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
US20080224322A1 (en) Semiconductor device and manufacturing method thereof
JP2006294692A (ja) 半導体装置およびその製造方法
CN101315917A (zh) 配线基板及其制造方法
CN208061869U (zh) 薄膜型lc部件以及其安装结构
US20020070446A1 (en) Semiconductor device and method for the production thereof
JP5934154B2 (ja) 電子部品が実装された基板構造及びその製造方法
TW201631701A (zh) 以聚合物部件爲主的互連體
JP5017872B2 (ja) 半導体装置及びその製造方法
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP2007273624A (ja) 半導体装置及びその製造方法
JP2002299496A (ja) 半導体装置及びその製造方法
JP2002217354A (ja) 半導体装置
US20050179120A1 (en) Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment
US7449772B2 (en) Chip-type electronic component including thin-film circuit elements
JP2009004813A (ja) 半導体搭載用配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20080213