JP7052824B2 - 薄膜型ｌｃ部品およびその実装構造 - Google Patents

薄膜型ｌｃ部品およびその実装構造 Download PDF

Info

Publication number
JP7052824B2
JP7052824B2 JP2020096593A JP2020096593A JP7052824B2 JP 7052824 B2 JP7052824 B2 JP 7052824B2 JP 2020096593 A JP2020096593 A JP 2020096593A JP 2020096593 A JP2020096593 A JP 2020096593A JP 7052824 B2 JP7052824 B2 JP 7052824B2
Authority
JP
Japan
Prior art keywords
thin film
capacitor
inductor
substrate
film capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020096593A
Other languages
English (en)
Other versions
JP2020145475A (ja
Inventor
紀行 植木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JP2020145475A publication Critical patent/JP2020145475A/ja
Application granted granted Critical
Publication of JP7052824B2 publication Critical patent/JP7052824B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors

Description

本発明は、ＬＣ部品に関し、特に薄型化に適した薄膜型ＬＣ部品およびその実装構造に関する。
シリコン基板やアルミナ基板等に、薄膜プロセスによってインダクタとキャパシタが一体的に形成された薄膜型の受動部品（IPD:Integrated Passive Device）が知られている（例えば、特許文献１，２参照）。
特許文献１には、薄膜回路を形成する工程において、薄膜キャパシタの誘電体膜と薄膜インダクタの層間絶縁膜とを同時に成膜することが示されている。
特許文献２には、基板上に第１電極層、誘電体層、第２電極層を順に形成してキャパシタを構成し、その上に磁性膜およびコイルからなる平面インダクタを形成することで、キャパシタとインダクタのアイソレーションを確保することが示されている。
特開平６－５３４０６号公報 特開２００１－４４７７８号公報
ＩＰＤは薄膜プロセスにより形成される受動部品であるため、厚膜プロセスやシート多層プロセスにより形成される受動部品に比べ、その厚み寸法を大幅に減らすことができる。
しかし、特許文献１のように、同一面にインダクタとキャパシタを並べると、必要な基板面積が大きくなってしまい、薄膜型受動部品の大型化は避けられない。
一方、特許文献２のように、基板上にキャパシタを形成し、その上にインダクタを形成すると、必要な基板面積は小さくなるが、これをプリント配線板等に実装する場合に、プリント配線板上の回路とキャパシタとの距離が相対的に大きくなってしまい、その間に寄生インダクタンスが生じる。したがって、プリント配線板等への実装状態によってＬＣ受動部品の電気的特性が変化してしまう。
本発明の目的は、薄型且つ小面積であり、薄膜キャパシタの寄生インダクタンスが抑制された薄膜型ＬＣ部品、およびその実装構造を提供することにある。
（１）本発明の薄膜型ＬＣ部品は、
互いに対向する第１面および第２面を有する基板と、
前記第１面に形成された薄膜キャパシタと、
前記第２面のうち、平面視で前記薄膜キャパシタと少なくとも一部が重なる領域に形成された薄膜インダクタと、
前記基板に形成され、前記薄膜キャパシタと前記薄膜インダクタとを接続する層間接続導体と、
前記第１面側に形成され、前記薄膜キャパシタを覆う絶縁層と、
前記絶縁層の表面に形成され、前記薄膜キャパシタおよび前記薄膜インダクタに接続されるとともに、実装基板上の回路に接続される複数の端子電極と、
を有し、
前記複数の端子電極のそれぞれは、前記薄膜キャパシタが前記複数の端子電極と前記薄膜インダクタとの間に位置するように、平面視で、前記薄膜キャパシタと重なる領域に形成されていることを特徴とする。
上記構成により、薄膜キャパシタおよび薄膜インダクタの形成領域の、平面視での面積が縮小化される。また、基板の薄膜インダクタ形成側ではなく、薄膜キャパシタ形成側に端子電極が形成されているので、薄膜キャパシタはプリント配線板（実装基板）に形成されている回路に最短距離で配置でき、寄生インダクタンスが低減される。また、薄膜インダクタと薄膜キャパシタとの間に基板が介在しているので、すなわち、薄膜インダクタは薄膜キャパシタから離れているので、薄膜キャパシタの電極膜にうず電流が流れにくい。そのため、Ｑ値の高い薄膜インダクタが構成される。
（２）前記薄膜インダクタおよび前記薄膜キャパシタはそれぞれ第１端と第２端を有し、前記薄膜キャパシタの第１端と前記薄膜インダクタの第２端とは接続され、前記複数の端子電極は、前記薄膜キャパシタの第１端、前記薄膜キャパシタの第２端、前記薄膜インダクタの第１端にそれぞれ接続された少なくとも３つの端子電極で構成されることが好ましい。これにより、電気的には外部に３つの端子電極を設けるだけでよく、これら端子電極を基板上の回路に接続するだけで、例えばＬＣローパスフィルタや平滑回路を構成できる。
（３）上記（２）おいて、前記薄膜インダクタは、それぞれ第１端と第２端を有する複数の薄膜インダクタで構成され、前記複数の端子電極は、前記複数の薄膜インダクタの第１端にそれぞれ接続された端子電極を含むことが好ましい。これにより、複数のインダクタと共用のキャパシタとで時定数の異なるローパスフィルタや平滑回路が選択的に使用可能となる。
（４）上記（１）から（３）のいずれかにおいて、前記薄膜キャパシタは、前記第１面に平行な第１電極膜と、当該第１電極膜に対向する第２電極膜と、前記第１電極膜と前記第２電極膜との間に介在する誘電体薄膜とで構成され、前記誘電体薄膜はチタン酸バリウムストロンチウム薄膜であることが好ましい。これにより、小面積でありながら高容量の薄膜キャパシタを構成できるので、小型の薄膜型ＬＣ部品が構成できる。
（５）上記（１）から（４）のいずれかにおいて、前記基板、前記薄膜キャパシタ、前記薄膜インダクタおよび前記絶縁層を含む全体の厚みは１００μｍ以下であることが好ましい。このサイズであれば、基板にバンプを介してフェイスダウン実装される半導体チップのフェイス面と基板との間隙に配置できる。
（６）本発明の薄膜型ＬＣ部品の実装構造は、半導体チップ、キャパシタおよびインダクタの、実装基板への実装構造であって、
前記半導体チップは、前記実装基板にバンプを介してフェイスダウン実装され、
前記キャパシタおよび前記インダクタは、
互いに対向する第１面および第２面を有する基板と、
前記第１面に形成された薄膜キャパシタと、
前記第２面のうち平面視で前記薄膜キャパシタとほぼ重なる領域に形成された薄膜インダクタと、
前記基板に形成され、前記薄膜キャパシタと前記薄膜インダクタとを接続する層間接続導体と、
前記第１面側に形成され、前記薄膜キャパシタを覆う絶縁層と、
前記絶縁層の表面に形成され、前記薄膜キャパシタおよび前記薄膜インダクタに接続された複数の端子電極と、
を有する薄膜型ＬＣ部品として構成され、
前記薄膜型ＬＣ部品は、前記実装基板と前記半導体チップとの間隙に配置され、前記端子電極が前記実装基板上の回路に接続されることで、前記実装基板に実装され、
前記複数の端子電極のそれぞれは、前記薄膜キャパシタが前記複数の端子電極と前記薄膜インダクタとの間に位置するように、平面視で、前記薄膜キャパシタと重なる領域に形成されている。
上記構成により、薄型且つ小面積の薄膜型ＬＣ部品、または薄膜キャパシタの寄生インダクタンスが抑制された薄膜型ＬＣ部品が半導体チップと共に基板へ高密度に実装される。
本発明によれば、薄型且つ小面積の薄膜型ＬＣ部品、薄膜キャパシタの寄生インダクタンスが抑制された薄膜型ＬＣ部品、および薄膜型ＬＣ部品を備える小型の電子機器が構成できる。
図１（Ａ）は第１の実施形態に係る薄膜型ＬＣ部品１０１の平面図、図１（Ｃ）は薄膜型ＬＣ部品１０１の下面図、図１（Ｂ）は、図１（Ａ）（Ｂ）におけるＸ－Ｘラインでの、薄膜型ＬＣ部品１０１の縦断面図である。 図２は薄膜型ＬＣ部品１０１の回路図である。 図３（Ａ）は基板１０に薄膜キャパシタ形成用の複数の薄膜を形成した状態での平面図、図３（Ｂ）はそのＸ－Ｘラインでの断面図である。 図４（Ａ）は、薄膜キャパシタ形成部の複数の薄膜をパターンニングした状態での平面図、図４（Ｂ）はそのＸ－Ｘラインでの断面図である。 図５（Ａ）は、薄膜キャパシタ形成部にソルダーレジスト膜３１を形成した状態での平面図、図５（Ｂ）はそのＸ－Ｘラインでの断面図である。 図６（Ａ）は、ソルダーレジスト膜３１に開口Ｈ１，Ｈ２，Ｈ３を形成した状態での平面図、図６（Ｂ）はそのＸ－Ｘラインでの断面図である。 図７（Ａ）は、ビア４１，４２および端子電極５１，５２，５３を形成した状態での平面図、図７（Ｂ）はそのＸ－Ｘラインでの断面図である。 図８（Ａ）は、端子電極５１，５２，５３を部分的に覆うソルダーレジスト膜３１を形成した状態での平面図、図８（Ｂ）はそのＸ－Ｘラインでの断面図である。 図９（Ａ）は、基板１０等に開口Ｈ６１，Ｈ６２を形成した状態での平面図、図９（Ｂ）はそのＸ－Ｘラインでの断面図である。 図１０（Ａ）は、基板１０にSi貫通電極６１，６２を形成した状態での平面図、図１０（Ｂ）はそのＸ－Ｘラインでの断面図である。 図１１（Ｃ）は、基板１０の第２面Ｓ２に薄膜インダクタ用の導体パターン７０を形成した状態での下面図、図１１（Ａ）はその平面図、図１１（Ｂ）はＸ－Ｘラインでの断面図である。 図１２は、第２の実施形態に係る薄膜型ＬＣ部品１０２の分解斜視図である。 図１３は薄膜型ＬＣ部品１０２の斜視図である。 図１４（Ａ）は、基板１０Ｌに薄膜インダクタTFLを形成した状態での平面図、図１４（Ｂ）はそのＸ－Ｘラインでの断面図である。 図１５（Ａ）は、薄膜インダクタTFLを形成した基板１０Ｌと薄膜キャパシタTFCを形成した基板１０Ｃとを背面同士接合した状態での平面図、図１５（Ｂ）はそのＸ－Ｘラインでの断面図である。 図１６（Ａ）は、端子電極５１，５２，５３を形成した状態での平面図、図１６（Ｂ）はそのＸ－Ｘラインでの断面図である。 図１７は、第３の実施形態に係る、SiP（system in a package）構造の電子部品の断面図である。 図１８は、第４の本実施形態に係るマイクロプロセッサに対する平滑回路の接続構造を示す概念図である。 図１９（Ａ）（Ｂ）は第５の実施形態に係る薄膜型ＬＣ部品の回路図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第１の実施形態》
図１（Ａ）は第１の実施形態に係る薄膜型ＬＣ部品１０１の平面図、図１（Ｃ）は薄膜型ＬＣ部品１０１の下面図、図１（Ｂ）は、図１（Ａ）（Ｂ）におけるＸ－Ｘラインでの、薄膜型ＬＣ部品１０１の縦断面図である。
薄膜型ＬＣ部品１０１は、互いに対向する第１面Ｓ１および第２面Ｓ２を有する基板１０を備える。この基板１０の第１面Ｓ１に薄膜キャパシタTFCが形成されていて、第２面Ｓ２に薄膜インダクタTFLが形成されている。薄膜インダクタTFLは、基板１０の平面視で薄膜キャパシタTFCと重なる領域に形成されている。
基板１０には、薄膜キャパシタTFCと薄膜インダクタTFLとを接続するSi貫通電極６１，６２が形成されている。
また、基板１０の第１面Ｓ１側に、薄膜キャパシタTFCを覆うソルダーレジスト膜（絶縁層）３１が形成されている。
上記ソルダーレジスト膜３１の表面には、薄膜キャパシタTFCおよび薄膜インダクタTFLに接続された端子電極５１，５２，５３が形成されている。
図２は薄膜型ＬＣ部品１０１の回路図である。図２において、ポートＰ１，Ｐ２，Ｐ３は上記端子電極５１，５２，５３にそれぞれ対応する。薄膜型ＬＣ部品１０１は、ポートＰ１－Ｐ２間に接続された薄膜キャパシタTFCと、ポートＰ２－Ｐ３間に接続された薄膜インダクタTFLとで構成される。
本実施形態の薄膜型ＬＣ部品１０１は、ポートＰ３をグランド電位、ポートＰ１を入力ポート、ポートＰ２を出力ポートとする、ローパスフィルタまたは平滑回路として作用する。
本実施形態によれば、次のような効果を奏する。
薄膜キャパシタTFCおよび薄膜インダクタTFLの形成領域の、平面視での面積が縮小化される。また、基板１０の薄膜インダクタTFL形成側ではなく、薄膜キャパシタTFC形成側に端子電極５１，５２，５３が形成されているので、薄膜キャパシタTFCはプリント配線板（実装基板）に形成されている回路に最短距離で配置でき、寄生インダクタンスが低減される。そのため、寄生インダクタンスと薄膜キャパシタとのＬＣ直列共振の共振周波数は使用周波数帯より高くでき、そのことで広帯域に亘ってローパスフィルタ特性または平滑特性を得ることができる。
また、薄膜インダクタTFLと薄膜キャパシタTFCとの間に基板１０が介在しているので、すなわち、薄膜インダクタTFLは薄膜キャパシタTFCから離れているので、薄膜キャパシタTFCの電極にうず電流が流れにくい。そのため、Ｑ値の高い薄膜インダクタTFLが構成される。
次に図１（Ａ）（Ｂ）（Ｃ）に示した薄膜型ＬＣ部品１０１の詳細構造と、その製造方法について、図３～図１１等を参照して説明する。
図３（Ａ）、図４（Ａ）、図５（Ａ）、図６（Ａ）、図７（Ａ）、図８（Ａ）、図９（Ａ）、図１０（Ａ）、図１１（Ａ）はいずれも各工程での平面図、図３（Ｂ）、図４（Ｂ）、図５（Ｂ）、図６（Ｂ）、図７（Ｂ）、図８（Ｂ）、図９（Ｂ）、図１０（Ｂ）、図１１（Ｂ）はいずれも各工程でのＸ－Ｘラインでの断面図である。図１１（Ｃ）は下面図である。
（１）図３（Ａ）（Ｂ）において、基板１０は例えば高抵抗Si基板である。この基板１０の第１面Ｓ１に、BST膜（チタン酸バリウムストロンチウム膜、(Ba,Sr)TiO3膜）２１、Pt電極膜２２、BST膜２３、Pt電極膜２４を順に形成する。これらBST膜はスピンコート工程と焼成工程とにより形成し、Pt電極膜はスパッタリングにより成膜する。BST膜２１はSi基板１０に対する密着層として利用する。このBST膜２１は容量には無関係であるので、Si基板１０に対する密着層として作用する膜であればBST膜以外でもよい。また、上記Pt電極膜には、導電性が良好で耐酸化性に優れた高融点の他の貴金属材料、例えばAuを用いることもできる。
（２）図４（Ａ）（Ｂ）に示すように、BST膜２１，２３，２５、Pt電極膜２２，２４を所定回数に亘るフォトリソグラフィによりパターンニングする。すなわち、後にポートＰ１に導通するPt電極膜２２１を分離するとともに露出させ、後にポートＰ２に導通するPt電極膜２２２を露出させる。
（３）図５（Ａ）（Ｂ）に示すように、エポキシやポリイミド等のソルダーレジスト膜３１をスピンコートする。
（４）図６（Ａ）（Ｂ）に示すように、ソルダーレジスト膜３１に開口Ｈ１，Ｈ２，Ｈ３を形成する。
（５）図７（Ａ）（Ｂ）に示すように、スパッタリングにより、開口Ｈ１，Ｈ２，Ｈ３内およびソルダーレジスト膜３１の表面に、例えば0.1μm／1.0μm／0.1μmのTi/Cu/Tiの導体膜を成膜する。これにより開口Ｈ１，Ｈ２，Ｈ３にビア４１，４２，４３を形成する。その後、ソルダーレジスト膜３１の表面のTi/Cu/Ti膜をパターンニングすることで端子電極５１，５２，５３を形成する。
（６）図８（Ａ）（Ｂ）に示すように、ソルダーレジスト膜３１をさらに形成し、端子電極５１，５２，５３を露出させる。
（７）図９（Ａ）（Ｂ）に示すように、エッチングやドリリング等によって、基板１０に開口Ｈ６１，Ｈ６２を穿孔する。
（８）図１０（Ａ）（Ｂ）に示すように、開口Ｈ６１，Ｈ６２内および基板１０の第２面Ｓ２に、例えばTi/Cu/Tiの導体膜を成膜する。これにより開口Ｈ６１，Ｈ６２にSi貫通電極（through-silicon via、TSV）６１，６２を形成する。その後、基板１０の第２面Ｓ２表面の上記導体膜をＣＭＰ法等により除去する。
（９）図１１（Ａ）（Ｂ）（Ｃ）に示すように、基板１０の第２面Ｓ２にＣｕめっき膜を形成し、それをパターンニングすることで、基板１０の第２面Ｓ２に、薄膜インダクタTFLとして作用する導体パターン７０を形成する。
（１０）その後、基板１０の第２面Ｓ２に、エポキシやポリイミド等のソルダーレジスト膜３２をスピンコートすることによって、図１（Ａ）（Ｂ）（Ｃ）に示した薄膜型ＬＣ部品１０１を得る。
なお、図３～図１１では、説明の都合上、単一部品の状態で図示したが、実際には、ウエハー単位で上述の処理がなされ、最終的に単一の部品（個片）に分割される。
《第２の実施形態》
第２の実施形態では、個別に作成した薄膜キャパシタと薄膜インダクタとを一体化した薄膜型ＬＣ部品１０２について示す。
図１２は薄膜型ＬＣ部品１０２の分解斜視図、図１３は薄膜型ＬＣ部品１０２の斜視図である。図１２では誘電体膜および絶縁膜の図示を省略している。
本実施形態の薄膜型ＬＣ部品１０２は、基板１０Ｃの第１面Ｓ１に薄膜キャパシタTFCが構成されていて、基板１０Ｌの第２面Ｓ２に薄膜インダクタTFLが構成されている。
本実施形態の薄膜型ＬＣ部品１０２の詳細構造と、その製造方法について、図１４～図１６等を参照して説明する。
図１４（Ａ）、図１５（Ａ）、図１６（Ａ）はいずれも各工程での平面図、図１４（Ｂ）、図１５（Ｂ）、図１６（Ｂ）はいずれも各工程でのＸ－Ｘライン断面図である。
（１）図１４（Ａ）（Ｂ）において、基板１０Ｌは例えば高抵抗Si基板である。この基板１０の第２面Ｓ２にＣｕめっき膜を形成し、それをパターンニングすることで、薄膜インダクタTFLとして作用する導体パターン７０を形成する。
（２）続いて、導体パターン７０を被覆するソルダーレジスト膜３２を塗布形成する。その後、基板１０ＬにSi貫通電極（through-silicon via、TSV）６１，６２を形成する。これにより、Si貫通電極６１，６２有する薄膜インダクタTFLを構成する。
（３）図１５（Ａ）（Ｂ）に示すように、第１面Ｓ１にBST膜２１、Pt電極膜２２、BST膜２３、Pt電極膜２４、BST膜２５を順に形成し、ソルダーレジスト膜３１を被覆し、さらにビア４１，４２，４３を形成する。これにより、薄膜キャパシタTFCを構成する。また、基板１０Ｃに、上記ビア４１，４２と導通するSi貫通電極を形成する。
その後、図１４（Ａ）（Ｂ）に示した薄膜インダクタTFLが形成された基板１０Ｌと、上記薄膜キャパシタTFCが形成された基板１０Ｌとを、異方性導電膜（AFC）を介して背面同士接合する。これにより、図１５（Ａ）（Ｂ）に示した構造を得る。
（４）その後、図１６（Ａ）（Ｂ）に示すように、ソルダーレジスト膜３１の表面にＣｕめっき膜を形成し、それをパターンニングすることで、端子電極５１，５２，５３を形成する。
本実施形態のように、薄膜インダクタと薄膜キャパシタは別の基板にそれぞれ形成してから両者を接合することで、薄膜型ＬＣ部品を構成してもよい。
《第３の実施形態》
第３の実施形態では、薄膜型ＬＣ部品の実装構造、および薄膜型ＬＣ部品を備えた電子部品の例を示す。
図１７は、第３の実施形態に係る、SiP（system in a package）構造の電子部品の断面図である。この電子部品は実装基板８０の上面に半導体チップ９０やその他のチップ部品が実装されている。半導体チップ９０は、はんだボール９１によるBGA (Ball grid array)形式のパッケージであり、実装基板８０にはんだバンプを介してフェイスダウン実装される。実装基板８０上の半導体チップ９０の搭載位置に、薄膜型ＬＣ部品１０１が実装されている。すなわち、半導体チップ９０のフェイス面と実装基板８０との間隙に薄膜型ＬＣ部品１０１が配置されている。薄膜型ＬＣ部品１０１の構造は第１の実施形態で示したとおりである。半導体チップ９０のはんだボール９１は、実装前で直径２５０μｍ、実装後は直径２００μｍ程度である。したがって、薄膜型ＬＣ部品１０１の厚みが１００μｍ以下であることにより、半導体チップ９０のフェイス面と実装基板８０との間隙に薄膜型ＬＣ部品１０１を配置できる。はんだボール９１の縮小化を考慮すれば、薄膜型ＬＣ部品１０１の厚みは、７０μｍ以下であることが好ましく、さらには５０μｍ以下であることが好ましい。
実装基板８０の上部は封止樹脂８２で封止され、Sip構造の電子部品２０１が構成される。この電子部品２０１もはんだボール８１によるBGA (Ball grid array)形式のパッケージであり、回路基板２００に表面実装される。
なお、薄膜型ＬＣ部品１０１は、実装基板８０側ではなく、半導体チップ９０側に接合してもよい。
《第４の実施形態》
第４の実施形態では、複数の電源電圧で動作する回路を含むマイクロプロセッサに薄膜型ＬＣ部品を適用した例を示す。
図１８は第４の実施形態に係るマイクロプロセッサに対する平滑回路の接続構造を示す概念図である。マイクロプロセッサチップ９８は動作電源電圧の異なる複数の回路ブロックを備えている。各回路ブロックには電源電圧に応じた個別の電源回路ＰＳａ，ＰＳｂ，ＰＳｃ，ＰＳｄが形成されている。各電源回路ＰＳａ，ＰＳｂ，ＰＳｃ，ＰＳｄの平滑回路１０１ａ，１０１ｂ，１０１ｃ，１０１ｄはマイクロプロセッサチップ９８の外部に設けられ、基板上の配線パターンを介して接続される。これら平滑回路１０１ａ，１０１ｂ，１０１ｃ，１０１ｄの各々は、既に示した薄膜型ＬＣ部品である。そして、これら薄膜型ＬＣ部品は、マイクロプロセッサチップと基板との間隙に配置される。
《第５の実施形態》
第５の実施形態では、複数の薄膜インダクタを備える薄膜型ＬＣ部品の例を示す。
図１９（Ａ）（Ｂ）は第５の実施形態に係る薄膜型ＬＣ部品の回路図である。図１９（Ａ）に示す例では、４つの薄膜インダクタＬ１，Ｌ２，Ｌ３，Ｌ４の第１端がポートＰ１１，Ｐ１２，Ｐ１３，Ｐ１４に導通し、薄膜インダクタＬ１，Ｌ２，Ｌ３，Ｌ４の第２端が共通接続されてポートＰ２に導通する。薄膜キャパシタＣの両端はポートＰ２とポートＰ３に導通する。図１９（Ｂ）に示す例は、４つの薄膜インダクタＬ１，Ｌ２，Ｌ３，Ｌ４の第１端が共通接続されてポートＰ１に導通する点で図１９（Ａ）とは異なる。
図１９（Ａ）に示す構造によれば、電源回路等の回路とポートＰ１１，Ｐ１２，Ｐ１３，Ｐ１４との選択的接続によって、薄膜型ＬＣ部品の時定数を切り替えることができる。
図１９（Ｂ）に示す構造によれば、４つの薄膜インダクタＬ１，Ｌ２，Ｌ３，Ｌ４が並列接続されることにより、直流抵抗（DCR）を小さくできる。
《他の実施形態》
第１の実施形態では、基板１０の平面視で、薄膜インダクタTFLは、そのほぼ全体が薄膜キャパシタTFCと重なる領域に形成されている例を示したが、薄膜インダクタTFLの一部が薄膜キャパシタTFCと重なる領域に形成されていてもよい。薄膜インダクタTFLの少なくとも一部が薄膜キャパシタTFCと重なる領域に形成されていれば、薄膜キャパシタおよび薄膜インダクタの形成領域の、平面視での面積が縮小化される。
図１（Ａ）（Ｂ）（Ｃ）に示した例では、Si基板である基板１０の表面に導体パターン７０を直接形成したが、Si基板の表面にSiO2等の保護膜を形成し、その表面に導体パターン７０を形成してもよい。
第１の実施形態では、高抵抗Si基板を基板として用いた例を示したが、ガラス基板やアルミナセラミック基板等であってもよい。
第１の実施形態では、基板に薄膜キャパシタを先に形成し、後に薄膜インダクタを形成したが、基板への薄膜キャパシタおよび薄膜インダクタの形成順は逆であってもよい。また、薄膜キャパシタの形成工程と薄膜インダクタの形成工程の間で、基板を研磨して、その板厚を薄くしてもよい。
第１の実施形態では、基板（高抵抗Si基板）１０にSi貫通電極TSVを形成した。これはSi基板に貫通孔を形成し、Cuのめっき埋込によるものであるが、TSVに代えて、Si基板への不純物打ち込みによるドーピングで貫通導通路を形成してもよい。
第１の実施形態では、有機層間絶縁膜であるソルダーレジスト膜３１，３２を形成する例を示したが、プラズマCVD法等によって無機絶縁膜を形成してもよい。また、絶縁樹脂シートの貼付によって絶縁膜を形成してもよい。
以上に示した各実施形態では、本発明に係る「基板」として、半導体基板を例に挙げたが、ガラス基板やセラミック基板であってもよい。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。例えば、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
Ｈ１，Ｈ２，Ｈ３…開口
Ｈ６１，Ｈ６２…開口
Ｌ１，Ｌ２，Ｌ３，Ｌ４…薄膜インダクタ
Ｐ１，Ｐ２，Ｐ３…ポート
Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４…ポート
ＰＳａ，ＰＳｂ，ＰＳｃ，ＰＳｄ…電源回路
Ｓ１…第１面
Ｓ２…第２面
TFC…薄膜キャパシタ
TFL…薄膜インダクタ
TSV…Si貫通電極
１０，１０Ｃ，１０Ｌ…基板
２１，２３，２５…BST膜
２２，２４…Pt電極膜
３１，３２…ソルダーレジスト膜（絶縁層）
４１，４２，４３…ビア
５１，５２，５３…端子電極
６１，６２…Si貫通電極
７０…導体パターン
８０…実装基板
８１，９１…はんだボール
８２…封止樹脂
９０…半導体チップ
９８…マイクロプロセッサチップ
１０１，１０２…薄膜型ＬＣ部品
１０１ａ，１０１ｂ，１０１ｃ，１０１ｄ…平滑回路
２００…回路基板
２０１…電子部品
２２１，２２２…Pt電極膜

Claims (6)

  1. 互いに対向する第１面および第２面を有する基板と、
    前記第１面に形成された薄膜キャパシタと、
    前記第２面のうち、平面視で前記薄膜キャパシタと少なくとも一部が重なる領域に形成された薄膜インダクタと、
    前記基板に形成され、前記薄膜キャパシタと前記薄膜インダクタとを接続する層間接続導体と、
    前記第１面側に形成され、前記薄膜キャパシタを覆う絶縁層と、
    前記絶縁層の表面に形成され、前記薄膜キャパシタおよび前記薄膜インダクタに接続されるとともに、実装基板上の回路に接続される複数の端子電極と、
    を有し、
    前記複数の端子電極のそれぞれは、前記薄膜キャパシタが前記複数の端子電極と前記薄膜インダクタとの間に位置するように、平面視で、前記薄膜キャパシタと重なる領域に形成されていることを特徴とする、薄膜型ＬＣ部品。
  2. 前記薄膜インダクタおよび前記薄膜キャパシタはそれぞれ第１端と第２端を有し、
    前記薄膜キャパシタの第１端と前記薄膜インダクタの第２端とは接続され、
    前記複数の端子電極は、前記薄膜キャパシタの第１端、前記薄膜キャパシタの第２端、前記薄膜インダクタの第１端にそれぞれ接続された少なくとも３つの端子電極で構成される、
    請求項１に記載の薄膜型ＬＣ部品。
  3. 前記薄膜インダクタは、それぞれ第１端と第２端を有する複数の薄膜インダクタで構成され、
    前記複数の端子電極は、前記複数の薄膜インダクタの第１端にそれぞれ接続された端子電極を含む、請求項２に記載の薄膜型ＬＣ部品。
  4. 前記薄膜キャパシタは、前記第１面に平行な第１電極膜と、当該第１電極膜に対向する第２電極膜と、前記第１電極膜と前記第２電極膜との間に介在する誘電体薄膜とで構成され、前記誘電体薄膜はチタン酸バリウムストロンチウム薄膜である、請求項１から３のいずれかに記載の薄膜型ＬＣ部品。
  5. 前記基板、前記薄膜キャパシタ、前記薄膜インダクタおよび前記絶縁層を含む全体の厚みは１００μｍ以下である、請求項１から４のいずれかに記載の薄膜型ＬＣ部品。
  6. 半導体チップ、キャパシタおよびインダクタの、実装基板への実装構造であって、
    前記半導体チップは、前記実装基板にバンプを介してフェイスダウン実装され、
    前記キャパシタおよび前記インダクタは、
    互いに対向する第１面および第２面を有する基板と、
    前記第１面に形成された薄膜キャパシタと、
    前記第２面のうち平面視で前記薄膜キャパシタとほぼ重なる領域に形成された薄膜インダクタと、
    前記基板に形成され、前記薄膜キャパシタと前記薄膜インダクタとを接続する層間接続導体と、
    前記第１面側に形成され、前記薄膜キャパシタを覆う絶縁層と、
    前記絶縁層の表面に形成され、前記薄膜キャパシタおよび前記薄膜インダクタに接続された複数の端子電極と、
    を有する薄膜型ＬＣ部品として構成され、
    前記薄膜型ＬＣ部品は、前記実装基板と前記半導体チップとの間隙に配置され、前記端子電極が前記実装基板上の回路に接続されることで、前記実装基板に実装され、
    前記複数の端子電極のそれぞれは、前記薄膜キャパシタが前記複数の端子電極と前記薄膜インダクタとの間に位置するように、平面視で、前記薄膜キャパシタと重なる領域に形成されている、
    薄膜型ＬＣ部品の実装構造。
JP2020096593A 2015-10-02 2020-06-03 薄膜型ｌｃ部品およびその実装構造 Active JP7052824B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015196392 2015-10-02
JP2015196392 2015-10-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017543467A Division JPWO2017057422A1 (ja) 2015-10-02 2016-09-28 薄膜型ｌｃ部品およびその実装構造

Publications (2)

Publication Number Publication Date
JP2020145475A JP2020145475A (ja) 2020-09-10
JP7052824B2 true JP7052824B2 (ja) 2022-04-12

Family

ID=58423905

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017543467A Pending JPWO2017057422A1 (ja) 2015-10-02 2016-09-28 薄膜型ｌｃ部品およびその実装構造
JP2020096593A Active JP7052824B2 (ja) 2015-10-02 2020-06-03 薄膜型ｌｃ部品およびその実装構造

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017543467A Pending JPWO2017057422A1 (ja) 2015-10-02 2016-09-28 薄膜型ｌｃ部品およびその実装構造

Country Status (4)

Country Link
US (1) US20180226391A1 (ja)
JP (2) JPWO2017057422A1 (ja)
CN (1) CN208061869U (ja)
WO (1) WO2017057422A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020120185A (ja) * 2019-01-21 2020-08-06 株式会社村田製作所 フロントエンドモジュール及び通信装置
US11450469B2 (en) 2019-08-28 2022-09-20 Analog Devices Global Unlimited Company Insulation jacket for top coil of an isolated transformer
US11387316B2 (en) 2019-12-02 2022-07-12 Analog Devices International Unlimited Company Monolithic back-to-back isolation elements with floating top plate
WO2021166880A1 (ja) * 2020-02-17 2021-08-26 株式会社村田製作所 半導体装置及びモジュール
IT202200001400A1 (it) 2022-01-27 2023-07-27 Univ Degli Studi Di Messina Metodo di diagnosi della malattia di Alzheimer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128219A (ja) 2002-10-02 2004-04-22 Shinko Electric Ind Co Ltd 付加機能を有する半導体装置及びその製造方法
JP2007142109A (ja) 2005-11-17 2007-06-07 Tdk Corp 電子部品
WO2010016171A1 (ja) 2008-08-04 2010-02-11 株式会社 村田製作所 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ
JP2012015333A (ja) 2010-06-30 2012-01-19 Tdk Corp 電子部品及び電子デバイス

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5830119A (ja) * 1981-08-17 1983-02-22 ティーディーケイ株式会社 複合型回路部品
JPH0547586A (ja) * 1991-08-16 1993-02-26 Toshiba Corp コンデンサ部品
JP3027081B2 (ja) * 1993-12-09 2000-03-27 アルプス電気株式会社 薄膜素子
JPH1098269A (ja) * 1996-09-21 1998-04-14 Ngk Spark Plug Co Ltd 回路基板
JPH11195531A (ja) * 1997-12-29 1999-07-21 Taiyosha Denki Kk チップ部品、チップネットワーク部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128219A (ja) 2002-10-02 2004-04-22 Shinko Electric Ind Co Ltd 付加機能を有する半導体装置及びその製造方法
JP2007142109A (ja) 2005-11-17 2007-06-07 Tdk Corp 電子部品
WO2010016171A1 (ja) 2008-08-04 2010-02-11 株式会社 村田製作所 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ
JP2012015333A (ja) 2010-06-30 2012-01-19 Tdk Corp 電子部品及び電子デバイス

Also Published As

Publication number Publication date
WO2017057422A1 (ja) 2017-04-06
JPWO2017057422A1 (ja) 2018-04-19
US20180226391A1 (en) 2018-08-09
CN208061869U (zh) 2018-11-06
JP2020145475A (ja) 2020-09-10

Similar Documents

Publication Publication Date Title
JP7052824B2 (ja) 薄膜型ｌｃ部品およびその実装構造
TWI782939B (zh) 具有整合式被動構件的接合結構
US10236854B2 (en) Multilayer electronic structures with embedded filters
US6624501B2 (en) Capacitor and semiconductor device
US7298050B2 (en) Semiconductor device, method of manufacturing the same, capacitor structure, and method of manufacturing the same
US8018311B2 (en) Microminiature power converter
JP2007300002A (ja) 電子部品
WO2010050091A1 (ja) 半導体装置
JP6285560B2 (ja) 埋込み多端子コンデンサ
JP2010067916A (ja) 集積回路装置
US8907227B2 (en) Multiple surface integrated devices on low resistivity substrates
JPWO2018168173A1 (ja) 薄膜ｅｓｄ保護デバイス
JP2002299496A (ja) 半導体装置及びその製造方法
JP2007266182A (ja) 半導体装置及び半導体装置の製造方法
JP2006216768A (ja) 半導体装置およびその製造方法
WO2018008422A1 (ja) Ｅｓｄ保護機能付きインダクタ
JP2005108929A (ja) 半導体装置及びその製造方法
JP4329524B2 (ja) 半導体装置およびその製造方法
JP6288386B2 (ja) 表面実装型ｌｃデバイス
JP2009038203A (ja) 半導体装置
JP2008300560A (ja) 半導体装置及びその製造方法
JP2017157802A (ja) 半導体パッケージ及び半導体パッケージの製造方法
US20210329773A1 (en) Integrated passive component
JP4547655B2 (ja) 半導体装置
KR20060124834A (ko) 집적 수동소자 칩 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220314

R150 Certificate of patent or registration of utility model

Ref document number: 7052824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150