JP6285560B2 - 埋込み多端子コンデンサ - Google Patents

埋込み多端子コンデンサ Download PDF

Info

Publication number
JP6285560B2
JP6285560B2 JP2016550174A JP2016550174A JP6285560B2 JP 6285560 B2 JP6285560 B2 JP 6285560B2 JP 2016550174 A JP2016550174 A JP 2016550174A JP 2016550174 A JP2016550174 A JP 2016550174A JP 6285560 B2 JP6285560 B2 JP 6285560B2
Authority
JP
Japan
Prior art keywords
capacitor
terminal
ground
metal layer
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016550174A
Other languages
English (en)
Other versions
JP2017508281A5 (ja
JP2017508281A (ja
Inventor
ホン・ボク・ウィ
ドン・ウク・キム
キョ−ピョン・ファン
ヨン・キョ・ソン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017508281A publication Critical patent/JP2017508281A/ja
Publication of JP2017508281A5 publication Critical patent/JP2017508281A5/ja
Application granted granted Critical
Publication of JP6285560B2 publication Critical patent/JP6285560B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Description

（関連出願の相互参照）
本願は、２０１４年２月１８日出願の米国仮特許出願第６１／９４１２７５号の出願日の優先権を主張し、この出願は、２０１４年４月９日出願の米国特許出願第１４／２４９１８９号の出願日の優先権を主張し、そのどちらも、参照によりその全体が本明細書に組み込まれる。
本願は集積回路パッケージングに関し、より詳細には、埋込み多端子コンデンサを含む基板に関する。
マイクロプロセッサなどのデジタル回路は、休眠状態とスイッチング状態との間で交替する多数のトランジスタを含む。したがって、そのようなデジタル回路は、多数のトランジスタが状態を切り換えるとき、突然の電流要求を行う。しかし、電源は、それほど迅速には反応することができず、したがってデジタルシステムを含むダイに対する電源のリードまたは相互接続上の電圧が、受け入れられないほど低下し得る。電力需要を平滑化するために、ダイに対する電源リードにデカップリングコンデンサで負荷をかけることが慣習的である。デカップリングコンデンサは、電力供給されるデジタル回路からの突然の電力需要に関わらず電力供給電圧を安定化するように高電力需要時の間に放出され得る電荷を蓄積する。
デカップリングコンデンサは通常、パッケージ基板または回路板に取り付けられ、電源相互接続またはリードを通じてダイに接続される。デカップリングコンデンサとダイとの間の相互接続距離は、望ましくない寄生インダクタンスおよび抵抗を導入する。さらに、デカップリングコンデンサは、貴重なパッケージ基板または回路板のスペースを必要とする。デカップリングコンデンサをダイ自体に一体化することも望ましくない。その場合、デカップリングコンデンサは密度を低下させ、コストを増大させることになるからである。パッケージ基板内の埋込み受動コンデンサの使用は別の代替を表す。基板１００内の例示的な従来技術の埋込み受動コンデンサ１０５が図１Ａに示されている。外部電源（図示せず）が、埋込みコンデンサ１０５の正端子Ｐに電源電圧ＶＤＤ１を供給する。埋込みコンデンサ１０５は通常、グランド端子Ｇを含む２端子多層セラミックコンデンサ（ＭＬＣＣ）である。正端子Ｐはダイ１０２のヘッドスイッチ１１０にも結合する。ヘッドスイッチ１１０がオンにされるとき、正端子Ｐは、ダイ１０２に電源電圧ＶＤＤ２を供給する、基板１００内の基板電源回路網１１５に結合する。電源電圧ＶＤＤ１およびＶＤＤ２は同一であるが、それぞれの領域がヘッドスイッチ１１０によって分離される。ダイ１０２およびグランド端子Ｇは、基板１００を通じて共通グランドに結合する。
そのような従来型構成に伴ういくつかの問題がある。例えば、正端子Ｐからの電荷が、ヘッドスイッチ１１０を通じてダイ１０２に移動し、ヘッドスイッチ１１０から基板電源回路網１１５に戻り、電源回路網１１５からダイ１０２に戻って一周しなければならない。そのような回り道の経路は、寄生インダクタンスおよび抵抗を増大させる。さらに、コンデンサ１０５は、コンデンサ１０５についての縦方向長さで分離された１つの正端子Ｐと１つのグランド端子Ｇだけを有するので、図１Ｂに概念的に示されている、これらの２つの端子間の電流ループ１２５は比較的大きく、電流ループ１２５も寄生インダクタンスを増大させる。埋込みコンデンサ１０５についての結果として生じる寄生インダクタンスおよび抵抗は、そのキューＱを低下させる。そのような低下したキューは、特にダイ１０２について動作周波数が上昇するときに、基板電源回路網１１５の安定化を明確に制限する。
したがって、電力分離および配電のための改良型の埋込みコンデンサアーキテクチャが当技術分野で求められている。
第１の配電回路網を含む基板が提供される。ダイは、ヘッドスイッチを通じて第１の配電回路網に電気的に結合する。基板は、多端子多層セラミックコンデンサ（ＭＬＣＣ）などの埋込み多端子コンデンサを含むキャビティを含む。本明細書では、「多端子」コンデンサとは、複数の別々の正端子ならびに複数の別々のグランド端子を有するコンデンサを指す。埋込み多端子コンデンサについて結果として生じる電流ループ（正端子からグランド端子への電流）は、従来型２端子埋込みコンデンサと比較して小さく、それによってインダクタンスが低下するので、これは非常に有利である。さらに、隣接する電流ループの対は、少なくとも部分的に互いに打ち消し合う磁場を誘導し、それによってさらにインダクタンスが低下する。
多端子コンデンサは、第１の表面と、対向する第２の表面を含む。複数の電力端子およびグランド端子は、第１の表面と第２の表面との間の多端子コンデンサの周囲に沿って１対の面上に配置される。パターン形成されたコンデンサ金属層が、多端子コンデンサの第１の表面に沿って延びる複数の第１の電力レールを含む。同様に、コンデンサ金属層はまた、多端子コンデンサの第１の表面に沿って延びる複数の第１のグランドレールをも含む。第１の電力レールと第１のグランドレールは、互いにほぼ平行となるように、多端子の第１の表面にわたって延びるように配置される。第１の電力レールは、多端子コンデンサの正端子に対応するサブセット内に配置される。第１の電力レールの各サブセットは、対応する正端子に電気的に結合する。同様に、第１のグランドレールは、埋込みコンデンサのグランド端子に対応するサブセット内に配置される。第１のグランドレールの各サブセットは、対応するグランド端子に電気的に結合される。一実施形態では、第１の電力レールと第１のグランドレールは、互いに交替またはインターリーブするように配置され得る。
基板は、第２の電力レールおよび第２のグランドレールを含むようにパターン形成されるコンデンサ金属層と重なる基板金属層を含み得る。基板金属層内の第２の電力レールは、対応するビアを通じてコンデンサ金属層内の第１の電力レールに結合する。同様に、基板金属層内の第２のグランドレールは、対応するビアを通じてコンデンサ金属層内の第１のグランドレールに結合する。一実施形態では、第２の電力レールおよび第２のグランドレールは、第１の電力レールおよび第１のグランドレールに対してほぼ垂直に延びるように配置され得る。さらに、第２の電力レールと第２のグランドレールはインターリーブされ得る。
基板は、基板金属層から分離される配電回路網を含む。ダイは、マイクロバンプや銅ピラーなどの対応する第１の複数のダイ相互接続を通じて、基板内の配電回路網に結合された第１の複数のパッドを含む。ダイは、第１の複数のパッドに結合されたヘッドスイッチを含む。ヘッドスイッチはまた、ダイ内の内部電力回路網に結合し、内部電力回路網は、第２の複数のパッドおよび対応する第２の複数のダイ相互接続を通じて、第２の電力レールに結合する。ダイは、第３の複数のパッドおよび対応する第３の複数のダイ相互接続を通じて、第２のグランドレールに結合された内部グランド回路網を含む。したがって、多端子コンデンサは、第１および第２の複数の電力レールを通じてダイの内部電力回路網に直接的に電力供給するので、これは非常に有利である。
有利なことに、結果として得られる埋込みコンデンサの複数の電力端子およびグランド端子は、寄生インダクタンスを低減する。さらに、コンデンサの内部電力回路網および内部グランド回路網に対する多端子コンデンサの直接結合は、寄生抵抗およびインダクタンスをさらに低減する。
ダイに結合された２端子埋込み受動コンデンサを含む従来技術の基板の断面図である。 図１Ａの埋込み受動コンデンサの２端子間の電流ループの概念図である。 本開示の一実施形態による、ダイに結合された埋込み多端子コンデンサを含む基板の断面図である。 図２の多端子埋込みコンデンサについての電力端子とグランド端子との間の電流ループの概念図である。 本開示の一実施形態による、埋込み多端子コンデンサを含む基板の断面図である。 図４の多端子コンデンサの第１の表面上のパターン形成された金属層の平面図である。 図５の埋込み多端子コンデンサと重なる基板上のパターン形成された金属層の平面図である。 コンデンサを埋め込む前の、キャビティを有する初期基板の断面図である。 コンデンサを埋め込んだ後、かつＭ１およびＭ４金属層の形成前の図７Ａの基板の断面図である。 本開示の一実施形態による、埋込み多端子コンデンサについての製造方法を要約する流れ図である。 本開示の一実施形態による、埋込み多端子コンデンサについての使用方法に関する流れ図である。 本開示の一実施形態による、埋込み多端子コンデンサを含む基板を組み込むいくつかの例示的電子システムを示す図である。
以下の発明を実施するための形態を参照することにより、本開示の実施形態およびその利点が最良に理解される。各図のうちの１つまたは複数に示される同様の要素を特定するために同様の参照番号が使用されることを理解されたい。
寄生インダクタンスおよび抵抗の低減を実現するために、基板が、ダイの内部電力回路網に電気的に結合する埋込み多端子コンデンサを含むキャビティを含む。ダイは、基板内の外部電力回路網と内部電力回路網との間を結合し得るヘッドスイッチを含む。埋込み多端子コンデンサは、ヘッドスイッチを通過しない電気的経路を通じて、ダイの内部電力回路網に電気的に結合する。埋込み多端子コンデンサとダイの内部電力回路網との間の電気的パス長が最小限に抑えられるので、そのような直接接続は非常に有利である。対称的に、図１Ａに関して論じた従来型埋込みコンデンサ１０５についての正端子は基板電力回路網１１５に直接的に結合せず、ヘッドスイッチ１１０を通じて基板電力回路網１１５に結合することに留意されたい。したがって、基板電力回路網１１５についての電力または電荷はまず、正端子Ｐからダイ１０２内のヘッドスイッチ１１０に伝導し、次いで基板電力回路網１１５に戻らなければならない。対称的に、開示される埋込み多端子コンデンサについての正端子は、直接的にダイの内部電力回路網に電気的に結合する。正端子とダイの内部電力回路網との間のこの直接接続は、従来型埋込みコンデンサ１０５に関して論じたような従来型アーキテクチャと比較して、寄生インダクタンスおよび抵抗を劇的に低減する。さらに、埋込み多端子コンデンサについての複数の正端子と対応する複数のグランド端子との間の結果として生じる電流ループ（正端子からグランド端子への電流）は、従来型２端子埋込みコンデンサと比較して小さく、それによって寄生インダクタンスがさらに低下する。次に、例示的実施形態が論じられる。
（例示的実施形態）
基板２００内のキャビティ（図示せず）内に含まれる例示的多端子コンデンサ２０５を示す図２を参照して、上記で論じた有利な特徴をより良く理解することができる。基板２００は、基板２００に隣接するダイ２０２内のヘッドスイッチ２１０に電気的に結合する外部電力回路網２０９（ＶＤＤ１）を含む。ヘッドスイッチ２１０は、第１の複数のダイパッド２０７および対応するダイ相互接続２０８を通じて、外部電力回路網２０９に結合する。例えば、ダイ相互接続２０８は、マイクロバンプまたは銅ピラーを備え得る。基板２００は、積層有機基板、半導体基板、またはガラス基板を備え得る。
ダイ２０２は、ヘッドスイッチ２１０に電気的に結合する内部電力回路網（ＶＤＤ２）２１５を含む。したがって、ヘッドスイッチ２１０が閉じられるとき、内部電力回路網２１５は、外部電力回路網２０９に電気的に結合される。代替実施形態は、ヘッドスイッチ２１０に並列に配置された複数の他のヘッドスイッチを含み得ることに留意されたい。各ヘッドスイッチ２１０は、ＭＯＳＦＥＴトランジスタ、またはトランスミッションゲートなどの他の適切なスイッチング回路を備え得る。内部電力回路網２１５はまた、第２の複数のダイパッド２１１および対応する第２の複数のダイ相互接続２１２を通じて、多端子コンデンサ２０５についての複数の正端子Ｐに結合する。以下でさらに説明するように、正端子Ｐへの結合は、多端子コンデンサ２０５上に堆積する金属層（図２には図示せず）を通じて行われる。正端子Ｐに電気的に結合するのはこの金属層である。このようにして、正端子Ｐは、ダイの内部電力回路網２１５に直接的に結合する。
ダイ２０２はまた、第３の複数のダイパッド２１４および対応する第３の複数のダイ相互接続２１６を通じて、多端子コンデンサ２０５についての複数のグランド端子Ｇに結合する内部グランド回路網２２０をも含む。電力端子Ｐに関して論じたように、電気的結合は、以下でさらに論じる金属層を通じて行われる。したがって、正端子Ｐがどのように直接的に内部電力回路網２１５に電気的に結合されるかに類似して、グランド端子Ｇも直接的に内部グランド回路網２２０に電気的に結合される。多端子コンデンサ２０５についてのグランド端子Ｇは、基板２００を通じて外部グランド回路網に電気的に結合する。ダイ相互接続２１２および２１６は、マイクロバンプ、銅ピラー、または他の適切なタイプの相互接続を備え得る。
ヘッドスイッチ２１０が閉じられた状態のダイ２０２の動作中に、外部電力回路網２０９は、埋込み多端子コンデンサ２０５についての正端子Ｐに電気的に結合される。グランド端子Ｇは常に外部グランドに接続されるので、したがって埋込み多端子コンデンサ２０５は、外部電力回路網２０９からの電力送達に応答して電荷を蓄積し得る。ダイ２０２内のデジタル回路（図示せず）の動作が大量の電力を突然必要とする場合、埋込み多端子コンデンサ２０５は、ダイ相互接続２１２を通じて直接的に内部回路網２１５に電荷を駆動し得る。対称的に、図１Ａの従来型埋込みコンデンサ１０５は、その正端子Ｐから、ダイ１０２内のヘッドスイッチ１１０まで延び、基板電力回路網１１５に戻り、最終的にはダイ１０２まで戻る、回り道の経路を通じて電荷を駆動する。したがって、埋込み多端子コンデンサ２０５による電力送達についての寄生インダクタンスおよび寄生抵抗は、従来型埋込みコンデンサアーキテクチャと比較してかなり低い。
ダイ１０２と埋込み多端子コンデンサ２０５との間の電力送達のためのパス長が短いだけでなく、埋込み多端子コンデンサ２０５上の端子もインダクタンスを低減する。例えば、図３に、多端子コンデンサ２０５の周辺の多端子コンデンサ２０５についての正端子（Ｐ）およびグランド端子（Ｇ）が、ダイに面する表面３０１と対向する第２の表面３０２との間で延びる多端子コンデンサ２０５の周囲の対向する面３０４および３０６上にどのように配置されるかを示す。多端子コンデンサ２０５の各面３０４および３０６上で、正端子Ｐとグランド端子Ｇは互いに交替する。例えば、グランド端子３１０は、多端子コンデンサ２０５の面３０４上の正端子３０５と正端子３１５との間にある。対向する電力端子およびグランド端子の交替またはインターリービングのために、正端子３０５とグランド端子３１０との間で形成される電流ループ３３０は、反時計回りの方向に流れるのに対して、正端子３１５とグランド端子３１０との間を流れる電流ループ３３５は、時計回りの方向に流れる。したがって、電流ループ３３０および３３５によって誘導される磁場（図示せず）は互いに対向し、それによって、その組合せ磁場はほぼ打ち消し合う。埋込みコンデンサ２０５上の電力端子とグランド端子の交替配置によるそのような磁場相殺は、その寄生インダクタンスをさらに大幅に低減する。電流ループ３３５および３３０は、実際には図２の埋込みコンデンサ２０５とダイ２０２の間の、例えばダイ相互接続２１２および２１６内で形成されるので、図３では概念的に図示されていることを理解されよう。
再び図３を参照すると、正端子３０５はグランド端子３１０に直に隣接し、グランド端子３１０は正端子３１５に直に隣接することに留意されたい。隣接する正端子Ｐとグランド端子Ｇとの間の同様の比較的小さい分離が、コンデンサ２０５の対向する面３０６上に存在する。対称的に、図１Ｂの従来型コンデンサ１０５についての正端子Ｐおよびグランド端子Ｇは、コンデンサ１０５の縦方向長さで分離されることに留意されたい。このようにして、電流ループ３３０および３３５などの埋込みコンデンサ２０５についての電流ループは、図１Ｂの従来型電流ループ１２５と比較してずっと小さい。インダクタンスの技術的で周知のように、電流ループについての断面積が小さいほど、より大きい断面積を有する電流ループを流れる同量の電流を駆動することと比較して、結果として生じるインダクタンスは小さくなる。したがって、電流ループ３３０および３３５が互いのインダクタンスを部分的に打ち消し合うだけでなく、残るインダクタンスが、従来型電流ループ１２５と比較して、電流ループ３３０および３３５についての比較的小さいサイズによってさらに低減される。
基板２００内の埋込み多端子コンデンサ２０５のより詳細な断面図が図４に示されている。この実施形態では、基板２００は、最上のＭ１金属層４０５、Ｍ２金属層４１０、Ｍ３金属層４１５、および最後にＭ４金属層４２０を含む。代替実施形態では追加の金属層が含まれ得ることを理解されよう。様々な金属層は、誘電体材料４５０の層によって互いに絶縁される。基板２００はまた、コア層（図示せず）をも含み得る。以下でさらに論じるように、多端子コンデンサ２０５は、Ｍ１金属層４０５およびＭ４金属層４１０の形成前に基板２００内に埋め込まれ得る。したがって、基板２００内のキャビティ（図示せず）内への多端子コンデンサ２０５の埋込み前に、基板２００は当初、Ｍ２金属層４１０およびＭ３金属層４１５のみを含むことになる。多端子コンデンサ２０５が埋め込まれるキャビティの外部で、基板２００内のＭ１からＭ４金属層が構成され、ダイ相互接続２０８を結合する、図２に関して論じた外部電力回路網ＶＤＤ１ ２０９が形成される。さらに、Ｍ１からＭ４金属層は、ダイ１０２と外部デバイスとの間で経路指定される様々な信号（図示せず）を搬送するように構成される。基板２００内の様々な金属層は、電気めっきおよびフォトリソグラフィによって堆積され、パターン形成される。あるいは、無電解技法が使用され得る。一実施形態では、金属層は、めっきおよびパターン形成された銅またはニッケル層を備え得る。
基板２００内への多端子コンデンサ２０５の埋込みのために、多端子コンデンサ２０５の上にＭ２金属層４１０はない。しかし、多端子コンデンサ２０５は、Ｍ２金属層４１０と基板２００内のほぼ同一の深度にある同等のコンデンサ金属層４６０を含む。コンデンサ金属層４６０は、第１の電力レール５５０および第１のグランドレール５４５の並列配置を含むようにパターン形成される。この並列配置は、図５の平面図により良好に示されている。
第１の電力レール５５０および第１のグランドレール５４５は、多端子コンデンサ２０５のダイに面する表面３０１上で互いに交替またはインターリーブする。レールは、様々な電力端子Ｐとグランド端子Ｇとの間のダイに面する表面にわたって延びる。例えば、埋込みコンデンサ２０５の１つの面は、正端子５０５、グランド端子５１０、および正端子５１５の交替配置を含む。逆に、埋込みコンデンサ２０５の対向する面は、グランド端子５２０、正端子５３０、およびグランド端子５３５の交替配置を含む。各正端子は、１つまたは複数の第１の電力レール５５０に結合する。例えば、１対の第１の電力レール５５０は正端子５０５に結合する。同様に、各グランド端子Ｇは、１つまたは複数の第１のグランドレール５４５に結合する。例えば、グランド端子５３５は、１対の第１のグランドレール５４５に結合する。このようにして、第１の電力レール５５０は、電力端子に対応するサブセット内に配置されると見なされ得る。例えば、電力端子５０５は、２つの第１の電力レール５５０のサブセットに電気的に結合する。同様に、第１のグランドレールは、対応するグランド端子に電気的に結合されたサブセット内に配置されると見なされ得る。第１の電力レール５５０は、その正端子から、多端子コンデンサ２０５の他方の面上の対向するグランド端子に向かって延びる。同様にして、第１のグランドレール５４５は、そのグランド端子から、多端子コンデンサ２０５の他方の面上の対向する正端子に向かって延びる。
基板２００内に配置される前に多端子コンデンサ２０５上に堆積されるコンデンサ金属層４６０とは異なり、Ｍ１金属層４０５は、多端子コンデンサ２０５の配置後に基板２００上に堆積される。Ｍ１金属層４０５のコンデンサ金属層部分４６５は、コンデンサ金属層４６０と重なり、ビア４７０を通じてコンデンサ金属層４６０に結合する。コンデンサ金属層部分４６５の平面図が図６に示されている。さらに、Ｍ１金属層４０５から形成された外部電力回路網２０９の一部も図６に示されている。コンデンサ金属層４６０と同様に、コンデンサ金属層部分４６５も、交替する第２の電力レール６０５および第２のグランドレール６００内に配置され得る。第１の電力レール５５０および第１のグランドレール５４５に対する誘導結合を最小限に抑えるために、第２の電力レール６０５および第２のグランドレール６００は、第１の電力レール５５０および第１のグランドレール５４５が多端子２０５の表面３０１にわたって延びる方向とほぼ直交する方向に延びるように配置され得る。コンデンサ金属層部分４６５を完全に第２の電力レール６０５および第２のグランドレール６００内に配置する必要はないことに留意されたい。例えば、コンデンサ金属層部分４６５は、分離されたグランド端子６２０を含み得る。同様に、コンデンサ金属層部分４６５は、分離された正端子（図示せず）を含み得る。
コンデンサ金属層部分４６５内の第２のグランドレール６００と、分離されたグランド端子６２０がある場合はグランド端子６２０とが、図４に示される対応するダイ相互接続４７１を通じて、関連するダイ上の対応するグランドパッド（図４には図示せず）に結合する。同様に、コンデンサ金属層部分４６５内の第２の電力レール６０５と、分離された正端子があれば正端子とが、対応するダイ相互接続４７１を通じて、関連するダイ上の対応するパッドに結合する。コンデンサ金属層部分４６５内の第２のグランドレール６００と、分離されたグランド端子６２０があればグランド端子６２０とが、対応するビア４７０を通じて第１のグランドレール５４５にやはり結合する。第１のグランドレール５４５は、多端子コンデンサ２０５上の対応するグランド端子Ｇに結合する。したがって、関連するダイとグランド端子Ｇとの間のグランド接続は、コンデンサ金属層４６０内の第１のグランドレール５４５、対応するビア４７０、コンデンサ金属層部分４６５内の第２のグランドレール６００（および分離されたグランド端子６２０がある場合はグランド端子６２０）、および対応するダイ相互接続４７１によって形成される、有利なことに短く直接的な経路内に延びる。同様に、関連するダイと、多端子コンデンサ２０５上の正端子Ｐとの間の電力接続は、コンデンサ金属層４６０内の第１の電力レール５５０、対応するビア４７０、コンデンサ金属層部分４６５内の第２の電力レール６０５（および分離された正端子がある場合は正端子）、および対応するダイ相互接続４７１によって形成される、有利なことに短く直接的な経路内に延びる。
一実施形態では、ダイ相互接続２１２は、ダイの内部電力回路網２１５をコンデンサ電力回路網（第１の電力レール５５０）に電気的に結合し、内部グランド回路網２２０をコンデンサグランド回路網（第１のグランドレール５４５）に電気的に結合するための手段を備えると見なされ得る。電気的に結合するためのこの手段は、金属層４６５ならびにビア４７０をさらに備える。次に、例示的製造方法を論じる。
（例示的製造方法）
図７Ａに示される開始基板２００は、図４に関して論じたＭ２金属層４１０およびＭ３金属層４１５のみを含む。次いでキャビティ４８０が、基板２００内に機械またはレーザ穿孔され得る。もちろん、Ｍ２金属層４１０およびＭ３金属層４１５は、切削あるいは除去されてキャビティ４８０が形成される基板エリア内にはない。基板２００では、図２および図４に関して論じた外部電力回路網２０９の最終的形成に対処し、関連するダイと外部デバイスとの間で経路指定される様々な信号に対処するように望み通りにＭ２金属層４１０およびＭ３金属層４１５が構成される。
次いで、多端子コンデンサ２０５と、その第１のグランドレール５４５および第１の電力レール５５０とが、エポキシ（図示せず）などの適切な接着剤でキャビティ４８０内に固定され得る。次いで、キャビティ４８０の残りの部分は、積層誘電体材料などの誘電体材料７１０で充填される。あるいは、誘電体材料７１０は、ポリイミドのスピンオン層、または味の素ビルドアップフィルム、ベンゾシクロブテンベースのポリマーなどの他のタイプの誘電体ポリマーなどを通じて堆積され得る。図７Ｂの断面に示されているように、第１の電力レール５５０および第１のグランドレール５４５がＭ２金属層４１０と基板２００内のほぼ同一のレベルとなるように、多端子コンデンサ２０５が基板２００内に固定される。次いで、基板２００の表面７０１ならびに対向する表面７０６が、グラインディングステップなどを通じて平坦化され得る。図４に戻ると、次いで、誘電体材料４５０の追加の層、コンデンサ金属層部分４６５を含むＭ１金属層４０５、ならびにビア４７０が、基板２００の表面７０１（図７Ｂ）上に堆積され得る。誘電体材料の追加の層はまず、ビア４７０を形成するようにパターン形成され、めっきされ得る。次いで、ビア４７０に結合するようにＭ１金属層４０５が堆積される。その点で、ビア４７０の第１のセットが、第１の電力レール５５０と第２の電力レール６０５との間に電気的に結合する。ビアの第２のセットが、第１のグランドレール５４５と第２のグランドレール６００との間に電気的に結合する。
同様に、追加の誘電体材料４５０およびＭ４金属層４２０が、基板２００の表面７０２（図７Ｂ）上に堆積され得る。金属層Ｍ１からＭ４の形成が、電気めっき（または無電解堆積）と、フォトリソグラフィを使用する対応するパターニングとを使用して実施され得る。はんだボール４３５ならびにダイ相互接続２０８および４７１の取付けにより、埋込みコンデンサ２０５を含む基板２００の製造が完了する。
埋込み基板２０５を備える基板２００の製造は、図７Ｃの流れ図に要約され得る。ステップ７００は、コンデンサ金属層を含む基板を設けることを含む。図７Ａに関して論じたＭ２金属層４１０を含む基板２００は、そのようなステップの一例である。
方法は、基板内にキャビティを形成するステップ７０５をさらに含む。図７Ａのキャビティ４８０の形成は、そのような製造ステップの一例である。方法は、コンデンサ上にコンデンサ金属層を堆積させ、コンデンサの１対の面上の複数の電力端子に電気的に結合する電力回路網を形成し、コンデンサのその１対の面上の複数のグランド端子に電気的に結合するグランド回路網を形成するステップ７１０をさらに含む。例えば図７Ｂの、第１の電力レール５５０は電力回路網の一例である。同様に、図７Ｂの第１のグランドレールはグランド回路網の一例である。
最後に、方法は、コンデンサ金属層が基板の金属層とほぼ位置合せされるようにキャビティ内にコンデンサを埋め込むステップ７１５を含む。図７Ｂは、そのような第１の電力レール５５０および第１のグランドレール５４５と基板のＭ２金属層４１０とのそのような実質的な位置合せの一例を与える。基板のＭ１金属層４０５（図４）の後続の堆積が従来の方式で実施され得るので、この位置合せは非常に有利である。言い換えれば、多端子コンデンサ２０５がコンデンサ金属層４６０および対応するビア４７０を通じてＭ１金属層４０５に結合するので、どの部分がＭ２金属層４１０の上にあり、どの部分が多端子コンデンサ２０５の上にあるかに関して、Ｍ１金属層４０５の堆積に対して透過的である。同様のビアが、Ｍ１金属層４０５とＭ２金属層４１０との間で結合する。次に、埋込みコンデンサ２０５についての例示的使用方法を論じる。
（例示的使用方法）
図７Ｄは例示的使用方法の流れ図である。方法は、ダイ内のヘッドスイッチを閉じるステップ７２０を含み、その結果、基板内の第１の電力回路網からの電荷が、第１の電力回路網から少なくとも第１のダイ相互接続を通じてヘッドスイッチに渡され、ヘッドスイッチから複数の第２のダイ相互接続を通過し、基板内の埋込み多端子コンデンサを充電する。再び図２を参照すると、外部電力回路網２０９は、ステップ７２０の第１の電力回路網の一例である。同様に、ダイ相互接続２０９は、ステップ７２０の第１のダイ相互接続の一例である。さらに、ダイ相互接続２１２は、ステップ７２０の複数の第２のダイ相互接続の一例である。例えば、電荷は、外部回路網２０９からダイ相互接続２０８およびダイパッド２０７を通じてヘッドスイッチ２１０に流れる。ヘッドスイッチ２１０から、電荷は、ダイパッド２１１およびダイ相互接続２１２を通じて、多端子コンデンサ２０５を充電する。
図７Ｄの方法はまた、電荷に、充電された多端子コンデンサから複数の第２のダイ相互接続を通過させ、ダイ内の内部電力回路網に電力供給するステップ７２５を含む。図２のダイ相互接続２１２は、充電された多端子コンデンサ２０５から電荷を渡し、ダイ２０２の内部電力回路網２１５に電力供給する、そのような第２のダイ相互接続の一例である。次に、本明細書で論じた基板および埋込み多端子コンデンサを含む半導体パッケージを有利に組み込み得るいくつかの例示的電子システムを論じる。
（例示的電子システム）
本明細書で開示される埋込み多端子コンデンサを含む集積回路パッケージは、多種多様な電子システム内に組み込まれ得る。例えば、図８に示されるように、携帯電話８００、ラップトップ８０５、およびタブレットＰＣ８１０はすべて、本開示に従って構築された埋込み多端子コンデンサを組み込む集積回路パッケージを含み得る。音楽プレーヤ、ビデオプレーヤ、通信デバイス、パーソナルコンピュータなどの他の例示的電子システムも、本開示に従って構築された集積回路パッケージと共に構成され得る。
本開示の精神および範囲から逸脱することなく、手元の特定の応用分野に応じて、本開示のデバイスの材料、装置、構成、および使用方法の中で、およびそれに対して、多くの修正、置換、および変形が行われ得ることを当業者は今では理解されよう。これに照らして、本明細書で図示し、説明した特定の実施形態は本開示のいくつかの例にすぎないので、本開示の範囲はその範囲に限定されるべきではなく、むしろ、以下に添付される特許請求の範囲およびその機能的均等物と完全に同等であるべきである。
１００ 基板
１０２ ダイ
１０５ 埋込み受動コンデンサ
１１０ ヘッドスイッチ
１１５ 基板電源回路網
１２５ 電流ループ
２００ 基板
２０２ ダイ
２０５ 多端子コンデンサ
２０７ ダイパッド
２０８ ダイ相互接続
２０９ 外部電力回路網ＶＤＤ１
２１０ ヘッドスイッチ
２１１ ダイパッド
２１２ ダイ相互接続
２１４ ダイパッド
２１５ 内部電力回路網
２１６ ダイ相互接続
２２０ 内部グランド回路網
３０１ 表面
３０５ 正端子
３０６ 表面
３１０ グランド端子
３１５ 正端子
３３０ 電流ループ
３３５ 電流ループ
４７１ ダイ相互接続
４０５ Ｍ１金属層
４１０ Ｍ２金属層
４１５ Ｍ３金属層
４２０ Ｍ４金属層
４３５ はんだボール
４５０ 誘電体材料
４６０ コンデンサ金属層
４６５ コンデンサ金属層部分
４７０ ビア
４８０ キャビティ
５０５ 正端子、電力端子
５１０ グランド端子
５１５ 正端子
５２０ グランド端子
５３０ 正端子
５３５ グランド端子
５４５ 第１のグランドレール
５５０ 第１の電力レール
６００ 第２のグランドレール
６０５ 第２の電力レール
６２０ グランド端子
７０１ 表面
７０２ 表面
７１０ 誘電体材料
８００ 携帯電話
８０５ ラップトップ
８１０ タブレットＰＣ

Claims (28)

  1. キャビティ、基板金属層、および外部電力回路網を備える基板と、
    内部電力回路網および内部グランド回路網を備えるダイであって、前記内部電力回路網が前記外部電力回路網に結合されるダイと、
    前記キャビティ内に埋め込まれた多端子コンデンサであって、ダイの前記内部電力回路網および前記ダイの前記内部グランド回路網に電気的に結合されるように構成され、
    第１の面と、
    前記第１の面とほぼ反対側の第２の面と、
    第１の正端子および第２の正端子を含む複数の正端子と、
    第１のグランド端子および第２のグランド端子を含む複数のグランド端子とを含み、
    前記第１の正端子および前記第１のグランド端子が、前記多端子コンデンサの前記第１の面上にあり、
    前記第２の正端子および前記第２のグランド端子が、前記多端子コンデンサの前記第２の面上にある多端子コンデンサと、
    前記多端子コンデンサの表面の上の第１のコンデンサ金属層であって、前記基板の前記基板金属層とほぼ同一平面上にあり、前記第１の正端子に電気的に結合されたコンデンサ電力回路網を形成するように構成され、前記コンデンサ電力回路網が、前記ダイの前記内部電力回路網に電気的に結合されるように構成される第１のコンデンサ金属層と、
    前記多端子コンデンサの表面の上の第２のコンデンサ金属層であって、前記基板の前記基板金属層とほぼ同一平面上にあり、前記第１のグランド端子に電気的に結合されたコンデンサグランド回路網を形成するように構成され、前記コンデンサグランド回路網が、前記ダイの前記内部グランド回路網に電気的に結合されるように構成される第２のコンデンサ金属層と
    を備え、
    前記多端子コンデンサが、ダイに面する表面と、対向する表面とを含み、前記複数の正端子および前記複数のグランド端子が、前記ダイに面する表面と前記対向する表面との間で延びる前記多端子コンデンサの側壁上に配置されるデバイス。
  2. 前記基板が複数の基板金属層を含み、前記第１のコンデンサ金属層および第２のコンデンサ金属層が、前記基板の前記複数の基板金属層のうちの中間金属層とほぼ位置合せされる請求項１に記載のデバイス。
  3. 前記外部電力回路網が前記基板と前記ダイとの間を横切るとき、前記外部電力回路網が前記多端子コンデンサを通過しない請求項１に記載のデバイス。
  4. 前記複数の正端子が、前記多端子コンデンサの前記第１の面上の第３の正端子を含み、前記複数のグランド端子が、前記多端子コンデンサの前記第２の面上の第３のグランド端子を含む請求項１に記載のデバイス。
  5. 前記第１のグランド端子が前記第１の正端子と前記第３の正端子との間にあるように、前記第１のグランド端子が前記第１の面上にあり、前記第２の正端子が前記第２のグランド端子と前記第３のグランド端子との間にあるように、前記第２の正端子が前記第２の面上にある請求項４に記載のデバイス。
  6. 前記第１のコンデンサ金属層が複数の第１の電力レール内に配置され、前記第２のコンデンサ金属層が複数の第１のグランドレール内に配置される請求項１に記載のデバイス。
  7. 前記内部電力回路網が、複数の第１のダイ相互接続を通じて前記第１の電力レールに電気的に結合される請求項６に記載のデバイス。
  8. 前記基板が、前記外部電力回路網を形成するように構成された複数の基板金属層を含み、前記ダイが、少なくとも第２のダイ相互接続を通じて前記外部電力回路網に電気的に結合されたヘッドスイッチを含み、前記ヘッドスイッチが、前記複数の第２のダイ相互接続にさらに電気的に結合される請求項７に記載のデバイス。
  9. 前記基板が、前記第１のコンデンサ金属層および前記第２のコンデンサ金属層に重なる第４の金属層を含み、前記第４の金属層が、前記第１の電力レールに電気的に結合された複数の第２の電力レールを含むように構成され、前記第４の金属層が、前記第１のグランドレールに電気的に結合された複数の第２のグランドレールを含むように構成される請求項６に記載のデバイス。
  10. 前記第１の電力レールと前記第１のグランドレールがインターリーブされ、前記第２の電力レールと前記第２のグランドレールがインターリーブされる請求項９に記載のデバイス。
  11. 前記第１の電力レールおよび第１のグランドレールが、第１の方向に延びるように配置され、前記第２の電力レールおよび第２のグランドレールが、前記第１の方向と直交する第２の方向に延びるように配置される請求項１０に記載のデバイス。
  12. 前記多端子コンデンサが多層セラミックコンデンサである請求項１に記載のデバイス。
  13. 基板金属層および外部電力回路網を含む基板を設けるステップと、
    前記基板内にキャビティを形成するステップと、
    コンデンサ金属層が前記基板金属層とほぼ位置合せされるように前記キャビティ内にコンデンサを埋め込むステップであって、（ｉ）第１の電力端子および第２の電力端子を含む複数の電力端子と、（ｉｉ）第１のグランド端子および第２のグランド端子を含む複数のグランド端子とを含む多端子コンデンサを設けるステップを含み、前記第１の電力端子および前記第１のグランド端子が、前記多端子コンデンサの第１の面上にあり、前記第２の電力端子および前記第２のグランド端子が、前記多端子コンデンサの第２の面上にあり、前記第２の面が前記第１の面とほぼ反対側にあるステップと、
    前記多端子コンデンサの第１の表面上に前記コンデンサ金属層を堆積させ、前記多端子コンデンサの前記第１の電力端子に電気的に結合するコンデンサ電力回路網を形成し、前記多端子コンデンサの前記第１のグランド端子に電気的に結合するコンデンサグランド回路網を形成するステップであって、前記コンデンサ電力回路網がダイの内部電力回路網に電気的に結合するように構成されるように、前記コンデンサ電力回路網が形成されるステップと、
    前記ダイの前記内部電力回路網が前記コンデンサ電力回路網および前記基板の前記外部電力回路網に電気的に結合されるように、前記基板に前記ダイを結合するステップであって、前記外部電力回路網が、前記基板と前記ダイとの間を横切るとき、前記コンデンサを通過しないステップと
    を含み、
    前記多端子コンデンサが、ダイに面する表面と、対向する表面とを含み、前記複数の電力端子および前記複数のグランド端子が、前記ダイに面する表面と前記対向する表面との間で延びる前記多端子コンデンサの側壁上に配置される方法。
  14. 前記コンデンサ金属層を堆積させる前記ステップが、複数の第１の電力レールを堆積させ、前記コンデンサ電力回路網を形成するステップと、複数の第１のグランドレールを堆積させ、前記コンデンサグランド回路網を形成するステップとを含む請求項１３に記載の方法。
  15. 前記キャビティ内に前記コンデンサを埋め込んだ後、前記基板上に誘電体層を形成するステップと、
    前記誘電体層を貫いて第１の複数のビアを形成するステップであって、前記第１の複数のビアが、前記第１の電力レールに電気的に結合するステップと、
    前記誘電体層を貫いて第２の複数のビアを形成するステップであって、前記第２の複数のビアが、前記第１のグランドレールに電気的に結合するステップと
    をさらに含む請求項１４に記載の方法。
  16. 前記誘電体層上に追加の金属層を堆積させ、複数の第２の電力レールおよび複数の第２のグランドレールを形成するステップであって、前記複数の第２の電力レールが、前記第１の複数のビアに電気的に結合し、前記複数の第２のグランドレールが、前記第２の複数のビアに電気的に結合するステップをさらに含む請求項１５に記載の方法。
  17. 前記ダイの内部電力回路網が、複数の第１のダイ相互接続を通じて前記コンデンサ金属層内の前記コンデンサ電力回路網に電気的に結合する請求項１３に記載の方法。
  18. 前記ダイを結合する前記ステップが、複数の第２のダイ相互接続を通じて、前記ダイ内の内部グランド回路網を前記コンデンサ金属層内の前記コンデンサグランド回路網に電気的に結合する請求項１７に記載の方法。
  19. 前記キャビティ内に前記コンデンサを埋め込む前記ステップが、前記キャビティの残りの部分を誘電体材料で充填するステップをさらに含む請求項１３に記載の方法。
  20. 前記コンデンサ金属層を堆積させる前記ステップが、銅コンデンサ金属層を堆積させるステップを含む請求項１３に記載の方法。
  21. キャビティを含む基板と、
    前記キャビティ内に埋め込まれた多端子コンデンサであって、
    第１の面と、
    前記第１の面とほぼ反対側の第２の面と、
    第１の正端子および第２の正端子を含む複数の正端子と、
    第１のグランド端子および第２のグランド端子を含む複数のグランド端子とを含み、
    前記第１の正端子および前記第１のグランド端子が、前記多端子コンデンサの前記第１の面上にあり、
    前記第２の正端子および前記第２のグランド端子が、前記多端子コンデンサの前記第２の面上にある多端子コンデンサと、
    前記多端子コンデンサの第１の表面の上のコンデンサ金属層であって、前記多端子コンデンサについての前記複数の正端子に電気的に結合されたコンデンサ電力回路網を含み、前記多端子コンデンサについての前記複数のグランド端子に電気的に結合されたコンデンサグランド回路網を含むコンデンサ金属層と、
    内部電力回路網および内部グランド回路網を備えるダイと、
    前記内部電力回路網および前記内部グランド回路網が前記多端子コンデンサに電気的に結合するように構成されるように、前記コンデンサ電力回路網に前記内部電力回路網を電気的に結合し、前記コンデンサグランド回路網に前記内部グランド回路網を電気的に結合するための手段とを備え、
    前記多端子コンデンサが、ダイに面する表面と、対向する表面とを含み、前記複数の正端子および前記複数のグランド端子が、前記ダイに面する表面と前記対向する表面との間で延びる前記多端子コンデンサの側壁上に配置される集積回路パッケージ。
  22. 前記基板が、前記ダイの前記内部電力回路網に電気的に結合されるように構成される外部電力回路網をさらに含む請求項２１に記載の集積回路パッケージ。
  23. 前記ダイが、前記外部電力回路網と前記内部電力回路網との間に電気的に結合されたヘッドスイッチを含む請求項２２に記載の集積回路パッケージ。
  24. 前記基板が有機基板を含む請求項２１に記載の集積回路パッケージ。
  25. 前記基板が半導体基板を含む請求項２１に記載の集積回路パッケージ。
  26. 前記コンデンサ金属層が、パターン形成された銅金属層を含む請求項２１に記載の集積回路パッケージ。
  27. 前記集積回路パッケージが、携帯電話、ラップトップ、タブレット、音楽プレーヤ、通信デバイス、コンピュータ、およびビデオプレーヤのうちの少なくとも１つの中に組み込まれる請求項２１に記載の集積回路パッケージ。
  28. 前記外部電力回路網が前記基板と前記ダイとの間を横切るとき、前記外部電力回路網が前記多端子コンデンサを通過しない請求項２２または２３に記載の集積回路パッケージ。
JP2016550174A 2014-02-18 2015-02-06 埋込み多端子コンデンサ Expired - Fee Related JP6285560B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461941275P 2014-02-18 2014-02-18
US61/941,275 2014-02-18
US14/249,189 US9628052B2 (en) 2014-02-18 2014-04-09 Embedded multi-terminal capacitor
US14/249,189 2014-04-09
PCT/US2015/014885 WO2015126639A1 (en) 2014-02-18 2015-02-06 Embedded multi-terminal capacitor

Publications (3)

Publication Number Publication Date
JP2017508281A JP2017508281A (ja) 2017-03-23
JP2017508281A5 JP2017508281A5 (ja) 2017-07-13
JP6285560B2 true JP6285560B2 (ja) 2018-02-28

Family

ID=53799036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016550174A Expired - Fee Related JP6285560B2 (ja) 2014-02-18 2015-02-06 埋込み多端子コンデンサ

Country Status (5)

Country Link
US (1) US9628052B2 (ja)
EP (1) EP3108504A1 (ja)
JP (1) JP6285560B2 (ja)
CN (1) CN106030789B (ja)
WO (1) WO2015126639A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US9159690B2 (en) 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
CN106898594A (zh) * 2017-02-28 2017-06-27 美的智慧家居科技有限公司 用于无线保真系统级封装芯片的基板及其形成方法
US10658941B2 (en) * 2018-04-17 2020-05-19 General Electric Company Compact design of multilevel power converter systems
CN110941156B (zh) * 2018-09-25 2023-08-25 富士胶片商业创新有限公司 图像形成装置及基板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100381026C (zh) 1999-09-02 2008-04-09 伊比登株式会社 印刷布线板及其制造方法
CN101232778B (zh) * 1999-09-02 2011-12-28 揖斐电株式会社 印刷布线板
US6611419B1 (en) * 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
TW586205B (en) * 2001-06-26 2004-05-01 Intel Corp Electronic assembly with vertically connected capacitors and manufacturing method
US7183658B2 (en) * 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US7405364B2 (en) 2002-12-30 2008-07-29 Intel Corporation Decoupled signal-power substrate architecture
KR100691146B1 (ko) 2004-12-24 2007-03-09 삼성전기주식회사 적층형 캐패시터 및 적층형 캐패시터가 내장된 인쇄회로기판
TWI414218B (zh) 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
JP2006237520A (ja) 2005-02-28 2006-09-07 Nec Tokin Corp 薄型多端子コンデンサおよびその製造方法
US7538401B2 (en) * 2005-05-03 2009-05-26 Rosemount Aerospace Inc. Transducer for use in harsh environments
DE102006043032A1 (de) 2005-09-19 2007-04-12 Industrial Technology Research Institute, Chutung Eingebettete Kondensatorvorrichtung mit einer gemeinsamen Verbindungsfläche
US8208338B2 (en) 2006-05-12 2012-06-26 Samsung Electronics Co., Ltd. Semiconductor device
US8098478B2 (en) 2006-10-06 2012-01-17 Sanyo Electric Co., Ltd. Electric element
KR100905879B1 (ko) 2007-09-28 2009-07-03 삼성전기주식회사 적층형 캐패시터
JP5172319B2 (ja) * 2007-12-20 2013-03-27 日本特殊陶業株式会社 セラミック部品の製造方法
JP5139171B2 (ja) * 2008-02-05 2013-02-06 日本特殊陶業株式会社 ビアアレイ型積層セラミックコンデンサ及びその製造方法、コンデンサ内蔵配線基板
JP2010278939A (ja) * 2009-06-01 2010-12-09 Panasonic Corp 放送用通信端末装置
JP5524715B2 (ja) * 2009-06-01 2014-06-18 日本特殊陶業株式会社 セラミックコンデンサ、配線基板
JP2011155144A (ja) * 2010-01-27 2011-08-11 Toshiba Corp 半導体装置
JP5659042B2 (ja) * 2011-02-28 2015-01-28 日本特殊陶業株式会社 キャパシタ内蔵光電気混載パッケージ
KR101525645B1 (ko) 2011-09-02 2015-06-03 삼성전기주식회사 적층 세라믹 커패시터

Also Published As

Publication number Publication date
US9628052B2 (en) 2017-04-18
WO2015126639A1 (en) 2015-08-27
CN106030789B (zh) 2018-11-20
JP2017508281A (ja) 2017-03-23
US20150236681A1 (en) 2015-08-20
EP3108504A1 (en) 2016-12-28
CN106030789A (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
JP6285560B2 (ja) 埋込み多端子コンデンサ
TWI671866B (zh) 具有用於被動組件的疊置式基體之晶粒封裝技術（二）
US9240377B2 (en) X-line routing for dense multi-chip-package interconnects
US9171767B2 (en) Semiconductor device and manufacturing method for the same
JP6165866B2 (ja) 集積受動デバイスを有する回路基板
CN104969312B (zh) 无基板分立耦合电感器结构
JP2008004853A (ja) 積層半導体装置およびモジュール
JP6377178B2 (ja) 埋込型パッケージ基板コンデンサ
JP7052824B2 (ja) 薄膜型ｌｃ部品およびその実装構造
JP2008078596A5 (ja)
US8497567B2 (en) Thin-film capacitor, multilayer wiring board and semiconductor device
JP6280244B2 (ja) 構成可能／制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ
JPWO2008126468A1 (ja) 半導体装置及び半導体装置の製造方法
JP2009267248A (ja) 薄膜抵抗素子、及び薄膜抵抗素子の製造方法
US8547681B2 (en) Decoupling capacitor
US9585242B2 (en) Plane connected embedded substrate capacitor
JP2002299496A (ja) 半導体装置及びその製造方法
US9728507B2 (en) Cap chip and reroute layer for stacked microelectronic module
US20050112842A1 (en) Integrating passive components on spacer in stacked dies
CN108122856A (zh) 半导体元件搭载基板
JP6528258B2 (ja) 部品内蔵基板
JP2020013917A (ja) 配線基板
JP2005129969A (ja) 多層接続方法及び半導体集積回路
JP2014179637A (ja) 薄膜抵抗素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170605

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170605

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180201

R150 Certificate of patent or registration of utility model

Ref document number: 6285560

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees