JP5344197B2 - 誘電体薄膜素子及びその製造方法 - Google Patents

誘電体薄膜素子及びその製造方法 Download PDF

Info

Publication number
JP5344197B2
JP5344197B2 JP2011523658A JP2011523658A JP5344197B2 JP 5344197 B2 JP5344197 B2 JP 5344197B2 JP 2011523658 A JP2011523658 A JP 2011523658A JP 2011523658 A JP2011523658 A JP 2011523658A JP 5344197 B2 JP5344197 B2 JP 5344197B2
Authority
JP
Japan
Prior art keywords
layer
protective layer
dielectric
thin film
adhesion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011523658A
Other languages
English (en)
Other versions
JPWO2011010638A1 (ja
Inventor
俊幸 中磯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011523658A priority Critical patent/JP5344197B2/ja
Publication of JPWO2011010638A1 publication Critical patent/JPWO2011010638A1/ja
Application granted granted Critical
Publication of JP5344197B2 publication Critical patent/JP5344197B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 

Description

本発明は、誘電体薄膜素子及びその製造方法に関する。
近年、薄膜コンデンサやアンチヒューズ素子等の誘電体薄膜素子の研究が盛んになってきている。誘電体薄膜素子は、誘電体層と、誘電体層に対向する上下の電極層とを有する容量部を備えており、小型化、薄型化することが可能である。しかし、誘電体薄膜素子の容量部は水分の浸入により特性が劣化するおそれがある。そのため、耐湿性を向上させるために、様々な構造の誘電体薄膜素子が提案されている。
例えば特許文献1では、図8のように、基板101上に形成されており、誘電体層102と、下部電極層103と、上部電極層104と、を有する容量部を備えた誘電体薄膜素子が開示されている。そして、容量部の端部は、無機物又は樹脂からなる絶縁保護層105で被覆されている。また、絶縁保護層105は金属薄膜106で被覆されている。この絶縁保護層105と金属薄膜106の積層構造により、外部からの水分の浸入を遮断することができるとしている。
特開2002−299157号公報
しかし、特許文献1の構成では、絶縁保護層105と基板101の密着性が低いという問題があった。そのため、外部応力により絶縁保護層105が剥離する場合や、絶縁保護層105と基板101との間に空隙等の欠陥が生じる場合があった。そのため、誘電体薄膜素子の初期特性が劣化するおそれがあった。また、初期特性は満足したとしても、欠陥から水分が浸入して、信頼性試験後に特性が劣化するおそれがあった。
本発明はこのような事情に鑑みてなされたものであって、耐湿性が高く特性劣化の小さい誘電体薄膜素子を提供することを目的とする。
本発明に係る誘電体薄膜素子は、基板と、前記基板の一方の主面の上に形成されている密着層と、前記密着層上に形成されている下部電極層と、前記下部電極層上に形成されている誘電体層と、前記誘電体層上に形成されている上部電極層と、を有する容量部と、前記容量部を被覆するように形成されている保護層と、を備える誘電体薄膜素子において、前記密着層の端部が前記保護層から露出し、前記保護層は複数層の構造からなる無機保護層を有し、前記無機保護層の少なくとも1層はSiN X 、SiO 2 、Al 2 3 、TiO 2 を含み、前記保護層の端部の少なくとも一部に形成されている金属膜をさらに備え、前記密着層は前記金属膜と接触していることを特徴としている。
かかる場合には、保護層と基板との間に密着層が介在することとなる。したがって、保護層と基板との剥離や、保護層と基板との間の欠陥の発生を防ぐことができる。
また、金属膜の存在により、保護層と基板との間の欠陥への水分の浸入を防止することができる。
また、無機保護層が複数層の構造を有するので、リーク電流が小さくなる効果を有する。
また、本発明に係る誘電体薄膜素子では、前記保護層は無機保護層と有機保護層とを有し、前記金属膜は前記無機保護層と前記有機保護層との界面の外周部を被覆するように形成されていることが好ましい。
かかる場合には、無機保護層と有機保護層との界面の外周部からの水分の浸入を防ぐことができる。
また、本発明は、以下のように構成した誘電体薄膜素子の製造方法を提供する。
本発明に係る誘電体薄膜素子の製造方法は、基板と、前記基板の一方の主面の上に形成されている密着層と、前記密着層上に形成されている下部電極層と、前記下部電極層上に形成されている誘電体層と、前記誘電体層上に形成されている上部電極層と、を有する容量部と、前記容量部を被覆するように形成されている保護層と、前記保護層の端部の少なくとも一部に、前記保護層から露出した前記密着層と接触するように形成された金属膜と、を備える誘電体薄膜素子の製造方法であって、基板の一方の主面の上に密着層を形成する工程と、前記密着層上に、下部電極層と誘電体層と上部電極層とを有する容量部を形成する工程と、前記容量部を被覆するように、複数層の構造からなる無機保護層を有し、前記無機保護層の少なくとも1層がSiN X 、SiO 2 、Al 2 3 、TiO 2 を含む保護層を形成する工程と、前記保護層と前記誘電体層を貫通する開口部を形成すると同時に、前記密着層の端部が前記保護層から露出するように、前記密着層の一部を除去する工程と、前記金属膜と、前記上部電極層及び下部電極層の少なくとも一方と接続される引出電極とを同時に形成する工程と、を備えることを特徴としている。
かかる場合には、誘電体層と密着層とを同時に加工することにより、低コストで加工することが可能になる。
また、金属膜と引出電極とを同時に形成するため、誘電体薄膜素子を低コストで作製することができる。
また、本発明に係る誘電体薄膜素子の製造方法では、前記誘電体層と前記密着層は同一の組成系の材料又は同一の材料で構成されていることが好ましい。
かかる場合には、誘電体層と密着層の同時加工が容易になる。
また、本発明に係る誘電体薄膜素子の製造方法では、前記密着層を形成する工程は、有機金属化合物を含む誘電体原料溶液を塗布した後に加熱処理する工程を含むことが好ましい。
かかる場合には、誘電体薄膜素子を低コストで作製することができる。
また、本発明に係る誘電体薄膜素子の製造方法では、前記無機絶縁層を形成する工程は、有機金属化合物を含む誘電体原料溶液を塗布した後に加熱処理する工程を含むことが好ましい。
かかる場合には、誘電体薄膜素子を低コストで作製することができる。
本発明に係る誘電体薄膜素子では、保護層と基板との間に密着層が介在することとなる。したがって、保護層と基板との剥離や、保護層と基板との間の欠陥の発生を防ぐことができる。したがって、耐湿性が高く特性劣化の小さい誘電体薄膜素子を提供することが可能となる。
[図1]本発明の前提となる誘電体薄膜素子の参考形態を示す平面図である。(参考例

[図2]図1のA−A断面図である。(参考例
[図3]本発明の前提となる誘電体薄膜素子の製造方法の参考形態を示す断面図である。
[図4]本発明の前提となる誘電体薄膜素子の製造方法の参考形態を示す断面図である。
[図5]本発明の前提となる誘電体薄膜素子の製造方法の参考形態を示す断面図である。
[図6]本発明に係る誘電体薄膜素子の一実施の形態を示す断面図である。(実験例
[図7]従来の誘電体薄膜素子を示す断面図である。(比較例)
[図8]従来の誘電体薄膜素子を示す断面図である。
以下において、本発明を実施するための形態について説明する。
図1は本発明の前提となる参考例に係る誘電体薄膜素子10の平面図である。また、図2は図1のA−A断面図である。
誘電体薄膜素子10は、基板11と、密着層13と、容量部20と、保護層30と、を備えている。
基板11の材質としては、例えばSi単結晶基板(以下「Si基板」)が挙げられる。基板11の表面には酸化物層12が形成されていることが好ましい。酸化物層12は基板11と密着層13の相互拡散を防ぐ目的で設けられている。酸化物層12は、例えば基板11を熱処理することによって形成される。
密着層13は基板11の一方の主面の上に形成されている。密着層13は、基板11の酸化物層12と下部電極層21との密着性を確保するために形成されている。この時、密着層13は誘電体層22と同一の組成系の材料で構成されていることが好ましい。同一の組成系の材料とは、主たる構成要素の比率が異なる材料や、異なる微量元素を含有する材料を意味する。また、密着層13は誘電体層22と同一の材料で構成されていることがより好ましい。密着層13が誘電体層22と同一の組成系の材料や同一の材料で構成されている場合には、密着層13と誘電体層22とを同時に加工しやすい利点を有する。
容量部20は下部電極層21、誘電体層22、上部電極層23を有する。下部電極層21は密着層13上に形成されている。また、誘電体層22は下部電極層21上に形成されている。また、上部電極層23は誘電体層22上に形成されている。
下部電極層21及び上部電極層23には、導電性を有する金属材料が用いられる。具体的には、導電性が良好で耐酸化性に優れた高融点の貴金属が好ましい。貴金属の例としては、例えば、AuやPtが挙げられる。
誘電体層22には、誘電体材料が用いられる。誘電体材料の例としては、(Ba,Sr)TiO3(以下「BST」という。)、SrTiO3、BaTiO3や、Pb(Zr,Ti)O3,SrBi4Ti415等のビスマス層状化合物が挙げられる。
また、上部電極層23の上には、無機絶縁層24が設けられている。無機絶縁層24は、例えば上部電極層23と保護層30との密着性を向上させるために設けられている。この時、無機絶縁層24は密着層13と同一の組成系の材料で構成されていることが好ましい。また、無機絶縁層24は密着層13と同一の材料で構成されていることがより好ましい。無機絶縁層24が密着層13と同一の組成系の材料や同一の材料で構成されている場合には、無機絶縁層24と密着層13を同時に加工しやすい利点を有する。
保護層30は、容量部20と無機絶縁層24を被覆するように形成されている。保護層30は、例えば容量部20への水分の浸入を防ぐために形成されている。保護層30は、無機保護層31と有機保護層33とを有する。無機保護層31の材質の例としては、SiNx、SiO2、Al23、TiO2が挙げられる。また、有機保護層33の材質の例としては、ポリイミド樹脂やエポキシ樹脂が挙げられる。
参考形態では、密着層13の端部が保護層30から露出している。したがって、無機保護層31と基板11との間に密着層13が介在しているため、無機保護層31と基板11との剥離を防ぐことができる。剥離は無機保護層31と基板11との間の欠陥の原因ともなる。欠陥に水分が溜まると、容量部20への水分の浸入の原因となり、特性が劣化するおそれが生じる。
外部電極43は、引出電極41を介して下部電極層21と電気的に接続されている。引出電極41は、誘電体層22、無機保護層31及び有機保護層33を貫通して形成されている。そして、引出電極41は有機保護層33の上部に延伸されている。また、外部電極44は、引出電極42を介して上部電極層23と電気的に接続されている。引出電極42は、無機絶縁層24、無機保護層31及び有機保護層33を貫通して形成されている。そして、引出電極42は有機保護層33の上部に延伸されている。
外部電極43、44は、例えば二層構造で構成されている。二層構造の材質の組合せとしては、例えばNiとAuが挙げられる。また、引出電極41、42は、例えば二層構造で構成されている。二層構造の材質の組合せとしては、例えばTiとCuが挙げられる。
参考形態では、金属膜45が保護層30の端部の少なくとも一部に形成されている。そして、金属膜45は密着層13と接触していることが好ましい。すなわち、密着層13は金属膜45と接触する位置まで延伸している。かかる場合には、金属膜45の存在により、保護層30と基板11との間の欠陥への水分の浸入を防止することができる。
また、金属膜45は、無機保護層31と有機保護層33との界面の外周部を被覆するように形成されていることが好ましい。かかる場合には、無機保護層31と有機保護層33との界面の外周部からの水分の浸入を防ぐことができるためである。
金属膜45は、例えば二層構造で構成されている。二層構造の材質の組合せとしては、例えばTiとCuが挙げられる。
有機絶縁層34は、無機保護層31及び有機保護層33と、引出電極41、42と、金属膜45と、を被覆するように形成されている。そして、外部電極43、44が誘電体薄膜素子10の表面に露出するように形成されている。有機絶縁層34の材質の例としては、ポリイミド樹脂やエポキシ樹脂が挙げられる。
なお、本参考形態においては、無機保護層31は単層構造であるが、無機保護層31が複数層の構造を有することが好ましい。無機保護層31の層数が多いほど、容量部20への水分の到達の可能性は低くなり、特性劣化もなくなると考えられるためである。
また、本参考形態では誘電体層22は単層構造であるが、例えば静電容量を確保するために、複数の誘電体層22と電極層が交互に設けられる構造であっても良い。
また、本参考形態において、無機絶縁層24は例えば上部電極層23と保護層30との密着性を向上させるために設けられているが、無機絶縁層24は必ずしも必要ではない。
次に、上記誘電体薄膜素子の製造方法の一例を図3〜図5に基づき詳述する 。
まず、図3(a)のように、基板11を用意する。例えば、酸化物層12として500〜1000nmのSiO2層が形成されたSi基板を用意する。SiO2層は、例えばSi基板を熱処理することにより形成される。
次に、図3(b)のように、密着層13、下部電極層21、誘電体層22、上部電極層23、無機絶縁層24を形成する。
まず、基板11の上に、密着層13を形成する。密着層13としては、例えば厚さ10〜100nmのBST層を形成する。密着層13は、例えば化学溶液堆積(Chemical Solution Deposition;以下「CSD」という。)法で形成される。具体的には、酸化物層が形成されたSi基板の上面に、Ba:Sr:Ti=70:30:100(モル比)となるように、有機金属化合物を含む誘電体原料溶液をスピンコートにより塗布する。その後、ホットプレート上で300〜400℃で乾燥する。その後、600〜700℃の条件で10〜60分加熱処理する。
次に、密着層13上に下部電極層21と誘電体層22と上部電極層23とを有する容量部20を形成する。まず、密着層13上に、下部電極層21を形成する。下部電極層21としては、例えば厚さ100〜500nmのPt層を形成する。下部電極層21は例えばスパッタリング法により形成される。そして、下部電極層21上に誘電体層22を形成する。誘電体層22としては、例えば厚さ50〜200nmのBST層を、前述したBST層と同様の方法で形成する。そして、誘電体層22上に上部電極層23を形成する。上部電極層23としては、例えば厚さ100〜500nmのPt層を、前述したPt層と同様の方法で形成する。
次に、容量部20上に無機絶縁層24を形成する。無機絶縁層24としては、例えばCSD法により厚さ10〜100nmのBST層を形成する。
次に、図3(c)のように、無機絶縁層24、上部電極層23、誘電体層22、下部電極層21のパターニングを行う。まず、無機保護層24と上部電極層23のパターニングを行う。例えば、無機保護層24の上にレジストを塗布し、露光、現像によりレジストパターンを形成する。そして、Arイオンミリング法により、所定形状にパターニングした後、アッシングによりレジストを除去する。同様の方法で、誘電体層22と下部電極層21をパターニングした後、レジストを除去する。この時、図3(c)のように、無機保護層24と上部電極層23を一回でパターニングすることが可能である。また、誘電体層22と下部電極層21を一回でパターニングすることも可能である。この場合、BST層とPt層とでエッチングパターンを変える場合に比べて低コストでパターニングが可能である。
次に、例えば700〜900℃で30分間の熱処理を行っても良い。
次に、容量部20と無機絶縁層24を被覆するように保護層30を形成する。
まず、図4(d)のように、容量部20と無機絶縁層24とを被覆するように無機保護層31を形成する。無機保護層31の厚さは、例えば200〜1000nmである。無機保護層31は、例えばPECVD(Plasma−Enhanced CVD)法やスパッタリング法により形成される。
そして、図4(e)のように、無機保護層31上に、有機保護層33を形成する。有機保護層33の厚さは、例えば2〜10μmである。有機保護層33は、例えば感光性樹脂材料をスピンコートし、露光、現像、キュアすることにより形成される。
次に、図4(f)のように、保護層30と誘電体層22を貫通する開口部26を形成すると同時に、密着層13の一部を除去する。具体的には、有機保護層33をマスクパターンとして使用し、例えばCHF3ガスを用いて無機保護層31をパターニングする。開口部26は下部電極層21の一部が露出するように形成される。この時、誘電体層22と密着層13は同一の組成系の材料又は同一の材料で構成されていることが好ましい。同一の組成系の材料や同一の材料の場合には、誘電体層22と密着層13を同時に加工しやすい利点を有するためである。
また、本参考形態では、密着層13の一部の除去と同時に、保護層30と無機絶縁層24を貫通する開口部27を形成する。開口部27は上部電極層21の一部が露出するように形成される。
次に、図5(g)のように、引出電極41、42と金属膜45を同時に形成する。例えば、マグネトロンスパッタを用いて、Ti層、Cu層を連続的に形成する。Ti層とCu層は開口部の内周面と底面に沿うように形成される。
その後、レジスト塗布、露光、現像を順に行うことによりレジストパターンを形成する。そして、レジストパターンをマスクにして、Cu層をArイオンミリング法によりパターニングする。続いて、レジストパターンをそのまま用いて、Ti層をパターニングする。引出電極41は、下部電極層21と接続されるように形成される。また、引出電極42は、上部電極層23と接続されるように形成される。金属膜45は保護層30の少なくとも端部の一部を被覆するように形成される。
次に、図5(h)のように、引出電極41、42の一部が露出するように有機絶縁層34を形成する。例えばエポキシ樹脂をスピンコートし、露光、現像、キュアを順に行い、有機絶縁層34を形成する。有機絶縁層の厚さは、例えば2〜10μmである。
最後に、図5(i)のように、引出電極41、42の露出部分に外部電極43、44を形成する。具体的には、レジストパターンの開口部に、例えば無電解めっきでNi層とAu層を形成する。複数の誘電体薄膜素子を一枚の基板に同時に形成した場合には、個々の誘電体薄膜素子を基板からカットして取り出しても良い。このようにして誘電体薄膜素子を作製する。
なお、本発明は上記の内容に限定されるものではない。各層の厚さ、形成方法、形成条件は単なる例示である。誘電体薄膜素子の機能を損なわない範囲で任意に変更可能である。
〔実験例〕
以下のように誘電体薄膜素子を作製した。
参考例
参考例として、図2のような誘電体薄膜素子を作製した。
まず、酸化物層として厚さ700nmのSiO2層が形成されたSi基板を用意した。
次に、基板上に、密着層を形成した。具体的には50nmのBST層を形成した。まず、酸化物層が形成されたSi基板の上面に、Ba:Sr:Ti=70:30:100(モル比)となるように、有機金属化合物を含む誘電体原料溶液をスピンコートにより塗布した。その後、ホットプレート上で350℃の条件で乾燥した。その後、650℃の条件で30分加熱処理した。
次に、下部電極層として、密着層上に厚さ200nmのPt層を形成した。Pt層はスパッタリング法で形成した。
次に、誘電体層、上部電極層を順に形成した。具体的には、Pt層上に、前述したBST層と同様の方法で、厚さ90nmのBST層を形成した。そしてBST層上に、前述したPt層と同様の方法で、厚さ200nmのPt層を形成した。
次に、上部電極層上に無機絶縁層を形成した。具体的には、前述したBST層と同様の方法で、厚さ90nmのBST層を形成した。
次に、無機絶縁層、上部電極層のエッチングを行った。その後誘電体層、下部電極層のエッチングを行った。まず、無機絶縁層であるBST層の上にレジストを塗布し、露光、現像によりレジストパターンを形成した。そして、Arイオンミリング法により、所定形状にパターニングした。その後同様の方法で、誘電体層と下部電極層のエッチングを行った。
次に、上記の積層構造に850℃、30分の熱処理を行った。
次に、無機保護層を形成した。具体的には、PECVD法により厚さ400nmのSiO2層を形成した。
そして、無機保護層上に、有機保護層を形成した。具体的には、感光性ポリイミドをスピンコートし、露光、現像、キュアすることで厚さ2μmのポリイミド樹脂の有機保護層を形成した。
次に、有機保護層をマスクパターンとして使用し、CHF3ガスを用いて無機保護層をパターニングした。この時、上部電極層の一部と下部電極層の一部を露出させるように開口部を形成した。それとともに、密着層の一部も同時に除去した。
次に、引出電極と金属膜を同時に形成した。具体的には、マグネトロンスパッタを用いて、Ti層(層厚100nm)、Cu層(層厚1000nm)を連続的に形成した。その後、レジスト塗布、露光、現像を順に行うことによりレジストパターンを形成した。そして、レジストパターンをマスクにして、Cu層をArイオンミリング法によりパターニングした。続いて、レジストパターンをそのまま用いて、Ti層をパターニングした。
次に、引出電極の一部が露出するように有機絶縁層を形成した。具体的には、感光性エポキシ樹脂をスピンコートし、露光、現像、キュアを順に行うことにより、厚さ2μmのエポキシ層を形成した。
次に、引出電極の露出部分に外部電極を形成した。レジストパターンの開口部に、無電解めっきで厚さ1μmのNi層を形成した。その上に厚さ0.05μmのAu層を形成した。
最後に、基板をカットして、誘電体薄膜素子を取り出した。
実験例
実験例として、図6のような誘電体薄膜素子を作製した。図6の誘電体薄膜素子は、無機保護層が第1の無機保護層31と第2の無機保護層32の2層構造となっている。第1の無機保護層31は、厚さ50nmのSiNx層をスパッタリング法で形成した。また、第2の無機保護層は、厚さ400nmのSiO2層をPECVD法で形成した。それ以外は参考例と同様の構成であり、参考例と同様のプロセスで作製した。
[比較例]
比較例として、図7のような誘電体薄膜素子を作製した。図7の誘電体薄膜素子は、金属膜がなく、密着層13の端部が無機保護層31で被覆されている。そのため、密着層13の一部の除去を誘電体層22と下部電極層21のパターニング時に行った。それ以外は参考例と同じ構成であり、参考例と同様のプロセスで作製した。
得られた参考例実験例及び比較例の誘電体薄膜素子について、以下の評価を行った。
まず、耐湿負荷試験(121℃、85%RH、+4V、48hr)を実施した。そして、試験前後の比誘電率とリーク電流密度をそれぞれ比較した。表1に試験前後の比誘電率の測定結果を示す。また、表2に、試験前後のリーク電流密度の測定結果を示す。なお、耐湿負荷試験は10個の試料で行い、表には平均値を記載した。
Figure 0005344197
Figure 0005344197
表1より、参考例実験例ともに比較例と同様に、試験前後の比誘電率の変化はなかった。
また、表2より、参考例は比較例と同程度のリーク電流特性であることが分かった。一方、実験例は、参考例や比較例に比べてリーク電流密度が低減できていることが分かった。
また、更なるコストダウンを図るため、参考例と比較例の条件で、図5(g)のパターニングをArイオンミリング法からウエットエッチングに変更した。その結果、参考例の構造ではArイオンミリング法で作製した構造と同等の特性が得られた。しかし、比較例の構造では、Tiのエッチング液であるフッ酸水溶液に試料端部が暴露され、有機保護層が剥離し、所望の特性が得られない試料が発生した。
以上より、本発明に係る誘電体薄膜素子は従来の構造に比べて耐湿性が高く、より低コストで作製できることが明らかになった。
10:誘電体薄膜素子
11:基板
12:酸化物層
13:密着層
20:容量部
21:下部電極層
22:誘電体層
23:上部電極層
24:無機絶縁層
26、27:開口部
30:保護層
31:無機保護層(第1の無機保護層)
32:第2の無機保護層
33:有機保護層
34:有機絶縁層
41、42:引出電極
43、44:外部電極
45:金属膜
101:基板
102:誘電体層
103:下部電極層
104:上部電極層
105:絶縁保護層
106:金属薄膜

Claims (6)

  1. 基板と、
    前記基板の一方の主面の上に形成されている密着層と、
    前記密着層上に形成されている下部電極層と、前記下部電極層上に形成されている誘電体層と、前記誘電体層上に形成されている上部電極層と、を有する容量部と、
    前記容量部を被覆するように形成されている保護層と、
    を備える誘電体薄膜素子において、
    前記密着層の端部が前記保護層から露出し
    前記保護層は複数層の構造からなる無機保護層を有し、前記無機保護層の少なくとも1層はSiN X 、SiO 2 、Al 2 3 、TiO 2 を含み、
    前記保護層の端部の少なくとも一部に形成されている金属膜をさらに備え、前記密着層は前記金属膜と接触している、誘電体薄膜素子。
  2. 前記保護層は、前記無機保護層に加え、さらに有機保護層を有し、前記金属膜は前記無機保護層と前記有機保護層との界面の外周部を被覆するように形成されている、請求項に記載の誘電体薄膜素子。
  3. 基板と、前記基板の一方の主面の上に形成されている密着層と、前記密着層上に形成されている下部電極層と、前記下部電極層上に形成されている誘電体層と、前記誘電体層上に形成されている上部電極層と、を有する容量部と、前記容量部を被覆するように形成されている保護層と、前記保護層の端部の少なくとも一部に、前記保護層から露出した前記密着層と接触するように形成された金属膜と、を備える誘電体薄膜素子の製造方法であって、
    基板の一方の主面の上に密着層を形成する工程と、
    前記密着層上に、下部電極層と誘電体層と上部電極層とを有する容量部を形成する工程と、
    前記容量部を被覆するように、複数層の構造からなる無機保護層を有し、前記無機保護層の少なくとも1層がSiN X 、SiO 2 、Al 2 3 、TiO 2 を含む保護層を形成する工程と、
    前記保護層と前記誘電体層を貫通する開口部を形成すると同時に、前記密着層の端部が前記保護層から露出するように、前記密着層の一部を除去する工程と、
    前記金属膜と、前記上部電極層及び下部電極層の少なくとも一方と接続される引出電極とを同時に形成する工程と、
    を備える、誘電体薄膜素子の製造方法。
  4. 前記誘電体層と前記密着層は同一の組成系の材料又は同一の材料で構成されている、請求項に記載の誘電体薄膜素子の製造方法。
  5. 前記密着層を形成する工程は、有機金属化合物を含む誘電体原料溶液を塗布した後に加熱処理する工程を含む、請求項3又は4に記載の誘電体薄膜素子の製造方法。
  6. 前記容量部を形成する工程と前記保護層を形成する工程との間に、前記上部電極層の上に無機絶縁層を形成する工程をさらに備え、
    前記無機絶縁層を形成する工程は、有機金属化合物を含む誘電体原料溶液を塗布した後に加熱処理する工程を含む、請求項3〜5のいずれか1項に記載の誘電体薄膜素子の製造方法。
JP2011523658A 2009-07-22 2010-07-20 誘電体薄膜素子及びその製造方法 Active JP5344197B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011523658A JP5344197B2 (ja) 2009-07-22 2010-07-20 誘電体薄膜素子及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009171192 2009-07-22
JP2009171192 2009-07-22
PCT/JP2010/062176 WO2011010638A1 (ja) 2009-07-22 2010-07-20 誘電体薄膜素子及びその製造方法
JP2011523658A JP5344197B2 (ja) 2009-07-22 2010-07-20 誘電体薄膜素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2011010638A1 JPWO2011010638A1 (ja) 2012-12-27
JP5344197B2 true JP5344197B2 (ja) 2013-11-20

Family

ID=43499110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011523658A Active JP5344197B2 (ja) 2009-07-22 2010-07-20 誘電体薄膜素子及びその製造方法

Country Status (4)

Country Link
US (1) US9018732B2 (ja)
JP (1) JP5344197B2 (ja)
CN (1) CN102473521A (ja)
WO (1) WO2011010638A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5387677B2 (ja) * 2009-07-09 2014-01-15 株式会社村田製作所 アンチヒューズ素子
JP5287644B2 (ja) * 2009-09-30 2013-09-11 Tdk株式会社 薄膜コンデンサ
KR101801959B1 (ko) * 2009-10-21 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
JP2012164714A (ja) * 2011-02-03 2012-08-30 Rohm Co Ltd 半導体装置の製造方法および半導体装置
DE102012223904A1 (de) * 2012-10-05 2014-04-10 Continental Automotive Gmbh Verfahren zum Herstellen eines elektronischen Hochstrom-Schaltkreises mittels Gasspritz-Technologie und Abdichten mit isolierendem Polymer
JP2014216623A (ja) * 2013-04-30 2014-11-17 株式会社村田製作所 電子部品の製造方法及び電子部品
JP6232845B2 (ja) * 2013-08-27 2017-11-22 株式会社村田製作所 配線接続構造およびこの配線接続構造を有する誘電体薄膜キャパシタ
CN105097771B (zh) * 2014-05-12 2017-12-19 中芯国际集成电路制造(上海)有限公司 反熔丝元件、反熔丝元件的制造方法及半导体器件
CN105720050B (zh) * 2014-12-03 2019-01-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN208834910U (zh) * 2016-03-18 2019-05-07 株式会社村田制作所 电容元件
US10607779B2 (en) * 2016-04-22 2020-03-31 Rohm Co., Ltd. Chip capacitor having capacitor region directly below external electrode
JP6954208B2 (ja) * 2018-03-30 2021-10-27 Tdk株式会社 薄膜キャパシタ
US11477884B2 (en) * 2018-04-04 2022-10-18 Sumitomo Electric Printed Circuits, Inc. Cover film for flexible printed circuit board and flexible printed circuit board
JP7087618B2 (ja) 2018-04-17 2022-06-21 大日本印刷株式会社 受動素子
JP2021100007A (ja) * 2019-12-19 2021-07-01 Tdk株式会社 電子部品及びその製造方法
CN113035890B (zh) * 2021-03-10 2022-08-26 湖北长江新型显示产业创新中心有限公司 一种显示面板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159259A (ja) * 2003-10-31 2005-06-16 Univ Waseda 薄膜コンデンサ、薄膜コンデンサ内蔵型高密度実装基板、および薄膜コンデンサの製造方法
WO2006117912A1 (ja) * 2005-04-27 2006-11-09 Murata Manufacturing Co., Ltd 薄膜キャパシタおよびその製造方法
JP2008235088A (ja) * 2007-03-22 2008-10-02 Murata Mfg Co Ltd 誘電体薄膜、誘電体薄膜キャパシタおよび誘電体薄膜キャパシタの製造方法
WO2008149622A1 (ja) * 2007-05-30 2008-12-11 Kyocera Corporation キャパシタ,共振器、フィルタ装置,通信装置、並びに電気回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4454174B2 (ja) * 2001-03-30 2010-04-21 京セラ株式会社 薄膜コンデンサ
US7224040B2 (en) * 2003-11-28 2007-05-29 Gennum Corporation Multi-level thin film capacitor on a ceramic substrate
JP4956947B2 (ja) * 2005-09-16 2012-06-20 株式会社村田製作所 薄膜キャパシタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159259A (ja) * 2003-10-31 2005-06-16 Univ Waseda 薄膜コンデンサ、薄膜コンデンサ内蔵型高密度実装基板、および薄膜コンデンサの製造方法
WO2006117912A1 (ja) * 2005-04-27 2006-11-09 Murata Manufacturing Co., Ltd 薄膜キャパシタおよびその製造方法
JP2008235088A (ja) * 2007-03-22 2008-10-02 Murata Mfg Co Ltd 誘電体薄膜、誘電体薄膜キャパシタおよび誘電体薄膜キャパシタの製造方法
WO2008149622A1 (ja) * 2007-05-30 2008-12-11 Kyocera Corporation キャパシタ,共振器、フィルタ装置,通信装置、並びに電気回路

Also Published As

Publication number Publication date
US9018732B2 (en) 2015-04-28
US20120119328A1 (en) 2012-05-17
JPWO2011010638A1 (ja) 2012-12-27
WO2011010638A1 (ja) 2011-01-27
CN102473521A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
JP5344197B2 (ja) 誘電体薄膜素子及びその製造方法
JP5376186B2 (ja) 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法
JP4525947B2 (ja) 薄膜キャパシタの製造方法
JP3966208B2 (ja) 薄膜キャパシタおよびその製造方法
US20080145996A1 (en) Method for Manufacturing Dielectric Thin Film Capacitor
JP5299158B2 (ja) 誘電体薄膜素子
JP5803731B2 (ja) 薄膜素子
JP2008252011A (ja) 誘電体キャパシタ
JP5098422B2 (ja) 薄膜電子部品
JP2016046454A (ja) 薄膜電子部品
JP2009010114A (ja) 誘電体薄膜キャパシタ
JP2010225849A (ja) 薄膜キャパシタ
CN102113113A (zh) 电介质薄膜电容器的制造方法以及电介质薄膜电容器
JP2001358248A (ja) キャパシタを内蔵した回路基板とその製造方法
JP5929540B2 (ja) 電子部品
JPH1197632A (ja) 半導体装置及びその製造方法
WO2017094835A1 (ja) 薄膜デバイスおよび薄膜デバイスの製造方法
JP5119058B2 (ja) 薄膜キャパシタ
JP6232845B2 (ja) 配線接続構造およびこの配線接続構造を有する誘電体薄膜キャパシタ
JP2005085884A (ja) 半導体装置およびその製造方法
JP3307609B2 (ja) 半導体記憶装置およびその製造方法
JP4986721B2 (ja) 半導体装置およびその製造方法
JP2003197467A (ja) 可変容量コンデンサ
JP2003045746A (ja) 薄膜コンデンサ
JP2004327867A (ja) 薄膜コンデンサおよびそれを用いたコンデンサ基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130730

R150 Certificate of patent or registration of utility model

Ref document number: 5344197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150