CN113035890B - 一种显示面板及其制备方法 - Google Patents
一种显示面板及其制备方法 Download PDFInfo
- Publication number
- CN113035890B CN113035890B CN202110262377.4A CN202110262377A CN113035890B CN 113035890 B CN113035890 B CN 113035890B CN 202110262377 A CN202110262377 A CN 202110262377A CN 113035890 B CN113035890 B CN 113035890B
- Authority
- CN
- China
- Prior art keywords
- layer
- thin film
- film transistor
- active layer
- type thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 239000010409 thin film Substances 0.000 claims abstract description 197
- 239000010408 film Substances 0.000 claims abstract description 115
- 238000000034 method Methods 0.000 claims abstract description 63
- 239000002245 particle Substances 0.000 claims abstract description 57
- 238000004140 cleaning Methods 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 374
- 229910044991 metal oxide Inorganic materials 0.000 claims description 20
- 150000004706 metal oxides Chemical class 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 239000012790 adhesive layer Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 229910010272 inorganic material Inorganic materials 0.000 claims description 6
- 239000011147 inorganic material Substances 0.000 claims description 6
- 239000011368 organic material Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 description 35
- 238000010586 diagram Methods 0.000 description 7
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 230000001788 irregular Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003670 easy-to-clean Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明实施例公开了一种显示面板及其制备方法，显示面板包括多个薄膜晶体管；方法包括：形成薄膜晶体管的有源层膜层；在有源层膜层上形成粘附层；进行清洗处理，以去除有源层膜层上附着颗粒。本发明实施例提供的显示面板的制备方法可以改善显示面板中薄膜晶体管的品质，保证显示面板的显示效果。
Description
技术领域
本发明实施例涉及显示技术，尤其涉及一种显示面板及其制备方法。
背景技术
薄膜晶体管在显示面板中起到至关重要的作用，因此，薄膜晶体管的品质很大程度上影响着显示面板的性能。
薄膜晶体管中的有源层膜层在成膜时容易有大量的附着颗粒，为避免附着颗粒产生不良影响需要将附着颗粒清洗掉，但是在清洗附着颗粒时，很容易将附着颗粒附近的有源层膜层一同清洗掉，导致薄膜晶体管的品质不佳，造成显示不良。
发明内容
本发明实施例提供一种显示面板及其制备方法，以改善显示面板中薄膜晶体管的品质，保证显示面板的显示效果。
第一方面，本发明实施例提供了一种显示面板的制备方法，所述显示面板包括多个薄膜晶体管；所述方法包括：
形成薄膜晶体管的有源层膜层；
在有源层膜层上形成粘附层；
进行清洗处理，以去除有源层膜层上附着颗粒。
第二方面，本发明实施例还提供了一种显示面板，采用上一方面提供的方法形成。
本发明实施例提供的制备方法，通过在有源层膜层上形成粘附层，可以利用粘附层覆盖有源层膜层和其上的附着颗粒，增加有源层膜层与其下方膜层的粘附力，又由于附着颗粒的形状通常为不规则的，粘附层无法很好地覆盖在附着颗粒上，因而在清洗过程中，附着颗粒容易被清洗掉，而有源层膜层则不易被清洗掉，从而可以改善薄膜晶体管的品质，保证显示面板的显示效果。
附图说明
图1是本发明实施例提供的一种显示面板的制备方法的部分流程示意图；
图2是与图1对应的显示面板的部分制备流程示意图；
图3是本发明实施例提供的另一种显示面板的制备方法的部分流程示意图；
图4是与图3对应的显示面板的部分制备流程示意图；
图5是本发明实施例提供的另一种显示面板的制备方法的部分流程示意图；
图6是与图5对应的显示面板的部分制备流程示意图；
图7是本发明实施例提供的另一种显示面板的制备方法的部分流程示意图；
图8是采用图7所示制备方法形成的显示面板的局部结构示意图；
图9是本发明实施例提供的另一种显示面板的制备方法的部分流程示意图；
图10是采用图9所示制备方法形成的显示面板的局部结构示意图；
图11是一种显示面板中像素驱动电路的电路示意图；
图12是一种采用本发明实施例提供的制备方法形成的显示面板的局部结构示意图；
图13是另一种采用本发明实施例提供的制备方法形成的显示面板的局部结构示意图；
图14是另一种采用本发明实施例提供的制备方法形成的显示面板的局部结构示意图；
图15是一种显示面板的俯视结构示意图；
图16是另一种采用本发明实施例提供的制备方法形成的显示面板的局部结构示意图；
图17是本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
显示面板包括多个薄膜晶体管，图1是本发明实施例提供的一种显示面板的制备方法的部分流程示意图，示出了与薄膜晶体管中的有源层相关的制备流程，参见图1，本发明实施例提供的显示面板的制备方法包括如下步骤：
S101、形成薄膜晶体管的有源层膜层。
S102、在有源层膜层上形成粘附层。
S103、进行清洗处理，以去除有源层膜层上附着颗粒。
图2是与图1对应的显示面板的部分制备流程示意图，参见图2a，有源层膜层21成膜时会有大量的附着颗粒211(图2a仅示出了一个附着颗粒211)；接着，参见图2b，在有源层膜层21上形成粘附层3，如此，可使粘附层3覆盖有源层膜层21和其上的附着颗粒211，增加有源层膜层21与其下方膜层的粘附力，又由于附着颗粒211的形状通常为不规则的，粘附层3无法很好地覆盖在附着颗粒211上，因此，后续进行清理处理后(参见图2c)，可以很容易地去除有源层膜层21上的附着颗粒211，有源层膜层21则由于粘附力增大而不容易被清洗掉。
需要说明的是，本发明实施例对粘附层3的材料和特性，以及清洗处理所采用的工艺不作限定，后续做示例性说明。
需要说明的是，本发明实施例对薄膜晶体管的类型不作限定，在此仅针对薄膜晶体管中有源层膜层的相关制备方法进行说明。示例性的，从有源层膜层的材料来说，薄膜晶体管例如可以为多晶硅晶体管和金属氧化物晶体管等；从结构来说，薄膜晶体管例如可以为顶栅式薄膜晶体管或者底栅式薄膜晶体管。
本发明实施例提供的制备方法，通过在有源层膜层上形成粘附层，可以利用粘附层覆盖有源层膜层和其上的附着颗粒，增加有源层膜层与其下方膜层的粘附力，又由于附着颗粒的形状通常为不规则的，粘附层无法很好地覆盖在附着颗粒上，因而在清洗过程中，附着颗粒容易被清洗掉，而有源层膜层则不易被清洗掉，从而可以改善薄膜晶体管的品质，保证显示面板的显示效果。
在上述实施例的基础上，可以理解的，有源层膜层需要进行图案化处理，以得到对应显示面板中各个薄膜晶体管的有源层图案(有源区)。相应的，上述实施例提供的去除附着颗粒的方法可以在图案化有源层膜层之后，也可以在图案化有源层膜层之前。
作为一种可行的实施方式，可以在对有源层膜层进行图案化处理之后，去除其上的附着颗粒。示例性的，图3是本发明实施例提供的另一种显示面板的制备方法的部分流程示意图，图4是与图3对应的显示面板的部分制备流程示意图，结合图3和图4，显示面板的制备方法可包括如下步骤：
S201、形成薄膜晶体管的有源层膜层；参见图4a。
S202、刻蚀有源层膜层形成有源层图案。
参见图4b，有源层膜层21经刻蚀后形成有源层图案210。
S203、在有源层膜层上形成粘附层；参见图4c。
S204、进行清洗处理，以去除有源层膜层上附着颗粒。
可选的，可以通过至少一次制备光刻胶、曝光、显影的方式进行清洗处理，以去除有源层膜层上附着颗粒。
参见图4d，可以先在粘附层3上形成光刻胶4，然后通过曝光、显影的方式清洗掉光刻胶4和附着颗粒211。此步骤可多次重复，以完全去除有源层膜层21(有源层图案210)上的附着颗粒，参见图4e。
作为另一种可行的实施方式，可以在对有源层膜层进行图案化处理之前，去除其上的附着颗粒。示例性的，图5是本发明实施例提供的另一种显示面板的制备方法的部分流程示意图，图6是与图5对应的显示面板的部分制备流程示意图，结合图5和图6，显示面板的制备方法可包括如下步骤：
S301、形成薄膜晶体管的有源层膜层；参见图6a。
S302、在有源层膜层上形成粘附层；参见图6b。
S303、进行清洗处理，以去除有源层膜层上附着颗粒。
参见图6c和图6d，同样可以采用制备光刻胶4、曝光、显影的方式进行清洗处理，以去除有源层膜层21上附着颗粒。
S304、刻蚀粘附层以及有源层膜层，形成有源层图案。
参见图6e，将有源层膜层21上的附着颗粒去除后，通过对粘附层3和有源层膜层21进行刻蚀，可以形成有源层图案210。
综上，上述实施例针对有源层膜层的相关制备流程做了详细说明，在此基础上，下面基于不同结构的薄膜晶体管，对显示面板的制备方法做进一步说明。
示例性的，薄膜晶体管可以为顶栅式薄膜晶体管。相应的，图7是本发明实施例提供的另一种显示面板的制备方法的部分流程示意图，参见图7，显示面板的制备方法可包括如下步骤：
S401、形成薄膜晶体管的有源层膜层。
S402、刻蚀有源层膜层形成有源层图案。
S403、在有源层膜层上形成粘附层。
S404、进行清洗处理，以去除有源层膜层上附着颗粒。
S405、依次形成栅极绝缘层和栅极层。
S406、依次形成层间绝缘层和源漏电极层。
参见图8，图8是采用图7所示制备方法形成的显示面板的局部结构示意图，图8中薄膜晶体管2为顶栅式薄膜晶体管，衬底1上依次形成有有源层图案210、粘附层3、栅极绝缘层22、栅极23、层间绝缘层24和源漏极层(源极25和漏极26所在膜层)。其中有源层图案210和粘附层3可参照上述任一实施例制备，在此不再赘述。
本实施例中，由于栅极23和有源层膜层21之间新增了粘附层3，因此，粘附层3可能会对栅极23形成的电场造成影响，进而影响薄膜晶体管2的电学特性。有鉴于此，为了降低粘附层对薄膜晶体管电学特性的影响，可选栅极绝缘层22和粘附层3的材料相同。可以理解的，粘附层3和栅极绝缘层22共同构成薄膜晶体管2的总栅极绝缘层。
示例性的，薄膜晶体管还可以为底栅式薄膜晶体管。相应的，图9是本发明实施例提供的另一种显示面板的制备方法的部分流程示意图，参见图9，显示面板的制备方法可包括如下步骤：
S501、依次形成栅极层和栅极绝缘层。
S502、形成薄膜晶体管的有源层膜层。
S503、刻蚀有源层膜层形成有源层图案。
S504、在有源层膜层上形成粘附层。
S505、进行清洗处理，以去除有源层膜层上附着颗粒。
S506、依次形成层间绝缘层和源漏电极层。
参见图10，图10是采用图9所示制备方法形成的显示面板的局部结构示意图，图10中薄膜晶体管2为底栅式薄膜晶体管，衬底1上依次形成有栅极23、栅极绝缘层22、有源层图案210、粘附层3、层间绝缘层24和和源漏极层(源极25和漏极26所在膜层)。其中有源层图案210和粘附层3可参照上述任一实施例制备，在此不再赘述。
同理，为了尽可能地降低粘附层对薄膜晶体管电学特性的影响，可选层间绝缘层24和粘附层3的材料相同。可以理解的，粘附层3和层间绝缘层24共同构成薄膜晶体管2的总层间绝缘层。
综上，上述实施例分别基于顶栅式薄膜晶体管和底栅式薄膜晶体管对显示面板的制备方法做了详细说明，在此基础上，显示面板的制备方法还可做如下细化。
可选的，上述在有源层膜层上形成粘附层，具体可以采用如下方法实现：通过原子层沉积工艺在有源层膜层上形成粘附层。
原子层沉积工艺精度较高，可以形成厚度较薄的粘附层，从而可以贴合原有的薄膜晶体管(即不包括粘附层的薄膜晶体管)的结构，降低粘附层对薄膜晶体管的影响。当然，粘附层的厚度同时需要满足去除附着颗粒的要求，不能过薄。
此外，当薄膜晶体管为顶栅式结构时，粘附层对薄膜晶体管的电学特性的影响较大，此时，可选粘附层的介电常数*粘附层的厚度+栅极绝缘层的介电常数*栅极绝缘层的厚度＝原栅极绝缘层的介电常数*原栅极绝缘层的厚度＝常数。其中，原栅极绝缘层是指现有技术中未设置粘附层时薄膜晶体管的栅极绝缘层。如此设置，也可以降低粘附层对薄膜晶体管的电学特性的影响。
此外，针对上述任一实施例，可选的，在进行清洗处理，以去除有源层膜层上附着颗粒之后，还可以：去除粘附层。
粘附层的设置是为了避免去除附着颗粒时有源层膜层被破坏，然而，如上所述，粘附层的保留可能会对薄膜晶体管的电学特性造成影响，因此，当去除有源层膜层上附着颗粒后，也可以去除粘附层，以避免粘附层影响薄膜晶体管的电学特性。当然，去除粘附层会增加工艺流程，本领域技术人员可根据需求选择是否去除粘附层，本发明实施例对此不作限定。
可选的，有源层膜层包括金属氧化物或多晶硅。
示例性的，金属氧化物例如可以为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。多晶硅例如可以采用低温多晶硅(Low Temperature Poly-silicon，LTPS)技术形成。IGZO和LTPS均为目前显示领域常用的材料，相比于多晶硅而言，金属氧化物材料在成膜时比较容易附着颗粒。
综上，上述实施例对显示面板的制备方法做了详细的描述。最后，在上述实施例的基础上，结合显示面板中的电路，对各电路中薄膜晶体管的制备方法做进一步说明。
显示面板中的电路可以根据需要同时设置多种类型的薄膜晶体管，例如，可以同时包括金属氧化物薄膜晶体管和多晶硅薄膜晶体管。鉴于金属氧化物材料比多晶硅材料在成膜时更容易附着颗粒，当显示面板中需要制备多种类型的薄膜晶体管时，可以针对不同类型的薄膜晶体管做如下差异化设置。
示例性的，像素驱动电路中可以同时包括金属氧化物薄膜晶体管和多晶硅薄膜晶体管，下面以像素驱动电路中薄膜晶体管的设置方式为例进行说明。
参见图11，图11是一种显示面板中像素驱动电路的电路示意图，以7T1C(7个薄膜晶体管和1个电容)构成的像素驱动电路为例进行示意，其工作原理在此不做过多说明。其中，第三晶体管T3(驱动晶体管)通常采用多晶硅薄膜晶体管；第四晶体管T4和第五晶体管T5可以采用金属氧化物薄膜晶体管(由于金属氧化物薄膜晶体管的漏电流较小，如此设置可以稳定第三晶体管T3的栅极电位，避免第三晶体管T3的栅极电位受漏流影响而下降，保证显示效果)；此外，第六晶体管T6也可以采用金属氧化物薄膜晶体管(如此设置可以稳定发光二极管的阳极电位)。
图12是一种采用本发明实施例提供的制备方法形成的显示面板的局部结构示意图，参见图12，可选的，显示面板包括像素驱动电路，像素驱动电路中的薄膜晶体管包括至少一个第一类型薄膜晶体管2-1和至少一个第二类型薄膜晶体管2-2；第一类型薄膜晶体管2-1的有源层膜层采用金属氧化物；第二类型薄膜晶体管2-2的有源层膜层采用多晶硅；第一类型薄膜晶体管2-1的粘附层的粘度大于第二类型薄膜晶体管2-2的粘附层的粘度。
图12仅示出了一个第一类型薄膜晶体管2-1和一个第二类型薄膜晶体管2-2，其中，第一类型薄膜晶体管2-1例如可以是图11中的第六晶体管T6，其有源层膜层可以采用IGZO，第二类型薄膜晶体管2-2例如可以是图11中的第三晶体管T3，其有源层膜层可以采用LTPS。如上所述，由于金属氧化物比多晶硅更容易附着颗粒，因此，本实施例通过设置第一类型薄膜晶体管2-1的粘附层的粘度大于第二类型薄膜晶体管2-2的粘附层的粘度，有利于将第一类型薄膜晶体管2-1的有源层膜层上附着颗粒去除干净，避免残留。
此外，图12以第一类型薄膜晶体管2-1为底栅式薄膜晶体管，第二类型薄膜晶体管2-2为顶栅式薄膜晶体管为例进行示意，该结构并非限定。图12所示结构可按如下步骤制备：在衬底1一侧依次制备第二类型薄膜晶体管2-2的有源层图案2102、第二类型薄膜晶体管2-2的粘附层32、第二类型薄膜晶体管2-2的栅极绝缘层271、第一类型薄膜晶体管2-1的栅极231和第二类型薄膜晶体管2-2的栅极232、第一类型薄膜晶体管2-1的栅极绝缘层272、第一类型薄膜晶体管2-1的有源层图案2101、第一类型薄膜晶体管2-1的粘附层31、层间绝缘层273以及第一类型薄膜晶体管2-1的源极251、漏极261和第二类型薄膜晶体管2-2的源极252、漏极262。
图13是另一种采用本发明实施例提供的制备方法形成的显示面板的局部结构示意图，参见图13，可选的，显示面板包括像素驱动电路，像素驱动电路中的薄膜晶体管包括至少一个第一类型薄膜晶体管2-1和至少一个第二类型薄膜晶体管2-2；第一类型薄膜晶体管2-1的有源层膜层采用金属氧化物；第二类型薄膜晶体管2-2的有源层膜层采用多晶硅；第一类型薄膜晶体管2-1的粘附层的厚度h1大于第二类型薄膜晶体管2-2的粘附层的厚度h2。
图13仅示出了一个第一类型薄膜晶体管2-1和一个第二类型薄膜晶体管2-2，其中，第一类型薄膜晶体管2-1例如可以是图11中的第六晶体管T6，其有源层膜层可以采用IGZO，第二类型薄膜晶体管2-2例如可以是图11中的第三晶体管T3，其有源层膜层可以采用LTPS。如上所述，由于金属氧化物比多晶硅更容易附着颗粒，因此，本实施例通过设置第一类型薄膜晶体管2-1的粘附层的厚度h1大于第二类型薄膜晶体管2-2的粘附层的厚度h2，有利于将第一类型薄膜晶体管2-1的有源层膜层上附着颗粒去除干净，避免残留。鉴于图13与图12结构基本相同，其制备步骤在此不再赘述。
图14是另一种采用本发明实施例提供的制备方法形成的显示面板的局部结构示意图，参见图14，可选的，显示面板包括像素驱动电路，像素驱动电路中的薄膜晶体管包括至少一个第一类型薄膜晶体管2-1和至少一个第二类型薄膜晶体管2-2；第一类型薄膜晶体管2-1的有源层膜层采用金属氧化物；第二类型薄膜晶体管2-2的有源层膜层采用多晶硅；第一类型薄膜晶体管2-1的粘附层位于栅极绝缘层与有源层膜层之间；第二类型薄膜晶体管2-2的粘附层位于栅极绝缘层与有源层膜层之间；第一类型薄膜晶体管2-1的粘附层的介电常数大于第二类型薄膜晶体管2-2的粘附层的介电常数。
图14仅示出了一个第一类型薄膜晶体管2-1和一个第二类型薄膜晶体管2-2，其中，第一类型薄膜晶体管2-1例如可以是图11中的第六晶体管T6，其有源层膜层可以采用IGZO，第二类型薄膜晶体管2-2例如可以是图11中的第三晶体管T3，其有源层膜层可以采用LTPS。本实施例中，第一类型薄膜晶体管2-1和第二类型薄膜晶体管2-2均为顶栅式薄膜晶体管。图14所示结构可按如下步骤制备：在衬底1一侧依次制备第二类型薄膜晶体管2-2的有源层图案2102、第二类型薄膜晶体管2-2的粘附层32、第二类型薄膜晶体管2-2的栅极绝缘层271、第二类型薄膜晶体管2-2的栅极232、第一层间绝缘层272、第一类型薄膜晶体管2-1的有源层图案2101、第一类型薄膜晶体管2-1的粘附层31、第一类型薄膜晶体管2-1的栅极绝缘层273、第一类型薄膜晶体管2-1的栅极231、第二层间绝缘层274以及第一类型薄膜晶体管2-1的源极251、漏极261和第二类型薄膜晶体管2-2的源极252、漏极262。
对于第一类型薄膜晶体管2-1而言，粘附层31和栅极绝缘层273共同构成第一类型薄膜晶体管2-1的总栅极绝缘层，对于第二类型薄膜晶体管2-2而言，粘附层32和栅极绝缘层271共同构成第二类型薄膜晶体管2-2的总栅极绝缘层。当粘附层的介电常数越大时，则总栅极绝缘层的电容越大，也越有利于对应栅极产生的电场高效地接近有源层，进而越有利于增加有源层中的迁移率，减小相应薄膜晶体管的漏流。因此，当第一类型薄膜晶体管2-1的栅极和第二类型薄膜晶体管2-2的栅极施加相同的电压时，本实施例通过设置第一类型薄膜晶体管2-1的粘附层的介电常数大于第二类型薄膜晶体管2-2的粘附层的介电常数，可以增大第一类型薄膜晶体管2-1的电子迁移率，提高响应速度，减小漏流。
进一步可选的，第一类型薄膜晶体管2-1的粘附层包括无机材料，第二类型薄膜晶体管2-2的粘附层包括有机材料。
相较于有机材料，无机材料的黏附性更好，而第一类型薄膜晶体管2-1的有源层膜层为金属氧化物，更容易附着颗粒，因此，第一类型薄膜晶体管2-1的粘附层采用无机材料，更有利于将有源层膜层上的附着颗粒去除干净，而有源层膜层为多晶硅的第二类型薄膜晶体管则可以采用黏附性相对较弱的有机材料。当然，第一类型薄膜晶体管2-1的粘附层和第二类型薄膜晶体管2-2的粘附层也可以均采用无机材料，或者均采用有机材料，本发明实施例对此不作限定。示例性的，无机材料例如可以选用氧化铝和氮化镓等材料；有机材料例如可以选用亚克力系的材料。
图15是一种显示面板的俯视结构示意图，图16是另一种采用本发明实施例提供的制备方法形成的显示面板的局部结构示意图，参见图15和图16，可选的，显示面板包括像素驱动电路110和栅极驱动电路120，栅极驱动电路120中的薄膜晶体管的粘附层320的厚度大于像素驱动电路110中的薄膜晶体管的粘附层310的厚度，和/或，栅极驱动电路120中的薄膜晶体管的粘附层320的粘度大于像素驱动电路110中的薄膜晶体管的粘附层310的粘度。
非显示区NA内栅极驱动电路120中的薄膜晶体管数量往往比显示区AA内像素驱动电路110中的薄膜晶体管数量更多，分布更加密集，因此，栅极驱动电路120中薄膜晶体管的有源层膜层上附着颗粒可能比像素驱动电路110中薄膜晶体管的有源层膜层上附着颗粒的去除难度更大。因此，在制备显示面板时，可以设置栅极驱动电路中的薄膜晶体管的粘附层的厚度大于像素驱动电路中的薄膜晶体管的粘附层的厚度，和/或，栅极驱动电路中的薄膜晶体管的粘附层的粘度大于像素驱动电路中的薄膜晶体管的粘附层的粘度，以保证将有源层膜层上附着颗粒去除干净，避免残留。
示例性的，图16以栅极驱动电路120中的薄膜晶体管的粘附层320的厚度大于像素驱动电路110中的薄膜晶体管的粘附层310的厚度为例进行示意，在其他实施例中，也可以采取栅极驱动电路120中的薄膜晶体管的粘附层320的粘度大于像素驱动电路110中的薄膜晶体管的粘附层310的粘度，或者栅极驱动电路120中的薄膜晶体管的粘附层320的粘度和厚度分别大于像素驱动电路110中的薄膜晶体管的粘附层310的粘度和厚度等设置方式，本发明实施例对此不作限定。
需要说明的是，图16仅示出了栅极驱动电路120中的一个薄膜晶体管以及像素驱动电路110中的一个薄膜晶体管，且以栅极驱动电路120中的薄膜晶体管和像素驱动电路110中的薄膜晶体管采用相同的有源层材料和相同的底栅结构为例进行示意，此结构并非限定，本领域技术人员可根据实际情况进行设计，在此不再过多说明，其制备步骤亦不再过多说明。
基于相同的发明构思，本发明实施例还提供了一种显示面板，图17是本发明实施例提供的一种显示面板的结构示意图，该显示面板100采用上述任一实施例提供的方法形成，因而具有高品质的薄膜晶体管和良好的显示效果。示例性的，该显示面板可以为液晶显示面板、有机发光显示面板等任意包括薄膜晶体管的显示面板，本发明实施例对此不作限定。另外，显示面板中薄膜晶体管的结构请参照上述方法实施例的描述，在此不再赘述，其他结构本领域技术人员可自行设计，在此不作过多说明。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (16)
1.一种显示面板的制备方法，其特征在于，所述显示面板包括多个薄膜晶体管；所述方法包括：
形成所述薄膜晶体管的有源层膜层；
在所述有源层膜层上形成粘附层；
进行清洗处理，以去除所述有源层膜层上附着颗粒；
在进行清洗处理，以去除所述有源层膜层上附着颗粒之后，还包括：
依次形成栅极绝缘层和栅极层；
所述栅极绝缘层和所述粘附层的材料相同。
2.根据权利要求1所述的方法，其特征在于，在形成所述薄膜晶体管的有源层膜层之后，在所述有源层膜层上形成粘附层之前，还包括：
刻蚀所述有源层膜层形成有源层图案。
3.根据权利要求1所述的方法，其特征在于，在进行清洗处理，以去除所述有源层膜层上附着颗粒之后，还包括：
刻蚀所述粘附层以及所述有源层膜层，形成有源层图案。
4.根据权利要求1所述的方法，其特征在于，在进行清洗处理，以去除所述有源层膜层上附着颗粒之后，还包括：
去除所述粘附层。
5.根据权利要求1所述的方法，其特征在于，在所述有源层膜层上形成粘附层包括：
通过原子层沉积工艺在所述有源层膜层上形成粘附层。
6.根据权利要求1所述的方法，其特征在于，在形成所述薄膜晶体管的有源层膜层之前，还包括：
依次形成栅极层和栅极绝缘层；
在进行清洗处理，以去除所述有源层膜层上附着颗粒之后，还包括：
依次形成层间绝缘层和源漏电极层。
7.根据权利要求6所述的方法，其特征在于，所述层间绝缘层和所述粘附层的材料相同。
8.根据权利要求1所述的方法，其特征在于，所述有源层膜层包括金属氧化物或多晶硅。
9.根据权利要求1所述的方法，其特征在于，所述显示面板包括像素驱动电路，所述像素驱动电路中的薄膜晶体管包括至少一个第一类型薄膜晶体管和至少一个第二类型薄膜晶体管；所述第一类型薄膜晶体管的有源层膜层采用金属氧化物；所述第二类型薄膜晶体管的有源层膜层采用多晶硅；
所述第一类型薄膜晶体管的粘附层的粘度大于所述第二类型薄膜晶体管的粘附层的粘度。
10.根据权利要求1所述的方法，其特征在于，所述显示面板包括像素驱动电路，所述像素驱动电路中的薄膜晶体管包括至少一个第一类型薄膜晶体管和至少一个第二类型薄膜晶体管；所述第一类型薄膜晶体管的有源层膜层采用金属氧化物；所述第二类型薄膜晶体管的有源层膜层采用多晶硅；
所述第一类型薄膜晶体管的粘附层的厚度大于所述第二类型薄膜晶体管的粘附层的厚度。
11.根据权利要求1所述的方法，其特征在于，所述显示面板包括像素驱动电路，所述像素驱动电路中的薄膜晶体管包括至少一个第一类型薄膜晶体管和至少一个第二类型薄膜晶体管；所述第一类型薄膜晶体管的有源层膜层采用金属氧化物；所述第二类型薄膜晶体管的有源层膜层采用多晶硅；所述第一类型薄膜晶体管的粘附层位于栅极绝缘层与有源层膜层之间；所述第二类型薄膜晶体管的粘附层位于栅极绝缘层与有源层膜层之间；
所述第一类型薄膜晶体管的粘附层的介电常数大于所述第二类型薄膜晶体管的粘附层的介电常数。
12.根据权利要求9-11中任一项所述的方法，其特征在于，所述第一类型薄膜晶体管的粘附层包括无机材料。
13.根据权利要求9-11中任一项所述的方法，其特征在于，所述第二类型薄膜晶体管的粘附层包括有机材料。
14.根据权利要求1所述的方法，其特征在于，所述显示面板包括像素驱动电路和栅极驱动电路，所述栅极驱动电路中的薄膜晶体管的粘附层的厚度大于所述像素驱动电路中的薄膜晶体管的粘附层的厚度，和/或，所述栅极驱动电路中的薄膜晶体管的粘附层的粘度大于所述像素驱动电路中的薄膜晶体管的粘附层的粘度。
15.根据权利要求1所述的方法，其特征在于，所述进行清洗处理，以去除所述有源层膜层上附着颗粒，包括：
通过至少一次制备光刻胶、曝光、显影的方式进行清洗处理，以去除所述有源层膜层上附着颗粒。
16.一种显示面板，其特征在于，采用权利要求1-15中任一项所述的方法形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110262377.4A CN113035890B (zh) | 2021-03-10 | 2021-03-10 | 一种显示面板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110262377.4A CN113035890B (zh) | 2021-03-10 | 2021-03-10 | 一种显示面板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113035890A CN113035890A (zh) | 2021-06-25 |
| CN113035890B true CN113035890B (zh) | 2022-08-26 |
Family
ID=76469417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110262377.4A Active CN113035890B (zh) | 2021-03-10 | 2021-03-10 | 一种显示面板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113035890B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740379A (zh) * | 2008-11-27 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | 消除半导体器件表面缺陷的方法及半导体器件 |
| JP2014011376A (ja) * | 2012-07-02 | 2014-01-20 | Panasonic Corp | 薄膜トランジスタの製造方法、ｔｆｔ基板の製造方法、および、基板の洗浄方法 |
| CN104576515A (zh) * | 2013-11-15 | 2015-04-29 | 北京京东方光电科技有限公司 | 图案化石墨烯薄膜及阵列基板的制作方法、阵列基板 |
| CN107068549A (zh) * | 2017-04-26 | 2017-08-18 | 京东方科技集团股份有限公司 | 电极结构的制备方法、电极结构、薄膜晶体管及显示装置 |
| CN111081551A (zh) * | 2019-12-10 | 2020-04-28 | Tcl华星光电技术有限公司 | 阵列基板的制造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW574753B (en) * | 2001-04-13 | 2004-02-01 | Sony Corp | Manufacturing method of thin film apparatus and semiconductor device |
| JP3962282B2 (ja) * | 2002-05-23 | 2007-08-22 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP4385812B2 (ja) * | 2004-03-26 | 2009-12-16 | 株式会社日立製作所 | 薄膜トランジスタおよびその製造方法 |
| CN102473521A (zh) * | 2009-07-22 | 2012-05-23 | 株式会社村田制作所 | 电介质薄膜元件及其制造方法 |
| WO2011024770A1 (ja) * | 2009-08-26 | 2011-03-03 | 株式会社アルバック | 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法 |
| CN103838043B (zh) * | 2014-02-18 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、液晶显示面板 |
| CN110707098B (zh) * | 2019-09-27 | 2022-08-23 | 上海天马微电子有限公司 | 阵列基板、显示面板、显示装置及阵列基板的制备方法 |
| CN111739922B (zh) * | 2020-07-03 | 2022-06-14 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN112435962B (zh) * | 2020-11-24 | 2024-05-17 | 京东方科技集团股份有限公司 | 显示基板的制备方法、显示基板和显示装置 |
-
2021
- 2021-03-10 CN CN202110262377.4A patent/CN113035890B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740379A (zh) * | 2008-11-27 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | 消除半导体器件表面缺陷的方法及半导体器件 |
| JP2014011376A (ja) * | 2012-07-02 | 2014-01-20 | Panasonic Corp | 薄膜トランジスタの製造方法、ｔｆｔ基板の製造方法、および、基板の洗浄方法 |
| CN104576515A (zh) * | 2013-11-15 | 2015-04-29 | 北京京东方光电科技有限公司 | 图案化石墨烯薄膜及阵列基板的制作方法、阵列基板 |
| CN107068549A (zh) * | 2017-04-26 | 2017-08-18 | 京东方科技集团股份有限公司 | 电极结构的制备方法、电极结构、薄膜晶体管及显示装置 |
| CN111081551A (zh) * | 2019-12-10 | 2020-04-28 | Tcl华星光电技术有限公司 | 阵列基板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113035890A (zh) | 2021-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3089212A1 (en) | Array substrate, manufacturing method therefor, and display device | |
| US9570483B2 (en) | Flat panel display device with oxide thin film transistor and method of fabricating the same | |
| US9741750B2 (en) | Thin film transistor, pixel structure, and method for manufacturing the same, array substrate and display device | |
| CN103715267A (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
| US11355519B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| CN108417580B (zh) | 阵列基板及其制作方法和显示面板 | |
| US20180292696A1 (en) | Array substrate, manufacturing method thereof, display panel and display device | |
| WO2017031940A1 (zh) | 一种阵列基板、其制作方法及显示装置 | |
| JP2010135384A (ja) | 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置 | |
| US10153377B2 (en) | Dual-gate thin film transistor and manufacturing method thereof and array substrate | |
| US9142653B2 (en) | Method for manufacturing thin-film transistor array substrate | |
| JPWO2012011217A1 (ja) | アクティブマトリクス基板及びその製造方法、並びに液晶表示パネル | |
| WO2015035832A1 (zh) | 阵列基板及其制备方法和显示装置 | |
| KR20130098709A (ko) | 박막트랜지스터 기판 및 이의 제조 방법 | |
| US20180151749A1 (en) | Thin Film Transistor, Array Substrate and Methods for Manufacturing and Driving the same and Display Device | |
| KR20170080047A (ko) | 산화물 박막 트랜지스터와 그를 포함하는 표시 장치 및 그 제조방법 | |
| US10205029B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
| CN104392991A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN108615735B (zh) | 一种阵列基板、显示装置及阵列基板的制作方法 | |
| JP2015515121A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| CN110854205A (zh) | 一种薄膜晶体管及制作方法、显示面板及显示装置 | |
| US20160322388A1 (en) | Array substrate, its manufacturing method and display device | |
| CN106298523B (zh) | 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法 | |
| US8987072B2 (en) | Method of manufacturing an LTPS array substrate | |
| CN113035890B (zh) | 一种显示面板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |