CN111081551A - 阵列基板的制造方法 - Google Patents

阵列基板的制造方法 Download PDF

Info

Publication number
CN111081551A
CN111081551A CN201911259226.2A CN201911259226A CN111081551A CN 111081551 A CN111081551 A CN 111081551A CN 201911259226 A CN201911259226 A CN 201911259226A CN 111081551 A CN111081551 A CN 111081551A
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
metal oxide
semiconductor layer
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911259226.2A
Other languages
English (en)
Inventor
周万亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN201911259226.2A priority Critical patent/CN111081551A/zh
Publication of CN111081551A publication Critical patent/CN111081551A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种阵列基板的制造方法,其包含:依序层叠一金属氧化物半导体层和一金属保护层于一基板上;形成一光阻图案于所述金属保护层上;用所述光阻图案作为掩膜,蚀刻所述金属保护层及所述金属氧化物半导体层,以形成一图形化金属保护层和一图形化金属氧化物半导体层;以及去除所述光阻图案和所述图形化金属保护层。所述方法藉由在金属氧化物半导体层上形成金属保护层,来避免金属氧化物半导体层在图形化的制程中受到黄光照射与冲洗的损伤,以及受到光阻材料与光阻剥离液的污染。

Description

阵列基板的制造方法
技术领域
本揭示涉及显示技术领域,特别是涉及一种阵列基板的制造方法。
背景技术
金属氧化物薄膜晶体管因其高穿透率及高迁移率等优点,被广泛应用于显示行业中,特别是被广泛应用于大尺寸的液晶显示(LCD)面板及有源矩阵有机电致发光二极管(AMOLED)显示面板。然而,金属氧化物薄膜晶体管中的金属氧化物半导体层较薄(300-1000埃)且易受损伤及污染。金属氧化物半导体层若受损伤及污染,会影响其作为半导体的电性稳定度。
请参阅图1及图2,现有的阵列基板制造方法是藉由下列步骤来形成图形化金属氧化物半导体层21:沉积金属氧化物半导体层20于基板10上,形成光阻图案30于金属氧化物半导体层20上,以光阻图案30作为掩膜湿蚀刻金属氧化物半导体层20,再剥离光阻图案30。现有的阵列基板制造方法的问题点在于:在形成光阻图案30的步骤中最后需进行清洗,为了清洗干净,需要一定的清洗液压力。然而,此清洗液压力会使金属氧化物半导体层20的原粗糙表面变得光滑,亦即减少了金属氧化物半导体层20的表面粗糙度。此使得金属氧化物半导体层20与光阻图案30之间的黏附性变差,从而使光阻图案30的保护能力变差。因此,在后续湿刻蚀金属氧化物半导体层20时,药液易进入光阻图案30及金属氧化物半导体层20之间,造成图形化金属氧化物半导体层21的表面缺失而影响其电性稳定度。再者,金属氧化物半导体层20在形成光阻图案30的步骤中亦易受到黄光照射的损伤及受到光阻材料的污染,且在剥离光阻图案30的步骤中易受到光阻剥离液的污染。
因此有需要研发一种新的阵列基板制造方法,来避免金属氧化物半导体层在图形化的制程中受到损伤及污染,以确保其电性稳定度。
发明内容
为了在解决金属氧化物半导体层在图形化的制程中,受到黄光照射与冲洗的损伤,以及光阻材料与光阻剥离液的污染的技术问题,本揭示提供了一种阵列基板的制造方法。所述方法包含:依序层叠一金属氧化物半导体层和一金属保护层于一基板上;形成一光阻图案于所述金属保护层上;用所述光阻图案作为掩膜,蚀刻所述金属保护层及所述金属氧化物半导体层,以形成一图形化金属保护层和一图形化金属氧化物半导体层;以及去除所述光阻图案和所述图形化金属保护层。
在一实施例中,所述金属保护层是由钼、钛或钼钛合金所组成。
在一实施例中,所述蚀刻所述金属保护层及所述金属氧化物半导体层的步骤包含:用所述光阻图案作为掩膜对所述所述金属保护层及所述金属氧化物半导体层进行曝光;使用H2O2作为蚀刻液去除未被光阻图案覆盖的金属保护层,以形成所述图形化金属保护层;及使用草酸作为蚀刻液去除未被所述图形化金属保护层覆盖的金属氧化物半导体层以形成所述图形化金属氧化物半导体层。
在一实施例中,所述去除图形化金属保护层是通过使用一含有氟系气体的蚀刻气体干刻蚀所述图形化金属保护层来进行。
在一实施例中,通过调整刻蚀气体中氟系气体的比例来控制图形化金属保护层及图形化金属氧化物半导体层的蚀刻选择比,以减少图形化金属氧化物半导体层的损伤。
在一实施例中,所述阵列基板的制造方法还包含:对图形化金属氧化物半导体层进行氧气等离子处理,以改善其电性稳定度。
在一实施例中,所述阵列基板的制造方法还包含:形成一栅极绝缘层于所述图形化金属氧化物半导体层上,使所述图形化金属氧化物半导体层的两相对侧露出;形成一栅极于所述栅极绝缘层上;以氧气等离子导体化露出的所述图形化金属氧化物半导体层的两相对侧;形成一层间绝缘层覆盖所述栅极、栅极绝缘层、图形化金属氧化物半导体层及基板;形成第一通孔及第二通孔,其贯穿所述层间绝缘层而使所述图形化金属氧化物半导体层的两相对侧部分露出;以氧气等离子导体化第一通孔及第二通孔中露出的图形化金属氧化物半导体层部分;以及形成第一源漏极及第二源漏极于层间绝缘层上。第一源漏极及第二源漏极分别透过第一通孔及第二通孔与图形化金属氧化物半导体层电连接。
在一实施例中,在所述提供一基板后,所述方法还包含:形成一图形化遮光层于所述基板上,以及形成一缓冲层于所述图形化遮光层及基板上。所述图形化遮光层相对于所述基板的投影面积设计成大于所述图形化金属保护层相对于所述基板的投影面积。
在一实施例中,所述图形化遮光层是由钼、铜、钛、铝或其合金所组成。
在一实施例中,在所述形成第一源漏极及第二源漏极之前,所述方法还包含:形成第三通孔,其贯穿所述层间绝缘层及缓冲层而使所述遮光层一部分露出。所述形成第一源漏极及第二源漏极还包含:使所述第二源漏极透过所述第三通孔与所述遮光层电连接。
本揭示所提供的一种阵列基板的制造方法藉由在金属氧化物半导体层上形成金属保护层,来避免金属氧化物半导体层在图形化的制程中受到黄光照射与冲洗的损伤及受到光阻材料与光阻剥离液的污染。再者,通过氧气等离子修复图形化金属氧化物半导体层的氧空位(Oxygen Vacancy),改善了图形化金属氧化物半导体层的电性稳定度。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图仅仅是发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1及图2为现有的阵列基板制造方法中形成图形化金属氧化物半导体层的流程示意图。
图3至图11为本揭示实施例的阵列基板制造方法的流程示意图。
具体实施方式
请参阅图3至图11,本揭示实施例提供了一种阵列基板1000的制造方法,其包含下列步骤。
步骤S1:请参阅图3,提供一基板100。基板100可为透明基板、半透明基板或不透明基板。基板100可为由玻璃、石英及透明树脂等具有一定坚固性且导光的非金属材料制成的刚性基板。基板100亦可为由诸如聚酰亚胺(polyimide,PI)、聚碳酸酯(polycarbonate,PC)、聚醚砜(polyether sulfone,PES)、聚对苯二甲酸乙二醇酯(polyethyleneterephthalate,PET)、聚萘二甲酸乙二醇酯(polyethylene naphthalate,PEN)、及薄膜纤维增强聚合物(fiber-reinforced polymer,FRP)等柔性绝缘聚合物材料所制成的柔性基板。
步骤S2:形成一金属氧化物半导体层130和于基板110上。具体地,此步骤是通过物理气相沉积法沉积金属氧化物于基板110上,以形成金属氧化物半导体层130。金属氧化物半导体层130是由具有半导体特性的透明金属氧化物组成。金属氧化物半导体层130可由铟镓锌氧化物、铟镓氧化物、镓锌氧化物、铟铪锌氧化物、铟锡锌氧化物、铟锡氧化物、铟锌氧化物、锡锌氧化物、铟铝锌氧化物、铝辞氧化物或其组合所组成,但不限于此。
步骤S3:形成一金属保护层140于金属氧化物半导体层130上。金属保护层140可由钼、钛或钼钛合金组成,但不限于此。具体地,此步骤是通过物理气相沉积法沉积诸如钼、钛及钼钛合金的金属材料于金属氧化物半导体层130上,以形成一金属保护层140。金属保护层140的厚度可为100-10000埃。
步骤S4:请参阅图4,形成一光阻图案150于金属保护层140上。具体地,此步骤包括涂布光阻、曝光、显影,以形成光阻图案150。
步骤S5:请参阅图4及图5,以光阻图案60作为掩膜,蚀刻金属保护层140,以形成图形化金属保护层141。具体地,此步骤包括:用光阻图案60作为掩膜,对金属保护层140进行曝光;再使用H2O2作为蚀刻液去除未被光阻图案覆盖的金属保护层140,以形成图形化金属保护层141。H2O2蚀刻液对金属氧化物半导体层130无蚀刻作用。
步骤S6:请参阅图4及图5,以光阻图案60作为掩膜,蚀刻金属氧化物半导体层130,以形成图形化金属氧化物半导体层131。具体地,此步骤包括:用光阻图案60作为掩膜,对金属氧化物半导体层130进行曝光;再使用草酸作为蚀刻液去除未被所述图形化金属保护层覆盖的金属氧化物半导体层130,以形成所述图形化金属氧化物半导体层131。
步骤S7:请参阅图5,去除光阻图案60。
步骤S8:请参阅图6,去除图形化金属保护层141。具体地,此步骤是用一含有氧化性气体的蚀刻气体进行干刻蚀,以去除图形化金属保护层141。氧化性气体可为氟系气体,诸如CF4及SF6。可通过调整刻蚀气体中的氟系气体比例来控制图形化金属保护层141及图形化金属氧化物半导体层131的蚀刻选择比(Etch Selectivity),以减少图形化金属氧化物半导体层131的损伤。
步骤S9:请参阅图6,对图形化金属氧化物半导体层131进行氧气等离子处理,以改善其电性稳定度。
步骤S10:请参阅图7,形成一栅极绝缘层160于图形化金属氧化物半导体层131的一部分上,使图形化金属氧化物半导体层131的两相对侧裸露。亦即,栅极绝缘层160相对于基板100的投影面积小于图形化金属氧化物半导体层131相对于基板100的投影面积。具体地,此步骤是通过化学气相沉积法沉积一绝缘材料,再进行光阻涂布、曝光、显影及刻蚀制程来形成栅极绝缘层160。栅极绝缘层160可由氮化硅、氧化硅或其组合所组成。栅绝缘层160的材料可与缓冲层120的材料相同或不同。
步骤S11:请参阅图7,形成一栅极170于栅极绝缘层160的一部分上。亦即,栅极170相对于基板100的投影面积小于栅极绝缘层160相对于基板100的投影面积。具体地,此步骤是通过化学气相沉积法沉积一金属,再进行光阻涂布、曝光、显影及刻蚀制程来形成栅极170。
步骤S12:请参阅图7,导体化图形化金属氧化物半导体层131的裸露的两相对侧。具体地,此步骤是以氧气等离子对未被栅极绝缘层160覆盖的图形化金属氧化物半导体层131的两相对侧,进行导体化。
步骤S13:请参阅图8,形成一层间绝缘层180,覆盖于栅极170、栅极绝缘层160、图形化金属氧化物半导体层131及基板100上。具体地,此步骤是通过化学气相沉积法沉积一绝缘材料,来形成层间绝缘层180。层间绝缘层180可由氮化硅、氧化硅或其组合所组成。层间绝缘层180的材料可与栅极绝缘层160及缓冲层120的材料完全相同、完全不同或部分相同。
步骤S14:请参阅图8,形成第一通孔181及第二通孔182,其贯穿层间绝缘层180而使图形化金属氧化物半导体层131的两相对侧部分露出。具体地,此步骤包含:以一含有氧化性气体的蚀刻气体干刻蚀层间绝缘层180,来形成第一通孔181及第二通孔182。氧化性气体可为氟系气体,诸如CF4、CHF3、C2F6、C3F8、C4F8、CH2F2及NF3
步骤S15:请参阅图8,以氧气等离子导体化第一通孔181及第二通孔182中露出的图形化金属氧化物半导体层131部分。
步骤S16:请参阅图9,形成第一源漏极191及第二源漏极192于层间绝缘层180上。第一源漏极191透过第一通孔181与图形化金属氧化物半导体层131电连接。第二源漏极192透过第二通孔182与图形化金属氧化物半导体层131电连接。具体地,此步骤包含:以物理气相沉积法沉积诸如铜、钼及其合金的金属材料于层间绝缘层180上并填满第一通孔181及第二通孔18,接着涂布光阻、进行曝光及显影,最后用双氧水等刻蚀液来刻转金属材料,以形成第一源漏极191及第二源漏极192。
步骤S17:请参阅图10,形成一保护层200于第一源漏极191、第二源漏极192及层间绝缘层180上。具体地,此步骤是通过化学气相沉积法沉积一绝缘材料,来形成保护层200。保护层200可由氮化硅、氧化硅或其组合所组成。层间绝缘层180的材料可与层间绝缘层180、栅极绝缘层160及缓冲层120的材料完全相同、完全不同或部分相同。
步骤S18:请参阅图10,形成第四通孔201。第四通孔201贯穿保护层200,使第一源漏极191的一部分露出。具体地,此步骤包含:以一含有氧化性气体的蚀刻气体干刻蚀保护层200,以形成第四通孔201。氧化性气体可为氟系气体,诸如CF4、CHF3、C2F6、C3F8、C4F8、CH2F2及NF3
步骤S19:请参阅图11,形成一像素电极210于保护层200上。像素电极210通过第四通孔201与第二源漏极192电连接。具体地,此步骤包含:以物理气相沉积法沉积诸如氧化锡等透明电极材料于保护层200上并填满第四通孔201,接着涂布光阻、进行曝光及显影,最后用草酸等刻蚀液来蚀刻转透明电极材料,以形成像素电极210。
在另一实施例中,在步骤S1后,所述方法还包含:步骤S101及步骤S102。
步骤S101:请参阅图3,形成一图形化遮光层110于基板100上。图形化遮光层111可由金属等导电材料组成。图形化遮光层110可由钼、铜、钛、铝或其合金所组成。图形化遮光层110可由钼铜合金或钼钛铜合金所组成。具体地,此步骤是通过物理气相沉积法沉积钼或铝等金属于基板100,然后进行包括光阻涂布、曝光、显影及刻蚀制程的图案化工艺来形成图形化遮光层110。
步骤S102:请参阅图4,形成一缓冲层120于图形化遮光层110及基板100上。缓冲层120完全包覆图形化遮光层110。缓冲层120可由氮化硅、氧化硅或其组合所组成。具体地,此步骤是是通过化学气相沉积法沉积氮化硅、氧化硅或其组合于图形化遮光层110及基板100上,以形成缓冲层120。
在此实施例中,步骤S4所形成的光阻图案150相对于基板100的投影面积是设计成在图形化遮光层110相对于基板100的投影面积内。亦即,光阻图案150相对于基板100的投影面积设计成小于图形化遮光层110相对于基板100的投影面积(请参阅图4)。因此,步骤S5所形成的图形化金属保护层141相对于基板100的投影面积小于图形化遮光层110相对于基板100的投影面积,且步骤S6所形成的图形化金属氧化物半导体层131相对于基板100的投影面积亦小于图形化遮光层110相对于基板100的投影面积(请参阅图5)。亦即,使图形化遮光层110相对于基板100的投影面积大于图形化金属氧化物半导体层131相对于基板100的投影面积,以使图形化遮光层110能有效防止外来光线进入图形化金属氧化物半导体层131。在此实施例中,步骤S13所形成的层间绝缘层180是覆盖于栅极170、栅极绝缘层160、图形化金属氧化物半导体层131及缓冲层120上。
在另一实施例中,步骤S14还包含:形成第三通孔183,其贯穿层间绝缘层180及缓冲层120,使遮光层110的一部分露出。具体地,此步骤包含:以一含有氧化性气体的蚀刻气体先干刻蚀层间绝缘层180,再干刻蚀缓冲层120,以形成第一通孔181、第二通孔182及第三通孔183(请参阅图8)。步骤S16所形成的第二源漏极192还透过第三通孔183与遮光层110电连接。亦即,第二源漏极192种过第二通孔182及第三通孔183分别与遮光层110及图形化金属氧化物半导体层131电连接。
在本揭示的各种实施例中,物理气相沉积法、化学气相沉积法及原子层沉积法可按情况互相替换使用,但不限于此。氧气等离子处理可按情况替换成臭氧处理、二氧化氮等离子处理或一氧化二氮等离子处理,但不限于此。
本揭示实施例所提供的阵列基板1000的制造方法中的步骤S1-S8通过在金属氧化物半导体层130上形成金属保护层140,来避免金属氧化物半导体层130在图形化的制程中受到黄光照射与冲洗的损伤及受到光阻材料与光阻剥离液的污染。再者,本揭示实施例所提供的阵列基板1000的制造方法中的步骤S9通过通过氧气等离子修复图形化金属氧化物半导体层131的氧空位,改善了图形化金属氧化物半导体层131的电性稳定度。本揭示实施例是以底栅型薄膜晶体管阵列基板的制造方法为例,作一说明。然而,本揭示实施例所提供的阵列基板制造方法中的步骤S1-S9亦适用于顶栅型及双栅型薄膜晶体管阵列基板中的图形化金属氧化物半导体层的制作,以及适用于共平面型(Coplanar)、蚀刻阻挡层型(IslandStop/Etch Stop Layer,IS/ESL)及背沟道蚀刻型(Back Channel Etch,BCE)薄膜晶体管阵列基板中的图形化金属氧化物半导体层的制作。本揭示实施例所提供的阵列基板的制造方法所制成的金属氧化物薄膜晶体管阵列基板可应用于液晶显示器(LiquidCrystal Display,简称LCD)、有机发光二极管显示器(Organic Light Emitting Diode,简称0LED)及高分子发光二极管显示器(Polymer Light Emitting Diode,简称PLED)。
本揭示所提供的阵列基板的制造方法藉由:(1)在形成一金属氧化物半导体层后,先沉积一金属保护层于金属氧化物半导体层上,再形成一光阻图案于金属保护层上,(2)以光阻图案作为掩膜,先用双氧水等刻蚀液湿刻蚀金属保护层,再用草酸等刻蚀液湿刻蚀金属氧化物半导体层,(3)剥离光阻图案,并以干刻蚀方法去除金属保护层,及(4)以氧气等离子修复金属氧化物半导体层中的氧空位,来获得图案化的金属氧化物半导体层。相较于习知技术,本揭示所提供的阵列基板的制造方法藉由金属保护层来保护金属氧化物半导体层,不仅能有效解决在形成光阻图案制程中的冲洗步骤减少金属氧化物半导体层的表面粗糙度,而减少金属氧化物半导体层与光阻图案之间的黏附性,进而使后续湿刻蚀金属氧化物半导体层时湿刻蚀药液易进入光阻图案及金属氧化物半导体层之间,造成图形化金属氧化物半导体层表面缺失的技术问题,亦能避免图形化金属氧化物半导体层的表面受到光阻材料及光阻剥离液的污染,以及受到用于形成光阻图案的黄光制程中的黄光照射到而受损。再者,本揭示所提供的阵列基板的制造方法通过氧气等离子修复图形化金属氧化物半导体层的氧空位,改善了其电性稳定度。
虽然本发明已以优选实施例揭露如上,但上述优选实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种阵列基板的制造方法,其特征在于:其包含:
依序层叠一金属氧化物半导体层和一金属保护层于一基板上;
形成一光阻图案于所述金属保护层上;
以所述光阻图案作为掩膜,蚀刻所述金属保护层及所述金属氧化物半导体层,以形成一图形化金属保护层和一图形化金属氧化物半导体层;以及
去除所述光阻图案和所述图形化金属保护层。
2.根据权利要求1所述的阵列基板的制造方法,其特征在于:所述金属保护层是由钼、钛或钼钛合金所组成。
3.根据权利要求1所述的阵列基板的制造方法,其特征在于:所述蚀刻所述金属保护层及所述金属氧化物半导体层的步骤包含:
使用H2O2作为蚀刻液去除未被光阻图案覆盖的金属保护层,以形成所述图形化金属保护层;及
使用草酸作为蚀刻液去除未被所述图形化金属保护层覆盖的金属氧化物半导体层以形成所述图形化金属氧化物半导体层。
4.根据权利要求1所述的阵列基板的制造方法,其特征在于:所述去除图形化金属保护层是通过使用一含有氟系气体的蚀刻气体干刻蚀所述图形化金属保护层来进行。
5.根据权利要求4所述的阵列基板的制造方法,其特征在于:通过调整刻蚀气体中氟系气体的比例来控制图形化金属保护层及图形化金属氧化物半导体层的蚀刻选择比,以减少图形化金属氧化物半导体层的损伤。
6.根据权利要求4所述的阵列基板的制造方法,其特征在于:其还包含:对图形化金属氧化物半导体层进行氧气等离子处理。
7.根据权利要求6所述的阵列基板的制造方法,其特征在于:其还包含:
形成一栅极绝缘层于所述图形化金属氧化物半导体层上,使所述图形化金属氧化物半导体层的两相对侧露出;
形成一栅极于所述栅极绝缘层上;
以氧气等离子导体化露出的所述图形化金属氧化物半导体层的两相对侧;
形成一层间绝缘层覆盖所述栅极、栅极绝缘层、图形化金属氧化物半导体层及基板;
形成第一通孔及第二通孔,其贯穿所述层间绝缘层而使所述图形化金属氧化物半导体层的两相对侧部分露出;
以氧气等离子导体化第一通孔及第二通孔中露出的图形化金属氧化物半导体层部分;以及
形成第一源漏极及第二源漏极于层间绝缘层上,其中第一源漏极及第二源漏极分别透过第一通孔及第二通孔与图形化金属氧化物半导体层电连接。
8.根据权利要求7所述的阵列基板的制造方法,其特征在于:在所述提供一基板后,所述方法还包含:
形成一图形化遮光层于所述基板上,其中所述图形化遮光层相对于所述基板的投影面积设计成大于所述图形化金属保护层相对于所述基板的投影面积;及
形成一缓冲层于所述图形化遮光层及基板上。
9.根据权利要求8所述的阵列基板的制造方法,其特征在于:所述图形化遮光层是由钼、铜、钛、铝或其合金所组成。
10.根据权利要求9所述的阵列基板的制造方法,其特征在于:
在所述形成第一源漏极及第二源漏极之前,所述方法还包含:形成第三通孔,其贯穿所述层间绝缘层及缓冲层而使所述遮光层一部分露出,且
所述形成第一源漏极及第二源漏极还包含:使所述第二源漏极透过所述第三通孔与所述遮光层电连接。
CN201911259226.2A 2019-12-10 2019-12-10 阵列基板的制造方法 Pending CN111081551A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911259226.2A CN111081551A (zh) 2019-12-10 2019-12-10 阵列基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911259226.2A CN111081551A (zh) 2019-12-10 2019-12-10 阵列基板的制造方法

Publications (1)

Publication Number Publication Date
CN111081551A true CN111081551A (zh) 2020-04-28

Family

ID=70313620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911259226.2A Pending CN111081551A (zh) 2019-12-10 2019-12-10 阵列基板的制造方法

Country Status (1)

Country Link
CN (1) CN111081551A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234071A (zh) * 2020-09-30 2021-01-15 福建华佳彩有限公司 一种tft阵列基板结构及其制作方法
CN113035890A (zh) * 2021-03-10 2021-06-25 湖北长江新型显示产业创新中心有限公司 一种显示面板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101950733A (zh) * 2010-08-02 2011-01-19 友达光电股份有限公司 像素结构的制造方法及有机发光元件的制造方法
CN104241394A (zh) * 2014-08-29 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
CN109148303A (zh) * 2018-07-23 2019-01-04 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
CN110112102A (zh) * 2019-05-10 2019-08-09 深圳市华星光电技术有限公司 一种阵列基板及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101950733A (zh) * 2010-08-02 2011-01-19 友达光电股份有限公司 像素结构的制造方法及有机发光元件的制造方法
CN104241394A (zh) * 2014-08-29 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
CN109148303A (zh) * 2018-07-23 2019-01-04 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
CN110112102A (zh) * 2019-05-10 2019-08-09 深圳市华星光电技术有限公司 一种阵列基板及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234071A (zh) * 2020-09-30 2021-01-15 福建华佳彩有限公司 一种tft阵列基板结构及其制作方法
CN113035890A (zh) * 2021-03-10 2021-06-25 湖北长江新型显示产业创新中心有限公司 一种显示面板及其制备方法
CN113035890B (zh) * 2021-03-10 2022-08-26 湖北长江新型显示产业创新中心有限公司 一种显示面板及其制备方法

Similar Documents

Publication Publication Date Title
US9691881B2 (en) Manufacturing method of thin film transistor substrate
US8298878B2 (en) TFT-LCD array substrate and manufacturing method thereof
JP6078063B2 (ja) 薄膜トランジスタデバイスの製造方法
KR101376073B1 (ko) 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
TWI438851B (zh) 陣列基板及製造該陣列基板的方法
US20160005799A1 (en) Thin film transistor, tft array substrate, manufacturing method thereof and display device
US10777683B2 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display panel
US9502235B2 (en) Thin film transistor, method for manufacturing the same, array substrate and display device
US9666727B2 (en) Display device
JP4651929B2 (ja) 液晶表示装置の製造方法
US20160343863A1 (en) Oxide thin film transistor and manufacturing method thereof
EP2757589A2 (en) Methods for fabricating a thin film transistor and an array substrate
US20220165870A1 (en) Display substrate and manufacturing method thereof, display device
KR101051586B1 (ko) 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법
TWI471948B (zh) 氧化物薄膜電晶體製程方法
CN111081551A (zh) 阵列基板的制造方法
WO2017016152A1 (zh) 阵列基板及其制造方法、显示装置
WO2016026176A1 (zh) Tft基板的制作方法及其结构
CN110112072B (zh) 阵列基板的制造方法和阵列基板
EP3547351A1 (en) Array substrate and manufacturing method therefor
US10249654B1 (en) Manufacturing method of top-gate TFT and top-gate TFT
WO2021155625A1 (zh) 薄膜晶体管阵列面板及其制作方法
CN111129083A (zh) 显示面板的制造方法及显示面板
CN111129084A (zh) 显示面板的制造方法及显示面板
WO2020093475A1 (zh) 显示面板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200428