CN104241394A - 一种薄膜晶体管及相应的制备方法、显示基板和显示装置 - Google Patents

一种薄膜晶体管及相应的制备方法、显示基板和显示装置 Download PDF

Info

Publication number
CN104241394A
CN104241394A CN201410437600.4A CN201410437600A CN104241394A CN 104241394 A CN104241394 A CN 104241394A CN 201410437600 A CN201410437600 A CN 201410437600A CN 104241394 A CN104241394 A CN 104241394A
Authority
CN
China
Prior art keywords
metal
film transistor
coat
thin
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410437600.4A
Other languages
English (en)
Inventor
张立
王美丽
刘凤娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410437600.4A priority Critical patent/CN104241394A/zh
Priority to US14/771,526 priority patent/US9793413B2/en
Priority to PCT/CN2014/089891 priority patent/WO2016029541A1/zh
Publication of CN104241394A publication Critical patent/CN104241394A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

本发明公开了一种薄膜晶体管，该薄膜晶体管包括：金属保护层，形成于有源层的上表面；源漏电极，形成于金属保护层的上表面；连接阻挡层，由金属保护层形成。本发明同时还公开了一种薄膜晶体管的制备方法及相应的显示基板和显示装置。本发明利用金属保护层来保护有源层，同时形成连接阻挡层以阻挡源漏电极与金属保护层之间的电性连接。采用本发明，能够简化薄膜晶体管的制备过程，节省制备工序，降低制作成本。

Description

一种薄膜晶体管及相应的制备方法、显示基板和显示装置
技术领域
本发明涉及显示技术领域，尤其是一种薄膜晶体管(Thin FilmTransistor，TFT)及相应的制备方法、显示基板和显示装置。
背景技术
氧化物薄膜晶体管与非晶硅薄膜晶体管均可作为驱动管用于液晶显示器(Liquid Crystal Display，LCD)、有源矩阵有机发光二极管显示器(Active Matrix/Organic Light Emitting Diode，AMOLED)、有机发光二极管显示器(Organic Light-Emitting Diode，OLED)及高分子发光二极管(polymer light-emitting diode，PLED)显示器等显示设备中。与非晶硅薄膜晶体管相比，氧化物薄膜晶体管的，载流子浓度是非晶硅薄膜晶体管的数倍。另外，氧化物薄膜晶体管可通过磁控溅射(Sputter)的方法制备，因此采用氧化物薄膜晶体管无需大幅改变现有的液晶面板等显示设备的生产线。同时，由于没有离子注入及激光晶化等工艺所需设备的限制，相对于多晶硅薄膜晶体管技术，氧化物薄膜晶体管更有利于大面积的显示面板的生产。
现有技术中，通常利用氧化物半导体材料作为薄膜晶体管的有源层，但是目前主流氧化物半导体材料不易实现背沟道刻蚀结构，这大大阻碍了氧化物薄膜晶体管的发展和应用。另外，现行薄膜晶体管制备工艺中使用的金属电极致密性不足，考虑到曝光显影过程中对药液的阻挡作用，现行薄膜晶体管制备工艺很难满足氧化物薄膜晶体管的制备要求。
发明内容
针对上述现有技术中存在的问题，为了保护所使用的氧化物半导体材料在后续图形化过程中免遭显影液和刻蚀液的侵蚀，本发明提出一种薄膜晶体管及相应的制备方法、显示基板和显示装置，金属氧化物，比如氮氧化锌的特性为对酸液和碱液相对敏感，但其同时具有对等离子轰击耐受性较强的特点，因此本发明使用金属氧化物作为有源层材料；另外，本发明从有源层保护层和金属电极结构两方面来重新设计薄膜晶体管的制备工艺。
根据本发明的一方面，提出一种薄膜晶体管，该薄膜晶体管包括：有源层4、金属保护层5、连接阻挡层7和源漏电极6，其中：
所述金属保护层5形成于所述有源层4的上表面；
所述源漏电极6形成于所述金属保护层5的上表面；
所述连接阻挡层7由所述金属保护层5形成。
其中，所述有源层4由金属氧化物制成。
其中，所述金属保护层5由能够对显影液和刻蚀液起阻挡作用的导电材料制成。
其中，对于暴露在所述源漏电极6的沟道区中的金属保护层5进行钝化处理来形成所述连接阻挡层7，或者将位于所述源漏电极6的沟道区中的金属保护层5去除来形成所述连接阻挡层7。
对于顶栅结构的薄膜晶体管，还包括位于所述源漏电极6之上的栅极绝缘层3，以及位于所述栅极绝缘层3之上的栅极层2；对于底栅结构的薄膜晶体管，还包括位于所述有源层4之下的栅极绝缘层3，以及位于所述栅极绝缘层3之下的栅极层2。
根据本发明的另一方面，还提出一种显示基板，包括如上所述的薄膜晶体管。
根据本发明的另一方面，还提出一种显示装置，包括如上所述的显示基板。
根据本发明的再一方面，还提出一种薄膜晶体管的制备方法，该方法包括以下步骤：
在基板1上形成有源层4，并进行图形化；
在所述有源层4上形成金属保护层5，并进行图形化；
在所述金属保护层5上形成源漏电极6，并进行图形化；
由所述金属保护层5形成连接阻挡层7。
其中，所述有源层4由金属氧化物制成。
其中，所述金属保护层5由能够对显影液和刻蚀液起阻挡作用的导电材料制成。
其中，对于暴露在所述源漏电极6的沟道区中的金属保护层5进行钝化处理来形成所述连接阻挡层7，或者将位于所述源漏电极6的沟道区中的金属保护层5去除以形成所述连接阻挡层7。
其中，对于顶栅结构的薄膜晶体管，还包括在所述源漏电极6上形成栅极绝缘层3，以及在所述栅极绝缘层3上形成栅极层2的步骤；对于底栅结构的薄膜晶体管时，在形成所述有源层4之前，还包括在所述基板1上形成栅极层2，以及在形成有所述栅极层2的基板上形成栅极绝缘层3的步骤。
本发明的上述技术方案具有以下有益效果：
(1)本发明在金属氧化物有源层形成之后利用金属保护层对其进行保护，目的之一为利用该金属保护层在金属氧化物有源层图形化的过程中阻挡显影液的侵蚀，从而保护金属氧化物有源层背沟道，同时还能改善有源层与电极的欧姆接触；
(2)在源漏电极的刻蚀过程中，对于沟道上方的保护金属一同过刻，或者利用氧气氛退火或等离子处理使金属保护层钝化为氧化层，作为刻蚀阻挡层；
(3)本发明使用的源漏电极为复合结构，至少包含两层以上的不同金属材料，其中最上层结构为最致密结构，可以保护有源层免遭侵蚀；
(4)简化薄膜晶体管的制备过程，节省制备工序，降低制作成本。
附图说明
图1是根据本发明一实施例的薄膜晶体管的结构示意图；
图2是根据本发明另一实施例的薄膜晶体管的结构示意图；
图3是根据本发明一实施例的薄膜晶体管制备方法的流程图；
图4是根据本发明一实施例的薄膜晶体管制备工艺流程图；
图5是根据本发明另一实施例的薄膜晶体管制备工艺流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
根据本发明的一方面，提出一种薄膜晶体管，该薄膜晶体管包括有源层4、金属保护层5、连接阻挡层7和源漏电极6，其中：
所述金属保护层5形成于所述有源层4的上表面，以保护有源层4在之后的有源层和电极图形化过程中不受显影液和刻蚀液的侵蚀影响；
其中，所述有源层4由金属氧化物制成，比如氮氧化锌(ZnON)、铟镓锌氧化物(IGZO)等。
其中，所述金属保护层5由能够对显影液和刻蚀液起阻挡作用的导电材料制成，优选地，所述导电材料为金属材料，比如锌、锡、钼、铝、钨、钛等常用金属，更优选地，所述金属保护层5为薄金属层。铝等金属材料对显影液和源、漏刻蚀液不敏感，在采用铝作为金属保护层5的制作材料时，能够阻挡显影液和源、漏极刻蚀液对有源层4造成的影响，并且在后续进行钝化处理形成连接阻挡层7时，铝能够转变成相应的金属氧化物，从而可防止源、漏极之间发生短路，满足晶体管的基本要求。但本发明的实施例不对所述金属保护层5的具体制作材料进行限定，所有满足对显影液和源、漏极刻蚀液具有阻挡作用并在后续钝化处处理中能够转变为绝缘材料的其他导电材料也属于本发明的保护范围。
其中，所述金属保护层5的厚度为，优选为。
所述源漏电极6形成于所述金属保护层5的上表面；
优选地，所述源漏电极6由导电材料制成，优选地，所述导电材料为金属材料。
优选地，所述源漏电极6为至少包含两层以上不同金属材料的结构，其中，最上层结构为较致密结构。为了形成所述最致密结构，在形成所述源漏电极6时，可通过使用不同材料复合结构，或控制前后段温度、功率、气体压力、磁场强度等参数来保证所述源漏电极6的最上层拥有较致密结构。
所述连接阻挡层7由所述金属保护层5形成，以阻挡源漏电极6与金属保护层5之间的电性连接。
此外，对于顶栅结构的薄膜晶体管，所述薄膜晶体管还包括：位于所述源漏电极6之上的栅极绝缘层3，以及位于所述栅极绝缘层3之上的栅极层2。
对于底栅结构的薄膜晶体管，所述薄膜晶体管还包括：位于所述有源层4之下的栅极绝缘层3，以及位于所述栅极绝缘层3之下的栅极层2。
在本发明一实施例中，对于暴露在所述源漏电极6的沟道区中的金属保护层5进行钝化处理来形成所述连接阻挡层7，即利用所述源漏电极6形成的图形作为自对准掩膜对所述金属保护层5进行钝化处理以形成所述连接阻挡层7，如图1所示。
其中，所述钝化处理包括氧气氛退火或等离子处理等钝化处理方式。
在本发明另一实施例中，将位于所述源漏电极6的沟道区中的金属保护层5去除以形成所述连接阻挡层7，如图2所示。
其中，可采用刻蚀等处理方法去除沟道区中的金属保护层5。
其中，图1和图2中所示出的薄膜晶体管均以底栅结构的薄膜晶体管为例，在此基础上，顶栅结构的薄膜晶体管便可很容易地得到。
根据本发明的另一方面，还提出一种显示基板，所述显示基板包括如上所述的薄膜晶体管。
根据本发明的另一方面，还提出一种显示装置，所述显示装置包括如上所述的显示基板。
根据本发明的再一方面，还提出一种薄膜晶体管的制备方法，如图3所示，所述制备方法包括以下步骤：
在基板1上形成有源层4，并进行图形化；
可选地，所述基板1的制作材料包括玻璃、硅片、石英、塑料以及硅片等材料，优选为玻璃；
其中，所述有源层4由金属氧化物制成，比如氮氧化锌(ZnON)、铟镓锌氧化物(IGZO)等。
在所述有源层4上形成金属保护层5，并进行图形化；
在所述有源层4上形成一层金属保护层5的目的在于保护有源层4在之后的有源层和电极图形化过程中不受显影液和刻蚀液的侵蚀影响。
其中，所述金属保护层5由能够对显影液和刻蚀液起阻挡作用的导电材料制成，优选地，所述导电材料为金属材料，比如锌、锡、镆、铝、钨、钛等常用金属，更优选地，所述金属保护层5为薄金属层。铝等金属材料对显影液和源、漏刻蚀液不敏感，在采用铝作为金属保护层5的制作材料时，能够阻挡显影液和源、漏极刻蚀液对有源层4造成的影响，并且在后续进行钝化处理形成连接阻挡层7时，铝能够转变成相应的金属氧化物，从而可防止源、漏极之间发生短路，满足晶体管的基本要求。但本发明的实施例不对所述金属保护层5的具体制作材料进行限定，所有满足对显影液和源、漏极刻蚀液具有阻挡作用并在后续钝化处处理中能够转变为绝缘材料的其他导电材料也属于本发明的保护范围。
可选地，所述金属保护层5的厚度为，优选为。
在本发明一实施例中，对于所述有源层4和金属保护层5一同利用曝光显影和湿法刻蚀等处理方法来完成有源层4和金属保护层5的图形化。
在所述金属保护层5上形成源漏电极6，并进行图形化；
优选地，所述源漏电极6由导电材料制成，所述导电材料包括金属或掺杂多晶硅，如TiN、TaN等金属氮化物等其它具有导电功能的材料，优选为金属材料，所述金属材料包括Mo、Pt、Al、Ti、Co、Au、Cu等材料。
可选地，采用溅射沉积等处理方法来形成所述源漏电极6，采用干法刻蚀等处理方法完成源漏电极6的图形化。
优选地，所述源漏电极6为至少包含两层以上不同金属材料的结构，其中，最上层结构为较致密结构。为了形成所述最致密结构，在形成所述源漏电极6时，可通过使用不同材料复合结构，或控制前后段温度、功率、气体压力、磁场强度等参数来保证所述源漏电极6的最上层拥有较致密结构。
由所述金属保护层5形成连接阻挡层7，以阻挡源漏电极6与金属保护层5之间的电性连接。
在本发明一实施例中，对于暴露在所述源漏电极6的沟道区中的金属保护层5进行钝化处理来形成所述连接阻挡层7，即利用所述源漏电极6形成的图形作为自对准掩膜对所述金属保护层5进行钝化处理以形成所述连接阻挡层7。
其中，所述钝化处理包括氧气氛退火或等离子处理等钝化处理方式。
在本发明另一实施例中，将位于所述源漏电极6的沟道区中的金属保护层5去除以形成所述连接阻挡层7。
其中，可采用刻蚀等处理方法去除沟道区中的金属保护层5。
此外，在制备顶栅结构的薄膜晶体管时，还包括在所述源漏电极6上形成栅极绝缘层3，以及在所述栅极绝缘层3上形成栅极层2的步骤。在制备底栅结构的薄膜晶体管时，在形成所述有源层4之前，还包括在所述基板1上形成栅极层2，以及在形成有所述栅极层2的基板上形成栅极绝缘层3的步骤。
金属保护层下面以底栅结构的薄膜晶体管为例更详细的说明本发明的技术方案。如上所述，在本发明一实施例中，对于暴露在所述源漏电极6的沟道区中的金属保护层5进行钝化处理来形成所述连接阻挡层7。图4是根据本发明该实施例的薄膜晶体管的制备工艺流程图，如图4所示，在该实施例中，所述薄膜晶体管的制备方法包括以下步骤：
在基板1(如图4a所示)上形成栅极层2，并进行图形化以形成栅极图形，如图4b所示；
其中，所述栅极层2由导电材料制成，比如金属、半导体材料，优选为金属材料。
在形成有所述栅极层2的基板上形成栅极绝缘层3，如图4c所示；
可选地，所述栅极绝缘层3可通过低温CVD方法来沉积，其制作材料优选为绝缘材料，包括二氧化硅、氮化硅、氮氧化硅等，或者这些材料的组合。
在所述栅极绝缘层3上依次形成有源层4和金属保护层5，并进行图形化，如图4d所示；
在得到的基板上形成源漏电极6，如图4e所示，并进行图形化，如图4f所示；
其中，源漏电极6由导电材料制成，优选为金属。
利用所述源漏电极6形成的图形作为自对准掩膜对所述金属保护层5进行钝化处理，使暴露在所述源漏电极6的沟道区的金属保护层5钝化，形成连接阻挡层7，如图4g所示。
如上所述，在本发明另一实施例中，将位于所述源漏电极6的沟道区中的金属保护层5去除以形成所述连接阻挡层7。图5是根据本发明该实施例的薄膜晶体管的制备工艺流程图，如图5所示，在该实施例中，所述薄膜晶体管的制备方法包括以下步骤：
在基板1(如图5a所示)上形成栅极层2，并进行图形化以形成栅极图形，如图5b所示；
在形成有所述栅极层2的基板上形成栅极绝缘层3，如图5c所示；
其中，所述栅极绝缘层3由绝缘材料制成。
在所述栅极绝缘层3上依次形成有源层4和金属保护层5，并进行图形化，如图5d所示；
在得到的基板上形成源漏电极6，如图5e所示，并进行图形化；
其中，源漏电极6由导电材料制成，优选为金属。
将位于所述源漏电极6沟道区中的金属保护层5去除，露出背沟道区，形成连接阻挡层7，如图5f所示；
优选地，采用刻蚀等处理方法去除沟道区中的金属保护层5。
顶栅结构的薄膜晶体管的具体制备方法与底栅结构的薄膜晶体管的制备方法类似，只是栅极层2与栅极绝缘层3的形成顺序不同，顶栅结构的薄膜晶体管中，栅极绝缘层3形成在源漏电极6之上，栅极层2形成在栅极绝缘层3之上，其它工序均与底栅结构的薄膜晶体管的制备工序相同。
本领域技术人员应当理解，在所述薄膜晶体管的制备工艺中，利用氧化物材料形成有源层之后，由于所述氧化物对显影液、源漏极刻蚀液比较敏感，在刻蚀金属层形成源、漏极的过程中，为了防止有源层被腐蚀，因此需要在有源层上形成金属保护层。通常情况下，需要进行专门的金属保护层的构图工艺。而本发明的上述实施例提出的薄膜晶体管的制备过程中，选用对显影液、源漏极刻蚀液具有阻挡作用的导电材料作为金属保护层材料，且对有源层和金属保护层同时图形化，并在形成源漏电极层之后，进行钝化处理，使得源漏电极层的沟道区中的金属保护层部分形成不导电的绝缘材料，或者，直接将源漏电极层的沟道区中的金属保护层部分去除，从而能够防止源漏电极之间的短路现象，整个制备工艺相较于现有技术的制备工艺简单且成本有所降低。
此外，在上述对于制备方法的描述中，由于每个步骤所采用的具体刻蚀等处理工艺以及形成的相应图形与现有技术基本相同，因此本发明未做详细阐述。但是本领域技术人员应当理解，采用其他任何对显影液、源漏极刻蚀液起阻挡作用的导电材料，并在后续处理中能够将源漏电极的沟道区中的材料转变成绝缘材料的技术方案均落入本发明限定的保护范围之内。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种薄膜晶体管，其特征在于，该薄膜晶体管包括：有源层(4)、金属保护层(5)、连接阻挡层(7)和源漏电极(6)，其中：
所述金属保护层(5)形成于所述有源层(4)的上表面；
所述源漏电极(6)形成于所述金属保护层(5)的上表面；
所述连接阻挡层(7)由所述金属保护层(5)形成。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层(4)由金属氧化物制成。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述金属保护层(5)由能够对显影液和刻蚀液起阻挡作用的导电材料制成。
4.根据权利要求1所述的薄膜晶体管，其特征在于，对于暴露在所述源漏电极(6)的沟道区中的金属保护层(5)进行钝化处理来形成所述连接阻挡层(7)，或者将位于所述源漏电极(6)的沟道区中的金属保护层(5)去除来形成所述连接阻挡层(7)。
5.根据权利要求1-4任一项所述的薄膜晶体管，其特征在于，对于顶栅结构的薄膜晶体管，还包括位于所述源漏电极(6)之上的栅极绝缘层(3)，以及位于所述栅极绝缘层(3)之上的栅极层(2)；对于底栅结构的薄膜晶体管，还包括位于所述有源层(4)之下的栅极绝缘层(3)，以及位于所述栅极绝缘层(3)之下的栅极层(2)。
6.一种显示基板，其特征在于，包括如权利要求1-5任一项所述的薄膜晶体管。
7.一种显示装置，其特征在于，包括如权利要求6所述的显示基板。
8.一种薄膜晶体管的制备方法，其特征在于，该方法包括以下步骤：
在基板(1)上形成有源层(4)，并进行图形化；
在所述有源层(4)上形成金属保护层(5)，并进行图形化；
在所述金属保护层(5)上形成源漏电极(6)，并进行图形化；
由所述金属保护层(5)形成连接阻挡层(7)。
9.根据权利要求8所述的制备方法，其特征在于，所述有源层(4)由金属氧化物制成。
10.根据权利要求8所述的制备方法，其特征在于，所述金属保护层(5)由能够对显影液和刻蚀液起阻挡作用的导电材料制成。
11.根据权利要求8所述的制备方法，其特征在于，对于暴露在所述源漏电极(6)的沟道区中的金属保护层(5)进行钝化处理来形成所述连接阻挡层(7)，或者将位于所述源漏电极(6)的沟道区中的金属保护层(5)去除以形成所述连接阻挡层(7)。
12.根据权利要求8-11任一项所述的制备方法，其特征在于，对于顶栅结构的薄膜晶体管，还包括在所述源漏电极(6)上形成栅极绝缘层(3)，以及在所述栅极绝缘层(3)上形成栅极层(2)的步骤；对于底栅结构的薄膜晶体管时，在形成所述有源层(4)之前，还包括在所述基板(1)上形成栅极层(2)，以及在形成有所述栅极层(2)的基板上形成栅极绝缘层(3)的步骤。
CN201410437600.4A 2014-08-29 2014-08-29 一种薄膜晶体管及相应的制备方法、显示基板和显示装置 Pending CN104241394A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410437600.4A CN104241394A (zh) 2014-08-29 2014-08-29 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
US14/771,526 US9793413B2 (en) 2014-08-29 2014-10-30 Metal oxide thin film transistor having channel protection layer
PCT/CN2014/089891 WO2016029541A1 (zh) 2014-08-29 2014-10-30 薄膜晶体管及其的制备方法、阵列基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410437600.4A CN104241394A (zh) 2014-08-29 2014-08-29 一种薄膜晶体管及相应的制备方法、显示基板和显示装置

Publications (1)

Publication Number Publication Date
CN104241394A true CN104241394A (zh) 2014-12-24

Family

ID=52229144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410437600.4A Pending CN104241394A (zh) 2014-08-29 2014-08-29 一种薄膜晶体管及相应的制备方法、显示基板和显示装置

Country Status (3)

Country Link
US (1) US9793413B2 (zh)
CN (1) CN104241394A (zh)
WO (1) WO2016029541A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633170A (zh) * 2016-02-23 2016-06-01 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
US20160343739A1 (en) * 2015-05-18 2016-11-24 Boe Technology Group Co., Ltd. Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
US20170154905A1 (en) * 2015-05-08 2017-06-01 Boe Technology Group Co., Ltd. Thin film transistor and preparation method thereof, array substrate, and display panel
CN108206139A (zh) * 2018-01-02 2018-06-26 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板
WO2018149218A1 (zh) * 2017-02-16 2018-08-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
CN110998811A (zh) * 2019-11-21 2020-04-10 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制造方法与薄膜晶体管阵列
CN111081551A (zh) * 2019-12-10 2020-04-28 Tcl华星光电技术有限公司 阵列基板的制造方法
CN112736033A (zh) * 2020-12-24 2021-04-30 吉林建筑大学 一种在蛋白质基底上制备大批量p型薄膜晶体管的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795449B (zh) * 2015-04-16 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置
CN112635574B (zh) * 2020-12-31 2023-06-09 北海惠科光电技术有限公司 一种液晶显示面板、薄膜晶体管及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918672A (zh) * 2004-03-09 2007-02-21 出光兴产株式会社 薄膜晶体管及薄膜晶体管基板及它们的制造方法及使用了它们的液晶显示装置及相关的装置及方法以及溅射靶及使用它成膜的透明导电膜及透明电极及相关的装置及方法
TW200845399A (en) * 2007-03-26 2008-11-16 Idemitsu Kosan Co Non-crystalline oxide semiconductor thin film, process for producing the same, process for producing thin-film transistor, field-effect transistor, light emitting device, display device, and sputtering target
CN101350364A (zh) * 2008-09-04 2009-01-21 复旦大学 一种纳米氧化锌场效应晶体管的制作方法
CN101826521A (zh) * 2009-03-05 2010-09-08 株式会社半导体能源研究所 半导体装置
CN102122673A (zh) * 2010-11-30 2011-07-13 友达光电股份有限公司 氧化物半导体薄膜晶体管结构与其制作方法
CN102646699A (zh) * 2012-01-13 2012-08-22 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN103098220A (zh) * 2010-09-30 2013-05-08 株式会社神户制钢所 布线结构以及显示装置
CN103972299A (zh) * 2014-04-28 2014-08-06 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN103985764A (zh) * 2014-05-30 2014-08-13 Tcl集团股份有限公司 氧化物tft及其制备方法、阵列基板、显示器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8187929B2 (en) * 2009-11-04 2012-05-29 Cbrite, Inc. Mask level reduction for MOSFET
US20110263079A1 (en) * 2010-04-23 2011-10-27 Applies Materials, Inc. Interface protection layaer used in a thin film transistor structure
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
US8728861B2 (en) * 2011-10-12 2014-05-20 The United States Of America As Represented By The Secretary Of The Air Force Fabrication method for ZnO thin film transistors using etch-stop layer
WO2013111533A1 (ja) * 2012-01-23 2013-08-01 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその方法により製造された薄膜トランジスタ基板
CN102709327B (zh) 2012-05-16 2015-06-10 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN105555822B (zh) * 2013-07-15 2018-05-08 飞利斯有限公司 可曝光成像的材料和相关的电子器件及方法
CN103730346B (zh) * 2013-12-24 2016-08-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918672A (zh) * 2004-03-09 2007-02-21 出光兴产株式会社 薄膜晶体管及薄膜晶体管基板及它们的制造方法及使用了它们的液晶显示装置及相关的装置及方法以及溅射靶及使用它成膜的透明导电膜及透明电极及相关的装置及方法
TW200845399A (en) * 2007-03-26 2008-11-16 Idemitsu Kosan Co Non-crystalline oxide semiconductor thin film, process for producing the same, process for producing thin-film transistor, field-effect transistor, light emitting device, display device, and sputtering target
CN101350364A (zh) * 2008-09-04 2009-01-21 复旦大学 一种纳米氧化锌场效应晶体管的制作方法
CN101826521A (zh) * 2009-03-05 2010-09-08 株式会社半导体能源研究所 半导体装置
CN103098220A (zh) * 2010-09-30 2013-05-08 株式会社神户制钢所 布线结构以及显示装置
CN102122673A (zh) * 2010-11-30 2011-07-13 友达光电股份有限公司 氧化物半导体薄膜晶体管结构与其制作方法
CN102646699A (zh) * 2012-01-13 2012-08-22 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN103972299A (zh) * 2014-04-28 2014-08-06 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN103985764A (zh) * 2014-05-30 2014-08-13 Tcl集团股份有限公司 氧化物tft及其制备方法、阵列基板、显示器件

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170154905A1 (en) * 2015-05-08 2017-06-01 Boe Technology Group Co., Ltd. Thin film transistor and preparation method thereof, array substrate, and display panel
US20160343739A1 (en) * 2015-05-18 2016-11-24 Boe Technology Group Co., Ltd. Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
CN105633170A (zh) * 2016-02-23 2016-06-01 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
WO2018149218A1 (zh) * 2017-02-16 2018-08-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
US11264507B2 (en) 2017-02-16 2022-03-01 Boe Technology Group Co., Ltd. Thin film transistor and method for manufacturing the same, array substrate and electronic device
CN108206139A (zh) * 2018-01-02 2018-06-26 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板
CN108206139B (zh) * 2018-01-02 2021-09-10 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板
CN110998811A (zh) * 2019-11-21 2020-04-10 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制造方法与薄膜晶体管阵列
WO2021097733A1 (zh) * 2019-11-21 2021-05-27 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制造方法与薄膜晶体管阵列
CN110998811B (zh) * 2019-11-21 2022-03-01 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制造方法与薄膜晶体管阵列
CN111081551A (zh) * 2019-12-10 2020-04-28 Tcl华星光电技术有限公司 阵列基板的制造方法
CN112736033A (zh) * 2020-12-24 2021-04-30 吉林建筑大学 一种在蛋白质基底上制备大批量p型薄膜晶体管的方法

Also Published As

Publication number Publication date
US9793413B2 (en) 2017-10-17
WO2016029541A1 (zh) 2016-03-03
US20170005198A1 (en) 2017-01-05

Similar Documents

Publication Publication Date Title
CN104241394A (zh) 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
US9768306B2 (en) Array substrate and display device
CN103745978B (zh) 显示装置、阵列基板及其制作方法
EP2506308B1 (en) Method for manufacturing amorphous oxide thin film transistor
CN104078424B (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN102386204B (zh) 有机发光显示装置及其制造方法
US9202896B2 (en) TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT
CN103730346B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US11177293B2 (en) Array substrate and fabricating method thereof, and display device
CN104637438A (zh) 柔性显示器及其制造方法
KR20090126813A (ko) 산화물 반도체 박막 트랜지스터의 제조방법
CN104952791A (zh) Amoled显示器件的制作方法及其结构
CN101908537A (zh) 用于显示设备的阵列基板及其制造方法
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
CN105390443B (zh) Tft基板的制作方法
US20150372021A1 (en) Display device, array substrate and method for manufacturing the same
US9214476B1 (en) Pixel structure
KR100853545B1 (ko) 유기전계발광소자 및 그의 제조방법
WO2015196633A1 (zh) 一种阵列基板的制造方法、阵列基板及显示装置
WO2020042690A1 (zh) 显示器件的封装结构、显示装置
CN105280681A (zh) 有机发光显示设备和制造该有机发光显示设备的方法
CN105097710A (zh) 薄膜晶体管阵列基板及其制造方法
CN103500710A (zh) 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
CN104218095A (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
KR20150007000A (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141224