CN102122673A - 氧化物半导体薄膜晶体管结构与其制作方法 - Google Patents

氧化物半导体薄膜晶体管结构与其制作方法 Download PDF

Info

Publication number
CN102122673A
CN102122673A CN2011100096231A CN201110009623A CN102122673A CN 102122673 A CN102122673 A CN 102122673A CN 2011100096231 A CN2011100096231 A CN 2011100096231A CN 201110009623 A CN201110009623 A CN 201110009623A CN 102122673 A CN102122673 A CN 102122673A
Authority
CN
China
Prior art keywords
semiconductor layer
transistor structure
oxide semiconductor
oxide
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100096231A
Other languages
English (en)
Other versions
CN102122673B (zh
Inventor
陈嘉祥
曾世贤
洪铭钦
涂峻豪
林威廷
张钧杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN102122673A publication Critical patent/CN102122673A/zh
Application granted granted Critical
Publication of CN102122673B publication Critical patent/CN102122673B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种氧化物半导体薄膜晶体管结构与其制作方法,该氧化物薄膜晶体管结构包含一基板、一栅极设置于基板上、一半导体绝缘层设置于基板与栅极上、一氧化物半导体层设置于半导体绝缘层上、一图案化半导体层设置于氧化物半导体层上、一源极与一漏极分别设置于图案化半导体层上,且源极与漏极为一金属层所构成。本发明所提供的氧化物半导体薄膜晶体管结构与其制作方法,是于氧化物半导体层与金属层之间添加一图案化半导体层,借此保护氧化物半导体层免于受到蚀刻液的破坏,同时可获得较低的电阻抗以形成欧姆接触,以得到较佳的电性。此外,更可减少工艺所需的光掩膜数目,同时搭配一湿式与一干式蚀刻工艺以达到降低生产成本的效果。

Description

氧化物半导体薄膜晶体管结构与其制作方法
技术领域
本发明涉及一种氧化物半导体薄膜晶体管结构与其制作方法,尤其涉及一种具有一图案化半导体层的氧化物半导体薄膜晶体管结构与其制作方法。
背景技术
近年来,使用氧化物半导体作为通道的薄膜晶体管提供了使用传统硅通道的薄膜晶体管的另一选择。由于氧化物半导体薄膜晶体管具有低温多晶硅半导体薄膜晶体管的高载子移动率的电气特性及非晶硅半导体薄膜晶体管的高电性均匀性,故应用氧化物半导体薄膜晶体管的液晶显示器已渐渐成为市场上的主流产品。
请参考图1,图1绘示现有氧化物半导体薄膜晶体管结构的剖面示意图。如图1所示,现有氧化物半导体薄膜晶体管结构10包含一基板11、一栅极12设置于基板11上、一半导体绝缘层13设置于基板11与栅极12上、一氧化物半导体层14设置于半导体绝缘层13上、一源极151与一漏极152分别设置于氧化物半导体层14上,且源极151与漏极152经由蚀刻一金属层所构成。然而,现有氧化物半导体薄膜晶体管10在进行源极151与漏极152的蚀刻工艺时,位于源极151与漏极152下方的氧化物半导体层14常会因受到金属蚀刻液的侵蚀而造成断线或电性次临界摆幅S.S(subthresho1d swing)不佳的情形。因此,现有氧化物半导体薄膜晶体管结构10的氧化物半导体层14易受到金属蚀刻液的侵蚀的问题需进一步改善。
发明内容
本发明的目的之一在于提供一种具有一图案化半导体层的氧化物薄膜晶体管结构及制作氧化物薄膜晶体管结构的方法,借此保护氧化物半导体层免于受到蚀刻液的破坏,同时可获得较低的电阻抗以形成欧姆接触,以得到较佳的电性。
本发明的一较佳实施例提供一种氧化物薄膜晶体管结构包含一基板、一栅极设置于基板上、一半导体绝缘层设置于基板与栅极上、一氧化物半导体层设置于半导体绝缘层上、一图案化半导体层设置于氧化物半导体层上、一源极与一漏极分别设置于图案化半导体层上,且源极与漏极为一金属层所构成。
其中,该氧化物半导体层的材料包含氧化铟锌、氧化铟镓锌或氧化锌锡。
其中,该图案化半导体层包含一掺杂半导体层。
其中,该掺杂半导体层包含一掺杂非晶硅层或一掺杂微晶硅层。
其中,构成该源极与该漏极的该金属层包含一单一金属层或一复合金属层。
其中,该单一金属层的材料包括铝、钼、钛、铬、其合金或其化合物,且该复合金属层的材料包括钼、铝、钛、铬、其合金或其化合物中的至少两者。
其中,该图案化半导体层包含一未掺杂半导体层。
其中,该未掺杂半导体层包含一未掺杂非晶硅层或一未掺杂微晶硅层。
其中,构成该源极与该漏极的该金属层包含一单一金属层或一复合金属层。
其中,该单一金属层的材料包括铜或其合金,且该复合金属层的一最底层的材料包括铜或合金。
根据本发明的较佳实施例,另提供一种制作氧化物薄膜晶体管结构的方法。首先提供一基板,提供一基板,并于基板上形成一栅极。接着,于栅极上形成一半导体绝缘层。随后,形成一氧化物半导体层于半导体绝缘层上。接着,于氧化物半导体层上形成一半导体层。再接着,于半导体层上形成一金属层,利用湿式蚀刻的方式去除部份金属层以形成一源极与一漏极,并暴露出部分半导体层。随后,去除源极与漏极所暴露出的半导体层以形成一图案化半导体层。
其中,该图案化半导体层包含一掺杂非晶硅半导体层或一掺杂微晶硅半导体层。
其中,形成该半导体层的步骤包含通入一混合气体,该混合气体包含氩气、三氢化磷以及四氢化硅,且通入氩气的一体积流量及通入三氢化磷与四氢化硅的一总体积流量的一比值大于或等于5。
其中,该图案化半导体层包含一未掺杂非晶硅半导体层或一未掺杂微晶硅半导体层。
其中,形成该半导体层的步骤包含通入一混合气体,该混合气体包含氩气以及四氢化硅,且通入氩气的一体积流量与四氢化硅的一体积流量的一比值大于或等于5。
其中,去除该源极与该漏极所暴露出的该半导体层以形成该图案化半导体层以干式蚀刻方式进行。
本发明所提供的氧化物半导体薄膜晶体管结构与其制作方法,是于氧化物半导体层与金属层之间添加一图案化半导体层,借此保护氧化物半导体层免于受到蚀刻液的破坏,同时可获得较低的电阻抗以形成欧姆接触,以得到较佳的电性。此外,更可减少工艺所需的光掩膜数目,同时搭配一湿式与一干式蚀刻工艺以达到降低生产成本的效果。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1绘示现有氧化物半导体薄膜晶体管结构的剖面示意图。
图2绘示本发明的一较佳实施例的氧化物半导体薄膜晶体管结构的剖面示意图。
图3至图10绘示本发明的一较佳实施例的氧化物半导体薄膜晶体管结构的制作方法示意图。
图11为本实施例的氧化物半导体薄膜晶体管结构在不同漏极电压(Vd)下所表现的漏极电流(Id)对栅极电压(Vg)特性曲线图。
其中,附图标记:
10、20:氧化物半导体薄膜晶体管结构    11、21:基板
12、22:栅极                          13、23:半导体绝缘层
14、24:氧化物半导体层                25:图案化半导体层
15、26:金属层                        151、261:源极
152、262:漏极                        C1、C2、C3:曲线
具体实施方式
为使本领域技术人员能更近一步了解本发明,下文特列举本发明的较佳实施例,并配合所附图示,详细说明本发明的构成内容及所欲达成的功效。
请参考图2,图2绘示本发明的一较佳实施例的剖面示意图。如图2所示,本实施例的氧化物薄膜晶体管结构20包含一基板21、一栅极22设置于基板21上、一半导体绝缘层23设置于基板21与栅极22上、一氧化物半导体层24设置于半导体绝缘层23上、一图案化半导体层25设置于氧化物半导体层24上、一源极261与一漏极262分别设置于图案化半导体层25上,且源极261与漏极262为一金属层26所构成。在本实施例中,氧化物半导体层24为例如一氧化铟镓锌层,但不以此为限。举例而言,氧化物半导体层24亦可为其它包含铟、锌、锡、镓、铅、锗、镉或上述元素组合的氧化物,例如氧化铟锌、氧化锌锡,但不以此为限。
在本实施例中,图案化半导体层25的作用为在例如一湿式蚀刻工艺中对下方的氧化物半导体层24发挥保护的作用,同时,在形成图案化半导体层25的时候,利用调整工艺中所使用气体例如氩气(Ar)、三氢化磷(PH3)与四氢化硅(SiH4)的体积流量比,使设置于图案化半导体层25下方的氧化物半导体层24获得更为良好的半导体特性。在本实施例中,图案化半导体层25可为例如一掺杂非晶硅半导体层、一未掺杂非晶硅半导体层、一掺杂微晶硅半导体层或是一未掺杂微晶硅半导体层,但不以此为限。值得说明的是,图案化半导体层25的选择与设置于图案化半导体层25上方的构成源极261与漏极262的金属层26的材料存在有一配对组合关系。在图案化半导体层25为掺杂半导体层例如掺杂非晶硅层的情形下,构成源极261与漏极262的金属层26可为一单一金属层,例如铝、钼、钛、铬、上述金属的合金或其化合物,或一复合金属层,例如包含铝、钼、钛、铬、上述金属的合金或其化合物中至少两者的复合金属。另一方面,在图案化半导体层25为未掺杂半导体层例如未掺杂非晶硅层的情形下,构成源极261与漏极262的金属层26可为一单一金属层,例如铜或是铜合金,或是一复合金属层,例如包含铜或铜合金的复合金属。换句话说,若在铝、钼、钛、铬、上述金属的合金及其化合物中选择至少一者做为构成氧化物薄膜晶体管结构20的源极261与漏极262的金属层26,则图案化半导体层25为掺杂半导体层。另一方面,若选择铜或铜合金中至少一者作为构成氧化物薄膜晶体管结构20的源极261与漏极262的金属层26的底层,且与图案化半导体层25相接触时,则图案化半导体层25则为未掺杂半导体层,例如未掺杂非晶硅层。此外,图案化半导体层25的厚度大体上位于10纳米(nanometer)至30纳米(nanometer)之间,其中较佳为20纳米(nanometer),但不以此为限。
请参考图3至图10,图3至图10绘示本发明的一较佳实施例的氧化物半导体薄膜晶体管结构的制作方法示意图。如图3所示,首先,提供一基板21。随后,如图4所示,在本实施例中,于基板21上形成一金属层,再利用例如一微显影蚀刻工艺,但不以此为限,对该金属层进行蚀刻而构成一栅极22。接着,如图5所示,形成一半导体绝缘层23于栅极22与基板21上。然后,如图6所示,形成一氧化物半导体层24于半导体绝缘层23上。其中,在本实施例的制作方法中,氧化物半导体层24利用真空溅镀工艺于半导体绝缘层23上沉积一氧化铟镓锌层,但不以此为限。举例而言,氧化物半导体层24亦可为其它包含铟、锌、锡、镓、铅、锗、镉或上述元素组合的氧化物,例如氧化铟锌、氧化锌锡,但不以此为限。此外,在本实施例中,氧化物半导体层24利用一真空镀膜工艺而沉积于半导体绝缘层23上,但不以此为限,例如亦可使用一溶液成膜工艺成膜于半导体绝缘层23上,或是利用其它工艺加以形成。
接着,如图7所示,在本实施例中,利用一真空镀膜工艺形成一半导体层25于氧化物半导体层24上。其中,在本实施例中,形成半导体层25的步骤包含通入一由一惰性气体例如氩气(Ar)与三氢化磷(PH3)及四氢化硅(SiH4)所组成的混合气体。其中,所通入的氩气的体积流量与所通入的三氢化磷(PH3)及四氢化硅(SiH4)的体积流量总合的比值较佳大于或等于5,例如通入的氩气(Ar)的体积流量可为750标准状态毫升/分(sccm),通入的三氢化磷(PH3)的体积流量可为80标准状态毫升/分(sccm),且通入的四氢化硅(SiH4)的体积流量可为50标准状态毫升/分(sccm),但不以上述数值为限。其中,值得说明的是,在本实施例中,通入大量的惰性气体例如氩气(Ar)的目的在于稀释成膜时氢原子的浓度,以减少半导体层25在成膜时掺杂的氢原子的数量,同时使氢原子与氧化物半导体层24内的氧原子形成氢氧键结(O-H Bond),而减少氧化物半导体层24内部的氧缺陷区域(oxygen deficient area),使氧化物半导体层24可获得较佳的半导体特性,例如高载子移动率与高电性均匀性。同时,在本实施例中,利用调整三氢化磷(PH3)的体积流量可以使半导体层25可为一掺杂半导体层或为一未掺杂半导体层,也就是说,当不通入三氢化磷(PH3)时,可以形成一未掺杂半导体层,其中,所通入的氩气的体积流量与所通入的四氢化硅(SiH4)的体积流量的比值较佳大于或等于5,且半导体层25的材料选择与后续形成的源极及漏极的材料搭配如上文所述。
随后,如图8所示,形成一金属层26于半导体层25上。其中,在本实施例中,构成栅极22的金属层与金属层26可分别为一单一金属层,例如铝、钼、钛、铬、铜、上述金属的合金或其化合物,或一复合金属层,例如包含铝、钼、钛、铬、铜、上述金属的合金或其化合物中至少两者的复合金属。接着,如图9所示,利用一湿式蚀刻去除部份的金属层26,以形成一源极261与一漏极262,并暴露出部分半导体层25。随后,如图10所示,在本实施例中,利用一干式蚀刻方式去除半导体层25暴露出的部分,以形成一图案化半导体层25,即完成本实施例的氧化物半导体薄膜晶体管结构20。
请另参考图11,图11为本发明的氧化物半导体薄膜晶体管结构在不同漏极电压(Vd)下所表现的漏极电流(Id)对栅极电压(Vg)特性曲线图。在图11中,曲线C1、曲线C2及曲线C3在漏极电压分别为1伏特(Voltage)、5伏特以及9伏特下所量测得的漏极电流对栅极电压特性曲线图。如曲线C1所示,在漏极电压为1伏特的条件下,当本发明的氧化物半导体薄膜晶体管结构开启时,可获得一大体上为1×10-5安培(A)的漏极电流,并无限流的现象。此外,随着所提供的漏极电压的增加,所得到的漏极电流亦随的增加。例如,如曲线C2所示,在漏极电压为5伏特的条件下,漏极电流具有显著的增加;如曲线C3所示,在漏极电压为9伏特的条件下,漏极电流大体上可到达1×10-4安培。因此可证明依照本发明的氧化物半导体薄膜晶体管结构的制作方法所制作的氧化物半导体薄膜晶体管结构可有效使图案化半导体层与氧化物半导体层之间形成欧姆接触,进而提升漏极电流,使电子迁移率(mobility)可达10.25(cm2/Vs)。
综上所述,本发明所提供的氧化物半导体薄膜晶体管于构成源极与漏极的金属层与氧化物半导体层之间,增加一图案化半导体层。利用调整图案化半导体层成膜时所通入的气体体积流量比率,使图案化半导体层与氧化物半导体层之间可形成欧姆接触以获得较佳的半导体特性,同时可借此保护氧化物半导体免于受到蚀刻液的破坏。图案化半导体层亦具有提升干蚀刻的均匀性,以提升氧化物半导体薄膜晶体管的电性特性。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (16)

1.一种氧化物半导体薄膜晶体管结构,其特征在于,包含:
一基板;
一栅极,设置于该基板上;
一半导体绝缘层,设置于该栅极与该基板上;
一氧化物半导体层,设置于该半导体绝缘层上;
一图案化半导体层,设置于该氧化物半导体层上;以及
一源极与一漏极,设置于该图案化半导体层上,其中该源极与该漏极为一金属层所构成。
2.根据权利要求1所述的氧化物半导体薄膜晶体管结构,其特征在于,该氧化物半导体层的材料包含氧化铟锌、氧化铟镓锌或氧化锌锡。
3.根据权利要求1所述的氧化物半导体薄膜晶体管结构,其特征在于,该图案化半导体层包含一掺杂半导体层。
4.根据权利要求3所述的氧化物半导体薄膜晶体管结构,其特征在于,该掺杂半导体层包含一掺杂非晶硅层或一掺杂微晶硅层。
5.根据权利要求3所述的氧化物半导体薄膜晶体管结构,其特征在于,构成该源极与该漏极的该金属层包含一单一金属层或一复合金属层。
6.根据权利要求5所述的氧化物半导体薄膜晶体管结构,其特征在于,该单一金属层的材料包括铝、钼、钛、铬、其合金或其化合物,且该复合金属层的材料包括钼、铝、钛、铬、其合金或其化合物中的至少两者。
7.根据权利要求1所述的氧化物半导体薄膜晶体管结构,其特征在于,该图案化半导体层包含一未掺杂半导体层。
8.根据权利要求7所述的氧化物半导体薄膜晶体管结构,其特征在于,该未掺杂半导体层包含一未掺杂非晶硅层或一未掺杂微晶硅层。
9.根据权利要求7所述的氧化物半导体薄膜晶体管结构,其特征在于,构成该源极与该漏极的该金属层包含一单一金属层或一复合金属层。
10.根据权利要求9所述的氧化物半导体薄膜晶体管结构,其特征在于,该单一金属层的材料包括铜或其合金,且该复合金属层的一最底层的材料包括铜或合金。
11.一种制作氧化物半导体晶体管结构的方法,其特征在于,包含:
提供一基板;
形成一栅极于该基板上;
形成一半导体绝缘层于该栅极上;
形成一氧化物半导体层于该半导体绝缘层上;
形成一半导体层于该氧化物半导体层上;
形成一金属层于该半导体层上;
以湿式蚀刻方式去除部分的该金属层以形成一源极与一漏极,并暴露出部分该半导体层;以及
去除该源极与该漏极所暴露出的该半导体层以形成一图案化半导体层。
12.根据权利要求11所述的制作氧化物半导体晶体管结构的方法,其特征在于,该图案化半导体层包含一掺杂非晶硅半导体层或一掺杂微晶硅半导体层。
13.根据权利要求12所述的制作氧化物半导体晶体管结构的方法,其特征在于,形成该半导体层的步骤包含通入一混合气体,该混合气体包含氩气、三氢化磷以及四氢化硅,且通入氩气的一体积流量及通入三氢化磷与四氢化硅的一总体积流量的一比值大于或等于5。
14.根据权利要求11所述的制作氧化物半导体晶体管结构的方法,其特征在于,该图案化半导体层包含一未掺杂非晶硅半导体层或一未掺杂微晶硅半导体层。
15.根据权利要求14所述的制作氧化物半导体晶体管结构的方法,其特征在于,形成该半导体层的步骤包含通入一混合气体,该混合气体包含氩气以及四氢化硅,且通入氩气的一体积流量与四氢化硅的一体积流量的一比值大于或等于5。
16.根据权利要求11所述的制作氧化物半导体晶体管结构的方法,其特征在于,去除该源极与该漏极所暴露出的该半导体层以形成该图案化半导体层以干式蚀刻方式进行。
CN2011100096231A 2010-11-30 2011-01-12 氧化物半导体薄膜晶体管结构与其制作方法 Expired - Fee Related CN102122673B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW99141626A TWI474487B (zh) 2010-11-30 2010-11-30 氧化物半導體薄膜電晶體結構與其製作方法
TW099141626 2010-11-30

Publications (2)

Publication Number Publication Date
CN102122673A true CN102122673A (zh) 2011-07-13
CN102122673B CN102122673B (zh) 2013-01-02

Family

ID=44251184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100096231A Expired - Fee Related CN102122673B (zh) 2010-11-30 2011-01-12 氧化物半导体薄膜晶体管结构与其制作方法

Country Status (3)

Country Link
US (1) US20120132914A1 (zh)
CN (1) CN102122673B (zh)
TW (1) TWI474487B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247531A (zh) * 2012-02-14 2013-08-14 群康科技(深圳)有限公司 薄膜晶体管及其制作方法及显示器
CN104241394A (zh) * 2014-08-29 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
CN104916703A (zh) * 2015-05-07 2015-09-16 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板和显示装置
WO2015192397A1 (zh) * 2014-06-19 2015-12-23 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法
WO2016119280A1 (zh) * 2015-01-27 2016-08-04 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
CN106409686A (zh) * 2015-08-03 2017-02-15 中华映管股份有限公司 制造氧化物半导体薄膜电晶体的方法
CN110998811A (zh) * 2019-11-21 2020-04-10 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制造方法与薄膜晶体管阵列
CN111095567A (zh) * 2017-08-31 2020-05-01 美光科技公司 半导体装置、混合晶体管和相关方法
US11908913B2 (en) 2017-08-31 2024-02-20 Micron Technology, Inc. Semiconductor devices, transistors, and related methods for contacting metal oxide semiconductor devices

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022149B (zh) * 2012-12-14 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及制造方法和显示器件
CN104752517A (zh) * 2013-12-31 2015-07-01 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
TWI566416B (zh) * 2014-12-01 2017-01-11 鴻海精密工業股份有限公司 薄膜電晶體基板及其製作方法
CN104681632A (zh) * 2015-03-26 2015-06-03 重庆京东方光电科技有限公司 薄膜晶体管及其制作方法、显示器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473168A (en) * 1993-04-30 1995-12-05 Sharp Kabushiki Kaisha Thin film transistor
US20050274947A1 (en) * 2004-06-15 2005-12-15 Cheng-Chung Chen Structure of TFT electrode for preventing metal layer diffusion and manufacturing method therefor
CN101060123A (zh) * 2006-04-21 2007-10-24 京东方科技集团股份有限公司 一种tft lcd阵列基板及其制造方法
US20080105876A1 (en) * 2004-09-24 2008-05-08 Lg. Philips Lcd Co.,Ltd. Thin film transistor and manufacturing method thereof
CN101226901A (zh) * 2006-12-14 2008-07-23 三星电子株式会社 薄膜晶体管、薄膜晶体管基板及其制造方法
US20080258143A1 (en) * 2007-04-18 2008-10-23 Samsung Electronics Co., Ltd. Thin film transitor substrate and method of manufacturing the same
US20080296568A1 (en) * 2007-05-29 2008-12-04 Samsung Electronics Co., Ltd Thin film transistors and methods of manufacturing the same
US20100032664A1 (en) * 2008-08-06 2010-02-11 Samsung Electronics Co., Ltd. Thin film transistor substrate and a fabricating method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127826B1 (ko) * 2005-06-14 2012-03-20 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473168A (en) * 1993-04-30 1995-12-05 Sharp Kabushiki Kaisha Thin film transistor
US20050274947A1 (en) * 2004-06-15 2005-12-15 Cheng-Chung Chen Structure of TFT electrode for preventing metal layer diffusion and manufacturing method therefor
US20080105876A1 (en) * 2004-09-24 2008-05-08 Lg. Philips Lcd Co.,Ltd. Thin film transistor and manufacturing method thereof
CN101060123A (zh) * 2006-04-21 2007-10-24 京东方科技集团股份有限公司 一种tft lcd阵列基板及其制造方法
CN101226901A (zh) * 2006-12-14 2008-07-23 三星电子株式会社 薄膜晶体管、薄膜晶体管基板及其制造方法
US20080258143A1 (en) * 2007-04-18 2008-10-23 Samsung Electronics Co., Ltd. Thin film transitor substrate and method of manufacturing the same
US20080296568A1 (en) * 2007-05-29 2008-12-04 Samsung Electronics Co., Ltd Thin film transistors and methods of manufacturing the same
US20100032664A1 (en) * 2008-08-06 2010-02-11 Samsung Electronics Co., Ltd. Thin film transistor substrate and a fabricating method thereof

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247531B (zh) * 2012-02-14 2016-02-17 群康科技(深圳)有限公司 薄膜晶体管及其制作方法及显示器
CN103247531A (zh) * 2012-02-14 2013-08-14 群康科技(深圳)有限公司 薄膜晶体管及其制作方法及显示器
WO2015192397A1 (zh) * 2014-06-19 2015-12-23 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法
CN104241394A (zh) * 2014-08-29 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
WO2016029541A1 (zh) * 2014-08-29 2016-03-03 京东方科技集团股份有限公司 薄膜晶体管及其的制备方法、阵列基板和显示装置
US9793413B2 (en) 2014-08-29 2017-10-17 Boe Technology Group Co., Ltd. Metal oxide thin film transistor having channel protection layer
WO2016119280A1 (zh) * 2015-01-27 2016-08-04 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
US10141449B2 (en) 2015-05-07 2018-11-27 Boe Technology Group Co., Ltd. Oxide thin film transistor, array substrate and display device
CN104916703A (zh) * 2015-05-07 2015-09-16 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板和显示装置
WO2016176946A1 (zh) * 2015-05-07 2016-11-10 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板和显示装置
CN104916703B (zh) * 2015-05-07 2018-07-31 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板和显示装置
CN106409686A (zh) * 2015-08-03 2017-02-15 中华映管股份有限公司 制造氧化物半导体薄膜电晶体的方法
CN111095567A (zh) * 2017-08-31 2020-05-01 美光科技公司 半导体装置、混合晶体管和相关方法
US11856799B2 (en) 2017-08-31 2023-12-26 Micron Technology, Inc. Semiconductor devices, hybrid transistors, and related methods
US11908913B2 (en) 2017-08-31 2024-02-20 Micron Technology, Inc. Semiconductor devices, transistors, and related methods for contacting metal oxide semiconductor devices
CN110998811A (zh) * 2019-11-21 2020-04-10 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制造方法与薄膜晶体管阵列
WO2021097733A1 (zh) * 2019-11-21 2021-05-27 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制造方法与薄膜晶体管阵列
CN110998811B (zh) * 2019-11-21 2022-03-01 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制造方法与薄膜晶体管阵列

Also Published As

Publication number Publication date
US20120132914A1 (en) 2012-05-31
CN102122673B (zh) 2013-01-02
TWI474487B (zh) 2015-02-21
TW201222822A (en) 2012-06-01

Similar Documents

Publication Publication Date Title
CN102122673B (zh) 氧化物半导体薄膜晶体管结构与其制作方法
CN102184968B (zh) 具有单栅双沟道结构的薄膜晶体管及其制造方法
US20100186802A1 (en) Hit solar cell structure
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
TW465113B (en) Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor
WO2009094578A2 (en) Improved hit solar cell structure
CN103119727A (zh) 光电转换装置的制造方法
JP2004273614A (ja) 半導体装置およびその製造方法
TW201021131A (en) Capping layers for metal oxynitride TFTs
TW201735176A (zh) 薄膜電晶體陣列基板的製造方法
US11054707B2 (en) Method of manufacturing via hole, method of manufacturing array substrate, and array substrate
WO2011056710A2 (en) Thin film transistors having multiple doped silicon layers
TW201342626A (zh) 薄膜電晶體
CN104966720A (zh) Tft基板结构及其制作方法
CN104022044A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN108064419A (zh) 薄膜晶体管和薄膜晶体管的制备方法和阵列基板
WO2014173078A1 (zh) 薄膜晶体管、其制作方法和阵列基板
CN111029404A (zh) 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法
CN104409516A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
TW200915573A (en) Thin film transistor, pixel structure and fabricating methods thereof
CN112447867A (zh) 太阳能电池结构及其制作方法
CN110224031A (zh) 改善金属氧化物tft特性的结构与其制作方法
JP2019117940A (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
CN107464848A (zh) 底栅氧化物半导体薄膜晶体管及其制备方法
TWI511316B (zh) 異質接面太陽能電池及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130102

Termination date: 20210112

CF01 Termination of patent right due to non-payment of annual fee