TWI566416B - 薄膜電晶體基板及其製作方法 - Google Patents

薄膜電晶體基板及其製作方法 Download PDF

Info

Publication number
TWI566416B
TWI566416B TW103141640A TW103141640A TWI566416B TW I566416 B TWI566416 B TW I566416B TW 103141640 A TW103141640 A TW 103141640A TW 103141640 A TW103141640 A TW 103141640A TW I566416 B TWI566416 B TW I566416B
Authority
TW
Taiwan
Prior art keywords
layer
thin film
film transistor
active layer
substrate
Prior art date
Application number
TW103141640A
Other languages
English (en)
Other versions
TW201622154A (zh
Inventor
張心怡
陳瀅璟
曾憲宗
陳珊芳
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Priority to TW103141640A priority Critical patent/TWI566416B/zh
Publication of TW201622154A publication Critical patent/TW201622154A/zh
Application granted granted Critical
Publication of TWI566416B publication Critical patent/TWI566416B/zh

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

薄膜電晶體基板及其製作方法
本發明涉及一種薄膜電晶體基板及其製作方法。
顯示器現已廣泛應用於各個顯示領域，如家庭、公共場所、辦公場所及個人電子相關產品等。由氧化鋅、氧化銦鎵鋅(IGZO)等構成的金屬氧化物半導體作為薄膜電晶體的有源層材料，由於其高遷移率，低沉積溫度以及透明的光學特性被視為下一代的顯示技術。
在金屬氧化物薄膜電晶體基板的製作過程中，為避免破膜等問題，蝕刻阻擋層整體的厚度不能太薄，然而，有源層上方的蝕刻阻擋層厚度較大又會導致TFT地形太高，可能導致基板表面不平整而易出現mura等現象。
有鑑於此，有必要提供一種可改善破膜、基板表面不平整的技術問題的薄膜電晶體及其製作方法。
一種薄膜電晶體基板。該薄膜電晶體基板包括基底、設置於該基底上的閘極、覆蓋該閘極及該基板的閘極絕緣層、設置於該閘極絕緣層上且對應於該閘極上方的有源層、蝕刻阻擋層、位於該蝕刻阻擋層上的源極與汲極、及覆蓋該薄膜電晶體的一鈍化層，該 蝕刻阻擋層覆蓋該有源層及該閘極絕緣層，該蝕刻阻擋層包括第一部分及第二部分，該第一部分位於該有源層的上方，該第二部分位於該第一部分的至少一側，並設置於該閘極絕緣層上，該第一部分的厚度小於該第二部分的厚度。
一種薄膜電晶體基板的製作方法，其包括如下步驟：提供一基底，並在該基底上形成一閘極；形成一閘極絕緣層以覆蓋該基板和該閘極；在該閘極絕緣層上形成一有源層並圖案化該有源層，使該有源層正對該閘極的位置；形成覆蓋該閘極絕緣層和該有源層的蝕刻阻擋層；對該蝕刻阻擋層進行蝕刻，使該蝕刻阻擋層形成位於該有源層上方且完全覆蓋該有源層的第一部分，及位於該第一部分的至少一邊的第二部分，該第二部分設置於該閘極絕緣層上，該第一部分的厚度小於該第二部分的厚度；於圖案化後的該蝕刻阻擋層上形成源極、汲極及鈍化層。
相較於先前技術，本發明所提供的薄膜電晶體基板及其製作方法，使用灰階光罩蝕刻該蝕刻阻擋層，使位於該有源層上方的該蝕刻阻擋層的厚度小於該蝕刻阻擋層其它位置的厚度，這樣可以降低薄膜電晶體基板的地形高度並減少破膜的問題。
10‧‧‧薄膜電晶體基板
11‧‧‧基底
12‧‧‧閘極
13‧‧‧閘極絕緣層
14‧‧‧有源層
15‧‧‧蝕刻阻擋層
16‧‧‧源極
17‧‧‧汲極
18‧‧‧鈍化層
151‧‧‧第一部分
152‧‧‧第二部分
1511‧‧‧第一通孔
1512‧‧‧第二通孔
19‧‧‧電極層
181‧‧‧接觸孔
121‧‧‧第一金屬層
141‧‧‧金屬氧化物層
154‧‧‧第一光致抗蝕劑
167‧‧‧第二金屬層
168‧‧‧第二光致抗蝕劑
181‧‧‧接觸孔
圖1是本發明具體實施方式薄膜電晶體基板的結構示意圖。
圖2是本發明具體實施方式薄膜電晶體基板的製作方法的流程圖 。
圖3至圖14是本發明具體實施方式薄膜電晶體基板的製作方法各部流程的剖視圖。
如圖1所示，為本發明具體實施方式所提供的薄膜電晶體基板10。該薄膜電晶體基板10包括基底11、閘極12、閘極絕緣層13、有源層14、蝕刻阻擋層15、源極16、汲極17、鈍化層18及電極層19。
該閘極12設置在該基底11上。該閘極絕緣層13覆蓋該閘極12。該有源層14設置在該閘極絕緣層13上且位於該閘極12的上方。該蝕刻阻擋層15鋪設於該閘極絕緣層13上並覆蓋該有源層14。該蝕刻阻擋層15包括第一部分151及第二部分152，該第一部分151與該第二部分152相連接，該第一部分151位於該有源層14上，並完全覆蓋該有源層14，該第二部分152位於該第一部分151的兩側，並覆蓋該閘極絕緣層13未被該有源層14及該第一部分151覆蓋的區域，該第一部分151及該第二部分152的分界點為該蝕刻阻擋層15沿該有源層14的邊緣向下開始彎折處，該第二部分152的最高點與該第一部分151的最高點處於同一水準線上，該第一部分151的厚度小於該第二部分152的厚度。該第一部分151對應該有源層14的位置上開設有第一通孔1511及第二通孔1512，該第一通孔1511及該第二通孔1512貫穿該蝕刻阻擋層15直至暴露出該有源層14。該源極16、該汲極17設置在該蝕刻阻擋層15上，其中該源極16藉由該第一通孔1511與該有源層14電性連接，該汲極17藉由該第二通孔1512與該有源層14電性連接。該鈍化層18覆蓋該源極16、該 蝕刻阻擋層15、該汲極17及該閘極絕緣層13。該鈍化層18上對應該汲極17的位置開設有接觸孔181，該接觸孔181貫穿該鈍化層18直至暴露出該汲極17。該電極層19設置在該鈍化層18上，並藉由該接觸孔181與該汲極17電性連接。可以理解，該薄膜電晶體基板10還包括形成在該基底11上並與該閘極12電性連接的掃描線(圖未示)以及形成在該閘極絕緣層13上並與該源極16電性連接的資料線(圖未示)等結構，此為所屬領域技術人員所習知的技術，於此不再贅述。本實施方式中，該蝕刻阻擋層15的材質優選為光致抗蝕劑，但並不局限於此，在其他實施方式中，該蝕刻阻擋層15也可選用其他材質。
在本實施方式中，該有源層14選自金屬氧化物材料，例如IGZO、IZO或IAZO等材料，但並不局限於此。在其它實施方式中，該有源層也可選用其它適合的材料。
雖然上述已經對本實施方式的薄膜電晶體基板的結構進行了詳細的描述，但僅用以說明本發明的技術方案而非限製，如在其他實施方式中，蝕刻阻擋層可以不為鋪設整層覆蓋有源層及柵極絕緣層的形式，在其他實施方式中，蝕刻阻擋層可以為僅位於對應柵極上方並覆蓋有源層的結構方式。
如圖2所示，為本發明具體實施方式所提供的一種薄膜電晶體基板10的製作方法的流程圖，請同時參閱圖3至圖12，該方法包括如下步驟：
步驟S101，提供基底11，並在該基底11上形成閘極12。具體地，如圖3所示，首先提供該基底11，並在該基底11上形成一第一金屬層121。該基底11的材質可以選自玻璃、石英、有機聚合物或 其它可適用的透明材料。該第一金屬層121的材質通常為金屬材料，但也可以使用其它導電材料，例如合金、金屬氧化物、金屬氮化物或金屬氮氧化物等。接著，如圖4所示，利用光蝕刻工藝來圖案化該第一金屬層121以定義出該閘極12的位置。另外，在形成該閘極12的同時，也可以同時定義出與該閘極12電性連接的掃描線(圖未示)。
步驟S102，形成閘極絕緣層13以覆蓋基底11和閘極12。具體地，如圖5所示，在該基底11與該閘極12上沉積閘極絕緣層13。所述閘極絕緣層13的材質可以選自無機材料(例如氧化矽、氮化矽以及氮氧化矽等)、有機材料或其它可適用的材料及其組合。該閘極絕緣層13形成的方法包括等離子體化學氣相沉積工藝等。
步驟S103，在該閘極絕緣層13上正對該閘極的位置形成有源層14。具體地，首先，如圖6所示，在該閘極絕緣層13上沉積一金屬氧化物層141。該金屬氧化物層141的材質，例如可以是銦鎵鋅氧化物(Indium Gallium Zinc Oxide，IGZO)、銦鎵鋅氧化物(Indium Gallium Zinc Oxide，IGZO)、銦鋅氧化物(Indium Zinc Oxide，IZO)、鎵鋅氧化物(Gallium Zinc Oxide，GZO)、鋅錫氧化物(Zinc Tin Oxide，ZTO)，或氧化鋅(Zinc Oxide，ZnO)等。然後，如圖7所示，利用蝕刻工藝來圖案化該金屬氧化物層141，以在該閘極絕緣層13上方正對該閘極12的位置形成該有源層14。
步驟S104，形成覆蓋該閘極絕緣層13和該有源層14的一蝕刻阻擋層15，對該蝕刻阻擋層15進行圖案化蝕刻，使位於該有源層14上方的該蝕刻阻擋層15的厚度小於該蝕刻阻擋層15其它部分的厚度 。具體地，如圖8所示，首先在該柵極絕緣層13和該有源層14上形成該蝕刻阻擋層15。接著，利用一灰階光罩或半階光罩對該蝕刻阻擋層15進行曝光顯影，並圖案化該蝕刻阻擋層15。如此，如圖9所示，藉由蝕刻，使圖案化後的該蝕刻阻擋層15具有第一部分151及第二部分152，該第一部分151位於該有源層14的正上方，並完全覆蓋該有源層14，該第二部分152位於該第一部分151的旁邊，並覆蓋該閘極絕緣層13未被該有源層14及該第一部分151覆蓋的區域，該第一部分151的厚度小於該第二部分152的厚度，以達到減小高度差，降低後續製程中破膜等問題。同時，該蝕刻阻擋層15還藉由同一蝕刻步驟同時蝕刻得到對應該閘極12上設置的該第一通孔1511及該第二通孔1512。本實施方式中，該蝕刻阻擋層15的材質優選為光致抗蝕劑，因此可利用一灰階光罩直接對該蝕刻阻擋層15進行圖案化曝光顯影，但並不局限於此，在其他實施方式中，該蝕刻阻擋層15還可以選取其他材質。當該蝕刻阻擋層15的材質不為光致抗蝕劑時，可採用傳統方法，如圖10所示，在該蝕刻阻擋層15上先鋪設一光阻層154，然後利用一灰階光罩或半階光罩對該光阻層154進行曝光顯影，再對蝕刻阻擋層15進行圖案化蝕刻，以得到如圖9所示的具有第一部分151及第二部分152的該蝕刻阻擋層15。
本實施方式中，該蝕刻阻擋層15為整層鋪設並覆蓋該柵極絕緣層13及該有源層14，但並不局限於此種結構。如在其他實施方式中，圖案化後的該蝕刻阻擋層15可僅位於對應該柵極12的上方並覆蓋該有源層14的形式，及圖案化後的該蝕刻阻擋層15僅具有覆蓋該有源層14的第一部分151，如圖11所示。
步驟S105，如圖12及13所示，於圖案化後的該蝕刻阻擋層15上沉積一第二金屬層167及一第二光致抗蝕劑層168。與第一金屬層121類似，該第二金屬層167的材質通常為金屬材料，但也可以使用其它導電材料，例如合金、金屬氧化物、金屬氮化物或金屬氮氧化物等。對該第二光致抗蝕劑層168進行圖案化曝光顯影並對該第二金屬層167進行蝕刻，得到彼此相對的該源極16及該汲極17，該源極16及該汲極17並藉由該第一通孔1511及該第二通孔1512與該有源層14電性連接的。另外，在形成該源極16及該汲極17的同時，也可以同時定義出與該源極16電性連接的資料線(圖未示)。
步驟S106，如圖14所示，於該源極16及該汲極17上形成覆蓋該源極16、該汲極17及該蝕刻阻擋層15的該鈍化層18，並於該鈍化層18上與該汲極17對應的位置形成該接觸孔181，該接觸孔181貫穿該鈍化層直至暴露出該汲極17，接著在該鈍化層18對應該汲極17的一側沉積一電極層19，該電極層19藉由該接觸孔181與該汲極17電性連接。該接觸孔181可以是利用光蝕刻工藝等來圖案化該鈍化層18形成。該鈍化層18可以由氮化矽等無機材料或丙烯酸酯等有機材料形成。該電極層19的材質通常為透明導電材料，例如銦錫氧化物、銦鋅氧化物、鋁鋅氧化物、氧化銦或是氧化錫等。
至此，該薄膜電晶體基板10製作完成。
相較於先前技術，本發明所提供的薄膜電晶體基板及其製作方法，使用灰階光罩蝕刻該蝕刻阻擋層，使位於該有源層上方的該蝕刻阻擋層的厚度小於該蝕刻阻擋層其它位置的厚度，這樣可以降低薄膜電晶體基板的地形高度，在不影響產能的情況下減少破膜 的問題。
綜上所述，本發明確已符合發明專利之要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，本發明之範圍並不以上述實施例為限，該舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10‧‧‧薄膜電晶體基板
11‧‧‧基底
12‧‧‧閘極
13‧‧‧閘極絕緣層
14‧‧‧有源層
15‧‧‧蝕刻阻擋層
16‧‧‧源極
17‧‧‧汲極
18‧‧‧鈍化層
151‧‧‧第一部分
152‧‧‧第二部分
1511‧‧‧第一通孔
1512‧‧‧第二通孔
19‧‧‧電極層
181‧‧‧接觸孔

Claims (12)

  1. 一種薄膜電晶體基板，其包括基底、設置於該基底上的閘極、覆蓋該閘極及該基板的閘極絕緣層、設置於該閘極絕緣層上且對應於該閘極上方的有源層、蝕刻阻擋層、位於該蝕刻阻擋層上的源極與汲極、及覆蓋該薄膜電晶體的一鈍化層，該蝕刻阻擋層覆蓋該有源層及該閘極絕緣層，其中，該蝕刻阻擋層包括第一部分及第二部分，該第一部分位於該有源層的上方，該第二部分位於該第一部分的至少一側，並設置於該閘極絕緣層上，該第一部分的厚度小於該第二部分的厚度。
  2. 如請求項1所述的薄膜電晶體基板，其中，該第一部分與該第二部分相連接，該第一部分及該第二部分的分界為該蝕刻阻擋層沿該有源層的邊緣向下開始彎折處，且該第二部分的最高點與該第一部分的最高點處於同一水準線上。
  3. 如請求項1所述的薄膜電晶體基板，其中，該蝕刻阻擋層的材質為光致抗蝕劑。
  4. 如請求項1所述的薄膜電晶體基板，其中，該第一部分對應該有源層的位置上開設有第一通孔及第二通孔，該源極及該汲極分別藉由該第一通孔及該第二通孔與該有源層電性連接。
  5. 如請求項1所述的薄膜電晶體基板，其中，該薄膜電晶體還包括電極層，該電極層位於該鈍化層上，該鈍化層與該汲極對應的位置還開設有接觸孔，該接觸孔貫穿該鈍化層直至暴露該汲極，該電極層藉由該接觸孔與該汲極相連接。
  6. 一種薄膜電晶體的製作方法，其包括如下步驟：提供一基底，並在該基底上形成一閘極； 形成一閘極絕緣層以覆蓋該基板和該閘極；在該閘極絕緣層上形成一有源層並圖案化該有源層，使該有源層正對該閘極的位置；形成覆蓋該閘極絕緣層和該有源層的蝕刻阻擋層；對該蝕刻阻擋層進行蝕刻，使該蝕刻阻擋層形成位於該有源層上方且完全覆蓋該有源層的第一部分，及位於該第一部分的至少一邊的第二部分，該第二部分設置於該閘極絕緣層上，該第一部分的厚度小於該第二部分的厚度；於圖案化後的該蝕刻阻擋層上形成源極、汲極及鈍化層。
  7. 如請求項6所述的薄膜電晶體基板，其中，該源極及該汲極是藉由在該蝕刻阻擋層上沉積一金屬層並圖案化該金屬層得到的。
  8. 如請求項6所述的薄膜電晶體基板，其中，該蝕刻阻擋層的材質為光致抗蝕劑。
  9. 如請求項6所述的薄膜電晶體基板，其中，該第一部分對應該有源層的位置上開設有第一通孔及第二通孔，該源極及該汲極分別藉由該第一通孔及該第二通孔與該有源層電性連接。
  10. 如請求項6所述的薄膜電晶體基板，其中，在形成該鈍化層後，在該鈍化層上與該汲極對應的位置開設一接觸孔，並在該鈍化層上形成一電極層，該電極層藉由該接觸孔與該汲極電連接。
  11. 如請求項6所述的薄膜電晶體基板，其中，該第一部分及該第二部分是藉由在該蝕刻阻擋層上鋪設第一光致抗蝕劑，然後利用灰階光罩對該蝕刻阻擋層蝕刻得來的。
  12. 如請求項6所述的薄膜電晶體基板，其中，該第一部分與該第二部分相連接，該第一部分及該第二部分的分界為該蝕刻阻擋層沿該有源層的邊緣向下開始彎折處，該第二部分的最高點與該第一部分的最高點處於同一 水準線上。
TW103141640A 2014-12-01 2014-12-01 薄膜電晶體基板及其製作方法 TWI566416B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103141640A TWI566416B (zh) 2014-12-01 2014-12-01 薄膜電晶體基板及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103141640A TWI566416B (zh) 2014-12-01 2014-12-01 薄膜電晶體基板及其製作方法

Publications (2)

Publication Number Publication Date
TW201622154A TW201622154A (zh) 2016-06-16
TWI566416B true TWI566416B (zh) 2017-01-11

Family

ID=56755598

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103141640A TWI566416B (zh) 2014-12-01 2014-12-01 薄膜電晶體基板及其製作方法

Country Status (1)

Country Link
TW (1) TWI566416B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201222822A (en) * 2010-11-30 2012-06-01 Au Optronics Corp Oxide semiconductor thin film transistor structure and method of making the same
TW201246554A (en) * 2011-02-17 2012-11-16 Sony Corp Thin film transistor, manufacturing method of thin film transistor and display
TW201342626A (zh) * 2012-04-10 2013-10-16 Century Display Shenzhen Co 薄膜電晶體

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201222822A (en) * 2010-11-30 2012-06-01 Au Optronics Corp Oxide semiconductor thin film transistor structure and method of making the same
TW201246554A (en) * 2011-02-17 2012-11-16 Sony Corp Thin film transistor, manufacturing method of thin film transistor and display
TW201342626A (zh) * 2012-04-10 2013-10-16 Century Display Shenzhen Co 薄膜電晶體

Also Published As

Publication number Publication date
TW201622154A (zh) 2016-06-16

Similar Documents

Publication Publication Date Title
KR102094847B1 (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
WO2016206236A1 (zh) 低温多晶硅背板及其制造方法和发光器件
WO2013131380A1 (zh) 阵列基板及其制作方法和显示装置
WO2016000342A1 (zh) 阵列基板及其制作方法、显示装置
WO2016004692A1 (zh) 阵列基板制备方法
WO2016206206A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2013181909A1 (zh) 薄膜晶体管和阵列基板及其制造方法
WO2016165517A1 (zh) 阵列基板及其制作方法和显示面板
TW201622158A (zh) 薄膜電晶體以及其製作方法
WO2017020480A1 (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
WO2019100465A1 (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
WO2019148579A1 (zh) 薄膜晶体管阵列基板及其制造方法
JP2014140033A (ja) 薄膜トランジスタ及びアレイ基板の製造方法
WO2015180357A1 (zh) 阵列基板及其制作方法和显示装置
WO2016078169A1 (zh) 薄膜晶体管的制造方法
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
WO2013181915A1 (zh) Tft阵列基板及其制造方法和显示装置
WO2016065780A1 (zh) 显示基板及其制作方法、显示装置
WO2014005348A1 (zh) 一种阵列基板的制作方法、阵列基板和液晶显示装置
US8273590B2 (en) Methods for manufacturing array substrates
US10249654B1 (en) Manufacturing method of top-gate TFT and top-gate TFT
WO2017049885A1 (zh) 阵列基板的制备方法、阵列基板和显示装置
US10497724B2 (en) Manufacturing method of a thin film transistor and manufacturing method of an array substrate
WO2016011685A1 (zh) 共平面型氧化物半导体tft基板的制作方法
TWI566416B (zh) 薄膜電晶體基板及其製作方法