TW201342626A - 薄膜電晶體 - Google Patents
薄膜電晶體 Download PDFInfo
- Publication number
- TW201342626A TW201342626A TW101129350A TW101129350A TW201342626A TW 201342626 A TW201342626 A TW 201342626A TW 101129350 A TW101129350 A TW 101129350A TW 101129350 A TW101129350 A TW 101129350A TW 201342626 A TW201342626 A TW 201342626A
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating layer
- gate insulating
- gate
- layer
- bond
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 239000010408 film Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 23
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 12
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical group [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 12
- 229910052732 germanium Inorganic materials 0.000 claims description 11
- 229910008045 Si-Si Inorganic materials 0.000 claims description 8
- 229910006411 Si—Si Inorganic materials 0.000 claims description 8
- 229910007991 Si-N Inorganic materials 0.000 claims description 7
- 229910006294 Si—N Inorganic materials 0.000 claims description 7
- 229910007717 ZnSnO Inorganic materials 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 238000005520 cutting process Methods 0.000 abstract description 7
- 239000012212 insulator Substances 0.000 abstract 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 40
- 238000000034 method Methods 0.000 description 23
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 20
- 239000007769 metal material Substances 0.000 description 20
- 239000007789 gas Substances 0.000 description 19
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 15
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 14
- 238000000151 deposition Methods 0.000 description 11
- 239000012495 reaction gas Substances 0.000 description 11
- 239000004020 conductor Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 229910021529 ammonia Inorganic materials 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910000078 germane Inorganic materials 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007646 gravure printing Methods 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
本發明提供一種薄膜電晶體，薄膜電晶體包括基板、閘極、閘極絕緣層、主動層、源極、汲極，閘極設置于基板上，閘極絕緣層覆蓋閘極及基板，主動層設置于該閘極絕緣層上，並位于閘極上方，源極和汲極分別設置于主動層上，且源極與汲極相對設置；其中，閘極絕緣層包括設置于閘極及基板上的第一閘極絕緣層、在第一閘極絕緣層之上的第二閘極絕緣層，且第一閘極絕緣層的膜質比第二閘極絕緣層的膜質致密，因而，即使在切割或者制造過程中產生了靜電，本發明的閘極與源/汲極之間也不容易發生靜電擊穿的現象。
Description
本發明關於一種薄膜電晶體，且特別關於一種閘極絕緣層具有複數個膜層的薄膜電晶體。
近年來，由于光電技術與半導體制造技術的成熟，帶動了平面顯示器(Flat Panel Display)的蓬勃發展，其中薄膜電晶體液晶顯示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)應用薄膜電晶體(Thin Film Transistor，TFT)作為開關以控制液晶層，其具有操作電壓低、反應速度快、重量輕以及體積小等優點，而逐漸成為平面顯示器產品的主流。
薄膜電晶體液晶顯示器包括薄膜電晶體陣列基板、與薄膜電晶體陣列基板相對設置的彩色濾光片基板、以及夾置于薄膜電晶體陣列基板和彩色濾光片基板之間的液晶層。薄膜電晶體陣列基板包括一基板，設置于基板上的闸极线、資料線、以及連接闸极线和資料線的薄膜電晶體，以及連接到薄膜電晶體的像素電極，藉由闸极线控制薄膜電晶體的開啟，藉由資料線來控制像素電極充入電壓的大小，從而控制液晶層的偏轉以顯示影像。彩色濾光片基板包括一基板、設置于基板上的黑色矩陣和彩色濾光層、以及一平坦層、一設置于絕緣層上的透明電極層。
第1圖為習知薄膜電晶體的剖面示意圖。請參考第1圖，習知的薄膜電晶體100包括一基板110、一閘極120、一閘極絕緣層
130、一有源層140、一歐姆接觸層150、一源極160與一汲極170。其中，閘極120配置于部分基板110上，並與闸极线(未顯示)電性連接。閘極絕緣層130配置于基板110上，並覆蓋閘極120和闸极线，閘極絕緣層130的材料為氮化矽(SiNx)或氧化矽(SiOx)，厚度為3000~4000Å(埃)。有源層140配置于閘極絕緣層130上，並對應設置于閘極120上方。歐姆接觸層150配置于部分有源層140上，且歐姆接觸層150上設置有源極160與汲極170，歐姆接觸層的目的是用來降低有源層與源極和汲極的接觸電阻。源極與汲極相對設置，且源極與資料線電性連接，汲極與像素電極(未顯示)電性連接。當開啟電壓藉由闸极线輸入至閘極120時，有源層140便具有導電的特性，因此源極160與汲極170之間便可導通，從而資料線上輸入想要顯示的畫面電壓通過源極、汲極而輸入到像素電極，因而像素電極可以用來顯示想要的畫面。
一般說來，目前的薄膜電晶體制程首先沈積闸极金屬層並蝕刻出閘極圖案，然後在具有閘極圖案的基板表面沈積閘極絕緣層，然後依次制造有源層、歐姆接觸層和源/汲金屬層。薄膜電晶體在制程中，主要包括沈積、蝕刻等制程，由于沈積設備、蝕刻設備一般需要較高的工作電壓，這種較高的工作電壓會導致TFT陣列基板在制造過程中可能使得其中的金屬層聚集較多電荷；並且，薄膜電晶體在制造過程中需要多次搬運、清洗步驟，這樣的搬運、清洗步驟會對TFT陣列基板中的玻璃基板產生摩
擦，使得玻璃基板上產生電荷，而玻璃基板上產生的電荷都會聚集到與玻璃基板直接接觸的闸极金屬層上。
在上述制造習知的TFT陣列基板的制程中，TFT陣列基板會在金屬層上聚集較多電荷，而采用習知制程制造的TFT陣列基板上的闸极金屬層和源/汲金屬層之間完全被閘極絕緣層隔開，從而兩個金屬層之間極容易因為電荷的聚集而形成電勢差，而一般說來閘極絕緣層比較疏松，即閘極絕緣層的折射率在1.82~1.87，並且在制造疏松閘極絕緣層的過程中容易產生針孔(pinhole)，從而TFT陣列基板在制造過程容易發生靜電擊穿現象，導致產品的合格率和良率降低。
另外，在形成薄膜電晶體陣列基板後，後續需要對薄膜電晶體陣列基板進行切割以形成想要尺寸的面板，然，在面板的切割過程中，容易由于切割輪與薄膜電晶體陣列基板的摩擦而產生靜電，而該些靜電也會聚集在閘極和源/汲極上，由此兩個金屬層之間會因為電荷的聚集而形成電勢差，從而使得TFT陣列基板在切割過程中發生靜電擊穿現象，導致產品的合格率和良率進一步降低。
為了克服習知技術中存在的問題，本發明提供了一種薄膜電晶體，能有效的降低薄膜電晶體在制造過程中以及在切割過程中發生的靜電擊穿現象。
本發明揭露一種薄膜電晶體，包括基板、閘極、閘極絕緣層、主動層、源極、汲極，閘極設置于基板上，閘極絕緣層覆蓋閘極及基板，主動層設置于該閘極絕緣層上，並位于閘極上方，源極和汲極分別設置于主動層上，且源極與源極相對設置；其中，閘
極絕緣層包括設置于閘極及基板上的第一閘極絕緣層、在第一閘極絕緣層之上的第二閘極絕緣層，且第一閘極絕緣層的膜質比第二閘極絕緣層的膜質致密。
在本發明之一實施例中，該絕緣層更包括一第三閘極絕緣層，第三閘極絕緣層夾置于第一閘極絕緣層和第二閘極絕緣層之間，且第三閘極絕緣層的膜質要比該第二閘極絕緣層的膜質疏松。
在本發明之一實施例中，第一閘極絕緣層的折射率大于1.9，第二閘極絕緣層的折射率比第一閘極絕緣層的折射率要小0.02~0.03，第三閘極絕緣層的折射率要小于第二閘極絕緣層。第三閘極絕緣層的折射率為1.82~1.87。
在本發明之一實施例中，第一閘極絕緣層的厚度介于300Å到500Å之間，第二閘極絕緣層的厚度實質上為500Å，第三閘極絕緣層的厚度為2000~3000 Å。第一閘極絕緣層、第二閘極絕緣層、第三閘極絕緣層的材料為氮化矽。
在本發明之一實施例中，主動層包括有源層和歐姆接觸層，有源層位于閘極絕緣層之上，歐姆接觸層位于有源層之上，且歐姆接觸層之上設置源極和汲極。有源層的材料為非晶矽(a-Si)，歐姆接觸層材料為在非晶矽裏面摻雜P(磷)元素形成。
在本發明之一實施例中，主動層的材料為IGZO、IZO、ZnO、ZnSnO、GIZO之一。
本發明還揭露一種薄膜電晶體，包括基板、閘極、閘極絕緣層、主動層、源極、汲極，閘極設置于基板上，閘極絕緣層覆蓋閘極及基板，主動層設置于該閘極絕緣層上，並位于閘極上方，源極和汲極分別設置于主動層上，且該源極與該源極相對設置；其中，該閘極絕緣層包括設置于閘極及該基板上的第一閘極絕緣層、在該第一閘極絕緣層之上的第二閘極絕緣層，且該閘極絕緣層包含N-H鍵、Si-H鍵鍵結，該第一閘極絕緣層N-H鍵、Si-H鍵含量小于該第二閘極絕緣層N-H鍵、Si-H鍵含量。
在本發明之一實施例中，第一閘極絕緣層N-H鍵、Si-H鍵含量小于15%，第二閘極絕緣層N-H、Si-H鍵含量小于20%。
在本發明之一實施例中，閘極絕緣層更包括第三閘極絕緣層，第三閘極絕緣層夾置于第一閘極絕緣層和第二閘極絕緣層之間，且第三閘極絕緣層N-H鍵、Si-H鍵含量大于第二閘極絕緣層N-H鍵、Si-H鍵含量；第三閘極絕緣層中N-H鍵、Si-H鍵含量大于20%；第一閘極絕緣層的厚度介于300Å到500Å之間，第二閘極絕緣層的厚度實質上為500Å，第三閘極絕緣層的厚度為2000~3000 Å。
在本發明之一實施例中，閘極絕緣層的材料為氮化矽；該主動層的材料為非晶矽、IGZO、IZO、ZnO、ZnSnO、GIZO之一；該閘極絕緣層還包括Si-N鍵、N-N鍵、Si-Si鍵鍵結。
根據以上所述，本發明相對前案的設計，由于在閘極和主動層之間設置有第一閘極絕緣層和第二閘極絕緣層，且第一閘極絕緣層和第二閘極絕緣層的膜質都比較致密，因而，即使在切割或者制造過程中產生了靜電，本發明的閘極與源/汲極之間也不容易發生前案的靜電擊穿的現象，從而本發明可以改善產品的合格率和良率。另外，本發明的薄膜電晶體不容易出現金屬層斷線的問題，且薄膜電晶體可以得到比較好的開關比。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之數個較佳實施例，並配合所附圖式，詳細說明本發明的構成內容。需注意的是圖式僅以說明為目的，並未依照原尺寸作圖。
第2圖為本發明第一實施例薄膜電晶體200的剖面示意圖。請參考第2圖，本發明的薄膜電晶體200包括一基板210、一閘極220、一閘極絕緣層230、一有源層240、一歐米接觸層250、一源
極260與一汲極270。其中，閘極220配置于基板210上，並與闸极线(未顯示)電性連接。閘極絕緣層230配置于基板210上，並覆蓋閘極220和闸极线，閘極絕緣層230的材料為氮化矽(SiNx)，厚度實質上為3000~4000Å，當然，本發明的閘極絕緣層不限這個範圍，其他厚度可以根據實際需求有所改變。有源層240配置于閘極絕緣層230上，並對應設置于閘極220上方。歐姆接觸層250配置于部分有源層240上，且歐姆接觸層250上設置有源極260與汲極270。源極260與汲極270相對設置，且源極260與資料線(未顯示)電性連接，汲極270與像素電極(未顯示)電性連接。
具體而言，在本實施例中，閘極絕緣層230包括第一閘極絕緣層231和第二閘極絕緣層232，第一閘極絕緣層231位于閘極220與基板210之上，第二閘極絕緣層232設置于第一閘極絕緣層231之上，且第一閘極絕緣層231和第二閘極絕緣層232膜質都比較致密，但第一閘極絕緣層231要比第二閘極絕緣層232膜質致密，例如，在本實施例中，第一閘極絕緣層的折射率要大于1.9，第二閘極絕緣層的折射率比第一閘極絕緣層的折射率要小0.02~0.03。在本實施例中，第一閘極絕緣層和第二閘極絕緣層的材質為氮化矽(SiNx)，且第一閘極絕緣層的厚度實質上為1500~2000Å，第二閘極絕緣層的厚度實質上為1500~2000Å。
從微觀的角度來說，本實施例的第一閘極絕緣層231和第二閘極絕緣層232都是由N-H鍵、Si-H鍵、Si-N鍵、N-N鍵、Si-Si鍵等鍵結構成，一般說來，N-H鍵、Si-H鍵的鍵長會比較長，Si-N鍵、N-N鍵、Si-Si鍵的鍵長會比較短，且單位面積中含鍵長比較長的鍵較多，膜質相對會疏松，含鍵長比較短的鍵較多，膜質相對會致密。因而，為了使第一閘極絕緣層231比較致密，本發明設置N-H鍵、Si-H鍵的含量低于15%，為了使第二閘極絕緣層232比較致密，且折射率要比第一閘極絕緣層231要小0.02~0.03，本
實施例設置N-H鍵、Si-H鍵的含量低于20%，但要大于第一閘極絕緣層231的N-H鍵、Si-H鍵的含量比例。
另外，在本實施例中，第一閘極絕緣層231的膜層為一層，但是本發明第一閘極絕緣層231的膜層不限一層，為多層的結構也可以。同樣，在本實施例中，第二閘極絕緣層232的膜層也為一層，但是本發明的第二閘極絕緣層232的膜層不限一層，為多層的結構也可以。
綜上所述，在本實施例中，由于在閘極220和有源層240之間設置有第一閘極絕緣層231和第二閘極絕緣層232，且第一閘極絕緣層231和第二閘極絕緣層232的膜質都比較致密。相對前案的設置，即使在切割或者制造過程中產生了靜電，本實施例的閘極與源/汲極之間也不容易發生前案的靜電擊穿的現象，從而本實施例可以改善產品的合格率和良率。
而且，在本實施例中，由于第二閘極絕緣層232要比第一閘極絕緣層231折射率要小0.02~0.03，從而周邊的閘極絕緣層230蝕刻形成的傾斜(tape)角度會比較好，從而後續在閘極絕緣層230上形成的金屬層覆蓋會比較好，因而也不容易出現金屬層斷線的問題。同時，由于本發明第一閘極絕緣層231的折射率大于1.9，第二閘極絕緣層232的折射率比第一閘極絕緣層231的折射率要小0.2~0.3，從而本發明的薄膜電晶體的開電流(Ion，ON current of TFT)會升高，漏電流(Ioff)會降低，因而本實施例的薄膜電晶體200可以得到比較好的開關比。
接下來，將根據第3(a)圖到第3(d)圖描述本發明第一實施例的薄膜電晶體的制造方法。
首先，如第3(a)圖所示，于一基板210上形成一閘極220，其中該閘極220的厚度為50nm~400nm。其中，基板210例如是一玻璃基板、一可撓性基板或其它適當材質的基板。基于導電性的考慮，閘極220一般是使用金屬材料，例如為Cr、W、Ti、Ta、
Mo、Al、Cu等金屬。然而，本發明不限于此，于其它實施例中，閘極220也可以使用其它導電材料，例如是合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或是金屬材料與其它導電材料的堆棧層等。此外，形成閘極220的方法例如是先通過濺鍍法(sputtering)沈積一層導電層，之後再以光刻法在其上部形成光阻(photoresist)圖案，並且以光阻圖案為掩模進行導電層的圖案蝕刻以形成閘極220。此外，在形成閘極220的過程中，除了前述方法外，還可采用諸如絲網印刷、凹版印刷和噴墨印刷(ink jet printing)的印刷技術。另外，在其他的實施例中，可于基板210的表面上進一步形成一絕緣層，該絕緣層位于基板210與閘極220之間，以作為一墊高層或一平坦層之用。
接著，請參考第3(b)圖，于基板210和閘極220上形成一閘極絕緣層230以覆蓋閘極220和基板210，且該閘極絕緣層230的材料為氮化矽。在本實施例中，閘極絕緣層230包括第一閘極絕緣層231和第二閘極絕緣層232，第二閘極絕緣層232位于第一閘極絕緣層231之上，且第一閘極絕緣層231的折射率要大于1.9，第二閘極絕緣層232的的折射率比第一閘極絕緣層231的折射率要小0.02~0.03，下面將詳細描述形成閘極絕緣層230的方法及環境。
具體而言，首先，在基板210和閘極220之上形成第一閘極絕緣層231，形成該層的反應氣體為矽烷(SiH4)和氨氣(NH3)的混合氣體或矽烷(SiH4)和氮氣(N2)的混合氣體。以下以SiH4和NH3作為反應氣體進行說明，為了形成第一閘極絕緣層231的折射率為大于1.9，SiH4/NH3的比率為0.4~0.2，沈積的功率(Power)為4000W~7000W，腔體壓力(Pressure)為1100MPA~2500MPA，腔體溫度(Temperature)為280℃~500℃，反應氣體的氣體流量(FLOW)為2000SCCM~45000SCCM等，從而形成第一閘極絕緣層231的厚度為1500埃到2000埃之間。
在形成第一閘極絕緣層231後，緊接著，形成第二閘極絕緣層232，同樣形成該層的反應氣體為矽烷(SiH4)和氨氣(NH3)的混合氣體或矽烷(SiH4)和氮氣(N2)的混合氣體，以下以SiH4和NH3作為反應氣體進行說明。為了使形成第二閘極絕緣層232的折射率比第一閘極絕緣層231的折射率小0.02~0.03，SiH4/NH3的比率為0.2~0.1，沈積的功率(Power)為3000W~5000W，腔體壓力(Pressure)為1100MPA~2500MPA，腔體溫度(Temperature)為280℃~500℃，反應氣體的氣體流量(FLOW)為2000SCCM~45000SCCM等，從而形成該第二閘極絕緣層232的厚度為1500埃到2000埃之間。
接續上面的步驟，在形成閘極絕緣層230後，請參考第3(c)圖，于閘極絕緣層230上形成一有源層240和一歐姆接觸層250。形成有源層240和一歐姆接觸層250的方法為先通過化學氣相沈積法(Chemical Vapor Deposition，簡稱CVD)或等離子體輔助化學汽相沈積(Plasma Enhanced Chemical Vapor Deposition，簡稱PECVD)形成一半導體層，所述半導體層的材料為非晶矽(a-Si)，然後幹蝕刻圖案化半導體層，接著，摻雜高濃度n型雜質的n+氫化圖案化後的半導體層表面以形成歐姆接觸層250和有源層240，較佳地，該n型雜質為磷(P)。其中，該有源層240的厚度為100nm~300nm，歐姆接觸層250的厚度為20nm~100nm。
然後，請參考第3(d)圖，形成一源極260以及一汲極270，源極260以及汲極270配置于歐姆接觸層250以及閘極絕緣層230上，源極260和汲極270的厚度為50nm~250nm。形成源極260以及汲極270的方法例如是先通過濺鍍法(sputtering)沈積一導電層(未繪示)，之後再以微影以及蝕刻程序圖案化所述導電層，以形成源極260以及汲極270。一般說來，基于導電性的考慮，源極260以及汲極270一般是使用金屬材料，例如Cr、W、Ti、Ta、Mo、Al、Cu等。然而，本發明不限于此，于其它實施例中，源極
260以及汲極270也可以使用其它導電材料，例如是合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或是金屬材料與其它導材料的堆棧層等。另外，在本實施例中，閘極絕緣層230隔絕閘極220與源極260以及閘極220與汲極270，且源極260與汲極270暴露出部分有源層240。
在本實施例中，由于第一閘極絕緣層231和第二閘極絕緣層232都比較致密，而且厚度都高達1500~2000Å，因而，在制造過程中，形成第一閘極絕緣層231和第二閘極絕緣層232需要比較長的時間，從而造成產能降低。為了解決上述問題，本發明特描述第二實施例。
第4圖為本發明第二實施例薄膜電晶體300的剖面示意圖。請參考第4圖，本實施例的薄膜電晶體300包括一基板310、一閘極320、一閘極絕緣層330、一有源層340、一歐姆接觸層350、一源極360與一汲極370。其中，閘極320配置于基板310上，並與闸极线(未顯示)電性連接。閘極絕緣層330配置于基板310上，並覆蓋閘極320和闸极线，閘極絕緣層330的材料為氮化矽(SiNx)，厚度為3000~4000Å，當然，本發明的閘極絕緣層不限這個範圍，其他厚度可以根據實際需求有所改變。有源層340配置于閘極絕緣層330上，並對應設置于閘極320上方。歐姆接觸層350配置于部分有源層340上，且歐姆接觸層350上設置有源極360與汲極370。源極360與汲極370相對設置，且源極360與資料線(未顯示)電性連接，汲極370與像素電極(未顯示)電性連接。
具體而言，在本實施例中，閘極絕緣層330包括第一閘極絕緣層331、第二閘極絕緣層332和第三閘極絕緣層333，第一閘極絕緣層331位于閘極320與基板310之上，第三閘極絕緣層333
位于第二閘極331之上，第二閘極絕緣層332設置于第三閘極絕緣層333之上，第三閘極絕緣層333位于第一閘極絕緣層331和第二閘極絕緣層332之間。
在本實施例中，第一閘極絕緣層331和第二閘極絕緣層332膜質比較致密，但第一閘極絕緣層231要比第二閘極絕緣層232膜質致密，例如，在本實施例中，第一閘極絕緣層331的折射率都要大于1.9，第二閘極絕緣層332的折射率比第一閘極絕緣層的折射率要小0.02~0.03，第三閘極絕緣層333膜質比較疏松，即第三閘極絕緣層333的折射率要小于第二閘極絕緣層332的折射率，例如，在本實施例中，第三閘極絕緣層333的折射率可以為1.82~1.87。而且，第一閘極絕緣層331、第二閘極絕緣層332和第三閘極絕緣層333的材質都為氮化矽(SiNx)，且第一閘極絕緣層331的厚度為300~500Å，第二閘極絕緣層332的厚度實質上為500Å，第三閘極絕緣層333的厚度為2000~3000Å。
從微觀的角度來說，本實施例的第一閘極絕緣層331、第二閘極絕緣層332和第三閘極絕緣層333都是由N-H鍵、Si-H鍵、Si-N鍵、N-N鍵、Si-Si鍵等鍵結構成，一般說來，N-H鍵、Si-H鍵的鍵長會比較長，Si-N鍵、N-N鍵、Si-Si鍵的鍵長會比較短，且單位面積中含鍵長比較長的鍵較多，膜質相對會疏松，含鍵長比較短的鍵較多，膜質相對會致密。因而，為了使第一閘極絕緣層331比較致密，本發明設置N-H鍵、Si-H鍵的總含量低于15%，為了使第二閘極絕緣層332比較致密，且折射率比第一閘極絕緣層331要小0.02~0.03，本實施例設置N-H鍵、Si-H鍵的含量低于20%，但要大于第一閘極絕緣層331的N-H鍵、Si-H鍵的含量比例，而且，為了使第三閘極絕緣層333的膜質比較疏松，本實施例設置N-H鍵、Si-H鍵的含量大于20%。
另外，在本實施例中，第一閘極絕緣層331的膜層為一層，但是本發明第一閘極絕緣層331的膜層不限一層，為多層的結構
也可以。同樣，在本實施例中，第二閘極絕緣層332和第三閘極絕緣層333的膜層也分別為一層，但是本發明的第二閘極絕緣層332和第三閘極絕緣層333的膜層也不限為一層，分別為多層的結構也可以。
綜上所述，同第一實施例類似，本實施例的閘極330與源/汲極360、370由膜質比較致密的第一閘極絕緣層331和第二閘極絕緣層332隔開，從而，不容易發生前案的靜電擊穿現象，從而本實施例可以改善產品的合格率和良率。而且，由于第二閘極絕緣層332的折射率要比第一閘極絕緣層331的折射率低0.02~0.03，也不容易出現金屬層斷線的問題，且可以得到比較好的開關比。另外，在本實施例中，由于在較致密的第一閘極絕緣層331和第二閘極絕緣層332之間設置疏松的第三閘極絕緣層333，且第一閘極絕緣層331的厚度為300~500Å，第二閘極絕緣層332的厚度實質上為500 Å，第三閘極絕緣層333的厚度為2000~3000 Å，從而，相對第一實施例的設計，本實施例制造閘極絕緣層330不需要比較長的時間，從而可以改善工廠的產能。
接下來，將根據第5(a)圖和第5(d)圖描述本發明第二實施例的薄膜電晶體300的制造方法。
首先，如第5(a)圖所示，于一基板310上形成一閘極320，其中該閘極320的厚度為50nm~400nm。其中，基板310例如是一玻璃基板、一可撓性基板或其它適當材質的基板。基于導電性的考慮，閘極320一般是使用金屬材料，例如為Cr、W、Ti、Ta、Mo、Al、Cu等金屬。然而，本發明不限于此，于其它實施例中，閘極320也可以使用其它導電材料，例如是合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或是金屬材料與其它導電材料的堆棧層等。此外，形成閘極320的方法例如是先通過濺鍍法(sputtering)沈積一層導電層，之後再以光刻法在其上部形成光阻(photoresist)圖案，並且以光阻圖案為掩模進行導
電層的圖案蝕刻以形成閘極320。此外，在形成閘極320的過程中，除了前述方法外，還可采用諸如絲網印刷、凹版印刷和噴墨印刷(ink jet printing)的印刷技術。另外，在其他的實施例中，可于基板310的表面上進一步形成一絕緣層，該絕緣層位于基板310與閘極320之間，以作為一墊高層或一平坦層之用。
接著，請參考第5(b)圖，于基板310和閘極320上依序形成一第一閘極絕緣層331、第三閘極絕緣層333和第二閘極絕緣層332以覆蓋閘極320和基板310，且該第一閘極絕緣層331的折射率大于1.9，第二閘極絕緣層332的折射率要比第一閘極絕緣層的折射率小0.02~0.03，第三閘極絕緣層333的折射率比第二閘極絕緣層332的折射率小。下面詳細描述形成第一閘極絕緣層331、第三閘極絕緣層333和第二閘極絕緣層332的方法及環境。
具體而言，首先，在基板310和閘極320之上形成第一閘極絕緣層331，形成該層的反應氣體為矽烷(SiH4)和氨氣(NH3)的混合氣體或矽烷(SiH4)和氮氣(N2)的混合氣體。以下以SiH4和NH3作為反應氣體進行說明，為了形成第一閘極絕緣層331的折射率為大于1.9，SiH4/NH3的比率為0.4~0.2，沈積的功率(Power)為4000W~7000W，腔體壓力(Pressure)為1100MPA~2500MPA，腔體溫度(Temperature)為280℃~500℃，反應氣體的氣體流量(FLOW)為2000SCCM~45000SCCM等，從而形成第一閘極絕緣層331的厚度為300埃到500埃之間。
在形成第一閘極絕緣層後，緊接著，形成第三閘極絕緣層333，同樣形成該層的反應氣體為矽烷(SiH4)和氨氣(NH3)的混合氣體或矽烷(SiH4)和氮氣(N2)的混合氣體，以下以SiH4/NH3作為反應氣體進行說明。為了使形成第三閘極絕緣層231比較疏松，SiH4/NH3的比率大于0.1，沈積的功率(Power)為6500W~7500W，腔體壓力(Pressure)為1100MPA~~2500MPA，腔體溫度(Temperature)為280℃~500℃，反應氣體的氣體流量(FLOW)
為2000SCCM~45000SCCM等，從而形成該第三閘極絕緣層332的厚度位2000~3000埃之間。
其後，在形成第三閘極絕緣層333之後，緊接著，形成第二閘極絕緣層332，同樣形成該層的反應氣體為矽烷(SiH4)和氨氣(NH3)的混合氣體或矽烷(SiH4)和氮氣(N2)的混合氣體，以下以SiH4和NH3作為反應氣體進行說明。為了使形成第二閘極絕緣層332的折射率比第一閘極絕緣層331的折射率小0.02~0.03，SiH4/NH3的比率為0.2~0.1，沈積的功率(Power)為3000W~5000W，腔體壓力(Pressure)為1100MPA~2500MPA，腔體溫度(Temperature)為280℃~500℃，反應氣體的氣體流量(FLOW)為2000SCCM~45000SCCM等，從而形成第二閘極絕緣層332的厚度實質上為500Å。
接續上面的步驟，在形成第一閘極絕緣層331、第三閘極絕緣層333和第二閘極絕緣層332後，請參考第5(c)圖，于第二閘極絕緣層332上形成一有源層340和一歐姆接觸層350。形成有源層340和一歐姆接觸層350的方法為先通過化學氣相沈積法(Chemical Vapor Deposition，簡稱CVD)或等離子體輔助化學汽相沈積(Plasma Enhanced Chemical Vapor Deposition，簡稱PECVD)形成一半導體層，所述半導體層的材料為非晶矽(a-Si)，然後幹蝕刻圖案化半導體層，接著，摻雜高濃度n型雜質的n+氫化圖案化後的半導體層表面以形成歐姆接觸層350和有源層340，較佳地，該n型雜質為磷(P)。其中，該有源層340的厚度為100~300nm，歐姆接觸層350的厚度為20nm~100nm。
然後，請參考第5(d)圖，形成一源極360以及一汲極370，源極360以及汲極370配置于歐姆接觸層350以及閘極絕緣層330上，源極360和汲極370的厚度為50nm~250nm。形成源極360以及汲極370的方法例如是先通過濺鍍法(sputtering)沈積一導電層(未繪示)，之後再以微影以及蝕刻程序圖案化所述導電層，
以形成源極360以及汲極370。一般說來，基于導電性的考慮，源極360以及汲極370一般是使用金屬材料，例如Cr、W、Ti、Ta、Mo、Al、Cu等。然而，本發明不限于此，于其它實施例中，源極360以及汲極370也可以使用其它導電材料，例如是合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或是金屬材料與其它導材料的堆棧層等。另外，在本實施例中，閘極絕緣層330隔絕閘極320與源極360以及閘極320與汲極370，且源極360與汲極370暴露出部分有源層340。
第6圖是本發明第三實施例薄膜電晶體400的剖面示意圖，本實施例的薄膜電晶體與第二實施例的薄膜電晶體相似，因此，相同的組件符號代表相同的組件。本實施例與第二實施例的區別為有源層和歐姆接觸層的設計。
請參照第6圖，本實施例的薄膜電晶體400包括一基板310、一閘極320、一閘極絕緣層330、一主動層440、一源極360與一汲極370。其中，閘極320配置于基板310上，並與闸极线(未顯示)電性連接。閘極絕緣層330配置于基板310上，並覆蓋閘極320和闸极线，閘極絕緣層330的材料為氮化矽(SiNx)，厚度為3000~4000 Å，當然，本發明的閘極絕緣層不限這個範圍，其他厚度可以根據實際需求有所改變。主動層440配置于閘極絕緣層330上，並對應設置于閘極320上方，且主動層440上設置有源極360與汲極370。源極360與汲極370相對設置，且源極360與資料線(未顯示)電性連接，汲極370與像素電極(未顯示)電性連接。
具體而言，在本實施例中，閘極絕緣層330包括第一閘極絕緣層331、第三閘極絕緣層333和第二閘極絕緣層332，其中，第三閘極絕緣層333位于第一閘極絕緣層331之上，第二閘極絕緣層332位于第一閘極絕緣層331及第三閘極絕緣層333之上，即
第三閘極絕緣層333位于第一閘極絕緣層331和第二閘極絕緣層332之間，且，第一閘極絕緣層331和第二閘極絕緣層332膜質比較致密，但第一閘極絕緣層231要比第二閘極絕緣層232膜質致密，例如，在本實施例中，第一閘極絕緣層331的折射率都要大于1.9，第二閘極絕緣層332的折射率比第一閘極絕緣層331的折射率要小0.02~0.03，第三閘極絕緣層333膜質比較疏松，即第三閘極絕緣層333的折射率要小于第二閘極絕緣層332的折射率，例如，在本實施例中，第三閘極絕緣層333的折射率為1.82~1.87。而且，第一閘極絕緣層331的厚度為300~500Å，第二閘極絕緣層332的厚度實質上為500Å，第三閘極絕緣層333的厚度為2000~3000 Å。
從微觀的角度來說，本實施例的第一閘極絕緣層331、第二閘極絕緣層332和第三閘極絕緣層333都是由N-H鍵、Si-H鍵、Si-N鍵、N-N鍵、Si-Si鍵等鍵結構成，一般說來，N-H鍵、Si-H鍵的鍵長會比較長，Si-N鍵、N-N鍵、Si-Si鍵的鍵長會比較短，且單位面積中含鍵長比較長的鍵較多，膜質相對會疏松，含鍵長比較短的建較多，膜質相對會致密。因而，為了使第一閘極絕緣層331比較致密，本發明設置N-H鍵、Si-H鍵的含量低于15%，為了使第二閘極絕緣層比較致密，且折射率比第一閘極絕緣層331要小0.02~0.03，本實施例設置N-H鍵、Si-H鍵的含量低于20%，但要大于第一閘極絕緣層331的N-H鍵、Si-H鍵的含量比例，而且，為了使第三閘極絕緣層333的膜質比較疏松，本實施例設置N-H鍵、Si-H鍵的含量大于20%。
又，在本實施例中，主動層440不是由非晶矽(a-Si)材料構成，主動層440由氧化物半導體(semiconductor oxider)材料構成，例如可以為铟镓鋅氧化物(indium gallium zinc oxide，簡寫為InGaZnO或IGZO)、IZO、zinc oxide(ZnO)、ZnSnO、GIZO等材料，但不發明不限于上述列舉的材料，其他習知的氧化物半導體
材料也可以。
在本實施例中，由于主動層440是由氧化物半導體材料構成，而氧化物半導體材料的載子移動率較非晶矽要高，因而，本實施例的薄膜電晶體400的載子移動率會較高，從而，本實施例的薄膜電晶體400可以滿足周邊電路電性的要求。而且，氧化物半導體材料為透明材料，因而，使用本實施例薄膜電晶體400的顯示器穿透率可以提升。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200、300、400‧‧‧薄膜電晶體
110、210、310‧‧‧基板
120、220、320‧‧‧閘極
130、230、330‧‧‧閘極絕緣層
231、331‧‧‧第一閘極絕緣層
232、332‧‧‧第二閘極絕緣層
333‧‧‧第三閘極絕緣層
140、240、340、440‧‧‧有源層
150、250、350‧‧‧歐姆接觸層
160、260、360‧‧‧源極
170、270、370‧‧‧汲極
第1圖為習知薄膜電晶體100的剖面示意圖。
第2圖為本發明第一實施例薄膜電晶體200的剖面示意圖。
第3(a)圖到第3(d)圖為本發明第一實施例的薄膜電晶體200的制程圖。
第4圖為本發明第二實施例薄膜電晶體300的剖面示意圖。
第5(a)圖到第5(d)圖為本發明第二實施例的薄膜電晶體300的制程圖。
第6圖是本發明第三實施例薄膜電晶體400的剖面示意圖。
200‧‧‧薄膜電晶體
210‧‧‧基板
220‧‧‧閘極
230‧‧‧閘極絕緣層
231‧‧‧第一閘極絕緣層
232‧‧‧第二閘極絕緣層
240‧‧‧有源層
250‧‧‧歐姆接觸層
260‧‧‧源極
270‧‧‧汲極
Claims (19)
- 一薄膜電晶體，包括：一基板；一閘極，設置于該基板上；一閘極絕緣層，覆蓋該閘極及該基板；一主動層，設置于該閘極絕緣層上，並位于該閘極上方；一源極，設置于該主動層上；一汲極，設置于該主動層上，並與該源極相對設置；其中，該閘極絕緣層包括設置于閘極及該基板上的第一閘極絕緣層、在該第一閘極絕緣層之上的第二閘極絕緣層，且該第一閘極絕緣層的膜質比該第二閘極絕緣層的膜質致密。
- 如權利要求1所述的薄膜電晶體，其特征在于：該絕緣層更包括一第三閘極絕緣層，該第三閘極絕緣層夾置于該第一閘極絕緣層和該第二閘極絕緣層之間，且該第三閘極絕緣層的膜質要比該第二閘極絕緣層的膜質疏松。
- 如權利要求2所述的薄膜電晶體，其特征在于：該第一閘極絕緣層的折射率大于1.9，該第二閘極絕緣層的折射率比該第一閘極絕緣層的折射率要小0.02~0.03，該第三閘極絕緣層的折射率要小于該第二閘極絕緣層。
- 如權利要求3所述的薄膜電晶體，其特征在于：該第三閘極絕緣層的折射率為1.82~1.87。
- 如權利要求2所述的薄膜電晶體，其特征在于：該第一閘極絕緣層的厚度介于300Å到500Å之間，該第二閘極絕緣層的厚度實質上為500Å，該第三閘極絕緣層的厚度為2000~3000 Å。
- 如權利要求2所述的薄膜電晶體，其特征在于：該第一閘極絕緣層、該第二閘極絕緣層、該第三閘極絕緣層的材料為氮化矽。
- 如權利要求1所述的薄膜電晶體，其特征在于：該第一閘極絕緣層的折射率大于1.9，該第二閘極絕緣層的折射率比該第一閘極 絕緣層的折射率要小0.02~0.03。
- 如權利要求1所述的薄膜電晶體，其特征在于：該第一閘極絕緣層、該第二閘極絕緣層材料為氮化矽。
- 如權利要求1所述的薄膜電晶體，其特征在于：該主動層包括有源層和歐姆接觸層，該有源層位于該閘極絕緣層之上，該歐姆接觸層位于該有源層之上，且該歐姆接觸層之上設置該源極和該汲極。
- 如權利要求9所述的薄膜電晶體，其特征在于：該有源層的材料為非晶矽(a-Si)，該歐姆接觸層為在非晶矽裏面摻雜P(磷)元素形成。
- 如權利要求1所述的薄膜電晶體，其特征在于：該主動層的材料為IGZO、IZO、ZnO、ZnSnO、GIZO之一。
- 一薄膜電晶體，包括：一基板；一閘極，設置于該基板上；一閘極絕緣層，覆蓋該閘極及該基板；一主動層，設置于該閘極絕緣層上，並位于該閘極上方；一源極，設置于該主動層上；一汲極，設置于該主動層上，並與該源極相對設置；其中，該閘極絕緣層包括設置于閘極及該基板上的第一閘極絕緣層、在該第一閘極絕緣層之上的第二閘極絕緣層，且該閘極絕緣層包含N-H鍵、Si-H鍵鍵結，該第一閘極絕緣層N-H鍵、Si-H鍵含量小于該第二閘極絕緣層N-H鍵、Si-H鍵含量。
- 如權利要求12所述的薄膜電晶體，其特征在于：該第一閘極絕緣層N-H鍵、Si-H鍵含量小于15%，該第二閘極絕緣層N-H、Si-H鍵含量小于20%。
- 如權利要求12所述的薄膜電晶體，其特征在于：該閘極絕緣層更包括一第三閘極絕緣層，該第三閘極絕緣層夾置于該第一閘 極絕緣層和該第二閘極絕緣層之間，且該第三閘極絕緣層N-H鍵、Si-H鍵含量大于該第二閘極絕緣層N-H鍵、Si-H鍵含量。
- 如權利要求14所述的薄膜電晶體，其特征在于：該第三閘極絕緣層中N-H鍵、Si-H鍵含量大于20%。
- 如權利要求14所述的薄膜電晶體，其特征在于：該第一閘極絕緣層的厚度介于300Å到500Å之間，該第二閘極絕緣層的厚度實質上為500Å，該第三閘極絕緣層的厚度為2000~3000 Å。
- 如權利要求12或14所述的薄膜電晶體，其特征在于：該閘極絕緣層的材料為氮化矽。
- 如權利要求12所述的薄膜電晶體，其特征在于：該主動層的材料為非晶矽、IGZO、IZO、ZnO、ZnSnO、GIZO之一。
- 如權利要求12或14所述的薄膜電晶體，其特征在于：該閘極絕緣層還包括Si-N鍵、N-N鍵、Si-Si鍵鍵結。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210102931.3A CN102664194B (zh) | 2012-04-10 | 2012-04-10 | 薄膜晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201342626A true TW201342626A (zh) | 2013-10-16 |
| TWI478355B TWI478355B (zh) | 2015-03-21 |
Family
ID=46773649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101129350A TWI478355B (zh) | 2012-04-10 | 2012-08-14 | 薄膜電晶體 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102664194B (zh) |
| TW (1) | TWI478355B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI566416B (zh) * | 2014-12-01 | 2017-01-11 | 鴻海精密工業股份有限公司 | 薄膜電晶體基板及其製作方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102856392B (zh) * | 2012-10-09 | 2015-12-02 | 深圳市华星光电技术有限公司 | 薄膜晶体管主动装置及其制作方法 |
| CN103000694B (zh) * | 2012-12-13 | 2015-08-19 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| KR102029986B1 (ko) * | 2012-12-13 | 2019-10-10 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| TWI592063B (zh) * | 2014-09-30 | 2017-07-11 | 矽品精密工業股份有限公司 | 線路結構及其製法 |
| CN105990448B (zh) * | 2015-02-16 | 2019-06-18 | 南京瀚宇彩欣科技有限责任公司 | 薄膜晶体管 |
| KR20170080996A (ko) * | 2015-12-31 | 2017-07-11 | 삼성디스플레이 주식회사 | 표시 장치용 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치 |
| US10468434B2 (en) * | 2016-04-08 | 2019-11-05 | Innolux Corporation | Hybrid thin film transistor structure, display device, and method of making the same |
| CN106601821A (zh) * | 2016-11-04 | 2017-04-26 | 东莞市联洲知识产权运营管理有限公司 | 一种具有良好抗静电击穿能力的薄膜晶体管 |
| CN111308850A (zh) * | 2020-02-21 | 2020-06-19 | 京东方科技集团股份有限公司 | 掩膜板、tft的制备方法、tft及阵列基板 |
| CN115735428A (zh) * | 2021-06-25 | 2023-03-03 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制备方法、显示装置 |
| CN115732545A (zh) * | 2021-08-27 | 2023-03-03 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制备方法、电子设备 |
| WO2024065110A1 (zh) * | 2022-09-26 | 2024-04-04 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、显示面板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007093686A (ja) * | 2005-09-27 | 2007-04-12 | Mitsubishi Electric Corp | 液晶表示装置及びその製造方法 |
| KR20080008562A (ko) * | 2006-07-20 | 2008-01-24 | 삼성전자주식회사 | 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치 |
| US8110453B2 (en) * | 2008-04-17 | 2012-02-07 | Applied Materials, Inc. | Low temperature thin film transistor process, device property, and device stability improvement |
-
2012
- 2012-04-10 CN CN201210102931.3A patent/CN102664194B/zh not_active Expired - Fee Related
- 2012-08-14 TW TW101129350A patent/TWI478355B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI566416B (zh) * | 2014-12-01 | 2017-01-11 | 鴻海精密工業股份有限公司 | 薄膜電晶體基板及其製作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI478355B (zh) | 2015-03-21 |
| CN102664194B (zh) | 2015-01-07 |
| CN102664194A (zh) | 2012-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI478355B (zh) | 薄膜電晶體 | |
| US10795478B2 (en) | Array substrate and preparation method therefor, and display apparatus | |
| KR101412761B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR101832361B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101542840B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| JP2018078339A (ja) | 半導体装置 | |
| TWI538210B (zh) | 半導體裝置及其製造方法 | |
| TWI405335B (zh) | 半導體結構及其製造方法 | |
| KR20100031374A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| TW201142953A (en) | Display device and electronic device including the same | |
| KR20100075026A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| WO2016086531A1 (zh) | 阵列基板及其制作方法 | |
| JP2014131022A (ja) | 半導体装置 | |
| US9484362B2 (en) | Display substrate and method of manufacturing a display substrate | |
| KR101132119B1 (ko) | 액정표시장치 어레이 기판 및 그 제조방법 | |
| US20130134514A1 (en) | Thin film transistor and method for fabricating the same | |
| US20150053967A1 (en) | Oxide tft, preparation method thereof, array substrate, and display device | |
| US20150311345A1 (en) | Thin film transistor and method of fabricating the same, display substrate and display device | |
| US9972643B2 (en) | Array substrate and fabrication method thereof, and display device | |
| JP5636304B2 (ja) | 薄膜トランジスタ回路基板及びその製造方法 | |
| US20140138671A1 (en) | Display substrate and method of manufacturing the same | |
| US9035303B2 (en) | Semiconductor device and method for manufacturing same | |
| KR102162888B1 (ko) | 액정표시장치 어레이 기판 및 그 제조방법 | |
| TW201523106A (zh) | 顯示面板及應用其之顯示裝置 | |
| KR102145978B1 (ko) | 어레이기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |