CN103000694B - 一种薄膜晶体管及其制作方法、阵列基板和显示装置 - Google Patents

一种薄膜晶体管及其制作方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN103000694B
CN103000694B CN201210540330.0A CN201210540330A CN103000694B CN 103000694 B CN103000694 B CN 103000694B CN 201210540330 A CN201210540330 A CN 201210540330A CN 103000694 B CN103000694 B CN 103000694B
Authority
CN
China
Prior art keywords
layer
active layer
gate insulator
etching barrier
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210540330.0A
Other languages
English (en)
Other versions
CN103000694A (zh
Inventor
闫梁臣
王东方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210540330.0A priority Critical patent/CN103000694B/zh
Publication of CN103000694A publication Critical patent/CN103000694A/zh
Application granted granted Critical
Publication of CN103000694B publication Critical patent/CN103000694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制作方法、阵列基板和显示装置,用以提高薄膜晶体管驱动电压的稳定性以及寿命。本发明提供的薄膜晶体管的制作方法包括:形成包括栅极、有源层和源漏极层的图形,以及形成包括栅极绝缘层和刻蚀阻挡层的图形;其中,所述栅极绝缘层位于所述栅极和有源层之间,所述刻蚀阻挡层位于所述有源层和源漏极层之间,所述栅极绝缘层位于所述有源层之上,所述栅极绝缘层由至少两层绝缘层制作而成;或者所述刻蚀阻挡层位于所述有源层之上,所述刻蚀阻挡层由至少两层绝缘层制作而成。

Description

一种薄膜晶体管及其制作方法、阵列基板和显示装置
技术领域
本发明涉及薄膜晶体管工艺制作领域,尤其涉及一种薄膜晶体管及其制作方法、阵列基板和显示装置。
背景技术
在各种显示装置的像素单元中,通过施加驱动电压来驱动显示装置的薄膜晶体管(Thin Film Transistor,TFT)被大量使用。在TFT的有源层一直使用稳定性和加工性较好的非晶硅(a-Si)材料,但是a-Si材料的载流子迁移率较低,不能满足大尺寸、高分辨率显示器件的要求,特别是不能满足下一代有源矩阵式有机发光显示器件(Active Matrix Organic Light Emitting Device,AMOLED)的要求。
铟镓锌氧化物(In-Ga-Zn-Oxide,IGZO)薄膜晶体管(即IGZO-TFT),由于其有源层(IGZO)具有较高的载流子迁移率,以及较高的热学性能、化学稳定性,成为人们的研究热点。制备高性能、高稳定性的IGZO薄膜晶体管成为各厂商研究的重点和难点。
制约IGZO薄膜晶体管高性能和高稳定性的因素很多,其中,IGZO-TFT的各绝缘层,例如栅极绝缘层、刻蚀阻挡层(Etch Stop Layer,ESL)和钝化层(Passivation,PVX)的致密度会影响IGZO-TFT的性能和稳定性。并且,ESL和PVX与有源层的接触界面的成膜质量也会影响IGZO-TFT的性能和稳定性。当ESL、PVX层作为绝缘绝缘层的致密度较低时,在制作后续膜层过程中的有害物质如氢(H)、H2O有可能会扩散到有源层IGZO中,或者扩散到源极和漏极所在的S/D层,导致IGZO-TFT特性的严重劣化,产生驱动电压不稳定,寿命大幅度下降等问题。
并且,ESL和PVX分别与有源层IGZO的接触界面成膜质量较差时,即界面的表面形貌较差时,IGZO-TFT的稳定性和特性也会严重下降。
现有技术在制作ESL和PVX层时,在高温条件,如在300℃-400℃的条件,采用等离子体化学气相沉积(PECVD)制作ESL和PVX层,由于有源层与ESL和PVX层均有接触面,高温条件制作的ESL和PVX层致密度较好,但是高温条件成膜工艺,形成的ESL层与IGZO层或PVX层与IGZO层的表面形貌不太好,TFT性能和稳定特较差。在低温度条件下,制备的ESL和PVX层致密度较差,无法避免残留有一定数量的H或H2O,扩散到TFT的IGZO层,从而造成IGZO-TFT特性的严重劣化,产生驱动电压不稳定,寿命大幅度下降等问题。
发明内容
本发明实施例提供一种薄膜晶体管及其制作方法、阵列基板和显示装置,用以提高薄膜晶体管驱动电压的稳定性及薄膜晶体管的寿命。
本发明实施例提供的一种薄膜晶体管的制作方法包括:形成包括栅极、有源层和源漏极层的图形,以及形成包括栅极绝缘层和刻蚀阻挡层的图形;所述栅极绝缘层位于所述栅极和有源层之间,所述刻蚀阻挡层位于所述有源层和源漏极层之间,
所述栅极绝缘层位于所述有源层之上,所述栅极绝缘层由至少两层绝缘层制作而成;或者
所述刻蚀阻挡层位于所述有源层之上,所述刻蚀阻挡层由至少两层绝缘层制作而成;
其中,所述栅极绝缘层或刻蚀阻挡层为至少两层绝缘层时,距离所述有源层最近的一层在150℃-200℃的温度条件下制作而成,其余的绝缘层在300℃-400℃的温度条件下制作而成。
较佳地,所述栅极绝缘层或刻蚀阻挡层为至少两层绝缘层时,距离有源层最近的一层绝缘层由氧化硅材料制作而成,其余一层绝缘层由氧化硅、氮化硅,和氮氧化硅中的其中一种材料制作而成。
较佳地,还包括:在形成有所述各膜层的薄膜晶体管的基板上形成包括钝化层的图形;所述钝化层由至少两层绝缘层制作而成;其中,距离有源层最近的一层在150℃-200℃的温度条件下制作而成,其余的绝缘层在300℃-400℃的温度条件下制作而成。
较佳地,所述刻蚀阻挡层位于所述有源层之上,所述刻蚀阻挡层由两层绝缘层制作而成,形成所述刻蚀阻挡层图形,具体为:
在形成有栅极、栅极绝缘层、有源层的基板上,在150℃-200℃的温度条件下,沉积第一绝缘层;在形成有第一绝缘层的基板上,在300℃-400℃的温度条件下,沉积第二绝缘层;同时对所述第一绝缘层和第二绝缘层进行曝光、显影、光刻和刻蚀工艺,形成包括刻蚀阻挡层的图形;或者
所述栅极绝缘层位于所述有源层之上,所述栅极绝缘层由两层绝缘层制作而成,形成所述栅极绝缘层图形,具体为:
在形成有源漏极层、刻蚀阻挡层和有源层的基板上,在150℃-200℃的温度条件下,沉积第一绝缘层;在形成有第一绝缘层的基板上,在300℃-400℃的温度条件下,沉积第二绝缘层;同时对所述第一绝缘层和第二绝缘层进行曝光、显影、光刻和刻蚀工艺,形成包括栅极绝缘层的图形。
较佳地,形成包括所述钝化层图形,具体为:
在形成有栅极、栅极绝缘层、有源层、源漏极层的基板上,在150℃-200℃的温度条件下,沉积第一绝缘层;在形成有第一绝缘层的基板上,在300℃-400℃的温度条件下,沉积第二绝缘层;同时对所述第一绝缘层和第二绝缘层进行曝光、显影、光刻和刻蚀工艺,形成包括钝化层的图形。
较佳地,采用化学气相沉积法或射频反应溅射法在基板上沉积所述第一绝缘层;
采用化学气相沉积法或射频反应溅射法在基板上沉积所述第二绝缘层。
较佳地,在形成所述栅极绝缘层、刻蚀阻挡层和钝化层中至少之一之前,所述方法还包括:对待形成所述栅极绝缘层、刻蚀阻挡层或钝化层的基板,在100℃-200℃的温度条件下进行预热处理。
较佳地,所述有源层采用铟镓锌氧化物制作而成。
本发明实施例提供一种薄膜晶体管,包括:
基板、形成在所述基板上的栅极、有源层和源漏极层;以及
形成在所述基板上位于所述栅极和有源层之间的栅极绝缘层和位于所述有源层和源漏极层之间的刻蚀阻挡层;
所述栅极绝缘层位于所述有源层之上,所述栅极绝缘层由至少两层绝缘层制作而成;或者
所述刻蚀阻挡层位于所述有源层之上,所述刻蚀阻挡层由至少两层绝缘层制作而成;
其中,所述栅极绝缘层或刻蚀阻挡层为至少两层绝缘层时,距离有源层最近的一层绝缘层的致密度低于其余绝缘层的致密度。
较佳地,所述刻蚀阻挡层位于所述有源层之上,所述刻蚀阻挡层包括第一刻蚀阻挡层和第二刻蚀阻挡层,所述第一刻蚀阻挡层距离所述有源层最近;所述薄膜晶体管具体为:
所述栅极位于所述基板上;
所述栅极绝缘层位于所述栅极上;
所述有源层位于所述栅极绝缘层上;
所述第一刻蚀阻挡层位于所述有源层上;
所述第二刻蚀阻挡层位于所述第一刻蚀阻挡层上;
所述源漏极层位于所述第二刻蚀阻挡层上。
较佳地,所述栅极绝缘层位于所述有源层之上,所述栅极绝缘层包括第一栅极绝缘层和第二栅极绝缘层,所述第一栅极绝缘层距离所述有源层最近;所述薄膜晶体管具体为:
所述源漏极层位于所述基板上;
所述刻蚀阻挡层位于所述源漏极层上;
所述有源层位于所述刻蚀阻挡层上;
所述第一栅极绝缘层位于所述有源层上;
所述第二栅极绝缘层位于所述第一栅极绝缘层上;
所述栅极位于所述第二栅极绝缘层上。
较佳地,还包括:位于所述薄膜晶体管最外层的钝化层,所述钝化层包括第一钝化层和第二钝化层;所述第一钝化层距离所述有源层最近;其中,所述第一钝化层的致密度低于第二钝化层的致密度。
本发明实施例还提供一种阵列基板,采用上述方法制作而成。
本发明实施例还提供一种显示装置,包括所述阵列基板。
本发明实施例提供的薄膜晶体管及其制作方法,位于有源层上的刻蚀阻挡或栅极绝缘层由至少两层绝缘层制作而成,其中,与有源层距离最近的一层绝缘层采用150℃-200℃的低温条件制作而成,除与有源层距离最近的一层绝缘层之外的其他的绝缘层采用300℃-400℃的高温条件制作而成。与有源层距离最近也即与有源层相接触的一层绝缘层由低温条件制作而成时,该绝缘层与有源层的界面成膜质量较好,以及绝缘层的表面形貌较好,有利于形成高稳定性高寿命的薄膜晶体管。并且,除与有源层距离最近的一层绝缘层之外的其他的绝缘层采用300℃-400℃的高温条件制作而成时,该绝缘层的致密度非常高,可以很好地避免残留有一定数量的H或H2O,扩散到TFT的IGZO层,进一步提高TFT的稳定性和寿命。
附图说明
图1为本发明实施例提供的底栅型TFT结构示意图;
图2为图1所示的形成有钝化层的TFT结构示意图;
图3为图2所示的形成有像素电极的TFT结构示意图;
图4为本发明实施例提供的顶栅型TFT结构示意图;
图5为制作图3所示的TFT的方法流程示意图;
图6为本发明实施例提供的形成有栅极图形的TFT的结构示意图;
图7为图6所示的形成有栅极绝缘层图形的TFT结构示意图;
图8为图7所示的形成有金属氧化物层的TFT的结构示意图;
图9为图8所示的形成有双层刻蚀阻挡层图形的TFT结构示意图;
图10为制作图4所示的TFT的方法流程示意图。
具体实施方式
本发明实施例提供了一种薄膜晶体管及其制作方法、阵列基板及显示装置,用以提高薄膜晶体管驱动电压的稳定性及薄膜晶体管的寿命。
本发明实施例,在形成有有源层的基板上形成与有源层相接触的绝缘层,采用至少两层绝缘层,与有源层相接触的一层绝缘层在低温150℃-200℃温度条件下制作而成,除与有源层距离最近的一层绝缘层之外的其他的绝缘层在300℃-400℃的高温条件制作而成。低温度条件下制作成的绝缘层,与有源层之间的接触界面质量较好,形成的表面形貌较好,有利于形成稳定性和性能更高的TFT。高温度条件下制作成的绝缘层,致密度非常高,致密度好的绝缘层与相邻膜层之间或膜层与基板之间的附着力强、外界气体透过率小,能够很好的阻挡外界的H2O等气体,提高器件的性能(提高器件驱动电压的稳定性及寿命),分别在高温条件和低温条件下制成的多层绝缘层作为钝化层和/或刻蚀阻挡层,既达到绝缘层与有源层之间的接触界面质量较好的效果,又能达到了绝缘层致密度的效果。与有源层相接触的绝缘层根据不同TFT的结构,包括栅极绝缘层、刻蚀阻挡层和钝化层等。
下面通过附图首先说明本发明实施例提供的薄膜晶体管。
下面介绍底栅型TFT的具体结构:
图1为TFT俯视示意图,本发明实施例提供的TFT,包括:
基板1、形成在基板1上的栅极2;
形成在基板1上位于栅极2上的栅极绝缘层3;
形成在基板1上位于栅极绝缘层3上的有源层6;
形成在基板1上位于有源层6上的第一刻蚀阻挡层51;
形成在基板1上位于第一刻蚀阻挡层51上的第二刻蚀阻挡层52;第一刻蚀阻挡层51的致密度低于第二刻蚀阻挡层52的致密度;
形成在基板1上位于第二刻蚀阻挡层52上的源极7和漏极8(源极7和漏极8位于同一层,为源漏极层)。
较佳地,参见图2,本发明实施例提供的TFT,还包括:钝化层9;
钝化层9包括位于源极7和漏极8上的第一钝化层91,和位于第一钝化层91上的第二钝化层92。第一钝化层91的致密度低于第二钝化层92的致密度。
图1和图2所示的TFT,钝化层和刻蚀阻挡层为两层,这仅是举例说明,具体实施过程中不限于为两层,可以是多层,只需保证与有源层相接触的一层的致密度较低即可。
致密度高的绝缘层外界气体透过率小,能够很好的阻挡外界的H2O等气体,提高器件的性能(提高器件驱动电压的稳定性及寿命),与有源层相接触的绝缘层致密度较低,有源层的性能不受影响,可以提高TFT的性能。
参见图3,本发明实施例提供的TFT还包括像素电极11,位于钝化层9之上。
较佳地,所述基板为玻璃基板、石英或者塑料基板。
为了提高基板与各膜层的附着性,本发明实施例提供的TFT还可以包括:位于基板和栅极之间的缓冲层(附图中未体现)。
下面介绍顶栅型TFT的具体结构:
与上述底栅型TFT结构类似,不同之处在于,栅极和有源层所处的位置不同,栅极绝缘层位于有源层之上,栅极绝缘层为双层,参见图4,所述TFT包括:
基板1;
形成在基板1上的源极7和漏极8;
形成在基板1上位于源极7和漏极8上的刻蚀阻挡层5;
形成在基板1上位于刻蚀阻挡层5上的有源层6;
形成在基板1上位于有源层6上的第一栅极绝缘层31;
形成在基板1上位于第一栅极绝缘层31上的第二栅极绝缘层32;第一栅极绝缘层31的致密度低于第二栅极绝缘层32的致密度。
形成在基板1上位于第二栅极绝缘层32上的栅极2。
较佳地,参见图4,所述TFT还包括:形成在基板1上位于栅极2上的第一钝化层91和形成在基板1上位于第一钝化层91上的第二钝化层92。第一钝化层91的致密度低于第二钝化层92的致密度。
需要说明的是,本发明仅是以位于有源层上的栅极绝缘层和刻蚀阻挡层为例说明,在具体实施过程中,凡是要在制作好有源层的前提下紧接着制作其他膜层或者后续制作与有源层相接触的膜层时,且需要在高温的环境下制作时,需要将膜层分两次或多次制作,在低温条件下制作与有源层相接触的一层膜层,其余膜层为了达到一定的致密度可以在高温环境下制作。
本发明实施例可以采用等离子体化学气相沉积(PECVD)法或采用射频反应磁控溅射(Radio Franquency Reactive Sputter)技术,制作刻蚀阻挡层ESL和钝化层PVX膜层。
下面简单介绍一下PECVD和射频反应磁控溅射技术。
PECVD技术即利用强电场或磁场使所需的气体源分子电离产生等离子体,等离子体中含有很多活性很高的化学基团这些基团经过经一系列化学和等离子体反应,在样品表面形成固态薄膜,固体薄膜多为氧化硅SiOx或氮化硅SiNx薄膜,这层薄膜具有良好的抗氧化和绝缘性能,同时具有良好的掩蔽金属和水离子扩散的能力。
射频反应磁控溅射属于磁控溅射中的一种。射频磁控溅射是利用气体放电中的高能粒子轰击固体表面,使得固体表面的原子溢出,并溅射到相应的基板上。在溅射绝缘材料时,通常采用射频磁控溅射。射频反应磁控溅射是为了控制沉积到基板上的薄膜的成份,在溅射气体中引入反应气体,使得固体表面(靶材)上溅射出来的原子和反应气体反应,最后得到的化合物沉积到相应的基板上形成所需要的成分的薄膜。
PECVD和射频反应磁控溅射技术均能够很好地适用于制作成膜质量要求较高的IGZO-TFT制作领域。
本发明实施例提供的薄膜晶体管的制作方法可适用于任何结构的薄膜晶体管,其中,该薄膜晶体管的有源层为金属氧化物,如IGZO。薄膜晶体管的结构可以是底栅型或者顶栅型。
本发明实施例提供的一种薄膜晶体管的制作方法,包括:
形成包括栅极、有源层和源漏极层的图形,以及形成包括栅极绝缘层、刻蚀阻挡层的图形;其中,所述栅极绝缘层位于所述栅极和有源层之间,所述刻蚀阻挡层位于所述有源层和源漏极层之间;
所述栅极绝缘层位于所述有源层之上,所述栅极绝缘层由至少两层绝缘层制作而成;或者
所述刻蚀阻挡层位于所述有源层之上(对应底栅型TFT),所述刻蚀阻挡层由至少两层绝缘层制作而成;
其中,所述栅极绝缘层或刻蚀阻挡层为至少两层绝缘层时,距离有源层最近的一层绝缘层采用化学气相沉积法在150℃-200℃的温度条件下制作而成;除距离有源层最近的一层绝缘层之外的绝缘层采用化学气相沉积法在300℃-400℃的温度条件下制作而成。
下面以底栅型薄膜晶体管为例说明本发明实施例提供的技术方案。本实施例薄膜晶体管的有源层以IGZO为例。
参见图5,针对底栅型TFT,本发明实施例提供的薄膜晶体管制作方法可以包括以下步骤:
S101、在基板上形成包括栅极的图形;
所述基板可以是石英或玻璃基板。
具体地,通过热蒸镀法或者溅射法,在基板上沉积具有一定厚度的金属层,使用栅极掩模板对该金属层进行掩模、曝光、显影、光刻及刻蚀等工艺,得到如图6所示的基板1上的TFT的栅极2的图形。
S102、在形成有包括栅极的基板上形成包括栅极绝缘层(Gate Insulator,GI)的图形;该栅极绝缘层可以采用PECVD或射频反应溅射方法在高温度条件下,如300℃-400℃的温度条件下制作而成。
具体地,在图6所示的形成有栅极2的基板1上,通过射频反应磁控溅射技术或PECVD技术,在300℃-400℃的温度条件下形成用于保护所述栅极2的栅极绝缘层(GI),该绝缘层可以为氧化硅(SiOx)层或者氮化硅(SiNx)层。形成包括栅极绝缘层3的TFT如图7所示。
在300℃-400℃的温度条件下形成的膜层的致密度较高,栅极金属离子不容易扩散,且在形成其他膜层时进行刻蚀工艺步骤的刻蚀液不容易进入致密度较高的绝缘层。
较佳地,为了进一步提高栅极绝缘层的绝缘效果,保护栅极不受其他工艺图形的影响,该栅极绝缘层也可以是两层或三层。两层膜层的情况,从下到上膜层依次可以但不限于为SiOx和SiNx;三层膜层的情况,从下到上膜层依次可以但不限于为SiOx、SiON,SiNx。
以形成SiOx绝缘层为例,通过射频反应磁控溅射技术形成栅极绝缘层3具体如下:在磁控溅射设备中的Ar和O2气氛下以一定射频功率轰击Si靶材,Si原子和O2反应可以获得致密且不含H的SiOx薄膜。
较佳地,该步骤S102中为了使得栅极绝缘层3在基板的成膜更均匀且更致密,在成膜之前,可以对基板进行预热。具体地,基板要预热到100℃-200℃,这样可以在较低的射频功率下获得更加均匀和致密的薄膜。
较佳地,为了使得形成的栅极绝缘层3的应力较小,本发明在形成栅极绝缘层3之后,进行下一步工艺之前,对形成有栅极绝缘层3的基板进行退火处理。
S103、在形成有包括栅极绝缘层的基板上形成包括位于所述栅极上方的有源层图形;该有源层采用金属氧化物IGZO材料,可以得到更高的载流子迁移率。在如图7所示的形成有栅极绝缘层3的基板1上,通过射频反应磁控溅射技术或PECVD技术,沉积IGZO层,该步骤中暂时不对IGZO层进行图形化处理,在制作成S/D层的图形中,同时对IGZO层进行图形化(即通过光刻刻蚀工艺制作出具有一定图形的有源层和S/D层)。如图8所示,形成的包括IGZO层4的TFT。该层用于形成有源层图形,但是在该步骤S103中暂时不作任何处理,待到形成源漏极层图形的同时,形成有源层图形。
S104、在图8所示的形成有包括IGZO层4的基板1上形成包括位于IGZO层4上的刻蚀阻挡层;该刻蚀阻挡层可以采用PECVD法或射频反应溅射方法制作而成。
该刻蚀阻挡层至少为两层,下面以两层为例说明。
具体地,在形成有包括IGZO层4的基板1上采用PECVD法或射频反应溅射方法在150℃-200℃的温度条件下沉积一层绝缘层,为第一绝缘层;紧接着在300℃-400℃的温度条件下在第一绝缘层之上沉积一层绝缘层,为第二绝缘层;
通过一次掩模、曝光、显影、光刻及刻蚀等工艺,形成如图9所示的刻蚀阻挡层图形5,该刻蚀阻挡层5包括第一绝缘层51和第二绝缘层52。
较佳地,为了进一步提高刻蚀阻挡层对金属离子以及对刻蚀液的阻挡,刻蚀阻挡层可以制作更多层,例如可以制作三层。
除与有源层相接触的第一绝缘层在150℃-200℃的温度条件下制作,刻蚀阻挡层的其余膜层均采用300℃-400℃的温度条件进行制作。
高温条件下制作的绝缘层,致密度较高。低温条件下制作的绝缘层与有源层的接触界面表面形貌较好。本发明通过制作多层绝缘层作为刻蚀阻挡层,与有源层相接触的绝缘层采用低温条件制作而成,其他属于刻蚀阻挡层的绝缘层采用高温条件制作而成。既可以满足有源层与刻蚀阻挡层较佳的表面形貌的要求,又可以满足致密度较高的要求。
所述第一绝缘层可以由SINx、SiOx、SiON中任一制作而成。
较佳地,第一绝缘层由SiOx制作而成,这样形成的绝缘层中含H量较低,TFT的性能较高。
第二绝缘层可以由SINx、SiOx、SiON中任一制作而成。
同理,为了使得所述刻蚀阻挡层的膜层更均匀且更致密,在进行镀膜之前对待镀膜的基板进行预热。具体地,基板要预热到100℃-200℃,这样可以在较低的镀膜功率下获得更加均匀和致密的薄膜。
但是制作好刻蚀阻挡层之后不进行退火工艺,因为退火工艺温度较高,对TFT中的IGZO层有影响,可能会降低TFT的稳定性等。
S105、在形成有刻蚀阻挡层的基板上形成位于刻蚀阻挡层上方的源漏极层图形,以及形成刻蚀阻挡层下方的有源层图形。
具体地,在形成有如图9所示的刻蚀阻挡层5的基板1上通过热蒸镀法或者溅射法,在基板上沉积具有一定厚度的金属层,对该金属层和步骤S104中形成的IGZO层进行同一次掩模、曝光、显影、光刻及刻蚀等工艺,得到如图1所示的基板1上的有源层图形6和源漏极层图形即S/D层图形(源漏极层图形包括源极7和漏极8)。
该过程中使用湿法刻蚀,刻蚀用的酸液有可能会通过刻蚀阻挡层渗透到位于刻蚀阻挡层下方的绝缘层,但是,本发明与酸液接触的蚀阻挡层在高温条件下制作而成,致密度非常高,并且其下方还有致密度较低的绝缘层,酸液很难影响到有源层。
为了能够很好地保护上述形成的TFT结构,本实施例中的薄膜晶体管制作方法还可以包括步骤S106。
S106、在形成有源漏极层和刻蚀阻挡层上方形成钝化层;该钝化层的制作图形与上述刻蚀阻挡层的制作图形相同,钝化层也包括至少两层,与刻蚀阻挡层和有源层接触的绝缘层为第一绝缘层,其上的绝缘层为第二绝缘层。
第一绝缘层在低温条件下制作,第二绝缘层在高温条件下制作。与刻蚀阻挡层制作图形类似,这里不再赘述。
在制作好第一绝缘层和第二绝缘层之后,通过一次掩模、曝光、显影、光刻及刻蚀等工艺,形成如图2所示的钝化层9。钝化层9包括两层,第一绝缘层91和第二绝缘层92。
在形成有钝化层9的基板上形成与漏极8相对应的过孔10,露出漏极8。
钝化层也可以是三层或更多层。所有材料与制作刻蚀阻挡层类似,这里不再赘述。
同理,为了使得所述刻钝化层的膜层更均匀且更致密,在进行镀膜之前对待镀膜的基板进行预热。具体地,基板要预热到100℃-200℃,这样可以在较低的镀膜功率下获得更加均匀和致密的薄膜。
制作好钝化层之后不进行退火工艺,退火工艺温度较高,对TFT中的IGZO层有影响,可能会降低TFT的稳定性等。
S107、在步骤S106的基础上通过热蒸度法或者溅射法,形成与漏极相连的透明金属氧化物膜层,例如ITO层。通过像素电极掩模板对该ITO层进行刻蚀,得到与漏极相连的像素电极11,如图3所示。
顶栅型TFT的制作法与所述底栅型TFT的制作方法类似,下面简单介绍下该方法的过程;参见图10,包括以下步骤:
S201、在基板上形成包括源漏极层的图形;
S202、在形成有所述源漏极层的基板上形成包括刻蚀阻挡层的图形;该刻蚀阻挡层的图形为一层或多层,不受限制;
S203、在形成有所述刻蚀阻挡层的基板上形成包括有源层的图形;
S204、在形成有所述有源层的基板上形成包括栅极绝缘层;
其中,该栅极绝缘层包括两层,第一栅级绝缘层和第二栅极绝缘层;该栅极绝缘层的形成过程和上述步骤S104的形成过程类似,第一栅级绝缘层距离有源层最近,距离有源层最近的一层在低温条件下制作而成,其余绝缘层在高温条件下制作而成。
S205、在形成有所述栅极绝缘层(第二栅极绝缘层)的基板上形成包括栅极的图形;
S206、在形成有所述栅极的基板上形成包括钝化层的图形。
需要说明的是,顶栅型TFT的形成过程中,形成栅极、有源层、源漏极层,以及钝化层的过程,与图1所示的底栅型的TFT中的栅极、有源层、源漏极层,以及钝化层的形成过程类似,不再赘述。形成刻蚀阻挡层和现有技术类似。
需要说明的是,本发明仅是以底栅型结构的薄膜晶体管为例说明本发明提供的技术方案,但是不限于所述底栅型结构的薄膜晶体管,可以是其他任何结构的薄膜晶体管制作方法满足:形成包括栅极、有源层、源漏极层的图形,以及形成包括栅极绝缘层、刻蚀阻挡层和钝化层的图形;其中,所述栅极绝缘层位于所述栅极和有源层之间,所述刻蚀阻挡层位于所述有源层和源漏极层之间,所述钝化层位于所述源漏极层之上;所述刻蚀阻挡层和钝化层至少之一由至少两层绝缘层制作而成;至少两层绝缘层中,距离有源层最近的一层采用化学气相沉积法在150℃-200℃的温度条件下制作而成,其余的绝缘层采用化学气相沉积法在300℃-400℃的温度条件下制作而成。
本发明实施例提供的薄膜晶体管及其制作方法,在形成有有源层的基板上形成与有源层相接触的绝缘层,采用至少两层绝缘层,与有源层相接触的一层绝缘层在低温150℃-200℃温度条件下制作而成,除与有源层距离最近的一层绝缘层之外的其他的绝缘层在300℃-400℃的高温条件制作而成。低温度条件下制作成的绝缘层,与有源层之间的接触界面质量较好,形成的表面形貌较好,有利于形成稳定性和性能更高的TFT。高温度条件下制作成的绝缘层,致密度非常高,致密度好的绝缘层与相邻膜层之间或膜层与基板之间的附着力强、外界气体透过率小,能够很好的阻挡外界的H2O等气体,提高器件的性能(提高器件驱动电压的稳定性及寿命),分别在高温条件和低温条件下制成的多层绝缘层作为钝化层和/或刻蚀阻挡层,既达到绝缘层与有源层之间的接触界面质量较好的效果,又能达到了绝缘层致密度的效果。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种薄膜晶体管的制作方法,包括:形成包括栅极、有源层和源漏极层的图形,以及形成包括栅极绝缘层和刻蚀阻挡层的图形;所述栅极绝缘层位于所述栅极和有源层之间,其特征在于,
所述刻蚀阻挡层位于基板和所述栅极绝缘层之间,所述栅极绝缘层位于所述有源层之上,所述栅极绝缘层由至少两层绝缘层制作而成;或者
所述刻蚀阻挡层位于所述有源层和源漏极层之间,所述刻蚀阻挡层位于所述有源层之上,所述刻蚀阻挡层由至少两层绝缘层制作而成;
其中,所述栅极绝缘层或刻蚀阻挡层为至少两层绝缘层时,距离所述有源层最近的一层在150℃-200℃的温度条件下制作而成,其余的绝缘层在300℃-400℃的温度条件下制作而成。
2.根据权利要求1所述的方法,其特征在于,所述栅极绝缘层或刻蚀阻挡层为至少两层绝缘层时,距离有源层最近的一层绝缘层由氧化硅材料制作而成,其余一层绝缘层由氧化硅、氮化硅、氮氧化硅中的其中一种材料制作而成。
3.根据权利要求1所述的方法,其特征在于,还包括:在形成有所述栅极、有源层、源漏极层、栅极绝缘层和刻蚀阻挡层的薄膜晶体管的基板上形成包括钝化层的图形;所述钝化层由至少两层绝缘层制作而成;其中,距离有源层最近的一层在150℃-200℃的温度条件下制作而成,其余的绝缘层在300℃-400℃的温度条件下制作而成。
4.根据权利要求1所述的方法,其特征在于,所述刻蚀阻挡层位于所述有源层之上,所述刻蚀阻挡层由两层绝缘层制作而成,形成所述刻蚀阻挡层图形,具体为:
在形成有栅极、栅极绝缘层、有源层的基板上,在150℃-200℃的温度条件下,沉积第一绝缘层;在形成有第一绝缘层的基板上,在300℃-400℃的温度条件下,沉积第二绝缘层;同时对所述第一绝缘层和第二绝缘层进行曝光、显影和光刻工艺,形成包括刻蚀阻挡层的图形;或者
所述栅极绝缘层位于所述有源层之上,所述栅极绝缘层由两层绝缘层制作而成,形成所述栅极绝缘层图形,具体为:
在形成有源漏极层、刻蚀阻挡层和有源层的基板上,在150℃-200℃的温度条件下,沉积第一绝缘层;在形成有第一绝缘层的基板上,在300℃-400℃的温度条件下,沉积第二绝缘层;同时对所述第一绝缘层和第二绝缘层进行曝光、显影和光刻工艺,形成包括栅极绝缘层的图形。
5.根据权利要求3所述的方法,其特征在于,形成包括所述钝化层图形,具体为:
在形成有栅极、栅极绝缘层、有源层、源漏极层的基板上,在150℃-200℃的温度条件下,沉积第一绝缘层;在形成有第一绝缘层的基板上,在300℃-400℃的温度条件下,沉积第二绝缘层;同时对所述第一绝缘层和第二绝缘层进行曝光、显影和光刻工艺,形成包括钝化层的图形。
6.根据权利要求4或5所述的方法,其特征在于,采用化学气相沉积法或射频反应溅射法在基板上沉积所述第一绝缘层;
采用化学气相沉积法或射频反应溅射法在基板上沉积所述第二绝缘层。
7.根据权利要求1所述的方法,其特征在于,在形成所述栅极绝缘层、刻蚀阻挡层和钝化层中至少之一之前,所述方法还包括:对待形成所述栅极绝缘层、刻蚀阻挡层或钝化层的基板,在100℃-200℃的温度条件下进行预热处理。
8.根据权利要求1所述的方法,其特征在于,所述有源层采用铟镓锌氧化物制作而成。
9.一种薄膜晶体管,其特征在于,包括:
基板、形成在所述基板上的栅极、有源层和源漏极层;以及
形成在所述基板上位于所述栅极和有源层之间的栅极绝缘层;
形成在所述基板和所述栅极绝缘层之间的刻蚀阻挡层,所述栅极绝缘层位于所述有源层之上,所述栅极绝缘层由至少两层绝缘层制作而成;或者
形成在所述有源层和所述源漏极层之间的刻蚀阻挡层,所述刻蚀阻挡层位于所述有源层之上,所述刻蚀阻挡层由至少两层绝缘层制作而成;
其中,所述栅极绝缘层或刻蚀阻挡层为至少两层绝缘层时,距离有源层最近的一层绝缘层的致密度低于其余绝缘层的致密度,且距离有源层最近的一层绝缘层在150℃-200℃的温度条件下制作而成,其余的绝缘层在300℃-400℃的温度条件下制作而成。
10.根据权利要求9所述的薄膜晶体管,其特征在于,所述刻蚀阻挡层位于所述有源层之上,所述刻蚀阻挡层包括第一刻蚀阻挡层和第二刻蚀阻挡层,所述第一刻蚀阻挡层距离所述有源层最近;所述薄膜晶体管具体为:
所述栅极位于所述基板上;
所述栅极绝缘层位于所述栅极上;
所述有源层位于所述栅极绝缘层上;
所述第一刻蚀阻挡层位于所述有源层上;
所述第二刻蚀阻挡层位于所述第一刻蚀阻挡层上;
所述源漏极层位于所述第二刻蚀阻挡层上。
11.根据权利要求9所述的薄膜晶体管,其特征在于,所述栅极绝缘层位于所述有源层之上,所述栅极绝缘层包括第一栅极绝缘层和第二栅极绝缘层,所述第一栅极绝缘层距离所述有源层最近;所述薄膜晶体管具体为:
所述源漏极层位于所述基板上;
所述刻蚀阻挡层位于所述基板上;
所述有源层位于所述刻蚀阻挡层上;
所述第一栅极绝缘层位于所述有源层上;
所述第二栅极绝缘层位于所述第一栅极绝缘层上;
所述栅极位于所述第二栅极绝缘层上。
12.根据权利要求10或11所述的薄膜晶体管,其特征在于,还包括:位于所述薄膜晶体管最外层的钝化层,所述钝化层包括第一钝化层和第二钝化层;所述第一钝化层距离所述有源层最近;其中,所述第一钝化层的致密度低于第二钝化层的致密度。
13.一种阵列基板,其特征在于,采用权利要求1-8任一权项所述的方法制作而成。
14.一种显示装置,其特征在于,包括权利要求13所述的阵列基板。
CN201210540330.0A 2012-12-13 2012-12-13 一种薄膜晶体管及其制作方法、阵列基板和显示装置 Active CN103000694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210540330.0A CN103000694B (zh) 2012-12-13 2012-12-13 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210540330.0A CN103000694B (zh) 2012-12-13 2012-12-13 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN103000694A CN103000694A (zh) 2013-03-27
CN103000694B true CN103000694B (zh) 2015-08-19

Family

ID=47929048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210540330.0A Active CN103000694B (zh) 2012-12-13 2012-12-13 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Country Status (1)

Country Link
CN (1) CN103000694B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102089314B1 (ko) 2013-05-14 2020-04-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
CN103762178A (zh) 2013-12-25 2014-04-30 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
KR102194823B1 (ko) * 2014-03-06 2020-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 기판, 표시 장치 및 박막 트랜지스터 제조 방법
CN104167447B (zh) 2014-07-22 2016-09-07 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
WO2016056452A1 (ja) * 2014-10-08 2016-04-14 シャープ株式会社 半導体装置およびその製造方法
CN104319261B (zh) 2014-10-22 2018-03-16 合肥京东方光电科技有限公司 一种阵列基板的制备方法、阵列基板和显示装置
CN104465670B (zh) 2014-12-12 2018-01-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105514127A (zh) * 2016-02-25 2016-04-20 昆山龙腾光电有限公司 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
CN106601822A (zh) * 2016-12-22 2017-04-26 武汉华星光电技术有限公司 一种薄膜晶体管及其制备方法
CN107664889B (zh) * 2017-09-14 2020-05-22 深圳市华星光电半导体显示技术有限公司 一种tft器件及液晶显示面板的静电保护电路
CN109830438B (zh) * 2017-11-23 2022-02-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109300918A (zh) * 2018-10-08 2019-02-01 惠科股份有限公司 一种导电层绝缘方法、导电层绝缘结构及显示装置
CN109616444B (zh) * 2018-12-03 2020-04-10 武汉华星光电半导体显示技术有限公司 Tft基板的制作方法及tft基板
CN110416228A (zh) * 2019-07-31 2019-11-05 云谷(固安)科技有限公司 显示面板及显示装置
CN112635570B (zh) * 2019-09-24 2023-01-10 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板
JP2024528497A (ja) * 2021-06-25 2024-07-30 京東方科技集團股▲ふん▼有限公司 酸化物薄膜トランジスタ及びその製造方法、表示装置
WO2024065110A1 (zh) * 2022-09-26 2024-04-04 京东方科技集团股份有限公司 薄膜晶体管及制备方法、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794821A (zh) * 2009-02-04 2010-08-04 索尼公司 薄膜晶体管和显示装置
CN102165570A (zh) * 2008-08-29 2011-08-24 株式会社爱发科 场效应晶体管的制造方法和制造装置
CN102664194A (zh) * 2012-04-10 2012-09-12 深超光电(深圳)有限公司 薄膜晶体管
CN102668097A (zh) * 2009-11-13 2012-09-12 株式会社半导体能源研究所 半导体器件及其制造方法
CN202957251U (zh) * 2012-12-13 2013-05-29 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
KR20120063809A (ko) * 2010-12-08 2012-06-18 삼성전자주식회사 박막 트랜지스터 표시판
CN102709189A (zh) * 2012-05-21 2012-10-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法及一种阵列基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102165570A (zh) * 2008-08-29 2011-08-24 株式会社爱发科 场效应晶体管的制造方法和制造装置
CN101794821A (zh) * 2009-02-04 2010-08-04 索尼公司 薄膜晶体管和显示装置
CN102668097A (zh) * 2009-11-13 2012-09-12 株式会社半导体能源研究所 半导体器件及其制造方法
CN102664194A (zh) * 2012-04-10 2012-09-12 深超光电(深圳)有限公司 薄膜晶体管
CN202957251U (zh) * 2012-12-13 2013-05-29 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置

Also Published As

Publication number Publication date
CN103000694A (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
CN103000694B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN202957251U (zh) 一种薄膜晶体管、阵列基板和显示装置
CN102723269B (zh) 阵列基板及其制作方法、显示装置
CN102683422B (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
CN101752319B (zh) 薄膜晶体管液晶显示器阵列基板的制造方法
CN102646676B (zh) 一种tft阵列基板
CN103915379B (zh) 一种氧化物薄膜晶体管阵列基板的制造方法
CN104362125A (zh) 阵列基板及其制作方法、显示装置
CN102709189A (zh) 一种薄膜晶体管及其制作方法及一种阵列基板
CN103972299B (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN103579115B (zh) 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
CN103887245B (zh) 一种阵列基板的制造方法
CN102790096A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104241394A (zh) 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
CN103094287B (zh) 阵列基板及其制备方法、显示装置
KR101736260B1 (ko) 전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법
CN104465670B (zh) 一种阵列基板及其制作方法、显示装置
CN103177970A (zh) 一种氧化物薄膜晶体管制备方法
CN104167447A (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN105552035A (zh) 低温多晶硅tft阵列基板的制作方法及其结构
CN103236402B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN102810558B (zh) 薄膜晶体管、阵列基板及其制作方法和液晶显示器
CN102437195B (zh) 薄膜晶体管及其制造方法
CN102709329A (zh) 薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant