CN111308850A - 掩膜板、tft的制备方法、tft及阵列基板 - Google Patents
掩膜板、tft的制备方法、tft及阵列基板 Download PDFInfo
- Publication number
- CN111308850A CN111308850A CN202010108392.9A CN202010108392A CN111308850A CN 111308850 A CN111308850 A CN 111308850A CN 202010108392 A CN202010108392 A CN 202010108392A CN 111308850 A CN111308850 A CN 111308850A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- interlayer insulating
- region
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 21
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- 239000010410 layer Substances 0.000 claims abstract description 174
- 239000011229 interlayer Substances 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000000227 grinding Methods 0.000 claims abstract description 15
- 239000010409 thin film Substances 0.000 claims description 36
- 239000010408 film Substances 0.000 claims description 32
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 abstract description 13
- 230000007547 defect Effects 0.000 abstract description 5
- 230000008569 process Effects 0.000 description 24
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 238000000059 patterning Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 238000000151 deposition Methods 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000000576 coating method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- UHESRSKEBRADOO-UHFFFAOYSA-N ethyl carbamate;prop-2-enoic acid Chemical compound OC(=O)C=C.CCOC(N)=O UHESRSKEBRADOO-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- KCTAWXVAICEBSD-UHFFFAOYSA-N prop-2-enoyloxy prop-2-eneperoxoate Chemical compound C=CC(=O)OOOC(=O)C=C KCTAWXVAICEBSD-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种掩膜板、TFT的制备方法、TFT及阵列基板，方法包括依次形成有源层、第一栅绝缘层、第一栅极层、第二栅绝缘层、第二栅极层及平坦化的层间绝缘层；在层间绝缘层上形成光刻胶，对第一区域位置的光刻胶半曝光，对第二区域位置的光刻胶全曝光，并去除被曝光的光刻胶；在第一区域位置刻蚀层间绝缘层预定深度形成线槽，在第二区域位置刻蚀延伸至有源层的过孔；在所述层间绝缘层上形成第一金属薄膜，研磨所述第一金属薄膜至暴露所述层间绝缘层。本方案中在形成过第一金属薄膜后，通过研磨的方式形成源漏极图案，克服了干法刻蚀的缺陷，提高了产品良率，此外，源漏极图案精度高，可以降低串扰。
Description
技术领域
本发明一般涉及显示技术领域，具体涉及一种掩膜板、TFT的制备方法、TFT及阵列基板。
背景技术
薄膜晶体管(Thin Film Transistor；TFT)是显示器件中的关键部件，其广泛应用于液晶显示器(Liquid Crystal Display；LCD)、发光二极管(Light Emitting Diode；LED)显示器、有机发光二极管(Organic Light-Emitting Diode；OLED)显示器。
在TFT的制作过程中，一般通过干法刻蚀(DryEtch)的方式对金属层进行图案化，形成源漏极图案，随着像素密度(Pixel Per Inch； PPI)的不断提高，通过干法刻蚀形成源漏极图案的缺陷越来越多，造成产品良率不高的问题。
发明内容
本申请期望提供一种掩膜板、TFT的制备方法、TFT及阵列基板，用以克服现有技术中通过干法刻蚀形成源漏极图案的缺陷越来越多，造成产品良率不高的问题。
本发明提供一种掩膜板，包括板体，所述板体上具有多图案区，各所述图案区具有第一区域和第二区域，所述第一区域与所述第二区域相互连接；
所述第一区域用于半曝光；
所述第二区域用于全曝光。
进一步地，所述第一区域为光栅图案。
进一步地，所述第二区域为通孔图案。
第二方面，本发明提供一种薄膜晶体管的制备方法，包括以下步骤：
依次形成有源层、第一栅绝缘层、第一栅极层、第二栅绝缘层、第二栅极层及平坦化的层间绝缘层；
在所述层间绝缘层上形成光刻胶，采用权利要求1-3任一项所述的掩膜板，对所述第一区域位置的光刻胶半曝光，对所述第二区域位置的光刻胶全曝光，并去除被曝光的光刻胶；
在第一区域位置刻蚀层间绝缘层预定深度形成线槽，在第二区域位置刻蚀延伸至有源层的过孔；
在所述层间绝缘层上形成第一金属薄膜，研磨所述第一金属薄膜至暴露所述层间绝缘层。
进一步地，在形成有源层之后，至形成层间绝缘层之前，至少形成一层平坦化层。
进一步地，在所述第一栅极层与所述第二栅绝缘层之间形成所述平坦化层。
进一步地，所述第二栅绝缘层为平坦化的绝缘层；
在所述第二栅绝缘层上形成栅线槽；
在所述第二栅绝缘层上形成第二金属层，研磨所述第二金属层至暴露所述第二栅绝缘层。
进一步地，所述第一金属薄膜的材料为Cu、Al、Mo、Ag和Ti 中的至少任一种。
第三方面，本发明提供一种薄膜晶体管，由上述的制备方法形成。
第四方面，本发明提供一种阵列基板，包括上述的薄膜晶体管。
上述方案，在形成源漏极图案时，不需要采用干法刻蚀的方法，因此较现有技术中省去了干法刻蚀所需的金属层研磨，此外，本方案中在形成过第一金属薄膜后，通过研磨的方式形成源漏极图案，克服了干法刻蚀的缺陷，提高了产品良率，此外，源漏极图案精度高，可以降低串扰。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为本发明实施例提供的掩膜板的示意图；
图2为本发明实施例提供的薄膜晶体管的制备方法的流程图；
图3-图11为本发明实施例提供的制备薄膜晶体管的过程结构图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
图1为本发明实施例示出的一种掩膜板，包括板体31，板体上具有多图案区，各图案区具有第一区域33和第二区域32，第一区域33 与第二区域32相互连接；第一区域33用于半曝光；第二区域32用于全曝光。
这里所说的半曝光是指该掩膜板在使用时，曝光用的光线——例如紫外光仅有部分可以透过第一区域33，以使第一区域33范围内光刻胶的部分曝光；全曝光是指该掩膜板在使用时，曝光用的光线——例如紫外光可以全部透过第二区域32，以使第二区域32范围内光刻胶全部曝光。
图1中示出的第一区域33与第二区域32的结构仅是用于示例，并非是唯一性限定，其具体结构可以根据实际需要确定。
采用该方案的掩膜板，可以取代现有技术中的金属层掩膜板及层间绝缘层掩膜板，随着掩膜板数量的减少，降低了生产成本。
进一步地，第一区域33为光栅图案，以使曝光工艺中用的光线部分透过第一区域33，使第一区域33的光刻胶部分曝光。
进一步地，第二区域32为通孔图案，以使曝光工艺中用的光线部分透过第二区域32，使第二区域32的光刻胶全部曝光。
第二方面，如图2所示，本发明提供一种薄膜晶体管的制备方法，包括以下步骤：
S1：依次形成有源层、第一栅绝缘层、第一栅极层、第二栅绝缘层、第二栅极层及平坦化的层间绝缘层；
这里所说的依次形成有源层、第一栅绝缘层、第一栅极层、第二栅绝缘层、第二栅极层及平坦化的层间绝缘层，仅是指上述各层按照一定的先后顺序形成，上述任意两层之间根据工艺或功能的需要还可以设置其他的层状结构。
上述的各层可以是，其中一层完全位于另外一层的上方，也可以是其中一层至少部分嵌在另一层上。
S2：在所述层间绝缘层上形成光刻胶，采用上述实施例的掩膜板，对所述第一区域位置的光刻胶半曝光，对所述第二区域位置的光刻胶全曝光，并去除被曝光的光刻胶；
S3：在第一区域位置刻蚀层间绝缘层预定深度形成线槽，在第二区域位置刻蚀延伸至有源层的过孔；
层间绝缘层的刻蚀深度可以根据实际情况确定，这里不做具体限定。
S4：在所述层间绝缘层上形成第一金属薄膜，研磨所述第一金属薄膜至暴露所述层间绝缘层。
例如通过沉积、电镀等方式在层间绝缘层上形成第一金属薄膜，第一金属薄膜中的部分位于过孔及线槽内，由于层间绝缘层是平坦化的，可以通过研磨的方式来去除掉第一金属薄膜的部分，直至暴露层间绝缘层。
上述方案，在形成源漏极图案时，不需要采用干法刻蚀的方法，因此较现有技术中省去了干法刻蚀所需的金属层研磨，此外，本方案中在形成过第一金属薄膜后，通过研磨的方式形成源漏极图案，克服了干法刻蚀的缺陷，提高了产品良率，此外，源漏极图案精度高，可以降低串扰。
进一步地，为了使形成的层间绝缘层是平坦化的，以便可以通过研磨的方式在层间绝缘层上形成源漏极图案，在形成有源层之后，至形成层间绝缘层之前，至少形成一层平坦化层，使得平坦化层之后的各层均可以是平坦化的。
进一步地，在第一栅极层与第二栅绝缘层之间形成平坦化层，除了可以使后续各层均可以是平坦化的之外，还增加了第一栅极层与第二栅绝缘层之间的绝缘层厚度，有效降低了寄生电容。
进一步地，所述第二栅绝缘层为平坦化的绝缘层；
在所述第二栅绝缘层上形成栅线槽；
在所述第二栅绝缘层上形成第二金属层，研磨所述第二金属层至暴露所述第二栅绝缘层。
例如可以通过沉积的方式形成第二金属层，那么该第二金属层中的部分覆盖在栅线槽内，研磨处理后，栅线槽内剩余那部分第二金属层就是上述的第二栅极层。
进一步地，所述第一金属薄膜的材料为Cu、Al、Mo、Ag和Ti 中的至少任一种。
现有技术中，通过干法刻蚀来形成源漏极图案的方式，由于其没有可以使Cu生成气态化合物的刻蚀气体，也即现有技术中采用干法刻蚀，不能采用Cu来形成源漏极图案，但是，随着PPI的进一步提升，源漏极图案的金属线越来越细，采用Al、Ti会造成电阻的增加，而本方案中是采用的研磨的方式，因此可以采用电阻率低的Cu来形成源漏极图案。
下面以其中一个示例，来对上述薄膜晶体管的制备方法进行说明。本发明实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是相关技术中成熟的制备工艺。本实施例中所说的“光刻工艺”包括涂覆膜层、掩模曝光和显影，是相关技术中成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。在本实施例的描述中，需要理解的是，“薄膜”是指将某一种材料在基底1上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺或光刻工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”还需构图工艺或光刻工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺或光刻工艺后的“层”中包含至少一个“图案”。
S101：提供基底1，如图3所示；
该基底1可以是柔性基底1，如聚对苯二甲酸乙二醇酯 (Polyethyleneterephthalate；PET)薄膜；也可以是刚性基底1，如玻璃基底1。
S102：在基底1上形成有源层；
形成有源层包括：在基底1上依次沉积缓冲薄膜、遮挡薄膜和有源薄膜，通过构图工艺对遮挡薄膜及有源薄膜进行构图，在基底1上形成缓冲层2、遮挡层11图案和有源层图案，如图4所示。其中，基底1可以采用玻璃基底1。缓冲层2可以为含氢的氮化硅SiNx或氧化硅SiOx，遮挡层可以采用氮化硅SiNx或氧化硅SiOx，需要指出的是缓冲层2和遮挡层的材料不同，即缓冲层2采用氮化硅SiNx时，遮挡层采用氧化硅SiOx，反之亦然。缓冲层2和遮挡层可以为单层、双层或者多层结构，缓冲层2的作用是：防止基底1中的金属离子扩散至有源层，防止对阈值电压和漏电流等特性产生影响。合适的缓冲层2 可以改善有源层界面的质量，防止在有源层界面产生漏电流。有源薄膜可以采用非晶态氧化铟镓锌材料a-IGZO、氮氧化锌ZnON、氧化铟锌锡IZTO、非晶硅a-Si、多晶硅p-Si、六噻吩、聚噻吩等各种材料，即本实施例同时适用于基于氧化物Oxide技术、硅技术以及有机物技术制造的薄膜晶体管。优选地，本实施例有源薄膜采用非晶硅薄膜，并采用激光镭射的方法对非晶硅薄膜进行处理，使非晶硅薄膜结晶成多晶硅薄膜，以形成低温多晶硅(Low Temperature Poly-Silicon，LTPS) 薄膜晶体管。LTPS薄膜晶体管具有多方面的优势，其电子迁移率可以达到200cm2/V-sec以上，不仅可有效减小薄膜晶体管的面积，提高开口率，而且可以在提高显示亮度的同时降低整体功耗。
通过热处理的方式，使缓冲层2中未被遮挡层11阻挡的氢进入到有源层，使得未被遮挡的有源层导体化，使得有源层被分隔为导体化区域10和半导体化区域12。
S103：在形成前述图案的基底1上，沉积第一栅绝缘薄膜3作为第一栅绝缘层，图如5所示；
S104：在第一栅绝缘层上沉积第三金属薄膜，通过构图工艺对第三金属薄膜进行构图，形成设置在第一栅绝缘层上的第一栅极层5，如图6所示。
其中，第一栅绝缘薄膜3可以采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，可以为单层、双层或者多层结构。第二金属薄膜可以采用金属材料，如银Ag、铜Cu、铝Al、钼Mo等金属中的一种及其合金。
S105：在第一栅极层上形成平坦化层4，如图7所示；
例如通过印刷或者旋涂的方式在第一栅极层上有机溶剂层，有机溶剂层的材料可以为紫外固化胶水(UV胶水)、氨基甲酸酯丙烯酸酯(聚氨酯丙烯酸酯)、环氧丙烯酸酯、聚酯丙烯酸酯或聚醚丙烯酸酯等，通过对应的光固化或热固化来使有机溶剂层固化为上述平坦化层4。
S106：在平坦化层4上沉积第二栅绝缘薄膜，通过构图工艺在第二栅绝缘薄膜上形成具有栅线槽15的第二栅绝缘层6，如图8所示；
S107：在第二栅绝缘层6上沉积第二金属薄膜，通过构图工艺对第二金属薄膜进行构图，形成设置在栅线槽内的的第二栅极层8，如图9所示。
S108：在第二栅绝缘层6及第二栅极层8上沉积层间绝缘薄膜，通过构图工艺对层间绝缘薄膜进行构图，形成层间绝缘层7，在该构图工艺中采用上述实施例的掩膜板，如图10所示。
其中，在刻蚀过程中，全曝光的位置层间绝缘薄膜全部露出，该部分直至刻蚀到有源层的导体化区域10，形成过孔13。而半曝光的位置，刻蚀之前留有部分光刻胶，随着刻蚀进行，这些位置的光刻胶被灰化完后露出层间绝缘层7，并刻蚀层间绝缘层形成线槽14。
层间绝缘薄膜可以采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，可以为单层、双层或者多层结构。
S109：在层间绝缘层上沉积第一金属薄膜，研磨第一金属薄膜至暴露层间绝缘层，形成第一金属层，该第一金属层也可以成为源漏极金属层9，如图11所示。
第三方面，本发明提供一种薄膜晶体管，由上述的制备方法形成。其具体结构参见上述实施例，这里不再赘述。
第四方面，本发明提供一种阵列基板，包括上述的薄膜晶体管。
需要理解的是，上文如有涉及术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (10)
1.一种掩膜板，其特征在于，包括板体，所述板体上具有多图案区，各所述图案区具有第一区域和第二区域，所述第一区域与所述第二区域相互连接；
所述第一区域用于半曝光；
所述第二区域用于全曝光。
2.根据权利要求1所述的掩膜板，其特征在于，所述第一区域为光栅图案。
3.根据权利要求1或2所述的掩膜板，其特征在于，所述第二区域为通孔图案。
4.一种薄膜晶体管的制备方法，其特征在于，包括以下步骤：
依次形成有源层、第一栅绝缘层、第一栅极层、第二栅绝缘层、第二栅极层及平坦化的层间绝缘层；
在所述层间绝缘层上形成光刻胶，采用权利要求1-3任一项所述的掩膜板，对所述第一区域位置的光刻胶半曝光，对所述第二区域位置的光刻胶全曝光，并去除被曝光的光刻胶；
在第一区域位置刻蚀层间绝缘层预定深度形成线槽，在第二区域位置刻蚀延伸至有源层的过孔；
在所述层间绝缘层上形成第一金属薄膜，研磨所述第一金属薄膜至暴露所述层间绝缘层。
5.根据权利要求4所述的薄膜晶体管的制备方法，其特征在于，
在形成有源层之后，至形成层间绝缘层之前，至少形成一层平坦化层。
6.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，
在所述第一栅极层与所述第二栅绝缘层之间形成所述平坦化层。
7.根据权利要求4-6任一项所述的薄膜晶体管的制备方法，其特征在于，
所述第二栅绝缘层为平坦化的绝缘层；
在所述第二栅绝缘层上形成栅线槽；
在所述第二栅绝缘层上形成第二金属层，研磨所述第二金属层至暴露所述第二栅绝缘层。
8.根据权利要求4-6任一项所述的薄膜晶体管的制备方法，其特征在于，所述第一金属薄膜的材料为Cu、Al、Mo、Ag和Ti中的至少任一种。
9.一种薄膜晶体管，其特征在于，由权利要求4-8任一项所述的制备方法形成。
10.一种阵列基板，其特征在于，包括权利要求9所述的薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010108392.9A CN111308850A (zh) | 2020-02-21 | 2020-02-21 | 掩膜板、tft的制备方法、tft及阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010108392.9A CN111308850A (zh) | 2020-02-21 | 2020-02-21 | 掩膜板、tft的制备方法、tft及阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111308850A true CN111308850A (zh) | 2020-06-19 |
Family
ID=71158548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010108392.9A Pending CN111308850A (zh) | 2020-02-21 | 2020-02-21 | 掩膜板、tft的制备方法、tft及阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111308850A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011211165A (ja) * | 2010-03-12 | 2011-10-20 | Nec Corp | 半導体装置及びその製造方法 |
| CN102664194A (zh) * | 2012-04-10 | 2012-09-12 | 深超光电（深圳）有限公司 | 薄膜晶体管 |
| CN107359205A (zh) * | 2017-07-28 | 2017-11-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板 |
| CN108198825A (zh) * | 2018-01-22 | 2018-06-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN108598093A (zh) * | 2018-05-24 | 2018-09-28 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板和显示面板 |
| CN108987480A (zh) * | 2017-06-02 | 2018-12-11 | 上海和辉光电有限公司 | 双栅薄膜晶体管及其制备方法、显示面板及其制备方法 |
| CN109712931A (zh) * | 2019-01-03 | 2019-05-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、显示面板 |
-
2020
- 2020-02-21 CN CN202010108392.9A patent/CN111308850A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011211165A (ja) * | 2010-03-12 | 2011-10-20 | Nec Corp | 半導体装置及びその製造方法 |
| CN102664194A (zh) * | 2012-04-10 | 2012-09-12 | 深超光电（深圳）有限公司 | 薄膜晶体管 |
| CN108987480A (zh) * | 2017-06-02 | 2018-12-11 | 上海和辉光电有限公司 | 双栅薄膜晶体管及其制备方法、显示面板及其制备方法 |
| CN107359205A (zh) * | 2017-07-28 | 2017-11-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板 |
| CN108198825A (zh) * | 2018-01-22 | 2018-06-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN108598093A (zh) * | 2018-05-24 | 2018-09-28 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板和显示面板 |
| CN109712931A (zh) * | 2019-01-03 | 2019-05-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9312277B2 (en) | Array substrate for display device and method of fabricating the same | |
| US9478562B2 (en) | Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof | |
| KR101233348B1 (ko) | 표시 장치 및 그 제조 방법 | |
| US8329523B2 (en) | Array substrate for dislay device and method of fabricating the same | |
| US8785257B2 (en) | Array substrate for display device | |
| US7989850B2 (en) | Array substrate and method of fabricating the same | |
| US7833846B1 (en) | Array substrate and method of fabricating the same | |
| US8877534B2 (en) | Display device and method for manufacturing the same | |
| KR101790176B1 (ko) | 어레이 기판의 제조방법 | |
| US9570483B2 (en) | Flat panel display device with oxide thin film transistor and method of fabricating the same | |
| US8563978B2 (en) | Display device and method for manufacturing the same | |
| US8415666B2 (en) | Thin film transistor substrate having thin film transistors with improved etching characteristics, method of manufacturing the same, and display apparatus having the same | |
| US20070296003A1 (en) | Thin Film Transistor Substrate and Method for Manufacturing the Same | |
| EP3621120B1 (en) | Thin film transistor and preparation method therefor, array substrate and preparation method therefor | |
| US8187929B2 (en) | Mask level reduction for MOSFET | |
| US20170329163A1 (en) | Preparation method for thin film transistor, preparation method for array substrate, array substrate, and display apparatus | |
| US7910414B2 (en) | Method of fabricating array substrate | |
| US8008135B2 (en) | Method for manufacturing pixel structure | |
| US8178879B2 (en) | Array substrate for display device and method of fabricating the same | |
| KR101518851B1 (ko) | 어레이 기판의 제조방법 | |
| KR101255303B1 (ko) | 폴리실리콘 박막 트랜지스터 및 그 제조 방법과 그를이용한 표시장치와 그 제조 방법 | |
| KR20170078394A (ko) | 표시장치용 어레이기판 및 그 제조방법 | |
| CN111308850A (zh) | 掩膜板、tft的制备方法、tft及阵列基板 | |
| KR100894594B1 (ko) | 표시장치용 소자기판 및 이의 제조방법 | |
| US20080054267A1 (en) | Display apparatus and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |