JP5636304B2 - 薄膜トランジスタ回路基板及びその製造方法 - Google Patents
薄膜トランジスタ回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP5636304B2 JP5636304B2 JP2011025072A JP2011025072A JP5636304B2 JP 5636304 B2 JP5636304 B2 JP 5636304B2 JP 2011025072 A JP2011025072 A JP 2011025072A JP 2011025072 A JP2011025072 A JP 2011025072A JP 5636304 B2 JP5636304 B2 JP 5636304B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- thin film
- oxide semiconductor
- insulating film
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims description 104
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000010408 film Substances 0.000 claims description 119
- 239000004065 semiconductor Substances 0.000 claims description 71
- 239000011229 interlayer Substances 0.000 claims description 69
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 42
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 36
- 239000001301 oxygen Substances 0.000 claims description 30
- 229910052760 oxygen Inorganic materials 0.000 claims description 30
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 238000005401 electroluminescence Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 229910007717 ZnSnO Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- KBEVZHAXWGOKCP-UHFFFAOYSA-N zinc oxygen(2-) tin(4+) Chemical compound [O--].[O--].[O--].[Zn++].[Sn+4] KBEVZHAXWGOKCP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Description
本発明の実施形態は、薄膜トランジスタ回路基板及びその製造方法に関する。
薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、単にＴＦＴと称する場合がある）は、液晶表示装置や有機エレクトロルミネッセンス表示装置等の各種平面表示装置に広く用いられている。
最近では、ＴＦＴのチャネル層に適用し得る材料として、酸化物半導体が注目されてきている。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系（以下ＩＧＺＯ）のアモルファス酸化物を半導体層として用いたＴＦＴの開発が活発に行われている。このようなＩＧＺＯなどの酸化物半導体薄膜を備えたＴＦＴは、構造上作製が容易な逆スタガ型つまりボトムゲート構造を採る場合が多い。
しかしながら、酸化物半導体薄膜を備えたＴＦＴを表示デバイスに適用した場合などにおいては、逆スタガ型では二つの問題があった。一つは、ＴＦＴの構造上、チャネル長を小さくすることができず、回路面積を小さくすること及び高性能化（ＯＮ電流の向上）が難しいという問題がある。また、逆スタガ型では、バックチャネル側の保護が必要となり、保護しなかった場合には、ＴＦＴ形成後のプロセスにおいてチャネル部の酸化物半導体の膜中酸素量が変動するため、トランジスタ特性が不安定になってしまうという問題がある。具体的には、チャネル部が抵抗体となってしまい、スイッチング素子と機能しなかったり、ＴＦＴの閾値電圧が大きく変動してしまったりするという不具合が発生しやすい。
本実施形態の目的は、製造コストの削減が可能であるとともに、安定したトランジスタ特性を得ることが可能な薄膜トランジスタ回路基板及びその製造方法を提供することにある。
本実施形態によれば、
絶縁基板上に酸化物半導体薄膜を形成し、前記酸化物半導体薄膜の第１領域上に積層されたゲート絶縁膜及びゲート電極を形成するとともに、前記酸化物半導体薄膜の前記第１領域を挟んだ両側に位置する第２領域及び第３領域を前記ゲート絶縁膜から露出し、前記酸化物半導体薄膜の前記第２領域及び前記第３領域、前記ゲート絶縁膜、及び、前記ゲート電極を覆う窒化シリコン（ＳｉＮ）からなる層間絶縁膜を形成し、前記層間絶縁膜に、前記第２領域に到達する第１コンタクトホール及び前記第３領域に到達する第２コンタクトホールを形成し、前記第１コンタクトホールから前記第２領域にコンタクトしたソース電極、及び、前記第２コンタクトホールから前記第３領域にコンタクトしたドレイン電極を形成する、ことを特徴とする薄膜トランジスタ回路基板の製造方法が提供される。
絶縁基板上に酸化物半導体薄膜を形成し、前記酸化物半導体薄膜の第１領域上に積層されたゲート絶縁膜及びゲート電極を形成するとともに、前記酸化物半導体薄膜の前記第１領域を挟んだ両側に位置する第２領域及び第３領域を前記ゲート絶縁膜から露出し、前記酸化物半導体薄膜の前記第２領域及び前記第３領域、前記ゲート絶縁膜、及び、前記ゲート電極を覆う窒化シリコン（ＳｉＮ）からなる層間絶縁膜を形成し、前記層間絶縁膜に、前記第２領域に到達する第１コンタクトホール及び前記第３領域に到達する第２コンタクトホールを形成し、前記第１コンタクトホールから前記第２領域にコンタクトしたソース電極、及び、前記第２コンタクトホールから前記第３領域にコンタクトしたドレイン電極を形成する、ことを特徴とする薄膜トランジスタ回路基板の製造方法が提供される。
本実施形態によれば、
絶縁基板上に形成され、第１領域と、前記第１領域を挟んだ両側に形成され前記第１領域よりも低抵抗な第２領域及び第３領域と、を有する酸化物半導体薄膜と、前記酸化物半導体薄膜の前記第１領域上に形成されるとともに前記第２領域及び前記第３領域を露出するゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極と、前記酸化物半導体薄膜の前記第２領域及び前記第３領域、前記ゲート絶縁膜、及び、前記ゲート電極を覆うとともに、前記第２領域に到達する第１コンタクトホール及び前記第３領域に到達する第２コンタクトホールが形成された窒化シリコン（ＳｉＮ）からなる層間絶縁膜と、前記第１コンタクトホールから前記第２領域にコンタクトしたソース電極と、前記第２コンタクトホールから前記第３領域にコンタクトしたドレイン電極と、を備えたことを特徴とする薄膜トランジスタ回路基板が提供される。
絶縁基板上に形成され、第１領域と、前記第１領域を挟んだ両側に形成され前記第１領域よりも低抵抗な第２領域及び第３領域と、を有する酸化物半導体薄膜と、前記酸化物半導体薄膜の前記第１領域上に形成されるとともに前記第２領域及び前記第３領域を露出するゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極と、前記酸化物半導体薄膜の前記第２領域及び前記第３領域、前記ゲート絶縁膜、及び、前記ゲート電極を覆うとともに、前記第２領域に到達する第１コンタクトホール及び前記第３領域に到達する第２コンタクトホールが形成された窒化シリコン（ＳｉＮ）からなる層間絶縁膜と、前記第１コンタクトホールから前記第２領域にコンタクトしたソース電極と、前記第２コンタクトホールから前記第３領域にコンタクトしたドレイン電極と、を備えたことを特徴とする薄膜トランジスタ回路基板が提供される。
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
図１は、本実施形態における薄膜トランジスタ回路基板１の構成を概略的に示す断面図である。
すなわち、薄膜トランジスタ回路基板１は、ガラス基板やプラスチック基板などの光透過性を有する絶縁基板１０を用いて形成されている。この薄膜トランジスタ回路基板１は、絶縁基板１０の上に形成された薄膜トランジスタＡを備えている。このような薄膜トランジスタ回路基板１は、液晶装置や有機エレクトロルミネッセンス（ＥＬ）装置などのアレイ基板として適用可能であり、液晶素子や有機ＥＬ素子を構成する画素電極（図示せず）を備えている。薄膜トランジスタＡは、画素電極と電気的に接続されている。
絶縁基板１０の上には、アンダーコート層１１が形成されている。このアンダーコート層１１は、例えば、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）によって形成されている。アンダーコート層１１の上には、薄膜トランジスタＡを構成する酸化物半導体薄膜ＳＣが形成されている。
このような酸化物半導体薄膜ＳＣは、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の少なくとも１つを含む酸化物によって形成されている。酸化物半導体薄膜ＳＣを形成する代表的な例としては、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウムガリウム（ＩＧＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛スズ（ＺｎＳｎＯ）、酸化亜鉛（ＺｎＯ）などが挙げられる。
この酸化物半導体薄膜ＳＣは、比較的高抵抗な第１領域ＳＣＣと、この第１領域ＳＣＣよりも低抵抗であって第１領域ＳＣＣを挟んだ両側にそれぞれ形成された第２領域ＳＣＳ及び第３領域ＳＣＤと、を有している。このような第１領域ＳＣＣはチャネル領域あるいは高抵抗領域と称する場合もあるし、第２領域ＳＣＳはソース領域あるいは低抵抗領域と称する場合もあるし、第３領域ＳＣＤはドレイン領域あるいは低抵抗領域と称する場合もある。
このような酸化物半導体薄膜ＳＣにおいて、第２領域ＳＣＳ及び第３領域ＳＣＤの酸素濃度は、第１領域ＳＣＣの酸素濃度よりも低い。これにより、第２領域ＳＣＳ及び第３領域ＳＣＤが第１領域ＳＣＣよりも低抵抗化されている。
この酸化物半導体薄膜ＳＣの第１領域ＳＣＣの上には、ゲート絶縁膜１２が形成されている。このゲート絶縁膜１２は、酸化物半導体薄膜ＳＣの第２領域ＳＣＳ及び第３領域ＳＣＤの上には形成されず、これらを露出している。このようなゲート絶縁膜１２は、例えば、酸化シリコン（ＳｉＯ）によって形成されている。
薄膜トランジスタＡを構成するゲート電極Ｇは、ゲート絶縁膜１２の上に形成されている。すなわち、ゲート電極Ｇは、酸化物半導体薄膜ＳＣの第１領域ＳＣＣの直上に位置している。このゲート電極Ｇは、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、クロム（Ｃｒ）のうちの少なくとも１つまたはこれらのうちの少なくとも１つを含む合金によって形成されている。
酸化物半導体薄膜ＳＣの第２領域ＳＣＳ及び第３領域ＳＣＤ、ゲート絶縁膜１２、及び、ゲート電極Ｇは、第１層間絶縁膜１３によって覆われている。この第１層間絶縁膜１３は、アンダーコート層１１の上にも配置されている。また、この第１層間絶縁膜１３には、酸化物半導体薄膜ＳＣの第２領域ＳＣＳに到達する第１コンタクトホールＣＨ１、及び、第３領域ＳＣＤに到達する第２コンタクトホールＣＨ２が形成されている。このような第１層間絶縁膜１３は、窒化シリコン（ＳｉＮ）によって形成されている。
このような窒化シリコンからなる第１層間絶縁膜１３は、シリコン（Ｓｉ）のダングリングボンド（未結合手）を多く含む条件で形成されている。このため、酸化物半導体薄膜ＳＣの第２領域ＳＣＳ及び第３領域ＳＣＤの直上に位置する第１層間絶縁膜１３においては、第２領域ＳＣＳ及び第３領域ＳＣＤと接している界面を含む底面１３Ｂ側において、酸化物半導体薄膜ＳＣに含まれる酸素をより多く取り込み、取り込んだ酸素がダングリングボンドに結合している。
一方で、第１層間絶縁膜１３に取り込まれた酸素の拡散度合いは、その膜中の中心部分（つまり、第１層間絶縁膜１３の膜厚が略１／２となる部分）１３Ｃよりも底面１３Ｂ側の方が高い。このため、第２領域ＳＣＳ及び第３領域ＳＣＤの直上に位置する第１層間絶縁膜１３において、底面１３Ｂ側の酸素濃度は、中心部分１３Ｃの酸素濃度よりも高い。換言すると、第２領域ＳＣＳ及び第３領域ＳＣＤの直上に位置する第１層間絶縁膜１３において、その底面１３Ｂ側よりもその中心部分１３Ｃでより多くのシリコンのダングリングボンドを含んでいる。
図示した例では、第１層間絶縁膜１３の上に、さらに第２層間絶縁膜１４が形成されている。第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２は、この第２層間絶縁膜１３も貫通している。このような第２層間絶縁膜１４は、例えば、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）によって形成されている。
薄膜トランジスタＡにおいて、不所望な容量の形成を抑制するためには、第２層間絶縁膜１４は、窒化シリコンよりも誘電率が低い酸化シリコンによって形成されることが望ましい。なお、第２層間絶縁膜１４が酸化シリコンによって形成されている場合には窒化シリコンによって形成された第１層間絶縁膜１３との境界面が検出可能となる場合がある。
薄膜トランジスタＡを構成するソース電極Ｓ及びドレイン電極Ｄは、第２層間絶縁膜１４の上に形成されている。ソース電極Ｓは、第１層間絶縁膜１３及び第２層間絶縁膜１４を貫通する第１コンタクトホールＣＨ１から酸化物半導体薄膜ＳＣのソース領域に相当する第２領域ＳＣＳにコンタクトしている。ドレイン電極Ｄは、第１層間絶縁膜１３及び第２層間絶縁膜１４を貫通する第２コンタクトホールＣＨ２から酸化物半導体薄膜ＳＣのドレイン領域に相当する第３領域ＳＣＤにコンタクトしている。
これらのソース電極Ｓ及びドレイン電極Ｄは、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、クロム（Ｃｒ）のうちの少なくとも１つまたはこれらのうちの少なくとも１つを含む合金によって形成されている。
このような構造の薄膜トランジスタ回路基板１は、その表面、つまり、ソース電極Ｓ及びドレイン電極Ｄや、第２層間絶縁膜１４が図示しない保護膜などによって覆われていても良い。
次に、本実施形態の薄膜トランジスタ回路基板１の製造方法についてその一例を説明する。
まず、図２の（Ａ）で示したように、絶縁基板１０の上に、アンダーコート層１１を形成した後に、酸化物半導体薄膜ＳＣを形成する。ここでは、絶縁基板１０として、透明なガラス基板を用意した。また、アンダーコート層１１は、例えば、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて、酸化シリコン（ＳｉＯ）により形成した。
酸化物半導体薄膜ＳＣは、アンダーコート層１１の上に、例えば、スパッタ法などを用いて酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなる半導体層を形成した後に、この半導体層を島状にパターニングすることによって形成した。このようにして形成した酸化物半導体薄膜ＳＣにおいては、全体が略均一な初期抵抗値を有している。
続いて、図２の（Ｂ）で示したように、酸化物半導体薄膜ＳＣの上にゲート絶縁膜１２及びゲート電極Ｇを形成する。この工程をより詳細に説明する。
まず、ゲート絶縁膜１２を形成するためのゲート絶縁層１２Ａを形成する。このようなゲート絶縁層１２Ａは、例えば、プラズマＣＶＤ法などを用いて、酸化シリコン（ＳｉＯ）により形成した。このようなゲート絶縁層１２Ａは、酸化物半導体薄膜ＳＣの上及び酸化物半導体薄膜ＳＣが形成されていないアンダーコート層１１の上の略全面に形成される。
そして、ゲート電極Ｇを形成するためのゲート層ＧＡを形成する。このようなゲート層ＧＡは、例えば、スパッタ法などを用いて形成した。このようなゲート層ＧＡは、ゲート絶縁層１２Ａの上の略全面に形成される。
そして、このゲート層ＧＡの上にレジストパターン２０を形成する。このレジストパターン２０は、例えば、感光性樹脂などによって形成されている。このようなレジストパターン２０は、酸化物半導体薄膜ＳＣにおいて比較的高抵抗な状態を維持すべき領域、つまり、第１領域が形成される領域の直上に形成されており、酸化物半導体薄膜ＳＣにおいて低抵抗化される領域、つまり、第２領域及び第３領域が形成される領域の直上には配置されていない。
続いて、図２の（Ｃ）で示したように、レジストパターン２０をマスクとして、ゲート絶縁層１２Ａ及びゲート層ＧＡを一括してパターニングして、酸化物半導体薄膜ＳＣの第１領域となるべき領域上に積層されたゲート絶縁膜１２及びゲート電極Ｇを形成するとともに、酸化物半導体薄膜ＳＣの第２領域及び第３領域となるべき領域を露出させる。その後、レジストパターン２０を除去する。これらのゲート絶縁層１２Ａ及びゲート層ＧＡのパターニングには、例えば、プラズマドライエッチング法の一種である反応性イオンエッチング法（ＲＩＥ）などが適用可能である。
続いて、図３で示したように、酸化物半導体薄膜ＳＣのゲート絶縁膜１２から露出した領域、つまり、第２領域及び第３領域となるべき領域と、ゲート絶縁膜１２、ゲート電極Ｇを覆うとともに、酸化物半導体薄膜ＳＣが形成されていないアンダーコート層１１を覆う第１層間絶縁膜１３を形成する。ここでは、第１層間絶縁膜１３は、例えば、プラズマＣＶＤ法などを用いて、窒化シリコン（ＳｉＮ）により形成した。
このような第１層間絶縁膜１３は、例えば、シラン（ＳｉＨ４）ガス、アンモニア（ＮＨ３）ガス、及び、窒素（Ｎ２）ガスの混合ガスを試用して形成した。特に、ここでは、シリコンのダングリングボンドが比較的多く含まれる条件（例えば、比較的低温且つ高圧の条件）で第１層間絶縁膜１３を形成した。
これにより、酸化物半導体薄膜ＳＣのうち、第１層間絶縁膜１３と接触する領域が第１層間絶縁膜１３と接触しない領域と比較して低抵抗化される。つまり、酸化物半導体薄膜ＳＣのうち、第１層間絶縁膜１３と接触しない領域が比較的高抵抗な状態が維持された高抵抗領域である第１領域ＳＣＣとなり、この第１領域ＳＣＣを挟んで両側に位置し第１層間絶縁膜１３と接触する領域がそれぞれ低抵抗領域である第２領域ＳＣＳ及び第３領域ＳＣＤとなる。
図４及び図５は、第１層間絶縁膜１３が形成されるのに伴って酸化物半導体薄膜ＳＣを低抵抗化する過程を説明するための図である。
図４に示したように、ＣＶＤ装置においては、第１電極Ｅ１と第２電極Ｅ２との間にシャワープレートＳＰが配置されている。このような第１電極Ｅ１とシャワープレートＳＰとの間に、ゲート電極Ｇまで形成済みの処理基板ＳＵＢを配置する。
そして、シラン（ＳｉＨ４）ガス、アンモニア（ＮＨ３）ガス、及び、窒素（Ｎ２）ガスの混合ガスを導入しながら第２電極Ｅ２にバイアスを印加すると、プラズマが生成される。そして、第１電極Ｅ１の上に設置された処理基板ＳＵＢの上に、図示したような分解されたラジカルあるいはイオンなどが堆積する。このようにして形成された第１層間絶縁膜１３には、図示したように、シリコン（Ｓｉ）のダングリングボンドが含まれている。
図５に示したように、上記の第１層間絶縁膜１３と酸化物半導体薄膜ＳＣとが接触する領域では、酸化物半導体薄膜ＳＣから酸素が引き抜かれ、この酸素が第１層間絶縁膜１３に含まれるシリコンのダングリングボンドと結合する。このため、第１層間絶縁膜１３と接触する酸化物半導体薄膜ＳＣにおいては、酸素濃度の低下に伴い、電気抵抗の低抵抗化が可能となる。
この結果、酸化物半導体薄膜ＳＣにおいては、第１層間絶縁膜１３と接触しない領域には比較的高抵抗な第１領域ＳＣＣが形成され、第１層間絶縁膜１３と接触する領域では第１領域ＳＣＣよりも酸素濃度が低下し、比較的低抵抗な第２領域ＳＣＳ及び第３領域ＳＣＤが形成される。
一方で、第１層間絶縁膜１３においては、酸化物半導体薄膜ＳＣから酸素を取り込むことに伴い、局所的に酸素濃度が高くなる。すなわち、第２領域ＳＣＳ及び第３領域ＳＣＤの直上に形成された第１層間絶縁膜１３においては、その底面側の酸素濃度がその中心部分の酸素濃度よりも高くなる。また、第１層間絶縁膜１３において、第２領域ＳＣＳ及び第３領域ＳＣＤの直上の領域の酸素濃度が第１領域ＳＣＣの直上の領域の酸素濃度よりも高くなる。
また、第１層間絶縁膜１３におけるシリコンのダングリングボンドに着目すると、第２領域ＳＣＳ及び第３領域ＳＣＤの直上に形成された第１層間絶縁膜１３においては、その底面側よりもその中心部分でより多くのダングリングボンドを含む。また、第１層間絶縁膜１３において、第２領域ＳＣＳ及び第３領域ＳＣＤの直上の領域よりも第１領域ＳＣＣの直上の領域でより多くのダングリングボンドを含むことになる。
ここで再び製造方法の続きについて説明する。
図６の（Ａ）で示したように、第１層間絶縁膜１３の上に、第２層間絶縁膜１４を形成する。ここでは、第２層間絶縁膜１４は、例えば、プラズマＣＶＤ法などを用いて、酸化シリコン（ＳｉＯ）により形成した。このような第２層間絶縁膜１４は、第１層間絶縁膜１３の上の略前面に形成される。
続いて、図６の（Ｂ）で示したように、第１層間絶縁膜１３及び第２層間絶縁膜１４に、酸化物半導体薄膜ＳＣの第２領域ＳＣＳに到達する第１コンタクトホールＣＨ１及び酸化物半導体薄膜ＳＣの第３領域ＳＣＤに到達する第２コンタクトホールＣＨ２をそれぞれ形成する。このような第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２は、詳述しないレジストパターンをマスクとして、反応性イオンエッチング法（ＲＩＥ）を用いて形成した。
続いて、図６の（Ｃ）で示したように、第１コンタクトホールＣＨ１から第２領域ＳＣＳにコンタクトしたソース電極Ｓ、及び、第２コンタクトホールＣＨ２から第３領域ＳＣＤにコンタクトしたドレイン電極Ｄを形成する。これらのソース電極Ｓ及びドレイン電極Ｄは、スパッタ法などを用いて金属膜を成膜した後に、この金属膜をパターニングすることによって形成した。
以上の工程により、薄膜トランジスタＡを備えた薄膜トランジスタ回路基板１が製造される。このようにして製造された薄膜トランジスタ回路基板１は、その後、液晶表示素子や有機ＥＬ素子の製造工程を経て、表示装置に組み込まれる。
以上説明したように、本実施形態において製造された薄膜トランジスタＡは、コプラナ型トップゲート構造であり、酸化物半導体薄膜ＳＣのチャネル領域に相当する第１領域ＳＣＣはゲート絶縁膜１２及びゲート電極Ｇによって保護されているため、酸素を安定して保持し、高抵抗状態を維持することが可能である。また、ゲート電極Ｇの幅で決まるチャネル長を小さくすることが可能となるため、ＯＮ電流が向上し、薄膜トランジスタＡの高性能化が可能となる。加えて、薄膜トランジスタＡがこのようなトップゲートのコプラナ型であれば、表示デバイスなどのスイッチング素子として用いた場合に、トランジスタ形成後の熱プロセスを介しても安定したトランジスタ特性を得ることができる。
また、本実施形態によれば、薄膜トランジスタＡを形成するに際して、酸化物半導体薄膜ＳＣのうち低抵抗領域となる第２領域ＳＣＳ及び第３領域ＳＣＤを形成すべき領域が露出した状態で、これらの領域が窒化シリコンからなる第１層間絶縁膜１３によって覆われる。これにより、第１層間絶縁膜１３に含まれるシリコンのダングリングボンドが酸化物半導体薄膜ＳＣに含まれる酸素と結合するため、これらの領域の酸素濃度が低下し、低抵抗化が可能となる。つまり、第１層間絶縁膜１３を形成する過程で酸化物半導体薄膜ＳＣの低抵抗化処理がなされるため、酸化物半導体薄膜ＳＣの低抵抗化のためだけに水素プラズマ処理などの別工程を追加する必要がなく、プロセスを簡素化することが可能となる。したがって、製造コストを削減することが可能となる。
図７は、シリコンのダングリングボンドをより多く含む窒化シリコン膜の形成条件の一例を示す図である。
ここでは、プラズマＣＶＤ法により窒化シリコン膜を形成する際、圧力条件以外はすべて同一条件で２種類の窒化シリコン膜を形成した。一方の窒化シリコン膜Ａについては比較的低圧な２０５Ｐａの圧力条件で形成し、他方の窒化シリコン膜Ｂについては比較的高圧な３００Ｐａの圧力条件で形成した。なお、これらの窒化シリコン膜Ａ及びＢのそれぞれを形成する際の温度はともに比較的低温の１００℃とした。
それぞれの条件で形成した窒化シリコン膜Ａ及びＢについて、大気中に放置し、所定時間経過後にそれぞれの屈折率を測定した。図７に示したグラフの横軸は大気中に放置された時間であり、縦軸は窒化シリコン膜Ａ及びＢの屈折率の測定値である。
図示したように、低圧条件で形成した窒化シリコン膜Ａについては、ほとんど屈折率が変化しなかったのに対して、高圧条件で形成した窒化シリコン膜Ｂについては、時間の経過に伴って屈折率が低下する傾向が確認された。
一般に、窒化シリコン膜の屈折率は、酸化シリコン膜の屈折率より高い。このことから、低圧条件で形成した窒化シリコン膜Ａはダングリングボンドが少なく、大気中において安定しているため、その屈折率がほとんど変化しなかったのに対して、高圧条件で形成した窒化シリコン膜Ｂについては、よりも多くのダングリングボンドを含むため、時間の経過とともに大気中の酸素が膜中のダングリングボンドに結合し、次第に酸化シリコン膜化した結果、時間の経過に伴って屈折率が低下したものと考えられる。
つまり、低圧条件で形成した窒化シリコン膜Ａよりも高圧条件で形成した窒化シリコン膜Ｂの方がより多くのダングリングボンドを含むと考えられる。本実施形態においては、このような高圧条件を採用して窒化シリコンからなる第１層間絶縁膜１３を形成した。これにより、酸化物半導体薄膜の低抵抗化を促進することが可能となる。
以上説明したように、本実施形態によれば、製造コストの削減が可能であるとともに、安定したトランジスタ特性を得ることが可能な薄膜トランジスタ回路基板及び薄膜トランジスタ回路基板の製造方法を提供することができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…薄膜トランジスタ回路基板
１０…絶縁基板
１２…ゲート絶縁膜
１３…第１層間絶縁膜
１４…第２層間絶縁膜
Ａ…薄膜トランジスタ
ＳＣ…酸化物半導体薄膜
ＳＣＣ…第１領域（チャネル領域；高抵抗領域）
ＳＣＳ…第２領域（ソース領域；低抵抗領域）
ＳＣＤ…第３領域（ドレイン領域；低抵抗領域）
Ｇ…ゲート電極 Ｓ…ソース電極 Ｄ…ドレイン電極
１０…絶縁基板
１２…ゲート絶縁膜
１３…第１層間絶縁膜
１４…第２層間絶縁膜
Ａ…薄膜トランジスタ
ＳＣ…酸化物半導体薄膜
ＳＣＣ…第１領域（チャネル領域；高抵抗領域）
ＳＣＳ…第２領域（ソース領域；低抵抗領域）
ＳＣＤ…第３領域（ドレイン領域；低抵抗領域）
Ｇ…ゲート電極 Ｓ…ソース電極 Ｄ…ドレイン電極
Claims (6)
- 絶縁基板上に酸化物半導体薄膜を形成し、
前記酸化物半導体薄膜の第１領域上に積層されたゲート絶縁膜及びゲート電極を形成するとともに、前記酸化物半導体薄膜の前記第１領域を挟んだ両側に位置する第２領域及び第３領域を前記ゲート絶縁膜から露出し、
前記酸化物半導体薄膜の前記第２領域及び前記第３領域、前記ゲート絶縁膜、及び、前記ゲート電極を覆う窒化シリコン（ＳｉＮ）からなる層間絶縁膜を形成し、
前記層間絶縁膜に、前記第２領域に到達する第１コンタクトホール及び前記第３領域に到達する第２コンタクトホールを形成し、
前記第１コンタクトホールから前記第２領域にコンタクトしたソース電極、及び、前記第２コンタクトホールから前記第３領域にコンタクトしたドレイン電極を形成する、薄膜トランジスタ回路基板の製造方法であって、
前記層間絶縁膜は、単層もしくは積層構造とし、少なくとも前記酸化物半導体薄膜の上は、シリコンのダングリングボンドを含む窒化シリコンからなり、前記窒化シリコンと前記酸化物半導体薄膜とが接触する領域で前記窒化シリコンの底面側の酸素濃度がその中心部分の酸素濃度よりも高いことを特徴とする薄膜トランジスタ回路基板の製造方法。 - 前記層間絶縁膜は、プラズマＣＶＤ法を用いて形成することを特徴とする請求項１に記載の薄膜トランジスタ回路基板の製造方法。
- 前記層間絶縁膜によって覆われた前記酸化物半導体薄膜において、前記第２領域及び前記第３領域の酸素濃度は、前記第１領域の酸素濃度よりも低いことを特徴とする請求項１または２に記載の薄膜トランジスタ回路基板の製造方法。
- 前記酸化物半導体薄膜は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の少なくとも１つを含む酸化物によって形成されたことを特徴とする請求項１乃至３のいずれか１項に記載の薄膜トランジスタ回路基板の製造方法。
- 絶縁基板上に形成され、第１領域と、前記第１領域を挟んだ両側に形成され前記第１領域よりも低抵抗な第２領域及び第３領域と、を有する酸化物半導体薄膜と、
前記酸化物半導体薄膜の前記第１領域上に形成されるとともに前記第２領域及び前記第３領域を露出するゲート絶縁膜と、
前記ゲート絶縁膜の上に形成されたゲート電極と、
前記酸化物半導体薄膜の前記第２領域及び前記第３領域、前記ゲート絶縁膜、及び、前記ゲート電極を覆うとともに、前記第２領域に到達する第１コンタクトホール及び前記第３領域に到達する第２コンタクトホールが形成された窒化シリコン（ＳｉＮ）からなる層間絶縁膜と、
前記第１コンタクトホールから前記第２領域にコンタクトしたソース電極と、
前記第２コンタクトホールから前記第３領域にコンタクトしたドレイン電極と、
を備え、
前記層間絶縁膜は、単層もしくは積層構造とし、少なくとも前記酸化物半導体薄膜の上は、シリコンのダングリングボンドを含む窒化シリコンからなり、前記窒化シリコンと前記酸化物半導体薄膜とが接触する領域で前記窒化シリコンの底面側の酸素濃度がその中心部分の酸素濃度よりも高いことを特徴とする薄膜トランジスタ回路基板。 - 前記酸化物半導体薄膜において、前記第２領域及び前記第３領域の酸素濃度は、前記第１領域の酸素濃度よりも低いことを特徴とする請求項５に記載の薄膜トランジスタ回路基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011025072A JP5636304B2 (ja) | 2011-02-08 | 2011-02-08 | 薄膜トランジスタ回路基板及びその製造方法 |
| US13/329,545 US8710498B2 (en) | 2011-02-08 | 2011-12-19 | Display device and method of manufacturing the same |
| US14/206,858 US9123588B2 (en) | 2011-02-08 | 2014-03-12 | Thin-film transistor circuit substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011025072A JP5636304B2 (ja) | 2011-02-08 | 2011-02-08 | 薄膜トランジスタ回路基板及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012164873A JP2012164873A (ja) | 2012-08-30 |
| JP2012164873A5 JP2012164873A5 (ja) | 2013-08-01 |
| JP5636304B2 true JP5636304B2 (ja) | 2014-12-03 |
Family
ID=46600044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011025072A Active JP5636304B2 (ja) | 2011-02-08 | 2011-02-08 | 薄膜トランジスタ回路基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8710498B2 (ja) |
| JP (1) | JP5636304B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5636304B2 (ja) * | 2011-02-08 | 2014-12-03 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ回路基板及びその製造方法 |
| JP2014229814A (ja) | 2013-05-24 | 2014-12-08 | ソニー株式会社 | 薄膜トランジスタ、表示装置および電子機器 |
| CN104218094B (zh) | 2014-08-28 | 2016-11-23 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、显示基板及显示装置 |
| CN105140237B (zh) * | 2015-08-04 | 2018-06-12 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法以及液晶显示器 |
| WO2017029576A1 (en) * | 2015-08-19 | 2017-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP6878173B2 (ja) * | 2017-06-26 | 2021-05-26 | 株式会社ジャパンディスプレイ | 半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3211302B2 (ja) * | 1991-11-07 | 2001-09-25 | カシオ計算機株式会社 | 窒化シリコン膜 |
| JPH0641751A (ja) * | 1992-07-27 | 1994-02-15 | Nippon Telegr & Teleph Corp <Ntt> | 光学薄膜材料の製造方法 |
| JP4090716B2 (ja) * | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP5015471B2 (ja) * | 2006-02-15 | 2012-08-29 | 財団法人高知県産業振興センター | 薄膜トランジスタ及びその製法 |
| JP2009042255A (ja) * | 2007-08-06 | 2009-02-26 | Hitachi Displays Ltd | 液晶表示装置 |
| JP5704790B2 (ja) * | 2008-05-07 | 2015-04-22 | キヤノン株式会社 | 薄膜トランジスタ、および、表示装置 |
| KR101623224B1 (ko) * | 2008-09-12 | 2016-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| JP4844627B2 (ja) | 2008-12-24 | 2011-12-28 | ソニー株式会社 | 薄膜トランジスタの製造方法および表示装置の製造方法 |
| JP5328414B2 (ja) | 2009-02-25 | 2013-10-30 | 富士フイルム株式会社 | トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置 |
| JPWO2010098100A1 (ja) * | 2009-02-27 | 2012-08-30 | 株式会社アルバック | トランジスタ、トランジスタの製造方法及びその製造装置 |
| US8202769B2 (en) * | 2009-03-11 | 2012-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5636304B2 (ja) * | 2011-02-08 | 2014-12-03 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ回路基板及びその製造方法 |
-
2011
- 2011-02-08 JP JP2011025072A patent/JP5636304B2/ja active Active
- 2011-12-19 US US13/329,545 patent/US8710498B2/en active Active
-
2014
- 2014-03-12 US US14/206,858 patent/US9123588B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9123588B2 (en) | 2015-09-01 |
| US20140191231A1 (en) | 2014-07-10 |
| US20120199827A1 (en) | 2012-08-09 |
| US8710498B2 (en) | 2014-04-29 |
| JP2012164873A (ja) | 2012-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9455333B2 (en) | Thin film transistor array panel | |
| US8445301B2 (en) | Thin-film transistor substrate, method of manufacturing the same, and display device including the same | |
| KR101542840B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| US20150295092A1 (en) | Semiconductor device | |
| US9337213B2 (en) | Semiconductor device and method for manufacturing same | |
| TWI478355B (zh) | 薄膜電晶體 | |
| JP2014131047A (ja) | 薄膜トランジスタ、および薄膜トランジスタ表示板 | |
| KR102380647B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP5636304B2 (ja) | 薄膜トランジスタ回路基板及びその製造方法 | |
| KR20130111872A (ko) | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20100027377A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| JP2012104566A (ja) | 薄膜トランジスタ回路基板及びその製造方法 | |
| KR102080484B1 (ko) | 액정표시장치용 어레이기판 및 그의 제조방법 | |
| KR20110072270A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| KR20210128374A (ko) | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP6286453B2 (ja) | 半導体装置およびその製造方法 | |
| KR20230126679A (ko) | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 | |
| KR101743111B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US9035303B2 (en) | Semiconductor device and method for manufacturing same | |
| KR20150037795A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR102130548B1 (ko) | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR102333756B1 (ko) | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20120058119A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20170072438A (ko) | 트랜지스터 표시판 및 그 제조 방법 | |
| JP2015176938A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130613 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130613 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130613 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140924 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141020 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5636304 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |