CN105140237B - 阵列基板及其制备方法以及液晶显示器 - Google Patents

阵列基板及其制备方法以及液晶显示器 Download PDF

Info

Publication number
CN105140237B
CN105140237B CN201510472662.3A CN201510472662A CN105140237B CN 105140237 B CN105140237 B CN 105140237B CN 201510472662 A CN201510472662 A CN 201510472662A CN 105140237 B CN105140237 B CN 105140237B
Authority
CN
China
Prior art keywords
interlayer insulating
insulating film
grid
semiconductor layer
doped chemical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510472662.3A
Other languages
English (en)
Other versions
CN105140237A (zh
Inventor
赵瑜
卢改平
张占东
杨祖有
陈辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201510472662.3A priority Critical patent/CN105140237B/zh
Publication of CN105140237A publication Critical patent/CN105140237A/zh
Application granted granted Critical
Publication of CN105140237B publication Critical patent/CN105140237B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及阵列基板及其制备方法以及液晶显示器。这种阵列基板包括基底,在基底上设置有半导体层,处于半导体层上方的栅极,处于半导体层上方且分别处于栅极两侧的源极和漏极,处于栅极与源极、栅极与漏极之间的间隙内的层间绝缘层,层间绝缘层包含降低其介电常数的掺杂元素。这些掺杂元素可降低层间绝缘层的介电常数,由此可降低形成在栅极与源极以及栅极与漏极之间的电容。

Description

阵列基板及其制备方法以及液晶显示器
技术领域
本发明涉及液晶显示领域,特别是一种阵列基板。本发明还涉及这种阵列基板的制备方法和包括这种阵列基板的液晶显示器。
背景技术
在液晶显示领域中,低温多晶硅(LTPS)技术是液晶显示器的发展趋势。在使用低温多晶硅技术制备的薄膜晶体管中,电子迁移速率更快,这使得薄膜电路面积更小。因此,液晶显示器具有更高的分辨率,性能也更稳定。
在使用低温多晶硅技术制备的薄膜晶体管中,在栅极、源极以及漏极之间设置有层间绝缘层(ILD),以将栅极、源极以及漏极隔开。但是,在栅极与源极以及栅极与漏极之间会形成电容。这种电容会极大地影响液晶显示器的显示品质。
发明内容
针对上述问题,本发明提出了一种阵列基板。在这种阵列基板中,填充在栅极与源极以及栅极与漏极之间层间绝缘层含有其他类型的掺杂元素。这些掺杂元素可降低层间绝缘层的介电常数,由此可降低形成在栅极与源极以及栅极与漏极之间的电容。此外,本发明还提出了包括这种阵列基板的液晶显示器,以及制备这种阵列基板的方法。
根据发明的第一方面的阵列基板,包括:基底,在基底上设置有半导体层,处于半导体层上方的栅极,处于半导体层上方且分别处于栅极两侧的源极和漏极,处于栅极与源极、栅极与漏极之间的间隙内的层间绝缘层,层间绝缘层包含降低其介电常数的掺杂元素。
根据本发明的阵列基板,通过使层间绝缘层包含掺杂元素,可以显著降低层间绝缘层的介电常数,由此可以大大降低栅极与源极以及栅极与漏极之间的耦合电容。由此,液晶显示器的信号延迟的缺陷就会得到缓解,液晶显示器的显示品质也因此会大幅提高。
在一个实施例中,层间绝缘层包括由氧硅化物形成的第一层间绝缘层,掺杂元素为掺杂在第一层间绝缘层内的碳、氢和氟中的一种或几种。在一个优选的实施例中,层间绝缘层还包括处于第一层间绝缘层上方的由氮硅化合物形成的第二层间绝缘层,掺杂元素为掺杂在第二层间绝缘层内的碳、氢和氟中的一种或几种。申请人发现,在向第一层间绝缘层和第二层间绝缘层内掺杂碳、氢和/或氟之后,第一层间绝缘层和第二层间绝缘层的介电常数都会降低。这样,不但可以缓解信号延迟的缺陷,而且还可以减小第一层间绝缘层的厚度。由于氧硅化物的导热系数较低,因此减小第一层间绝缘层的厚度非常有助于提高散热性能。此外,第一层间绝缘层的厚度减小还使得第二层间绝缘层内的氢能更迅速地扩散到半导体层内。扩散到半导体层内的氢能够弥补半导体层内的大量的晶体缺陷,由此大大提高了载流子在半导体层的迁移性能,这对提高液晶显示器的显示品质也非常有帮助。在这种情况下,向第二层间绝缘层内掺杂氢也是有益的,这使得能够有更多的氢扩散到半导体层内。由氮硅化合物形成的第二层间绝缘层具有非常高的耐高电压特性,而且具有自氢化修补能力,这对于层间绝缘层而言非常重要。
在一个具体的实施例中,掺杂元素在层间绝缘层内的物质的量含量在10%到30%之间。申请人发现,如掺杂元素的含量低于10%,则难以降低层间绝缘层的介电常数,掺杂的作用也就难以显示出来;而掺杂元素的含量高于30%时,就会破坏层间绝缘层基体的物质结构,难以起到绝缘的作用。
根据本发明的第二方面,提出了一种制备如上文所述的阵列基板的方法,包括以下步骤,步骤一:在基底上制备半导体层,在半导体层上形成栅极、源极和漏极,步骤二:在半导体层上形成层间绝缘层,层间绝缘层填充了栅极与源极、栅极与漏极之间的间隙,形成层间绝缘层的原料包含有掺杂元素。
根据本发明的这种方法,由于掺杂元素包含在形成层间绝缘层的原料内,因此掺杂元素会均匀地分布在所制备的层间绝缘层内。此外,生产者还可以可根据需要通过调节掺杂元素在形成层间绝缘层的原料内的含量,来调节层间绝缘层内的掺杂元素的含量,这大大方便了生产。
在一个实施例中,层间绝缘层包括由氧硅化物形成的第一层间绝缘层和处于第一层间绝缘层上方的由氮硅化合物形成的第二层间绝缘层,在步骤二中,首先以正硅酸乙酯和氧气的混合物为第一主气体,以甲烷和/或氟硅烷为第一掺杂气体来制备第一层间绝缘层,然后以硅烷、氨气和氮气的混合物为第二主气体,以甲烷和/或氟硅烷为第二掺杂气体来制备第二层间绝缘层。根据这种方法,以正硅酸乙酯和氧气为基础生长出来的第一层间绝缘层具有低针孔密度、低氢氧含量,并且覆盖性和均匀性也较好。由氮硅化合物形成的第二层间绝缘层具有非常高的耐高电压特性,而且具有自氢化修补能力,这对于层间绝缘层而言非常重要。在向第一主气体和第二主气体内掺杂有甲烷和/或氟硅烷后,在这种性质良好的第一层间绝缘层和第一层间绝缘层的介电常数也会降低。
在一个具体的实施例中,第一掺杂气体在第一主气体内的物质的量的含量在10%到20%之间,第二掺杂气体在第二主气体内的物质的量的含量在5%到15%之间。
根据本发明的第三方面,提出了另一种制备如上文所述的阵列基板的方法,包括以下步骤,步骤一:在基底上制备半导体层,在半导体层上形成栅极、源极和漏极,步骤二:在半导体层上形成层间绝缘层,层间绝缘层填充了栅极与源极、栅极与漏极之间的间隙,步骤三:以离子注入的方式向层间绝缘层内注入掺杂元素的原子。
使用离子注入的方式,能够方便地控制层间绝缘层内的掺杂元素的量和掺杂元素在层间绝缘层内存在位置。对于有特性要求的阵列基板而言,这是非常重要的。
在一个实施例中,层间绝缘层包括由氧硅化物形成的第一层间绝缘层和处于第一层间绝缘层上方的由氮硅化合物形成的第二层间绝缘层,在步骤三中,掺杂元素的原子被注入到第一层间绝缘层内和/或第二层间绝缘层内。
在一个实施例中,掺杂元素为碳、氢和氟中的一种或几种,在步骤三中,将甲烷和/或氟硅烷等离子化后,通过加速器加速并注入到层间绝缘层内。
根据本发明的第四方面,提出了一种液晶显示器,其包括根据上文所述的阵列基板。
与现有技术相比,本发明的优点在于:根据本发明的阵列基板,通过使层间绝缘层包含掺杂元素,可以显著降低层间绝缘层的介电常数,由此可以大大降低栅极与源极以及栅极与漏极之间的耦合电容。由此,液晶显示器的信号延迟的缺陷就会得到缓解,液晶显示器的显示品质也因此会大幅提高。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中:
图1示意性地显示了根据本发明的阵列基板。
在附图中,相同的部件使用相同的附图标记。附图并未按照实际的比例。
具体实施方式
下面将结合附图对本发明作进一步说明。
图1显示了根据本发明的阵列基板10的示意性的结构。应理解地是,阵列基板10可用于任何类型的液晶显示器中,或者任何使用薄膜晶体管驱动的显示装置中。
如图1所示,阵列基板1包括:基底10,在基底10上设置有半导体层11。在半导体层11上构造有栅极12,并且栅极12与半导体层11通过绝缘层13隔开。在半导体层11的上方并且在栅极12的两侧构造有源极14和漏极15。优选地,在基底10和半导体层11之间还具有缓冲层16,在半导体层11的表面设置有绝缘层17。栅极12、源极14和漏极15均处于绝缘层17上,在这种情况下,源极14和漏极15借助于金属电极18与半导体层11电连接。在一个具体的实施例中,基底10为玻璃基底、半导体层11为多晶硅层,绝缘层13为氮化硅(SiNx)层,缓冲层16为也为SiNx(氮化硅)层,绝缘层17为二氧化硅(SiO2)层,金属电极18为钼钽电极(MoTa)。还如图1所示,源极14和漏极15都与栅极12间隔开,在所形成的间隙内填充有层间绝缘层21。
申请人发现,由于栅极12与源极14正对设置,并且在栅极12和源极14之间存在有层间绝缘层21,在栅极12和源极14上有电流流过时,在栅极12和源极14之间就会存在耦合电容。耦合电容会极大地导致信号延迟,由此使用阵列基板1制造的液晶显示器的显示品质也会受到很大地影响。应理解地是,在漏极15与栅极12之间同样存在有类似的耦合电容,这里不再赘述。
为此,申请人改进这种层间绝缘层21,使其包含有降低其介电常数的掺杂元素。这样可大幅降低所产生的耦合电容,液晶显示器的显示品质也会得以提高。在另一个实施例中,掺杂元素在层间绝缘层21内的物质的量含量在10%到30%之间。
在一个具体的实施例中,层间绝缘层21包括由氧硅化物形成的第一层间绝缘层22,处于第一层间绝缘层22上方的由氮硅化合物形成的第二层间绝缘层23。掺杂元素为掺杂在第一层间绝缘层22和第二层间绝缘层23内的碳、氢和氟中的一种或几种,并且掺杂元素均匀地分布在第一层间绝缘层22和第二层间绝缘层23内。具体来说,第一层间绝缘层22为二氧化硅(SiO2)层,第二层间绝缘层23为氮化硅(SiNx)层。这些掺杂元素可使第一层间绝缘层22和/或第二层间绝缘层23内的高极性的Si-O键、Si-N键断裂,并且形成较低极性的化学键,由此可降低第一层间绝缘层22和第二层间绝缘层23的介电常数。这样,就减小了所形成的耦合电容,信号延迟的问题也得以解决,液晶显示器的显示品质也会提高。此外,降低第一绝缘层22的介电常数,还可以减小第一绝缘层22的厚度,这对于后续的氢化步骤非常有帮助。
下面,来描述制备这种列基板1的方法。
根据本发明的第一种方法,包括以下步骤:
步骤一:在基底10上制备半导体层11,在半导体层11上形成栅极12、源极14和漏极15。
步骤二:在半导体层11上形成层间绝缘层21,层间绝缘层21填充了栅极12与源极14、栅极12与漏极15之间的间隙。特别是,形成层间绝缘层21的原料包含有掺杂元素。
层间绝缘层21可包括第一层间绝缘层22和第二层间绝缘层23。
具体来说,在步骤二中,首先,以正硅酸乙酯(TEOS)和氧气(O2)的混合物为第一主气体,以甲烷(CH4)和/或氟硅烷(SiF4)为第一掺杂气体来制备第一层间绝缘层22。然后,以硅烷(SiH4)、氨气(NH3)和氮气(N2)的混合物为第二主气体,以甲烷和/或氟硅烷为第二掺杂气体来制备第二层间绝缘层23。
在一个具体的实施例中,第一掺杂气体在第一主气体内的物质的量的含量在10%到20%之间,第二掺杂气体在第二主气体内的物质的量的含量在5%到15%之间。
根据本发明的第二种方法,包括以下步骤:
步骤一:在基底10上制备半导体层11,在半导体层11上形成栅极12、源极14和漏极15。
步骤二:在半导体层11上形成层间绝缘层21,层间绝缘层21填充了栅极12与源极14、栅极12与漏极15之间的间隙。
步骤三:以离子注入的方式向层间绝缘层21内注入掺杂元素的原子。
层间绝缘层21可包括第一层间绝缘层22和第二层间绝缘层23。在这种情况下,在步骤三中,掺杂元素的原子被注入到第一层间绝缘层22内和/或第二层间绝缘层23内。在一个具体的实施例中,掺杂元素为碳、氢和氟中的一种或几种,在步骤三中,将甲烷和/或氟硅烷等离子化后,通过加速器加速并注入到第一层间绝缘层22内和/或第二层间绝缘层23内。这里提到的加速器可为电场加速器。
在上文所述的两种方法中,优选地,在完成处理层间绝缘层21后,还进行退火。通过退火处理,可以消除所制备的结构内的应力,并且使分布不均匀的杂质扩散。
虽然已经参考优选实施例对本发明进行了描述,但在不脱离本发明的范围的情况下,可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是,只要不存在结构冲突,各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例,而是包括落入权利要求的范围内的所有技术方案。

Claims (9)

1.一种阵列基板,包括:
基底,在所述基底上设置有半导体层,
处于所述半导体层上方的栅极,处于所述半导体层上方且分别处于所述栅极两侧的源极和漏极,
处于所述栅极与源极、栅极与漏极之间的间隙内的层间绝缘层,所述层间绝缘层包含降低其介电常数的掺杂元素;
其中,所述层间绝缘层包括由氧硅化物形成的第一层间绝缘层,掺杂元素为掺杂在所述第一层间绝缘层内的碳、氢和氟中的一种或几种;所述层间绝缘层还包括处于所述第一层间绝缘层上方的由氮硅化合物形成的第二层间绝缘层,掺杂元素为掺杂在所述第二层间绝缘层内的碳、氢和氟。
2.根据权利要求1所述阵列基板,其特征在于,所述掺杂元素在所述层间绝缘层内的物质的量含量在10%到30%之间。
3.一种制备根据权利要求1所述的阵列基板的方法,包括以下步骤,
步骤一:在基底上制备半导体层,在所述半导体层上形成栅极、源极和漏极,
步骤二:在所述半导体层上形成层间绝缘层,所述层间绝缘层填充了所述栅极与所述源极、所述栅极与所述漏极之间的间隙,
形成所述层间绝缘层的原料包含有所述掺杂元素。
4.根据权利要求3所述的方法,其特征在于,所述层间绝缘层包括由氧硅化物形成的第一层间绝缘层和处于所述第一层间绝缘层上方的由氮硅化合物形成的第二层间绝缘层,
在所述步骤二中,首先以正硅酸乙酯和氧气的混合物为第一主气体,以甲烷和/或氟硅烷为第一掺杂气体来制备第一层间绝缘层,然后以硅烷、氨气和氮气的混合物为第二主气体,以甲烷和氟硅烷为第二掺杂气体来制备第二层间绝缘层。
5.根据权利要求4所述的方法,其特征在于,所述第一掺杂气体在所述第一主气体内的物质的量的含量在10%到20%之间,所述第二掺杂气体在所述第二主气体内的物质的量的含量在5%到15%之间。
6.一种制备根据权利要求1所述的阵列基板的方法,包括以下步骤,
步骤一:在基底上制备半导体层,在所述半导体层上形成栅极、源极和漏极,
步骤二:在所述半导体层上形成层间绝缘层,所述层间绝缘层填充了所述栅极与所述源极、所述栅极与所述漏极之间的间隙,
步骤三:以离子注入的方式向所述层间绝缘层内注入所述掺杂元素的原子。
7.根据权利要求6所述的方法,其特征在于,所述层间绝缘层包括由氧硅化物形成的第一层间绝缘层和处于所述第一层间绝缘层上方的由氮硅化合物形成的第二层间绝缘层,
在所述步骤三中,所述掺杂元素的原子被注入到所述第一层间绝缘层内和/或所述第二层间绝缘层内。
8.根据权利要求6或7所述的方法,其特征在于,所述掺杂元素为碳、氢和氟中的一种或几种,
在所述步骤三中,将甲烷和/或氟硅烷等离子化后,通过加速器加速并注入到所述层间绝缘层内。
9.一种液晶显示器,其包括根据权利要求1所述的阵列基板。
CN201510472662.3A 2015-08-04 2015-08-04 阵列基板及其制备方法以及液晶显示器 Active CN105140237B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510472662.3A CN105140237B (zh) 2015-08-04 2015-08-04 阵列基板及其制备方法以及液晶显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510472662.3A CN105140237B (zh) 2015-08-04 2015-08-04 阵列基板及其制备方法以及液晶显示器

Publications (2)

Publication Number Publication Date
CN105140237A CN105140237A (zh) 2015-12-09
CN105140237B true CN105140237B (zh) 2018-06-12

Family

ID=54725528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510472662.3A Active CN105140237B (zh) 2015-08-04 2015-08-04 阵列基板及其制备方法以及液晶显示器

Country Status (1)

Country Link
CN (1) CN105140237B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109683412A (zh) * 2019-01-29 2019-04-26 深圳市华星光电技术有限公司 阵列基板
CN110211925B (zh) * 2019-04-04 2021-07-06 Tcl华星光电技术有限公司 顶发光型氧化铟镓锌薄膜晶体管器件制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828910A (zh) * 2005-01-31 2006-09-06 三星电子株式会社 薄膜晶体管阵列面板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796794B1 (ko) * 2001-10-17 2008-01-22 삼성전자주식회사 다결정 규소 박막 트랜지스터 기판 및 그 제조 방법
JP5636304B2 (ja) * 2011-02-08 2014-12-03 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828910A (zh) * 2005-01-31 2006-09-06 三星电子株式会社 薄膜晶体管阵列面板

Also Published As

Publication number Publication date
CN105140237A (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
TW503583B (en) Method of producing the transistor, thin film transistor array substrate, liquid crystal display device, and electroluminescent display device
CN100536086C (zh) 控制由PECVD沉积在大于1m2基材上的а-SiNx:H介电薄膜均一性的方法
TWI291235B (en) Low temperature process for TFT fabrication
WO2016145967A9 (zh) 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置
WO2015165164A1 (zh) 低温多晶硅薄膜晶体管及其制作方法、阵列基板和显示装置
CN104576399B (zh) 一种薄膜晶体管及其制造方法
TW200841468A (en) Silicon layer for stopping dislocation propagation
TW200830551A (en) Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator
CN101567392B (zh) 薄膜晶体管
CN105448999B (zh) 多晶硅薄膜晶体管元件及其制作方法
CN105140237B (zh) 阵列基板及其制备方法以及液晶显示器
CN103236400B (zh) 低温多晶硅薄膜制作方法、薄膜晶体管制作方法
CN101728269A (zh) Pmos晶体管的制造方法及pmos晶体管
TW201135852A (en) Structure and method for post oxidation silicon trench bottom shaping
TW201715644A (zh) Soi基底及其製備方法
Chen et al. High-performance polycrystalline silicon thin-film transistors based on metal-induced crystallization in an oxidizing atmosphere
CN107068771B (zh) 低温多晶硅薄膜晶体管及其制造方法
TWI305055B (en) Semiconductor device and method of manufacturing the same
RU2522930C2 (ru) Способ изготовления тонкопленочного транзистора
US20050239239A1 (en) Thin-film transistor and method of fabricating the same
CN109148375A (zh) 薄膜晶体管器件制造方法及薄膜晶体管器件
TW201528384A (zh) 用於熱處理鍺層之半導體基板之製造方法以及半導體裝置之製造方法
CN105742370B (zh) 低温多晶硅薄膜晶体管的制备方法
JP3203652B2 (ja) 半導体薄膜の製造方法
JP3130660B2 (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant