CN110211925B - 顶发光型氧化铟镓锌薄膜晶体管器件制造方法 - Google Patents
顶发光型氧化铟镓锌薄膜晶体管器件制造方法 Download PDFInfo
- Publication number
- CN110211925B CN110211925B CN201910268854.0A CN201910268854A CN110211925B CN 110211925 B CN110211925 B CN 110211925B CN 201910268854 A CN201910268854 A CN 201910268854A CN 110211925 B CN110211925 B CN 110211925B
- Authority
- CN
- China
- Prior art keywords
- layer
- zinc oxide
- indium gallium
- gallium zinc
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 title claims abstract description 98
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 title claims abstract description 49
- 229910052733 gallium Inorganic materials 0.000 title claims abstract description 49
- 229910052738 indium Inorganic materials 0.000 title claims abstract description 49
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 title claims abstract description 49
- 239000011787 zinc oxide Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 239000004642 Polyimide Substances 0.000 claims abstract description 19
- 229920001721 polyimide Polymers 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 60
- 230000008569 process Effects 0.000 claims description 42
- 238000000206 photolithography Methods 0.000 claims description 41
- 238000000151 deposition Methods 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000013067 intermediate product Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000011265 semifinished product Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开一种顶发光型氧化铟镓锌薄膜晶体管器件制造方法，包括第一光刻步骤、第二光刻步骤、栅极绝缘层形成步骤、第三光刻步骤、源极过孔形成步骤、氧化铟镓锌有源层裸露步骤、源极/漏极形成步骤、平坦化层形成步骤、第四光刻步骤、第五光刻步骤、以及第六光刻步骤。本发明采用聚酰亚胺电极障壁隔离柱制备栅极与源极/漏极，通过电极障壁隔离柱直接可形成源极/漏极与栅极，使得三道光罩减少为一道，同时聚酰亚胺作为栅极绝缘层可增大沟道电流密度，藉此简化制造方法复杂度，且提升生产效率。
Description
技术领域
本发明关于一种顶发光型氧化铟镓锌薄膜晶体管器件制造方法，其采用聚酰亚胺(Polyimide,PI)电极障壁隔离柱制备栅极与源极/漏极，通过PI电极障壁隔离柱直接可形成源极/漏极与栅极，使得三道光罩减少为一道，同时PI作为栅极绝缘层可增大沟道电流密度，藉此简化制造方法复杂度，且提升生产效率。
背景技术
目前，有源矩阵液晶显示器(Active Matrix Liquid Crystal Display，AMLCD)和有源矩阵有机电致发光二极管(Active Matrix Organic Light Emitting Diode,AMOLED)显示器因采用了非晶氧化铟镓锌(Indium Gallium Zinc Oxide,IGZO)为代表的金属氧化物薄膜晶体管(Thin Film Transistor，TFT)器件，而具有超高分辨率、大尺寸、高帧率处理、以及可见光范围内穿透率高等显著优点。
然而，IGZO TFT器件具有以下缺点：一、通常的IGZO TFT器件的栅极绝缘层以低介电常数的氧硅为主要材料，导致其上的沟道电流密度较小，需要更高介电常数介质制作栅绝缘层以提升沟道电流密度。二、IGZO TFT器件的制作需要较多光罩，不利于产能与良率的提高，需要一种减少光罩的IGZO TFT器件制作流程来提升产能与良率。
此外，当制造顶发光型的栅极IGZO TFT器件的栅极和源极/漏极时，需要用到三道光罩，不利于成本降低与良率提升。再者，栅极绝缘层通常采用氧化硅，导致沟道电流密度较小。
故，有必要提供一种顶发光型氧化铟镓锌薄膜晶体管器件制造方法，以解决现有技术所存在的问题。
发明内容
有鉴于此，本发明提供一种顶发光型氧化铟镓锌薄膜晶体管器件制造方法，其解决了现有技术在顶发光型的栅极氧化铟镓锌(Indium Gallium Zinc Oxide,IGZO)薄膜晶体管(Thin Film Transistor,TFT)器件的栅极和源极/漏极时，需要用到三道光罩，不利于成本降低与良率提升，且栅极绝缘层通常采用氧化硅，导致沟道电流密度较小的技术问题。
本发明的主要目的在于提供一种发光型氧化铟镓锌薄膜晶体管器件制造方法，包括：
第一光刻步骤，包括沉积第一金属层到玻璃基板上，且图形化所述第一金属层以在所述第一金属层上形成遮光层和源极层；
第二光刻步骤，包括沉积缓冲层和氧化铟镓锌有源层到所述玻璃基板上，形成氧化铟镓锌有源层，其中在所述第二光刻步骤中，所述氧化铟镓锌有源层是通过曝光工艺、显影工艺、以及湿刻工艺而形成；
栅极绝缘层形成步骤，包括在沉积栅极绝缘层到所述氧化铟镓锌有源层上，其中所述栅极绝缘层完全覆盖所述氧化铟镓锌有源层以隔离所述氧化铟镓锌有源层；
第三光刻步骤，包括沉积光刻胶到所述栅极绝缘层上，且通过半色调光罩将所述光刻胶形成多个电极障壁隔离柱，其中所述电极障壁隔离柱是以聚酰亚胺制造；
源极过孔形成步骤，包括去除所述栅极绝缘层的裸露部分、所述氧化铟镓锌有源层的一部份和所述缓冲层的一部份，以形成源极过孔；
氧化铟镓锌有源层裸露步骤，包括去除所述光刻胶的一部份以及所述栅极绝缘层的一部分，使得所述氧化铟镓锌有源层的一部分裸露，最后导体化所述氧化铟镓锌有源层的所述裸露部分，其中所述裸露部分上方形成一漏极设置孔；
源极/漏极形成步骤，包括沉积第二金属层到所述多个电极障壁隔离柱上、所述源极过孔内以及所述漏极设置孔内，且将所述第二金属层形成位于所述源极过孔的源极部、位于所述漏极设置孔内的漏极部、以及位于所述多个电极障壁隔离柱上的栅极层，其中所述氧化铟镓锌有源层的一部分裸露于所述漏极处；以及
平坦化层形成步骤，包括沉积钝化层到所述第二金属层上，且沉积平坦化层到所述钝化层上。
在本发明的一实施例中，所述制造方法进一步包括第四光刻步骤，包括去除所述平坦化层的一部分以及所述钝化层的一部份以形成一阳极过孔；
在本发明的一实施例中，所述制造方法进一步包括第五光刻步骤，包括沉积阳极层到所述平坦化层上，其中所述阳极层一部分设置在所述阳极过孔内，且接着在所述阳极层上形成像素电极；以及
在本发明的一实施例中，所述制造方法进一步包括第六光刻步骤，包括沉积像素定义层到所述平坦化层上，且在所述像素定义层上形成像素图案。
在本发明的一实施例中，在所述源极过孔形成步骤中，所述栅极绝缘层的裸露部分、所述氧化铟镓锌有源层的一部份、以及所述缓冲层的一部份是分别通过干刻工艺、湿刻工艺、以及干刻工艺而去除。
在本发明的一实施例中，在所述第四光刻步骤中，是通过显影工艺去除所述平坦化层的一部分以及通过干刻工艺去除所述钝化层的一部份以形成所述阳极过孔。
在本发明的一实施例中，在所述第五光刻步骤中，所述像素电极是通过涂胶工艺、曝光工艺、显影工艺、刻蚀工艺、以及剥离工艺而形成在所述阳极层上。
在本发明的一实施例中，在所述第六光刻步骤中，所述像素图案是通过显影工艺形成在所述像素定义层上。
在本发明的一实施例中，所述光刻胶为负性光敏胶。
与现有技术相比较，本发明通过所述第三光刻步骤(第三光罩)来形成聚酰亚胺(Polyimide,PI)电极障壁隔离柱，并在所述源极/漏极形成步骤中以PI电极障壁隔离柱作为基材同时制备栅极与源极/漏极，通过PI电极障壁隔离柱直接可形成源极/漏极与栅极，使得三道光罩减少为一道，同时PI作为栅极绝缘层可增大沟道电流密度，藉此简化制造方法复杂度，且提升生产效率。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，且配合所附图式，作详细说明如下：
附图说明
图1A及1B是本发明顶发光型氧化铟镓锌薄膜晶体管器件制造方法的步骤流程图。
图2是本发明对应所述制造方法的第一光刻步骤的薄膜晶体管器件半成品的侧面剖视图。
图3是本发明对应所述制造方法的第二光刻步骤的薄膜晶体管器件半成品的侧面剖视图。
图4是本发明对应所述制造方法的栅极绝缘层形成步骤的薄膜晶体管器件半成品的侧面剖视图。
图5是本发明对应所述制造方法的第三光刻步骤的薄膜晶体管器件半成品的侧面剖视图。
图6是本发明对应所述制造方法的源极过孔形成步骤的薄膜晶体管器件半成品的侧面剖视图。
图7是本发明对应所述制造方法的氧化铟镓锌有源层裸露步骤的薄膜晶体管器件半成品的侧面剖视图。
图8是本发明对应所述制造方法的源极/漏极形成步骤的薄膜晶体管器件半成品的侧面剖视图。
图9是本发明对应所述制造方法的平坦化层形成步骤的薄膜晶体管器件半成品的侧面剖视图。
图10是本发明对应所述制造方法的第四光刻步骤的薄膜晶体管器件半成品的侧面剖视图。
图11是本发明对应所述制造方法的第五光刻步骤的薄膜晶体管器件半成品的侧面剖视图。
图12是本发明对应所述制造方法的第六光刻步骤的薄膜晶体管器件成品的侧面剖视图。
具体实施方式
请参照图1A及1B，本发明发光型氧化铟镓锌薄膜晶体管器件制造方法包括：第一光刻步骤S01、第二光刻步骤S02、栅极绝缘层形成步骤S03、第三光刻步骤S04、源极过孔形成步骤S05、氧化铟镓锌有源层裸露步骤S06、源极/漏极形成步骤S07、平坦化层形成步骤S08、第四光刻步骤S09、第五光刻步骤S10、以及第六光刻步骤S11。
请参照图2，所述第一光刻步骤(Photo Engraving Process,PEP)(采用第一光罩)S01，包括沉积第一金属层20到玻璃基板10上，且图形化所述第一金属层20以在所述第一金属层20上形成遮光层LS和源极层S。
请参照图3，所述第二光刻步骤S02(采用第二光罩)，包括沉积缓冲层30和氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)有源层40到所述玻璃基板10上，剥离形成IGZO有源层40。在本发明的一实施例中，在所述第二光刻步骤S02中，所述IGZO有源层40是通过曝光工艺、显影工艺、以及湿刻工艺而形成。
请参照图4，所述栅极绝缘层形成步骤S03，包括在沉积栅极绝缘层50到所述IGZO有源层40上，其中所述栅极绝缘层50完全覆盖所述IGZO有源层40以隔离所述IGZO有源层40。
请参照图5，所述第三光刻步骤S04(采用第三光罩)，包括沉积光刻胶60到所述栅极绝缘层50上，且通过半色调光罩将所述光刻胶60形成多个电极障壁隔离柱61，其中所述电极障壁隔离柱61是以聚酰亚胺制造。在本发明的一实施例中，所述光刻胶60为负性光敏胶。
请参照图6，所述源极过孔形成步骤S05，包括去除所述栅极绝缘层50的裸露部分、所述IGZO有源层40的一部份和所述缓冲层30的一部份，以形成源极过孔H1。在本发明的一实施例中，在所述源极过孔形成步骤S05中，所述栅极绝缘层50的裸露部分、所述IGZO有源层40的一部份、以及所述缓冲层30的一部份是分别通过干刻工艺、湿刻工艺、以及干刻工艺而去除。
请参照图7，所述氧化铟镓锌有源层裸露步骤S06，包括去除所述光刻胶60的一部份以及所述栅极绝缘层50的一部分，使得所述IGZO有源层40的一部分裸露，最后导体化所述IGZO有源层40的所述裸露部分，其中所述裸露部分上方形成一漏极设置孔H2。
请参照图8，所述源极/漏极形成步骤S07，包括沉积第二金属层70到所述多个电极障壁隔离柱61上、所述源极过孔H1内以及所述漏极设置孔H2内，且将所述第二金属层70形成位于所述源极过孔H1的源极部71、位于所述漏极设置孔H2内的漏极部72、以及位于所述多个电极障壁隔离柱61上的栅极层73，其中所述氧化铟镓锌有源层的一部分裸露于所述漏极处。
请参照图9，所述平坦化层形成步骤S08，包括沉积钝化层80到所述第二金属层70上，且沉积平坦化层PLN到所述钝化层80上。
请参照图10，所述第四光刻步骤S09(采用第四光罩)，包括去除所述平坦化层PLN的一部分以及所述钝化层80的一部份以形成一阳极过孔H3。在本发明的一实施例中，在所述第四光刻步骤S09中，是通过显影工艺去除所述平坦化层PLN的一部分以及通过干刻工艺去除所述钝化层80的一部份以形成所述阳极过孔H3。
请参照图11，所述第五光刻步骤S10(采用第五光罩)，包括沉积阳极层90到所述平坦化层PLN上，其中所述阳极层90一部分设置在所述阳极过孔H3内，且接着在所述阳极层90上形成像素电极。在本发明的一实施例中，在所述第五光刻步骤S10中，所述像素电极是通过涂胶工艺、曝光工艺、显影工艺、刻蚀工艺、以及剥离工艺而形成在所述阳极层90上。
请参照图12，所述第六光刻步骤S11(采用第六光罩)，包括沉积像素定义层PDL到所述平坦化层PLN上，且在所述像素定义层PDL上形成像素图案。在本发明的一实施例中，在所述第六光刻步骤S11中，所述像素图案是通过显影工艺形成在所述像素定义层PDL上。
与现有技术相比较，本发明通过所述第三光刻步骤S04来形成聚酰亚胺(Polyimide,PI)电极障壁隔离柱61，并在所述源极/漏极形成步骤S07中以PI电极障壁隔离柱61作为基材同时制备栅极与源极/漏极，通过PI电极障壁隔离柱61直接可形成源极/漏极与栅极，使得三道光罩减少为一道，同时PI作为栅极绝缘层50可增大沟道电流密度，藉此简化制造方法复杂度，且提升生产效率。
Claims (9)
1.一种顶发光型氧化铟镓锌薄膜晶体管器件制造方法，其特征在于：所述制造方法包括：
第一光刻步骤，包括沉积第一金属层到玻璃基板上，且图形化所述第一金属层以在所述第一金属层上形成遮光层和源极层；
第二光刻步骤，包括沉积缓冲层和氧化铟镓锌有源层到所述玻璃基板上，形成氧化铟镓锌有源层，其中在所述第二光刻步骤中，所述氧化铟镓锌有源层是通过曝光工艺、显影工艺、以及湿刻工艺而形成；
栅极绝缘层形成步骤，包括在沉积栅极绝缘层到所述氧化铟镓锌有源层上，其中所述栅极绝缘层完全覆盖所述氧化铟镓锌有源层以隔离所述氧化铟镓锌有源层；
第三光刻步骤，包括沉积光刻胶到所述栅极绝缘层上，且通过半色调光罩将所述光刻胶形成多个电极障壁隔离柱，其中所述电极障壁隔离柱是以聚酰亚胺制造；
源极过孔形成步骤，包括去除所述栅极绝缘层的裸露部分、所述氧化铟镓锌有源层的一部份和所述缓冲层的一部份，以形成源极过孔；
氧化铟镓锌有源层裸露步骤，包括去除所述光刻胶的一部份以及所述栅极绝缘层的一部分，使得所述氧化铟镓锌有源层的一部分裸露，最后导体化所述氧化铟镓锌有源层的所述裸露部分，其中所述裸露部分上方形成一漏极设置孔；
源极/漏极形成步骤，包括沉积第二金属层到所述多个电极障壁隔离柱上、所述源极过孔内以及所述漏极设置孔内，且将所述第二金属层形成位于所述源极过孔的源极部、位于所述漏极设置孔内的漏极部、以及位于所述多个电极障壁隔离柱上的栅极层，其中所述氧化铟镓锌有源层的一部分裸露于所述漏极处；以及
平坦化层形成步骤，包括沉积钝化层到所述第二金属层上，且沉积平坦化层到所述钝化层上。
2.如权利要求1所述的顶发光型氧化铟镓锌薄膜晶体管器件制造方法，其特征在于：所述制造方法进一步包括第四光刻步骤，包括去除所述平坦化层的一部分以及所述钝化层的一部份以形成一阳极过孔。
3.如权利要求2所述的顶发光型氧化铟镓锌薄膜晶体管器件制造方法，其特征在于：所述制造方法进一步包括第五光刻步骤，包括沉积阳极层到所述平坦化层上，其中所述阳极层一部分设置在所述阳极过孔内，且接着在所述阳极层上形成像素电极。
4.如权利要求3所述的顶发光型氧化铟镓锌薄膜晶体管器件制造方法，其特征在于：所述制造方法进一步包括第六光刻步骤，包括沉积像素定义层到所述平坦化层上，且在所述像素定义层上形成像素图案。
5.如权利要求4所述的顶发光型氧化铟镓锌薄膜晶体管器件制造方法，其特征在于：在所述源极过孔形成步骤中，所述栅极绝缘层的裸露部分、所述氧化铟镓锌有源层的一部份、以及所述缓冲层的一部份是分别通过干刻工艺、湿刻工艺、以及干刻工艺而去除。
6.如权利要求4所述的顶发光型氧化铟镓锌薄膜晶体管器件制造方法，其特征在于：在所述第四光刻步骤中，是通过显影工艺去除所述平坦化层的一部分以及通过干刻工艺去除所述钝化层的一部份以形成所述阳极过孔。
7.如权利要求4所述的顶发光型氧化铟镓锌薄膜晶体管器件制造方法，其特征在于：在所述第五光刻步骤中，所述像素电极是通过涂胶工艺、曝光工艺、显影工艺、刻蚀工艺、以及剥离工艺而形成在所述阳极层上。
8.如权利要求4所述的顶发光型氧化铟镓锌薄膜晶体管器件制造方法，其特征在于：在所述第六光刻步骤中，所述像素图案是通过显影工艺形成在所述像素定义层上。
9.如权利要求4所述的顶发光型氧化铟镓锌薄膜晶体管器件制造方法，其特征在于：所述光刻胶为负性光敏胶。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910268854.0A CN110211925B (zh) | 2019-04-04 | 2019-04-04 | 顶发光型氧化铟镓锌薄膜晶体管器件制造方法 |
| PCT/CN2019/084560 WO2020199287A1 (zh) | 2019-04-04 | 2019-04-26 | 顶发光型氧化铟镓锌薄膜晶体管器件制造方法 |
| US16/492,483 US20210336036A1 (en) | 2019-04-04 | 2019-04-26 | Method for manufacturing a top emission indium gallium zinc oxide thin film transistor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910268854.0A CN110211925B (zh) | 2019-04-04 | 2019-04-04 | 顶发光型氧化铟镓锌薄膜晶体管器件制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110211925A CN110211925A (zh) | 2019-09-06 |
| CN110211925B true CN110211925B (zh) | 2021-07-06 |
Family
ID=67785274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910268854.0A Active CN110211925B (zh) | 2019-04-04 | 2019-04-04 | 顶发光型氧化铟镓锌薄膜晶体管器件制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20210336036A1 (zh) |
| CN (1) | CN110211925B (zh) |
| WO (1) | WO2020199287A1 (zh) |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437473B1 (ko) * | 2001-03-02 | 2004-06-23 | 삼성에스디아이 주식회사 | 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법 |
| CN1741298B (zh) * | 2004-08-23 | 2010-07-14 | 财团法人工业技术研究院 | 提高有机半导体载子迁移率的方法 |
| CN102543864B (zh) * | 2012-02-07 | 2014-02-26 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| CN103367454A (zh) * | 2012-03-31 | 2013-10-23 | 联胜（中国）科技有限公司 | 薄膜晶体管、其制作方法及应用其的主动矩阵显示面板 |
| CN103219391B (zh) * | 2013-04-07 | 2016-03-02 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| US9502286B2 (en) * | 2014-12-05 | 2016-11-22 | Globalfoundries Inc. | Methods of forming self-aligned contact structures on semiconductor devices and the resulting devices |
| CN104867870B (zh) * | 2015-04-14 | 2017-09-01 | 深圳市华星光电技术有限公司 | 双栅极氧化物半导体tft基板的制作方法及其结构 |
| CN104952880A (zh) * | 2015-05-06 | 2015-09-30 | 深圳市华星光电技术有限公司 | 双栅极tft基板的制作方法及其结构 |
| CN104810382A (zh) * | 2015-05-07 | 2015-07-29 | 深圳市华星光电技术有限公司 | Amoled背板的制作方法及其结构 |
| CN105140237B (zh) * | 2015-08-04 | 2018-06-12 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法以及液晶显示器 |
| CN105390507B (zh) * | 2015-12-03 | 2018-04-10 | 深圳市华星光电技术有限公司 | Tft阵列基板的制备方法、阵列基板及显示装置 |
| CN105514127A (zh) * | 2016-02-25 | 2016-04-20 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
| TWI600168B (zh) * | 2016-11-02 | 2017-09-21 | 律勝科技股份有限公司 | 薄膜電晶體的積層體結構 |
| CN106449658A (zh) * | 2016-11-08 | 2017-02-22 | 武汉华星光电技术有限公司 | Tft基板及其制作方法 |
| CN107910375A (zh) * | 2017-11-02 | 2018-04-13 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
-
2019
- 2019-04-04 CN CN201910268854.0A patent/CN110211925B/zh active Active
- 2019-04-26 US US16/492,483 patent/US20210336036A1/en not_active Abandoned
- 2019-04-26 WO PCT/CN2019/084560 patent/WO2020199287A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| CN110211925A (zh) | 2019-09-06 |
| US20210336036A1 (en) | 2021-10-28 |
| WO2020199287A1 (zh) | 2020-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106653768B (zh) | Tft背板及其制作方法 | |
| WO2016165186A1 (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| US20180294360A1 (en) | Top-gate thin film transistor, manufacturing method thereof, array substrate and display panel comprising top-gate thin film transistor | |
| WO2016173011A1 (zh) | Tft基板的制作方法及其结构 | |
| WO2018119879A1 (zh) | 薄膜晶体管及其制作方法 | |
| WO2016165184A1 (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| US9679995B2 (en) | Method for manufacturing thin film transistor and pixel unit thereof | |
| WO2016165185A1 (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| JP7140780B2 (ja) | アレイ基板及びその製造方法、表示装置 | |
| WO2021248555A1 (zh) | 薄膜晶体管、阵列基板及其制造方法 | |
| CN111081737A (zh) | 一种阵列基板制备方法及阵列基板 | |
| WO2018176784A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| WO2015043082A1 (zh) | 薄膜晶体管及其制造方法、阵列基板及显示装置 | |
| WO2015123975A1 (zh) | 阵列基板及制备方法、显示面板 | |
| WO2018214802A1 (zh) | Oled基板及其制备方法、显示装置及其制备方法 | |
| US11930679B2 (en) | Array substrate, preparation method therefor, and display device | |
| US10461175B2 (en) | TFT-containing backplate and method for fabricating the same | |
| JP6110412B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| WO2016026177A1 (zh) | Tft基板的制作方法及其结构 | |
| WO2016026176A1 (zh) | Tft基板的制作方法及其结构 | |
| WO2021175189A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN110211925B (zh) | 顶发光型氧化铟镓锌薄膜晶体管器件制造方法 | |
| US20160013294A1 (en) | Manufacturing method of thin film transistor and thin film transistor | |
| KR20070072371A (ko) | 액정 디스플레이 장치의 바닥 기판을 제조하는 방법 | |
| KR101127574B1 (ko) | 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant after: TCL Huaxing Photoelectric Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |