JP7140780B2 - アレイ基板及びその製造方法、表示装置 - Google Patents

アレイ基板及びその製造方法、表示装置 Download PDF

Info

Publication number
JP7140780B2
JP7140780B2 JP2019561891A JP2019561891A JP7140780B2 JP 7140780 B2 JP7140780 B2 JP 7140780B2 JP 2019561891 A JP2019561891 A JP 2019561891A JP 2019561891 A JP2019561891 A JP 2019561891A JP 7140780 B2 JP7140780 B2 JP 7140780B2
Authority
JP
Japan
Prior art keywords
thin film
buffer layer
base substrate
film transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019561891A
Other languages
English (en)
Other versions
JP2021506098A5 (ja
JP2021506098A (ja
Inventor
ポンフェイ グー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2021506098A publication Critical patent/JP2021506098A/ja
Publication of JP2021506098A5 publication Critical patent/JP2021506098A5/ja
Application granted granted Critical
Publication of JP7140780B2 publication Critical patent/JP7140780B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本開示は、表示技術分野に関し、特にアレイ基板及びその製造方法、表示装置に関するものである。
表示技術の発展に伴い、ＴＦＴ－ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、薄膜トランジスタ－液晶ディスプレイ）及び有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）表示装置は、飛躍的に発展しつつある。
本発明の一態様は、アレイ基板を提供する。該アレイ基板は、ベース基板と、前記ベース基板に順次形成された第１バッファ層、酸素バリアパターン及び第２バッファ層と、前記第２バッファ層に形成された複数の第１薄膜トランジスタとを備え、前記酸素バリアパターンは、互いに絶縁すると共に離間して形成された複数の酸素バリア部を含み、１つの第１薄膜トランジスタの活性層の、ソースとドレインとの間に位置する部分の前記ベース基板における正投影は、複数の前記酸素バリア部のうちの対応する１つの、前記ベース基板における正投影の範囲内に収まり；前記第１バッファ層の酸素含有量は、前記第２バッファ層の酸素含有量より高い。
本開示の幾つかの実施例において、前記アレイ基板は、更に前記第２バッファ層に形成された複数の第２薄膜トランジスタを備える。
本開示の幾つかの実施例において、１つの第１薄膜トランジスタの活性層の、前記ベース基板における正投影は、複数の前記酸素バリア部のうちの対応する１つの、前記ベース基板における正投影の範囲内に収まる。
本開示の幾つかの実施例において、１つの第１薄膜トランジスタは、トップゲート型薄膜トランジスタである。
本開示の幾つかの実施例において、前記酸素バリア部を構成する材料は導電性材料を含み、前記第１薄膜トランジスタのソースは、前記酸素バリア部に電気的に接続される。
本開示の幾つかの実施例において、１つの第２薄膜トランジスタはトップゲート型薄膜トランジスタであり、前記アレイ基板は、前記ベース基板と前記第１バッファ層との間に位置する遮光パターンをさらに備え、前記遮光パターンは、複数の互いに絶縁すると共に離間して形成された複数の遮光部を含み、１つの第２薄膜トランジスタの活性層の、ソースとドレインとの間に位置する部分の前記ベース基板における正投影は、複数の前記遮光部のうちの対応する１つの、前記ベース基板における正投影の範囲内に収まる。
本開示の幾つかの実施例において、前記遮光部を構成する材料は、導電性材料を含み、前記第２薄膜トランジスタのソースは、前記遮光部に電気的に接続される。
本開示の幾つかの実施例において、前記酸素バリア部を構成する材料は、遮光性材料を含む。
本開示の幾つかの実施例において、前記酸素バリアパターンは、積層形成された少なくとも２層の薄膜層を含む。
本開示の幾つかの実施例において、複数の前記第１薄膜トランジスタは、複数の駆動薄膜トランジスタであり、複数の前記第２薄膜トランジスタは、複数のスイッチング薄膜トランジスタである。
本発明の別の一態様は、上述のいずれかのアレイ基板を備える表示装置を提供する。
本発明の更に別の一態様は、アレイ基板の製造方法を提供する。該製造方法は、ベース基板に、第１バッファ層、酸素バリアパターン及び第２バッファ層を順次形成する工程であって、前記第１バッファ層の酸素含有量は、前記第２バッファ層の酸素含有量より高く、前記酸素バリアパターンは、互いに絶縁すると共に離間して形成された複数の酸素バリア部を含む、工程と；前記第２バッファ層が形成されたベース基板に、複数の第１薄膜トランジスタを作製する工程であって、１つの前記第１薄膜トランジスタの活性層の、ソースとドレインとの間に位置する部分の前記ベース基板における正投影は、複数の前記酸素バリア部のうちの対応する１つの、前記ベース基板における正投影の範囲内に収まるようにする、工程とを含む。
本開示の幾つかの実施例において、前記第２バッファ層が形成されたベース基板に、複数の第１薄膜トランジスタを作製する工程は、前記第２バッファ層が形成されたベース基板に、複数の第１薄膜トランジスタ、及び第１薄膜トランジスタと異なる複数の第２薄膜トランジスタを作製する工程を含む。
本開示の幾つかの実施例において、前記第２バッファ層が形成されたベース基板に、複数の前記第１薄膜トランジスタ及び複数の前記第２薄膜トランジスタを作製する工程は、前記第２バッファ層に酸化物半導体層を形成し、そしてパターニングプロセスにより前記酸化物半導体層を処理して複数の活性層のパターンを形成するステップと；複数の前記活性層のパターンに絶縁薄膜と金属薄膜とを順次形成し、そして前記絶縁薄膜及び金属薄膜に対して同一回フォトリソグラフィプロセスによるパターニングを行い、形状及びサイズが同じ複数のゲート絶縁層及び複数のゲート金属層を形成するステップと；層間誘電体層を形成し、そしてパターニングプロセスにより前記層間誘電体層に複数のビアを形成するステップと；ソース・ドレイン金属層を形成し、そしてパターニングプロセスにより前記ソース・ドレイン金属層を処理して、複数のソースのパターン及び複数のドレインのパターンを形成するステップと；複数の前記ソースのうちの１つ及び複数の前記ドレインのうちの１つを、異なる前記ビアを介してそれぞれ対応する１つの前記活性層に電気的に接続させるステップとを有する。
本開示の幾つかの実施例において、前記第２バッファ層において酸化物半導体層を形成した後、前記製造方法は、アニーリング又は加温プロセスをさらに含む、及び／又は、複数の前記ゲート絶縁層及び複数の前記ゲート金属を形成した後、前記製造方法は、アニーリング又は加温プロセスをさらに含む、及び／又は、複数の前記第１薄膜トランジスタ及び複数の前記第２薄膜トランジスタを作製した後、前記製造方法は、アニーリング又は加温プロセスをさらに含む。
本開示の幾つかの実施例又は関連技術における技術的解決案をより明確的に説明するため、以下、実施例又は関連技術の説明に必要な図面を簡単に説明する。以下の説明における図面は、本開示の幾つかの実施例に過ぎないし、当業者であれば、格別創意を要することなく、これらの図面に基づく他の図面を得られることは自明なことである。
本開示の幾つかの実施例に係るアレイ基板の画素回路の構造を示す図である。 本開示の幾つかの実施例に係るアレイ基板の局所構造を示す図である。 図２における複数の酸素バリア部からなる酸素バリアパターンの構造を示す図である。 本開示の幾つかの実施例に係るもう１つのアレイ基板の局所構造を示す図である。 本開示の幾つかの実施例に係るいま１つのアレイ基板の局所構造を示す図である。 本開示の幾つかの実施例に係る更に１つのアレイ基板の局所構造を示す図である。 本開示の幾つかの実施例に係るアレイ基板の製造方法のフローチャートである。 本開示の幾つかの実施例に係る他の１つのアレイ基板の製造方法のフローチャートである。 本開示の幾つかの実施例に係るもう１つのアレイ基板の局所構造を示す図である。 本開示の幾つかの実施例に係るいま１つのアレイ基板の局所構造を示す図である。 本開示の幾つかの実施例に係る更に１つのアレイ基板の局所構造を示す図である。
本開示の実施例の図面を参照し、本開示の実施例の技術的解決案を、明確かつ完全に説明をする。ここに記載の実施例はあくまで本開示の実施例の一部であり、全ての実施例ではないことは自明である。本開示の実施例に基づき、当業者が格別創意なく容易に想到できる他のすべての実施例は、本開示の権利範囲に含まれるものとする。
表示装置の表示パネルには、サブ画素を駆動して表示させるための駆動回路が設けられる。上述の回路は、該表示パネルの非表示領域に位置されるゲート駆動回路であってもよいし、表示パネルのサブ画素内に位置される画素回路から構成されてもよい。上述の駆動回路は、複数のＴＦＴを含む。該複数のＴＦＴのうちの一部のＴＦＴは、負荷機能を有し、これらのＴＦＴは駆動ＴＦＴと呼ばれても良く、一方、他の一部のＴＦＴはスイッチングとしてのみ機能するので、これらのＴＦＴはスイッチングＴＦＴと呼ばれる。上述の駆動ＴＦＴのアスペクト比は、スイッチングＴＦＴのアスペクト比より大きい。
例えば、上述の表示パネルが発光ダイオードＯＬＥＤ表示パネルである場合、この表示パネルの画素回路は図１に示すように、上述の画素回路には２Ｔ１Ｃ回路が用いられ、該２Ｔ１Ｃ回路は、２つのＴＦＴ（例えばＭ１、Ｍ２）と、１つのキャパシタＣとを含む。
ＯＬＥＤは電流素子であり、電流は安定的に保存することができないが、電圧はキャパシタによって一時的に保存することができるため、保存された電圧を電流に変換するための駆動ＴＦＴ（図１のＭ１のような）が必要となる。Ｍ１とＯＬＥＤ素子とは直列接続構造であるため、Ｍ１を流れた電流は、ＯＬＥＤ動作時にＯＬＥＤを流れる電流である。Ｍ１のゲートが受け取る電圧は、データ線ＤＬからのデータ電圧Ｖｄａｔａである。ＯＬＥＤ素子は、一端がＥＬＶＤＤ（電界発光素子に供給される供給電圧）端に結合され、他端がＥＬＶＳＳ（電界発光素子に供給される共通電圧）端に結合される。
また、サブ画素を行単位で逐一ゲーティングするため、上述の画素回路は、スイッチングＴＦＴ（例えば図１のＭ２）をさらに備える。信号線Ｓから入力された有効信号がＭ２を導通させる時、データ線ＤＬの信号はＭ１のゲートに接続される。
上述で明らかなように、異なる機能を実現する駆動薄膜トランジスタ（Ｄｒｉｖｉｎｇ ＴＦＴ）とスイッチング薄膜トランジスタ（Ｓｗｉｔｃｈ ＴＦＴ）にとって、両者は、表示パネルにおける機能が異なるため、外部環境に対する要求も異なる。
比較的に良好な正バイアス温度ストレス（ｐｏｓｉｔｉｖｅ－ｂｉａｓ ｔｅｍｐｅｒａｔｕｒｅ ｓｔｒｅｓｓ、ＰＢＴＳと略称する）を取得して、安定な表示効果を確保するため、駆動ＴＦＴは、それと接触する膜層の酸素含有量が低いことが必要である。
しかしながら、スイッチングＴＦＴが酸素含有量の低い環境にある時、該スイッチングＴＦＴの負バイアス光照射温度ストレス（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ、ＮＢＩＴＳと略称する）が比較的に悪く、スイッチングＴＦＴの通断異常を招致する深刻な負バイアスが発生しやすい。逆に、環境酸素含有量を向上させると、スイッチングＴＦＴに比較的に良好な光照射安定性を持たせるが、駆動ＴＦＴのＰＢＴＳは劣化しやすくなる。従って、異なるＴＦＴと接触する同一膜層の酸素含有量に対する調整は、駆動ＴＦＴとスイッチングＴＦＴとの両方の異なる需要を両立させることは困難である。
上述した問題を解決するため、本開示の幾つかの実施例は、図２に示すように、ベース基板１０を備えるアレイ基板を提供する。
説明すべきなのは、本開示の幾つかの実施例では、ベース基板１０はガラス基板であってもよい。この場合、上述のベース基板１０を有するアレイ基板は、折り曲げ不可、又は折り曲げ度の小さい表示基板となる。又は、本開示の他の幾つかの実施例において、ベース基板１０はフレキシブル基板であってもよい。この場合、上述のベース基板１０を有するアレイ基板は、折り曲げ可能、且つ折り曲げ度の大きいフレキシブル表示基板となる。
また、該アレイ基板は、ベース基板１０に順次形成された第１バッファ層２０と、互いに絶縁すると共に離間して形成された複数の酸素バリア部３０からなる酸素バリアパターン３０１（図３を参照）及び第２バッファ層４０と、第２バッファ層４０に形成され異なる機能を実現するための複数のＴＦＴとをさらに備える。
上述の複数のＴＦＴのアレイ基板における設定位置、及び実現しようとする機能が異なるので、より良好な使用効果を実現するために必要な環境酸素含有量も異なる可能性がある。
本開示の幾つかの実施例では、上述の複数のトランジスタは、異なる機能に応じて、例えば、駆動ＴＦＴとスイッチングＴＦＴとの２種類に大別される。上述から明らかなように、比較的良好な正バイアス温度安定性を取得できるように、駆動ＴＦＴは、それに接触する膜層の酸素含有量を比較的低くする必要があり、一方、比較的良好な光照射安定性を持たせるように、スイッチングＴＦＴは、環境中の酸素含有量を比較的高くする必要がある。このように、駆動ＴＦＴとスイッチングＴＦＴとは、必要とする環境中の酸素含有量が異なる。
例えば、図２に示すように、上述の第２バッファ層４０に形成される複数のＴＦＴは、第１薄膜トランジスタＡと第２薄膜トランジスタＢとを含む。以下、第１薄膜トランジスタＡが駆動ＴＦＴで、第２薄膜トランジスタＢがスイッチングＴＦＴである場合を例として説明する。
これに基づき、第１薄膜トランジスタＡの活性層５１の、ソースとドレインとの間に位置する部分、即ち、該第１薄膜トランジスタＡの通電後に形成されたチャネル領域のベース基板１０における正投影は、複数の酸素バリア部３０のうちの１つの、ベース基板１０における正投影の範囲内に収まる。この場合、酸素バリア部３０は、第１薄膜トランジスタＡの上述のチャネル領域を完全に覆う。
第１バッファ層２０の酸素含有量は、第２バッファ層４０の酸素含有量より高い。この場合、第１バッファ層２０の酸素原子は、第２バッファ層４０へ徐々に拡散し、さらに第２バッファ層４０に形成される複数のＴＦＴの活性層へ拡散する。
第１薄膜トランジスタＡの直下には酸素バリア部３０が形成されるため、該酸素バリア部３０は、酸素原子の第１薄膜トランジスタＡの活性層への拡散を阻止することができる。その結果、第１バッファ層２０上の酸素原子は、第２バッファ層４０の各第１薄膜トランジスタＡに対応する部分までに拡散できなくなり、第１薄膜トランジスタＡ内へは拡散することもできなくなる。これにより、第１薄膜トランジスタＡを、酸素含有量の比較的低い環境に位置させる。
また、第２薄膜トランジスタＢの直下には酸素原子を遮断するための前記酸素バリア部３０が形成されてないため、第１バッファ層２０中の比較的高い酸素原子は、さらに各第２薄膜トランジスタＢの活性層へ拡散できる。こうして、第２薄膜トランジスタＢは、第１バッファ層２０及び第２バッファ層４０からより多くの酸素原子を取得することができ、第２薄膜トランジスタＢは、酸素含有量の比較的高い環境に位置するようになる。
第１バッファ層２０の酸素含有量は、第２バッファ層４０の酸素含有量より高いが故に、第１バッファ層２０が第２薄膜トランジスタＢの活性層へより多くの酸素原子を提供可能となり、第２薄膜トランジスタＢが位置する環境の酸素含有量をさらに向上させることができる。
本開示の幾つかの実施例は、第１薄膜トランジスタＡが駆動ＴＦＴで、第２薄膜トランジスタＢがスイッチングＴＦＴである場合に限定されず、アレイ基板の他のＴＦＴにも同様に適用することができる。他の例示では、ＴＦＴと接触する環境の酸素含有量が比較的に低い時、初めて比較的優れた電気特性又は使用機能を発揮するＴＦＴについて、該ＴＦＴのベース基板１０に近接する一側であって、該ＴＦＴのチャネル位置に対応する箇所に酸素バリア部３０を形成すると、該酸素バリア部３０によって該酸素バリア部３０の下方の酸素原子のＴＦＴの活性層への拡散を阻止することができる。
上述から明らかなように、本開示の幾つかの実施例に係るアレイ基板は、ベース基板１０と、ベース基板１０に順次形成される第１バッファ層２０、複数の酸素バリア部３０からなる酸素バリアパターン及び第２バッファ層４０と、第２バッファ層４０に形成され、第１薄膜トランジスタＡ及び第２薄膜トランジスタＢを含む複数のＴＦＴとを備える。また、該第１薄膜トランジスタＡのチャネル領域のベース基板１０における正投影は、複数の酸素バリア部３０のうちの１つの、ベース基板１０における正投影の範囲内に収まる。この場合、第１バッファ層２０におけるより多くの酸素原子が第２バッファ層４０を通過して第２薄膜トランジスタＢの素子内部までに拡散され、第２薄膜トランジスタＢの負バイアス光照射温度安定性を向上させることができる。また、第１薄膜トランジスタＡの下方に位置する１つの酸素バリア部３０は、該酸素バリア部３０の下方の第１バッファ層２０における酸素原子を阻止する。第２バッファ層４０の酸素含有量が第１バッファ層２０の酸素含有量より少ない場合、上述の第１薄膜トランジスタＡの素子内部は、第２バッファ層４０における比較的少ない酸素原子しか取得できないので、該第１薄膜トランジスタＡの正バイアス温度安定性を保証し、その結果、異なるＴＦＴがそれぞれの必要に応じて異なる酸素含有量を取得できる効果が具現化され、ＴＦＴ素子の適用特性が向上される。
本開示の幾つかの実施例において、第１バッファ層２０の酸素含有量を第２バッファ層４０の酸素含有量より高くするため、第１バッファ層２０及び第２バッファ層４０を形成する過程において、第１バッファ層２０の酸素源の含有量を第２バッファ層４０の酸素源の含有量より大きくするように、酸素源の含有量を調整する。例えば、上述の第１バッファ層２０及び第２バッファ層４０を構成する材料がシリカを含むとした場合、上述の酸素源は、例えば亜酸化窒素であってもよい。第１バッファ層２０を作製する過程において、亜酸化窒素の含有量を増加して、第１バッファ層２０の酸素含有量を向上させる。
本開示の幾つかの実施例において、ＴＦＴは、ゲートとゲート絶縁層との間の相対的な位置関係によって、トップゲート型ＴＦＴとボトムゲート型ＴＦＴとの２種類に大別される。図２に示すように、ベース基板１０を基準とすると、ゲートはゲート絶縁層の下に位置する構造が、ボトムゲート型構造のＴＦＴである。図４に示すように、ベース基板１０を基準とすると、ゲートはゲート絶縁層の上に位置する構造が、トップゲート型構造のＴＦＴである。
トップゲート構造型酸化物ＴＦＴは、寄生容量を低減でき、高解像度の表示の実現に有利であり、ゲート絶縁層の厚さを低減し、且つ比較的安定なＴＦＴ電気特性を持つなどの利点を有する。
これに基づき、本開示の幾つかの実施例において、上述の第１薄膜トランジスタＡ及び第２薄膜トランジスタＢはトップゲート型ＴＦＴである。
この場合、図４に示すように、第１薄膜トランジスタＡ及び第２薄膜トランジスタＢは、第２バッファ層４０に順次形成された活性層５１と、ゲート絶縁層６０と、ゲート７１と、層間誘電体層８０の相応するトランジスタに対応する部分とを含む。また、上述の第１薄膜トランジスタＡは、ソース９１とドレイン９２とをさらに含む。
上述の第１薄膜トランジスタＡ及び第２薄膜トランジスタＢの作製方法は、まず、第２バッファ層４０に酸化物半導体層５０を形成し、該酸化物半導体層５０に対してパターニングプロセスを行い、複数の活性層５１を形成する。
続いて、上述の構造が形成されたベース基板１０において一面全体に塗布されたゲート絶縁層６０と、一面全体に塗布されたゲート金属層７０とを順次形成し、そしてゲート絶縁層６０とゲート金属層７０に対して１回パターニングプロセスによるパターニングを行い、複数の小さなゲート絶縁層６０及び複数のゲート７１を形成する。例えば、ウェットエッチングプロセスの場合、マスク版に特定のパターンを作製し、そしてマスク版による遮蔽で一面全体に塗布されたゲート金属層７０及びゲート絶縁層６０に対してマスキング、露光、エッチング等の処理を実行し、最終的にゲート７１のパターン及びゲート絶縁層６０のパターンを形成する。
ゲート絶縁層６０のベース基板１０における正投影は、ゲート金属層７０のベース基板１０における正投影と重なり、且つ１つのゲートパターン７１と対応する１つのゲート絶縁層６０とは同様のパターンを有する。こうすると、同じマスク版によって一面全体に塗布されたゲート金属層７０及び一面全体に塗布されたゲート絶縁層６０をマーキングして、後続する露光、エッチング等の処理を行えばよく、１枚のマスク版を節約し得る。
次いで、上述の構造が形成されたベース基板１０において層間誘電体層８０とソース・ドレイン金属層９０とを順次形成し、そしてソース・ドレイン金属層９０に対してパターニングを行い、複数のソース９１及び複数のドレイン９２を形成する。
本開示の幾つかの実施例において、パターニングプロセスは、フォトリソグラフィプロセスを含むか、又はフォトリソグラフィプロセス及びエッチングプロセスを含むプロセスを指しており、同時に印刷、インクジェット等の他の予定パターンを形成するためのプロセスをさらに含んでもよい。フォトリソグラフィプロセスとは、成膜、露光、現像などのプロセスを含み、フォトレジスト、マスク版、露光機等を用いてパターンを形成するプロセスを指す。本開示の幾つかの実施例で形成された構造に応じて、対応するパターニングプロセスを選択すればよい。
ここでは、本開示の実施例における１回パターニングプロセスは、１回マスク露光プロセスによって異なる露光領域を形成し、そして異なる露光領域に対して適するエッチング、アッシング等の除去プロセスを行い、最終的に所望のパターンを取得する場合を例として説明する。
説明すべきなのは、トップゲート型構造のＴＦＴにおいて、ソース９１及びドレイン９２は、図４に示すように、最上層（例えば、層間誘電体層８０）に形成され、且つビアを介して活性層のパターンに接続されてもよいし、最下層（例えば、第２バッファ層４０）に形成され、活性層５１に直接接続されてもよいし、又は他の接続方法であってもよい。本開示の実施例では、第１薄膜トランジスタＡ及び第２薄膜トランジスタＢは、トップゲート構造の薄膜トランジスタであるか、それともボトムゲート構造の薄膜トランジスタであるかについて特に限定しない。
また、上述のＴＦＴは、アモルファスシリコン、多結晶シリコン、酸化物半導体又は有機ＴＦＴであってもよい。酸化物半導体ＴＦＴは作動が安定し、表示効果が良好である。従って、本開示の幾つかの実施例では、いずれも酸化物半導体ＴＦＴを例としてＴＦＴを説明する。
酸化物半導体ＴＦＴとは、酸化物半導体材料を用いて活性層（例えば、半導体活性層）を形成するＴＦＴを指す。該半導体活性層に用いられる酸化物半導体材料は、例えば、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化アルミニウム（Ａｌ ２ Ｏ ３ ）又は酸化インジウムガリウム亜鉛（ＩＧＺＯ）のうちの１つ又は複数を含むことができる。酸化物半導体ＴＦＴにとって、活性層５１と接触する環境の酸素含有量の大きさは、酸化物半導体ＴＦＴの電気特性に一定の影響を与える。
また、本開示の幾つかの実施例におけるすべてのＴＦＴは、いずれもＮ型トランジスタであってもよいし、Ｐ型トランジスタであってもよい。本開示の実施例はそれを限定しなく、すべてが本開示の保護範囲内に含まれるべきである。
本開示の幾つかの実施例において、図４に示すように、第１薄膜トランジスタＡの活性層５１のベース基板１０における正投影は、酸素バリア部３０のベース基板１０における正投影の範囲内に収まる。
こうして、図４に示すように、酸素バリア部３０は、少なくともその直上に位置する第１薄膜トランジスタＡの活性層５１を完全に遮断し、よって、第１バッファ層２０中の含有量の比較的高い酸素原子が第１薄膜トランジスタＡへ拡散して、第１薄膜トランジスタＡの低酸素環境に影響を及ぼすことが避けられる。
本開示の幾つかの実施例では、酸素バリア部３０を構成する材料は、光不透過性の遮光性材料である。
酸素バリア部３０は、光不透過性であるため、酸素バリア部３０が酸素原子の拡散を阻止すると同時に、基板１０の一側から入射して透過した光線がＴＦＴに影響を与えるのを阻止することができる。
例示的には、ＯＬＥＤ表示素子は、自発光表示素子であり、アレイ基板に形成されたカソード、アノード、及びカソードとアノードとの間に挟まれ有機薄膜層からなる発光層を介して、印加電界の励起下で発光する。ベース基板１０は通常、透光性材質であってもよいため、ベース基板１０の一側から入射し透過した光線は、ＴＦＴの酸化物半導体層（即ち、活性層５１）に直接照射され、薄膜トランジスタの動作機能に影響を与える可能性がある。特にＯＬＥＤ表示素子の駆動薄膜トランジスタには、比較的高い精度と安定性が要求され、入射光線の影響では表示異常が発生する恐れがある。従って、酸素バリア部３０は光不透過性であるため、ベース基板１０の一側から入射し透過した光線が阻止されるが故に、駆動薄膜トランジスタ（図３に示す第１薄膜トランジスタＡ等）の作動安定性への不良な影響は回避され得る。
さらに、本開示の幾つかの実施例では、酸素バリア部３０の材質、厚さ及び設定層数を特に限定しない。酸素バリア部３０によって酸素原子のさらなる拡散を阻害すること、及び酸素バリア部３０の位置の光線を遮断する目的を達成するならば、当業者は実際の必要に応じて相応的に決定することができる。
例示的には、酸素バリアパターン３０１は、１層の金属材料パターンである。例えば、図２に示す酸素バリア部３０は、モリブデン（Ｍｏ）、アルミニウム（ＡＬ）又はアルミニウム合金などの材料からなり、厚さが１０００Åである。
アレイ基板に形成された酸素バリア部３０の膜層は通常、薄いため、その遮光効果を確保するため、本開示の幾つかの実施例では、酸素バリア部３０を少なくとも２つの薄膜層を含むように形成する。
また、図５に示すように、上述の酸素バリア部３０が金属材料からなる場合、第１薄膜トランジスタＡのソース９１は、ビアを介して酸素バリア部３０に電気的に接続される。こうすると、第１薄膜トランジスタＡの活性層５１のベース基板１０における正投影が酸素バリア部３０のベース基板１０における正投影の範囲内に収まる場合、酸素バリア部３０は、ソース９１の辺縁を超えるか、又はソース９１の辺縁と同じ位置にあるほど、面積が比較的大きくなる。このように、第１薄膜トランジスタＡのソース９１と酸素バリア部３０とが電気的に接続するように構成されるので、該第１薄膜トランジスタＡのソース９１においてゲートから離れた一端の電圧Ｖｓとゲートに近接する一端の電圧Ｖｓと大きさが同等となり、よって、該第１薄膜トランジスタＡのゲート・ソース電圧Ｖｇｓ（同一ＴＦＴのゲートとソースの間の電圧差）が均一になり、第１薄膜トランジスタＡの電気的性能向上の目的が達成される。
また、第１薄膜トランジスタＡのソース９１が酸素バリア部３０に電気的に接続されるので、複数の酸素バリア部３０が複数のアイランド電極になるが故に、表示中に、放出できない蓄積電荷の発生を回避できる。
上述の第２薄膜トランジスタＢがトップゲート型ＴＦＴである場合、図６に示すように、上述のアレイ基板は、ベース基板１０と第１バッファ層２０との間に位置する遮光パターンをさらに備える。該遮光パターンは、複数の互いに絶縁すると共に離間して形成された遮光部１００を含む。
第２薄膜トランジスタＢの活性層５１の、ソース９１とドレイン９２との間に位置する部分（即ち、該第２薄膜トランジスタＢの通電後に形成されたチャネル領域）のベース基板１０における正投影は、複数の遮光部１００のうちの１つの、ベース基板１０における正投影の範囲内に収まる。こうすると、上述の遮光部１００によって、ベース基板１０の一側から入射した光線が、第２薄膜トランジスタＢの活性層５１まで照射することを防止することができる。
また、遮光部１００を構成する材料が導電性材料である場合、上述の第２薄膜トランジスタＢのソース９１は、遮光部１００に電気的に接続される。このように、複数の遮光部１００が複数のアイランド電極になり、表示中に、放出できない蓄積電荷の発生を回避できる。
本開示の幾つかの実施例では、アレイ基板はＯＬＥＤ表示素子におけるアレイ基板であり、第１薄膜トランジスタＡは駆動ＴＦＴであり、第２薄膜トランジスタＢはスイッチングＴＦＴである。
このように、第１薄膜トランジスタＡの正投影の下方の第１バッファ層２０と第２バッファ層４０との間に酸素バリア部３０を形成して、第２薄膜トランジスタＢを酸素含有量の比較的高い膜層環境に位置させると共に、酸素バリア部３０の遮断下で、第１薄膜トランジスタＡを酸素含有量の比較的低い膜層環境に位置させ、結果として、駆動ＴＦＴ及びスイッチングＴＦＴが比較的良好な動作性能を実現するために必要とする酸素含有膜層環境を同時に満たすことができる。
本開示の幾つかの実施例は、上述のいずれかのアレイ基板を備える表示装置を提供する。該表示装置は、前述の実施例に係るアレイ基板と同様な技術的効果を有する。ここではその説明を省略する。
説明すべきなのは、上述の表示装置は表示パネルであってもよいし、表示パネルを備える表示装置、例えばディスプレイ、テレビ、ノートブックコンピューター、デジタルフォトフレーム、携帯電話、タブレットコンピューター、ナビゲーター等の表示機能を有するいかなる製品又は部品であってもよい。例示的に、表示装置は、ＯＬＥＤ表示装置である。
本開示の幾つかの実施例は、図７に示されるように、ステップ１０１（Ｓ１０１）及びステップ１０２（Ｓ１０２）を含むアレイ基板の製造方法を提供する。
Ｓ１０１：ベース基板１０に、第１バッファ層２０、酸素バリアパターン３０１及び第２バッファ層４０を順次形成する。
第１バッファ層２０の酸素含有量は、第２バッファ層４０の酸素含有量より高い。酸素バリアパターン３０１は、互いに絶縁すると共に離間して形成された複数の酸素バリア部３０を含む。
Ｓ１０２：第２バッファ層４０が形成されたベース基板１０に、第１薄膜トランジスタＡ及び第２薄膜トランジスタＢを作製する。第１薄膜トランジスタＡの活性層５１の、ソースとドレインとの間に位置する部分のベース基板１０における正投影は、複数の酸素バリア部３０のうちの１つの、ベース基板１０における正投影の範囲内に収まる。
こうすると、酸素バリア部３０は、第１薄膜トランジスタＡの通電後に形成されたチャネル領域を完全に遮断することができる。第１バッファ層２０の酸素含有量が第２バッファ層４０の酸素含有量より高い場合、第１バッファ層２０中の含有量の比較的多い酸素原子は、酸素含有量の低い第２バッファ層４０へ徐々に拡散するが、第１薄膜トランジスタＡに対応する位置において、酸素バリア部３０の遮断下で、第１薄膜トランジスタＡは依然として酸素含有量の低い膜層環境に位置するので、必要に応じて第１薄膜トランジスタＡと第２薄膜トランジスタＢに酸素含有量の異なる膜層環境を形成可能となり、第１薄膜トランジスタＡ及び第２薄膜トランジスタＢがいずれも比較的良好な電気特性を取得できる。
本開示の幾つかの実施形態では、第１バッファ層２０と第２バッファ層４０の酸素含有量の比率は、具体的に限定されない。当業者であれば、必要に応じて合理的な範囲内で設定や作製を行うことができる。
本開示の幾つかの実施例において、図８に示すように、第２バッファ層４０が形成されたベース基板１０に、第１薄膜トランジスタＡ及び第２薄膜トランジスタＢを作製する工程は、ステップ１０２１～１０２４（Ｓ１０２１～Ｓ１０２４）を含む。
Ｓ１０２１：第２バッファ層４０に酸化物半導体層５０を形成し、そしてパターニングプロセスにより複数の活性層５１のパターンを形成する。
Ｓ１０２２：複数の活性層５１のパターンに絶縁薄膜と金属薄膜を順次形成し、そして絶縁薄膜（即ち、一面全体に塗布されたゲート絶縁層６０）と金属薄膜（即ち、一面全体に塗布されたゲート金属層６０）に対して同一回フォトリソグラフィプロセスによるパターニングを行い、形状とサイズが同じである小さなゲート絶縁層６０とゲート７１を形成する。
Ｓ１０２３：層間誘電体層８０を形成し、そしてパターニングプロセスにより層間誘電体層８０に複数のビアを形成する。
Ｓ１０２４：ソース・ドレイン金属層９０を形成し、そしてパターニングプロセスにより、複数のソース９１のパターン及び複数のドレイン９２のパターンを形成し；複数のソース９１のうちの１つと複数のドレイン９２のうちの１つを、それぞれ異なるビアを介して活性層５１に電気的に接続させ、第１薄膜トランジスタＡ及び第２薄膜トランジスタＢを取得する。
例えば、第１薄膜トランジスタＡ及び第２薄膜トランジスタＢの作製過程としては、まず、図９に示すように、第２バッファ層４０に酸化物半導体層５０を形成し、そして酸化物半導体層５０に対してパターニングプロセスを行い、複数の活性層５１を形成する。例示的には、形成された酸化物半導体薄層５０において、成膜、露光、現像などのプロセスを含む１回パターニングプロセスにより、活性層５１を形成する。
続いて、図１０に示すように、複数の活性層５１に絶縁薄膜と金属薄膜を順次形成し、絶縁薄膜と金属薄膜に対してパターニングを行い、形状及びサイズが同じである複数のゲート絶縁層６０と複数のゲート７１を形成する。パターニング過程には一回マスク露光プロセス、即ち複数のゲート絶縁層６０のうちの１つと複数のゲート金属７１のうちの対応する１つとが積層形成され、こうして一回のマスク露出プロセスを減少することができ、プロセスの簡略化、生産性の向上に有利である。
次いで、図１１に示すように、上述の構造を形成したベース基板１０に、層間誘電体層８０を形成する。層間誘電体層８０には活性層５１の上方に位置するビアを有する。
最後に、ソース・ドレイン金属層９０を形成し、該ソース・ドレイン金属層９０に対してパターニングプロセスを行い、複数のソース９１及び複数のドレイン９２を形成し、ソース９１とドレイン９２を、それぞれビアを介して活性層５１に電気的に接続させ、これにより、図４に示すように作製完了の第１薄膜トランジスタＡ及び第２薄膜トランジスタＢを取得する。
上述の作製方法によって作製されたＴＦＴは、すべてトップゲート型ＴＦＴであり、上述のアレイ基板の動作原理及び動作過程に対する説明では、既にその中のＴＦＴを詳細に説明したので、ここではその説明を省略する。
本開示の幾つかの実施例において、第２バッファ層４０に酸化物半導体層５０を形成した後、上述の製造方法は、アニーリング又は加温プロセスをさらに含む。こうすると、アニーリング又は加温プロセスの過程において、第１バッファ層２０中の含有量の比較的高い酸素原子は、第２バッファ層４０へ、そして活性層５１へ迅速に拡散させるようになり、図９に示すような予め形成された第２薄膜トランジスタＢの酸素含有量は向上される。
及び／又は、ゲート絶縁層６０及びゲート金属層７０を形成した後、上述の製造方法は、アニーリング又は加温プロセスをさらに含む。こうして、酸素原子の拡散速度と拡散効率は向上される。
及び／又は、第１薄膜トランジスタＡ及び第２薄膜トランジスタＢを作製した後、上述の製造方法は、アニーリング又は加温プロセスをさらに含む。こうして、上述のアニーリング又は加温プロセスは、１回のみ行ってもよいし、酸素原子の拡散速度と拡散効果をさらに向上させるように、第１薄膜トランジスタＡと第２薄膜トランジスタＢの３つの作製段階（即ち、上述のトランジスタのゲートの形成段階、上述のトランジスタの活性層の形成段階、及び上述のトランジスタのソースとドレインの形成段階）でそれぞれ１回行ってもよい。
以上に説明したのは、本開示の具体的な実施形態のみであり、本開示の保護範囲は、これらに限定されない。当業者が本開示の要旨を逸脱しない技術的範囲内に容易に想到できる変形や置換は、いずれも本開示の保護範囲内に含まれるものとする。従って、本開示の保護範囲は、前記特許請求の範囲に記載された権利範囲を準拠するものとする。
この出願は、２０１７年１２月０４日に提出された、出願番号が２０１７１１２６６３１３．１、発明の名称が「アレイ基板及びその製造方法、表示装置」である中国特許出願を基礎とする優先権を主張し、その開示内容の全ては参照により本出願に組み込まれる。

Claims (11)

  1. ベース基板と、前記ベース基板に順次形成された第１バッファ層、酸素バリアパターン及び第２バッファ層と、前記第２バッファ層に形成された複数の第１薄膜トランジスタ及び複数の第２薄膜トランジスタと、前記ベース基板と前記第１バッファ層との間に位置する遮光パターンとを備え、
    前記酸素バリアパターンは、互いに絶縁すると共に離間して形成された複数の酸素バリア部を有し；１つの第１薄膜トランジスタの活性層の、ソースとドレインとの間に位置する部分の前記ベース基板における正投影は、複数の前記酸素バリア部のうちの対応する１つの、前記ベース基板における正投影の範囲内に収まり、
    １つの第２薄膜トランジスタは、トップゲート型薄膜トランジスタであり、
    前記遮光パターンは、互いに絶縁すると共に離間して形成された複数の遮光部を有し；１つの第２薄膜トランジスタの活性層の、ソースとドレインとの間に位置する部分の前記ベース基板における正投影は、複数の前記遮光部のうちの対応する１つの、前記ベース基板における正投影の範囲内に収まり、
    前記第１バッファ層の酸素含有量は、前記第２バッファ層の酸素含有量より高い、
    アレイ基板。
  2. １つの第１薄膜トランジスタの活性層の前記ベース基板における正投影は、複数の前記酸素バリア部のうちの対応する１つの前記ベース基板における正投影の範囲内に収まる、 請求項１に記載のアレイ基板。
  3. １つの第１薄膜トランジスタは、トップゲート型薄膜トランジスタである、請求項２に記載のアレイ基板。
  4. 前記酸素バリア部を構成する材料は、導電性材料を含み、
    前記第１薄膜トランジスタのソースは、前記酸素バリア部に電気的に接続される、
    請求項２に記載のアレイ基板。
  5. 前記遮光部を構成する材料は、導電性材料を含み、
    前記第２薄膜トランジスタのソースは、前記遮光部に電気的に接続される、
    請求項１に記載のアレイ基板。
  6. 前記酸素バリア部を構成する材料は遮光性材料を含む、
    請求項１に記載のアレイ基板。
  7. 前記酸素バリアパターンは、積層形成された少なくとも２層の薄膜層を含む、
    請求項１に記載のアレイ基板。
  8. 複数の前記第１薄膜トランジスタは、複数の駆動薄膜トランジスタであり、複数の前記第２薄膜トランジスタは、複数のスイッチング薄膜トランジスタである、
    請求項１又は５に記載のアレイ基板。
  9. 請求項１～８のいずれかに記載のアレイ基板を備える表示装置。
  10. 前記ベース基板に、前記第１バッファ層、前記酸素バリアパターン及び前記第２バッファ層を順次形成する工程であって、前記第１バッファ層の酸素含有量は、前記第２バッファ層の酸素含有量より高く、前記酸素バリアパターンは、互いに絶縁すると共に離間して形成される複数の前記酸素バリア部を含む、工程と、
    前記第２バッファ層が形成された前記ベース基板に、複数の前記第１薄膜トランジスタを形成する工程であって、１つの前記第１薄膜トランジスタの活性層の、ソースとドレインとの間に位置する部分の前記ベース基板における正投影は、複数の前記酸素バリア部のうちの対応する１つの、前記ベース基板における正投影の範囲内に収まるようにする、工程とを含み、
    前記第２バッファ層が形成された前記ベース基板に、複数の前記第１薄膜トランジスタを作製する工程は、
    前記第２バッファ層が形成された前記ベース基板に、複数の前記第１薄膜トランジスタ、及び前記第１薄膜トランジスタと異なる複数の第２薄膜トランジスタを作製する工程を含み、
    前記第２バッファ層が形成された前記ベース基板に、複数の前記第１薄膜トランジスタ及び複数の前記第２薄膜トランジスタを作製する工程は、
    前記第２バッファ層に酸化物半導体層を形成し、そしてパターニングプロセスにより前記酸化物半導体層を処理して複数の活性層のパターンを形成するステップと、
    複数の前記活性層のパターンに絶縁薄膜と金属薄膜を順次形成し、そして前記絶縁薄膜と金属薄膜に対して同一回フォトリソグラフィプロセスでパターニングし、形状とサイズが同じである複数のゲート絶縁層と複数のゲートを形成するステップと、
    層間誘電体層を形成し、そしてパターニングプロセスにより前記層間誘電体層に複数のビアを形成するステップと、
    ソース・ドレイン金属層を形成し、そしてパターニングプロセスにより、前記ソース・ドレイン金属層を処理して複数のソースのパターン及び複数のドレインのパターンを形成するステップであって、複数の前記ソースのうちの１つと複数の前記ドレインのうちの１つを、それぞれ異なる前記ビアを介して対応する１つの活性層に電気的に接続させる、ステップとを有する、
    請求項１～８のいずれかに記載のアレイ基板の製造方法。
  11. 前記第２バッファ層に前記酸化物半導体層を形成した後、前記製造方法は、アニーリング又は加温プロセスをさらに含む、
    及び／又は、複数の前記ゲート絶縁層及び複数の前記ゲートを形成した後、前記製造方法は、アニーリング又は加温プロセスをさらに含む、
    及び／又は、複数の前記第１薄膜トランジスタ及び複数の前記第２薄膜トランジスタを作製した後、前記製造方法は、アニーリング又は加温プロセスをさらに含む、
    請求項１０に記載のアレイ基板の製造方法。
JP2019561891A 2017-12-04 2018-10-24 アレイ基板及びその製造方法、表示装置 Active JP7140780B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201711266313.1A CN108039351B (zh) 2017-12-04 2017-12-04 一种阵列基板及其制备方法、显示装置
CN201711266313.1 2017-12-04
PCT/CN2018/111710 WO2019109748A1 (zh) 2017-12-04 2018-10-24 阵列基板及其制备方法、显示装置

Publications (3)

Publication Number Publication Date
JP2021506098A JP2021506098A (ja) 2021-02-18
JP2021506098A5 JP2021506098A5 (ja) 2021-11-25
JP7140780B2 true JP7140780B2 (ja) 2022-09-21

Family

ID=62095537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019561891A Active JP7140780B2 (ja) 2017-12-04 2018-10-24 アレイ基板及びその製造方法、表示装置

Country Status (5)

Country Link
US (1) US11133366B2 (ja)
EP (1) EP3723130A4 (ja)
JP (1) JP7140780B2 (ja)
CN (1) CN108039351B (ja)
WO (1) WO2019109748A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108039351B (zh) * 2017-12-04 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102612577B1 (ko) * 2018-08-13 2023-12-08 엘지디스플레이 주식회사 박막 트랜지스터 기판, 쉬프트 레지스터 및 표시장치
CN109659347B (zh) * 2018-12-19 2021-02-26 武汉华星光电半导体显示技术有限公司 柔性oled显示面板以及显示装置
CN110416232B (zh) * 2019-08-22 2021-11-12 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板和显示装置
CN111725324B (zh) 2020-06-11 2021-11-02 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法
CN112768497B (zh) * 2021-01-07 2022-08-23 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
US20230131235A1 (en) * 2021-10-25 2023-04-27 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150379923A1 (en) 2014-06-25 2015-12-31 Lg Display Co., Ltd. Thin film transistor substrate, display panel including the same, and method of manufacturing the same
WO2017159613A1 (ja) 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW575777B (en) * 2001-03-30 2004-02-11 Sanyo Electric Co Active matrix type display device
TW201200948A (en) * 2010-06-22 2012-01-01 Au Optronics Corp Pixel structure and method for manufacturing the same
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
KR102001057B1 (ko) 2012-10-31 2019-07-18 엘지디스플레이 주식회사 어레이 기판의 제조방법
CN102955312B (zh) 2012-11-14 2015-05-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
TWI658597B (zh) * 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
EP2963687B1 (en) * 2014-07-03 2020-03-18 LG Display Co., Ltd. Organic electroluminescent device
CN113793872A (zh) * 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
KR102369301B1 (ko) * 2015-02-13 2022-03-03 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
KR102410594B1 (ko) 2015-04-30 2022-06-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 구비하는 표시 패널
CN105070727B (zh) 2015-08-21 2019-01-15 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、其制作方法及显示装置
CN105140298B (zh) * 2015-09-24 2018-08-07 武汉华星光电技术有限公司 薄膜晶体管和阵列基板
CN108039351B (zh) * 2017-12-04 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150379923A1 (en) 2014-06-25 2015-12-31 Lg Display Co., Ltd. Thin film transistor substrate, display panel including the same, and method of manufacturing the same
WO2017159613A1 (ja) 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板

Also Published As

Publication number Publication date
EP3723130A1 (en) 2020-10-14
EP3723130A4 (en) 2021-09-01
US20200411624A1 (en) 2020-12-31
CN108039351B (zh) 2021-01-26
JP2021506098A (ja) 2021-02-18
WO2019109748A1 (zh) 2019-06-13
CN108039351A (zh) 2018-05-15
US11133366B2 (en) 2021-09-28

Similar Documents

Publication Publication Date Title
JP7140780B2 (ja) アレイ基板及びその製造方法、表示装置
KR102508708B1 (ko) 디스플레이 패널 및 그 제조방법
US10367073B2 (en) Thin film transistor (TFT) with structured gate insulator
US9543443B2 (en) Thin film transistor assembly, array substrate method of manufacturing the same, and display device
US9324740B2 (en) Organic light emitting diode display device and method of fabricating the same
WO2018227750A1 (zh) 柔性tft基板的制作方法
US8603845B2 (en) Array substrate for organic electroluminescent display device and method of fabricating the same
JP2021506098A5 (ja)
US9837480B2 (en) Array substrate with double-gate TFT, method of fabricating the same, and display device
CN109148482B (zh) 显示背板及其制备方法、显示装置
WO2016112663A1 (zh) 制作阵列基板的方法和阵列基板
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
US20120091460A1 (en) Display Device and Method for Manufacturing the Same
JPWO2012176422A1 (ja) 表示装置及びその製造方法
KR20150056052A (ko) 박막 트랜지스터 구동 백 플레이트 및 그 제조방법
WO2015123975A1 (zh) 阵列基板及制备方法、显示面板
US7402950B2 (en) Active matrix organic light emitting display device and method of fabricating the same
KR20140056565A (ko) 유기 발광 표시 장치, 박막 트랜지스터 표시판 및 그 제조 방법
TWI621258B (zh) 用於顯示設備的基板、包含該基板的顯示設備及製造該顯示設備的方法
US9461066B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
CN210403734U (zh) 一种显示基板、显示装置
KR101397125B1 (ko) 유기전기발광소자용 어레이 기판 및 그의 제조 방법
US20240172490A1 (en) Display Substrate, Preparation Method thereof, and Display Apparatus
JP7234380B2 (ja) アレイ基板及びその製造方法
KR20150066134A (ko) 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211018

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220908

R150 Certificate of patent or registration of utility model

Ref document number: 7140780

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150