CN111725324B - 薄膜晶体管、阵列基板及其制造方法 - Google Patents

薄膜晶体管、阵列基板及其制造方法 Download PDF

Info

Publication number
CN111725324B
CN111725324B CN202010529346.6A CN202010529346A CN111725324B CN 111725324 B CN111725324 B CN 111725324B CN 202010529346 A CN202010529346 A CN 202010529346A CN 111725324 B CN111725324 B CN 111725324B
Authority
CN
China
Prior art keywords
layer
hole
active layer
contact
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010529346.6A
Other languages
English (en)
Other versions
CN111725324A (zh
Inventor
龚吉祥
张毅先
鲜于文旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010529346.6A priority Critical patent/CN111725324B/zh
Priority to PCT/CN2020/097537 priority patent/WO2021248555A1/zh
Priority to US16/978,786 priority patent/US11817462B2/en
Publication of CN111725324A publication Critical patent/CN111725324A/zh
Application granted granted Critical
Publication of CN111725324B publication Critical patent/CN111725324B/zh
Priority to US18/379,195 priority patent/US20240038787A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提供一种阵列基板的制造方法、阵列基板以及薄膜晶体管。薄膜晶体管包括：栅极；有源层，对应于所述栅极设置；源极和漏极，设置于所述有源层两端并与所述有源层电连接；以及层间绝缘层，设置于所述有源层与所述源极和所述漏极之间，所述层间绝缘层中开设有台阶状的接触孔，所述源极和漏极分别填充于所述接触孔中并与所述有源层电连接。

Description

薄膜晶体管、阵列基板及其制造方法
技术领域
本申请涉及显示领域，尤其涉及一种薄膜晶体管、阵列基板及其制造方法。
背景技术
在现有的有机发光二极管(Organic Light-Emitting Diode，OLED)显示器件中，为了实现低功耗，一种主流技术是在驱动薄膜晶体管(Thinfilmtransistor，TFT)和开关薄膜晶体管中采用低温多晶硅(LTPS Low Temperature Poly-silicon，LTPS)作为有源层。但是LTPS的载流子迁移率较大，存在漏电流较高的问题。在此基础上，产生了低温多晶氧化物(Low Temperature Polycrystalline-Si Oxide，LTPO)技术。LTPO结合了LTPS和金属氧化物(如铟镓锌氧化物)两者的优点，形成了一种响应速度快，功耗低的解决方案。然而，LTPO因为同时采用了两种有源层，导致制造过程中所需要的光罩数量增加，制程更为复杂，成本也随之升高。
发明内容
有鉴于此，本申请目的在于提供一种能够减少光罩的使用，制造简单，成本低的阵列基板的制造方法、阵列基板以及薄膜晶体管。
本申请提供一种薄膜晶体管，其包括：
栅极；
有源层，对应于所述栅极设置；
源极和漏极，设置于所述有源层两端并与所述有源层电连接；以及
层间绝缘层，设置于所述有源层与所述源极和所述漏极之间，所述层间绝缘层中开设有台阶状的接触孔，所述源极和漏极分别填充于所述接触孔中并与所述有源层电连接。
在一种实施方式中，所述接触孔由相互连通的第一接触通孔和第二接触通孔构成，所述第一接触通孔位于所述第二接触通孔远离所述有源层一侧，所述第一接触通孔的孔径大于所述第二接触通孔，所述第一接触通孔远离所述有源层一端具有第一光滑曲面，所述第二接触通孔远离所述有源层一端具有第二光滑曲面。
在一种实施方式中，所述第二接触通孔延伸至所述有源层。
在一种实施方式中，所述薄膜晶体管还包括设置于所述有源层下方的遮光层和设置于所述遮光层与所述有源层之间的缓冲层，所述第二接触通孔穿透所述有源层延伸至所述缓冲层中。
本申请提供一种阵列基板，其包括：衬底和设置于所述衬底上的第一薄膜晶体管和第二薄膜晶体管；其中，所述第一薄膜晶体管包括：
第一栅极；
第一有源层，对应于所述第一栅极设置；
第一源极和第一漏极，设置于所述第一有源层两端并与所述第一有源层电连接；以及
第一层间绝缘层，设置于所述第一有源层与所述第一源极和第一漏极之间，所述第一层间绝缘层中开设有台阶状的接触孔，所述第一源极和第一漏极分别填充于所述接触孔中并与所述第一有源层电连接；
所述第二薄膜晶体管包括：
第二栅极；
第二有源层，对应于所述第二栅极设置，且位于所述第二有源层远离所述衬底一侧；
第二源极和第二漏极，设置于所述第二有源层两端并与所述第二有源层电连接；以及
第二层间绝缘层，设置于所述第二有源层与所述第一源极和第一漏极之间，所述第一漏极与所述第二源极通过第一连接金属层电连接。
在一种实施方式中，所述阵列基板还包括设置于所述衬底与所述第一薄膜晶体管之间的遮光层，所述第一源极与所述遮光层通过第二连接金属层电连接。
在一种实施方式中，所述第一有源层的材料为低温多晶硅，所述第二有源层的材料为金属氧化物半导体材料。
本申请还提供一种阵列基板的制造方法，其包括以下步骤：
提供一第一基板，其中，所述第一基板包括衬底，设置于所述衬底上的第一有源层，设置于所述衬底上的第二有源层，其中，所述第二有源层位于第一有源层位于远离所述衬底一侧，所述第一有源层与所述第二有源层之间设置有第一层间绝缘层，所述第二有源层上设置有第二层间绝缘层；
在所述第一基板上涂布光阻层，使用半色调掩模对所述光阻层进行图案化，其中，在所述光阻层对应于所述第一有源层两端的位置形成第一通孔，在所述光阻层对应于所述第二有源层两端的位置形成第一盲孔；
在所述第一通孔的位置进行蚀刻除去所述第二层间绝缘层以形成第一接触通孔，其中，所述第一层间绝缘层暴露于所述第一接触通孔；
对图案化的所述光阻层进行灰化处理，使所述第一盲孔形成第二通孔；
在所述第一接触通孔的位置进行蚀刻除去所述第一层间绝缘层以形成与所述第一接触通孔相连通的第二接触通孔，在所述第二通孔的位置进行蚀刻除去所述第二层间绝缘层以形成第三接触通孔，其中，所述第一有源层暴露于所述第二接触通孔，所述第二有源层暴露于所述第三接触通孔；
除去所述光阻层，在所述第二层间绝缘层上形成源漏极金属层，所述源漏极金属层包括第一源极、第一漏极、第二源极、第二漏极、第一连接金属层，所述第一源极和所述第一漏极分别填充一个所述第一接触通孔和与该第一接触通孔相连通的所述第二接触通孔，所述第二源极和所述第二漏极分别填充一个所述第三接触通孔，所述第一漏极与所述第二源极通过所述第一连接金属层电连接。
在一种实施方式中，所述第二接触通孔从所述第一层间绝缘层延伸至所述第一有源层。
在一种实施方式中，所述第一基板还包括设置于所述衬底上的第一栅极金属层和第一遮光层，所述第一栅极金属层对应于所述第一有源层设置，所述第一遮光层位于所述第一栅极金属层和所述第一有源层下方，所述第一栅极金属层包括遮光层连接电极，所述遮光层连接电极与所述第一遮光层电连接，其中，
在所述第一基板上涂布光阻层，使用半色调掩模对所述光阻层进行图案化的步骤中，在所述光阻层对应于所述遮光层连接电极的位置形成第三通孔；
在所述第一通孔的位置进行蚀刻除去所述第二层间绝缘层以形成第一接触通孔的步骤中，在所述第三通孔的位置蚀刻所述第二层间绝缘层以形成第四接触通孔，其中，所述第一层间绝缘层暴露于所述第四接触通孔；
在所述第一接触通孔的位置进行蚀刻除去所述第一层间绝缘层以形成第二接触通孔，在所述第二通孔的位置进行蚀刻除去所述第二层间绝缘层以形成第三接触通孔的步骤中，在所述第四接触通孔的位置蚀刻所述第一层间绝缘层以形成第五接触通孔，所述遮光层连接电极暴露于所述第五接触通孔，
在除去所述光阻层，在所述第二层间绝缘层上形成源漏极金属层的步骤中，所述源漏极金属层还包括第二连接金属层，所述第二连接金属层填充所述第四接触通孔和与所述第四接触通孔相连通的第五接触通孔并与所述第一源极电连接。
相较于现有技术，本申请的阵列基板的制造方法通过使用半色调掩模，仅利用一步光罩制程就形成用于电连接第一薄膜晶体管和第二薄膜晶体管的接触通孔，减少了光罩制程，提高了生产效率，降低了成本。此外，通过本申请的阵列基板的制造方法制造出的阵列基板以的第一源极和第一漏极的接触通孔的端口处拥有平滑的弧度，可以有效防止由于通孔过深而导致断线的情况发生。
附图说明
为了更清楚地说明本申请中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1(a)-图1(g)为本申请第一实施方式的阵列基板的制造方法的步骤图。
图2为本申请第二实施方式的显示面板的剖面示意图。
图3为图2中的显示面板的接触孔的示意图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请中的技术方案进行清楚、完整地描述。显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
请一并参考图1(a)至图1(g)，本申请第一实施方式提供一种阵列基板的制造方法，其包括以下步骤：
S1：请参考图1(a)，提供一第一基板100a。其中，第一基板100a包括衬底10，设置于衬底10上的第一有源层21和第一栅极金属层22，设置于第一有源层21和第一栅极金属层22上的第一层间绝缘层30，设置于第一层间绝缘层30上的第二有源层41和第二栅极金属层42，设置于第二有源层41和第二栅极金属层42上的第二层间绝缘层50。
衬底10为透明基板，其可以采用聚酰亚胺等柔性材料。
第一有源层21设置于第一栅极金属层22靠近衬底10一侧。第一有源层21和第一栅极金属层22之间设置有第一栅极绝缘层。第二有源层41设置于第二栅极金属层42靠近衬底10一侧。第二有源层41和第二栅极金属层42之间设置有第二栅极绝缘层。由此，后续形成的薄膜晶体管为底栅型薄膜晶体管。然而，在本申请中，不限定后续形成的薄膜晶体管的类型，可以是底栅型薄膜晶体管，也可以是顶栅型薄膜晶体管。在顶栅型薄膜晶体管中，第一栅极金属层22设置于第一有源层21靠近衬底10一侧。第二栅极金属层42设置于第二有源层41靠近衬底10一侧。
在本实施方式中，第一有源层21的材料为低温多晶硅，例如为N型掺杂的低温多晶硅。第二有源层41的材料为金属氧化物半导体材料，例如铟镓锌氧化物(IGZO)、铟镓锌锡氧化物(IGZTO)、铟锌氧化物(IZO)、镓铟氧化物(IGO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铟镓锌锡氧化物(IGZTO)、铟锌锡氧化物(IZTO)、铟锡氧化物(ITO)等。
第一栅极金属层22包括第一栅极221、第二遮光层222以及遮光层连接电极223。第一栅极221对应于第一有源层21设置。第二遮光层222与遮光层连接电极223分别位于第一栅极221两侧。
第二栅极金属层42包括第二栅极422。第二栅极422对应于第二有源层41设置。第二遮光层222用于对第二栅极422进行遮光。
另外，第一基板100a还包括设置于衬底10上的第一遮光层60，第一遮光层60位于第一栅极金属层22和第一有源层21下方，遮光层连接电极223通过设置于第一栅极遮光层与缓冲层中的通孔与第一遮光层60电连接。第一遮光层60用于对第一栅极221进行遮光。可以理解，衬底10与第一遮光层60之间还可以设置缓冲层等。
第一栅极金属层22、第二栅极金属层42以及第一遮光层60的材料例如可以为钽(Ta)、钨(W)、钼(Mo)、铝(Al)、钛(Ti)、铜铌(CuNb)合金等，也可以为例如铜(Cu)和钼(Mo)的叠层、铜(Cu)和钼钛(MoTi)合金的叠层、铜(Cu)和钛(Ti)的叠层、铝(Al)和钼(Mo)的叠层以及钼(Mo)和钽(Ta)的叠层、钼(Mo)和钨(W)的叠层、钼(Mo)-铝(Al)-钼(Mo)的叠层等。
第一层间绝缘层30、第二层间绝缘层50、第一栅极绝缘层和第二栅极绝缘层的材料可以是例如，SiOx、SiNx、或者SiNx和SiOx的层叠体等。
S2：请参考图1(b)至图1(c)，在第一基板100a上涂布光阻层200，使用半色调掩模300对光阻层200进行图案化。图案化的步骤包括使用半色调掩模300对光阻层200曝光，显影。通过曝光，显影在光阻层200上对应于第一有源层21两端的位置形成两个第一通孔201。换句话说，在光阻层200上预定为第一有源层21的源漏极的位置形成两个第一通孔201。在光阻层200对应于第二有源层41两端的位置形成两个第一盲孔202。换句话说，在光阻层200上预定为第二有源层41的源漏极的位置形成两个第一盲孔202。第一盲孔202的高度占光阻层300的厚度的40％-70％。
在此步骤中，还在光阻层200对应于遮光层连接电极223的位置形成第三通孔203。
光阻层200可以是正向光阻，也可以是负向光阻。在本实施方式中，光阻层200可以是正向光阻层。半色调掩模300包括透光区域301，半透光区域302以及非透光区域303。透光区域的透光率为100％。半透光区域302透光率为40％-70％，非透光区域303的透光率为0％。
S3：请参考图图1(c)至1(d)，在第一通孔201的位置进行蚀刻除去第二层间绝缘层50以形成第一接触通孔51。第一层间绝缘层30暴露于第一接触通孔51。在此步骤中，在第三通孔203的位置蚀刻第二层间绝缘层50以形成第四接触通孔53，其中，第一层间绝缘层30暴露于第四接触通孔53。
S4：请参考图1(d)至1(e)，对图案化的光阻层200进行灰化处理，使第一盲孔202形成第二通孔202a。该灰化处理利用氧气或者含有氧气的气体。灰化处理使光阻层200减薄，从而使第一盲孔202形成第二通孔202a。
S5：请参考图1(f)，在第一接触通孔51的位置进行蚀刻除去第一层间绝缘层30以形成第二接触通孔31。在第二通孔202a的位置进行蚀刻除去第二层间绝缘层50以形成第三接触通孔52。第一有源层21暴露于第二接触通孔31。第二有源层41暴露于第三接触通孔52。在此步骤中，在第四接触通孔53的位置蚀刻第一层间绝缘层30以形成第五接触通孔32，遮光层连接电极223暴露于第五接触通孔32。
在一个实施方式中，第二接触通孔31暴露出第一有源层21的上表面。在另一个实施方式中，第二接触通孔31从第一层间绝缘层30延伸至第一有源层21。所谓“延伸至第一有源层21”可以是穿过部分第一有源层21，也可以是贯穿第一有源层21。第二接触通孔31还可以贯穿第一有源层21及其下方的缓冲层，只要不与第一遮光层60短接即可。在本申请其他实施方式中，第二接触通孔31贯穿层间绝缘层30以及第一栅极绝缘层，暴露出第一有源层21。
S6：请参考图1(g)，除去光阻层200，在第二层间绝缘层50上形成源漏极金属层70以形成第一薄膜晶体管T1和第二薄膜晶体管T2，获得阵列基板100。
源漏极金属层70包括第一源极71、第一漏极72、第二源极73、第二漏极74、第一连接金属层75和第二连接金属层76。第一源极71和第一漏极72分别填充一个第一接触通孔51和与该第一接触通孔51相连通的第二接触通孔31。源漏极金属层70与第一有源层21在第二接触通孔31内电连接。也就是侧边连接(sidecontact)。第二源极73和第二漏极74分别填充一个第三接触通孔52。第一漏极72与第二源极73通过第一连接金属层75电连接。第二连接金属层76填充第四接触通孔53和与第四接触通孔53相连通的第五接触通孔32并与第一源极71电连接。第一遮光层60经由遮光层连接电极223、第二连接金属层76与第一源极71电连接。由此，能够屏蔽低温多晶硅下层离子带来的电场，使得薄膜晶体管电性更为稳定。
此外，在根据上述方法制造出的阵列基板100中，位于第一接触通孔51内远离第一层间绝缘层30的一端的第二层间绝缘层50包括第一光滑曲面50a，位于第二接触通孔31内靠近第二层间绝缘层50的一端的第一层间绝缘层30包括第二光滑曲面30a。第一光滑曲面50a和第二光滑曲面30a拥有平滑的弧度，并非为两次刻蚀生成的钝角形貌。此平滑的弧度可以保证源漏极金属层70在覆盖该第一接触通孔51和第二接触通孔31时，可以有效防止由于通孔过深而导致断线的情况发生。
在本申请其他实施方式中，阵列基板100还包括设置于所述第二层间绝缘层上的第三有源层。第三有源层上设置有第四层间绝缘层。为了电连接第二有源层与第三有源层，可以使用同样的方式进行阵列基板100的制造。具体地，在半色调掩模上增加一个第二半透光区，该半透光区的透光率小于板透光区302。通过上述蚀刻、灰化、蚀刻的步骤，可以获得第二有源层与第三有源层的接触通孔，并通过源漏极金属层电连接二者。在本申请其他实施方式中，不限定第一有源层21和第二有源层41的材料，只要是第一有源层21和第二有源层41与不同层的阵列基板100均可以使用本申请的阵列基板制造方法来连接第一薄膜晶体管和第二薄膜晶体管。
请参考图2和图3，本申请第二实施方式还提供一种显示面板1，其包括阵列基板100和设置于阵列基板100上的发光部200。
该阵列基板100可以利用第一实施方式的制造方法制造。
阵列基板100包括：衬底10，设置于衬底10上的第一薄膜晶体管T1和第二薄膜晶体管T2。第一薄膜晶体管T1位于第二薄膜晶体管T2靠近衬底10一侧。
衬底10为透明基板，其可以采用聚酰亚胺等柔性材料。
第一薄膜晶体管T1包括第一栅极221、第一有源层21、第一源极71、第一漏极72以及第一层间绝缘层30。第一有源层21对应于第一栅极221设置。第一栅极221与第一有源层21之间还设置有第一栅极绝缘层。第一源极71和第一漏极72设置于第一有源层21两端并与第一有源层21电连接。第一层间绝缘层30设置于第一有源层21与第一源极71和第一漏极72之间。第一层间绝缘层30中开设有台阶状的接触孔30a。第一源极71和第一漏极72分别填充于接触孔30a中并与第一有源层21电连接。接触孔30a由相互连通的第一接触通孔51和第二接触通孔31构成。第一接触通孔51位于第二接触通孔31远离第一有源层21一侧。第一接触通孔51的孔径大于第二接触通孔31。
请一并参考图1(a)至图1(g)，第一接触通孔51形成于第二层间绝缘层50中对应于第一有源层30两端的位置。第二接触通孔31形成于第一层间绝缘层30中。第一有源层21暴露于第二接触通孔31。
在一个实施方式中，第二通孔51延伸至第一有源层51。第一源极71和第一漏极72分别填充一个第一接触通孔51和与该第一接触通孔51相连通的第二接触通孔31。源漏极金属层70与第一有源层21在第二接触通孔31内电连接。也就是侧边连接(side contact)。
第一通孔31远离第一有源层21一端具有第一光滑曲面51a。第二接触通孔31远离第一有源层21具有第二光滑曲面31a。第一光滑曲面50a和第二光滑曲面30a拥有平滑的弧度，并非为两次刻蚀生成的钝角形貌。此平滑的弧度可以保证源漏极金属层70在覆盖该第一接触通孔51和第二接触通孔31时，可以有效防止由于通孔过深而导致断线的情况发生。
在一个实施方式中，第一薄膜晶体管T1还包括设置于衬底10与第一薄膜晶体管T1之间的第一遮光层60和设置于第一遮光层60与第一有源层21之间的缓冲层80。第一遮光层60用于对第一栅极221进行遮光。第二通孔51穿透第一有源层51延伸至缓冲层80中。第一源极71与第一遮光层60通过第二连接金属层76电连接。阵列基板100还包括于第一栅极221同层设置的遮光层连接电极223。第一遮光层60经由遮光层连接电极223、第二连接金属层76与第一源极71电连接。由此，能够屏蔽低温多晶硅下层离子带来的电场，使得薄膜晶体管电性更为稳定。
第二薄膜晶体管T2设置于第一层间绝缘层上30。第二薄膜晶体管T2包括第二栅极422、第二有源层41、第二源极73、第二漏极74以及第二层间绝缘层50。第二有源层41对应于第二栅极422设置，且位于第二有源层41远离衬底10一侧。第二栅极422与第二有源层41之间还设置有第二栅极绝缘层。第二源极73和第二漏极74设置于第二有源层41两端并与第二有源层41电连接。第二层间绝缘层50设置于第二有源层41与第一源极73和第一漏极74之间。第一漏极72与第二源极73通过第一连接金属层75电连接。
阵列基板100还可以包括位于第二薄膜晶体管T2与衬底10之间的第二遮光层222。第二遮光层222用于对第二栅极422进行遮光。第二遮光层222与遮光层连接电极223分别位于第一栅极221两侧。
请一并参考图1(a)至图1(g)，在第二层间绝缘层50对应于第二有源层41两端的位置形成有第三接触通孔52，第二有源层41暴露于第三接触通孔52。在第二层间绝缘层50对应于遮光层连接电极223的位置形成有第四接触通孔53。第一层间绝缘层30暴露于第四接触通孔53。在第一层间绝缘层30中对应于第四接触通孔53的位置形成有第五接触通孔32，遮光层连接电极223暴露于第五接触通孔32。第四接触通孔53与第五接触通孔32相连通。第二源极73和第二漏极74分别填充一个第三接触通孔52。第二连接金属层76填充第四接触通孔53和与第四接触通孔53相连通的第五接触通孔32并与第一源极71电连接。
第一有源层21设置于第一栅极221靠近衬底10一侧。第二有源层41设置于第二栅极422靠近衬底10一侧。即，本实施方式的第一薄膜晶体管T1和第二薄膜晶体管T2均为底栅型薄膜晶体管。然而，在本申请中，不限定后续形成的薄膜晶体管的类型，可以是底栅型薄膜晶体管，也可以是顶栅型薄膜晶体管。在本实施方式中，第一有源层21的材料为低温多晶硅，例如为N型掺杂的低温多晶硅。第二有源层41的材料为金属氧化物半导体材料，例如铟镓锌氧化物(IGZO)、铟镓锌锡氧化物(IGZTO)、铟锌氧化物(IZO)、镓铟氧化物(IGO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铟镓锌锡氧化物(IGZTO)、铟锌锡氧化物(IZTO)、铟锡氧化物(ITO)等。
多个发光部200可以呈阵列排布。发光部200例如可以是有机发光二极管发光部也可以是微发光二极管芯片等。有机发光二极管发光部200可以包括设置于驱动电路层20上的阳极层，依次层叠设置于阳极层上的空穴注入层、空穴传输层、电子传输层、有机发光材料层、电子注入层以及阴极层。阳极层与第一漏极71电连接。
相较于现有技术，本申请的阵列基板的制造方法通过使用半色调掩模，仅利用一步光罩制程就形成用于电连接第一薄膜晶体管和第二薄膜晶体管的接触通孔，减少了光罩制程，提高了生产效率，降低了成本。此外，通过本申请的阵列基板的制造方法制造出的阵列基板以的第一源极和第一漏极的接触通孔的端口处拥有平滑的弧度，可以有效防止由于通孔过深而导致断线的情况发生。
以上对本申请实施方式提供了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims (7)

1.一种薄膜晶体管，其特征在于，包括：
栅极；
有源层，对应于所述栅极设置；
源极和漏极，设置于所述有源层两端并与所述有源层电连接；以及
层间绝缘层，设置于所述有源层与所述源极和所述漏极之间，所述层间绝缘层中开设有台阶状的接触孔，所述源极和漏极分别填充于所述接触孔中并与所述有源层电连接；
其中所述接触孔由相互连通的第一接触通孔和第二接触通孔构成，所述薄膜晶体管还包括设置于所述有源层下方的遮光层和设置于所述遮光层与所述有源层之间的缓冲层，所述第二接触通孔穿透所述有源层延伸至所述缓冲层中，所述源极与所述遮光层通过连接金属层电连接，所述薄膜晶体管还包括与所述栅极同层设置的遮光层连接电极，所述遮光层经由所述遮光层连接电极、所述连接金属层与所述源极电连接。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述第一接触通孔位于所述第二接触通孔远离所述有源层一侧，所述第一接触通孔的孔径大于所述第二接触通孔，所述第一接触通孔远离所述有源层一端具有第一光滑曲面，所述第二接触通孔远离所述有源层一端具有第二光滑曲面。
3.一种阵列基板，其特征在于，包括：衬底和设置于所述衬底上的第一薄膜晶体管和第二薄膜晶体管；其中，所述第一薄膜晶体管包括：
第一栅极；
第一有源层，对应于所述第一栅极设置；
第一源极和第一漏极，设置于所述第一有源层两端并与所述第一有源层电连接；以及
第一层间绝缘层，设置于所述第一有源层与所述第一源极和第一漏极之间，所述第一层间绝缘层中开设有台阶状的接触孔，所述第一源极和第一漏极分别填充于所述接触孔中并与所述第一有源层电连接；
所述第二薄膜晶体管包括：
第二栅极；
第二有源层，对应于所述第二栅极设置，且位于所述第二有源层远离所述衬底一侧；
第二源极和第二漏极，设置于所述第二有源层两端并与所述第二有源层电连接；以及
第二层间绝缘层，设置于所述第二有源层与所述第一源极和第一漏极之间，
所述第一漏极与所述第二源极通过第一连接金属层电连接；
其中所述阵列基板还包括设置于所述衬底与所述第一薄膜晶体管之间的第一遮光层，和设置于所述遮光层与所述第一有源层之间的缓冲层，所述接触孔穿透所述第一有源层延伸至所述缓冲层中，所述第一源极与所述第一遮光层通过第二连接金属层电连接；
其中所述阵列基板还包括与所述第一栅极同层设置的遮光层连接电极，所述第一遮光层经由所述遮光层连接电极、所述第二连接金属层与所述第一源极电连接。
4.如权利要求3所述的阵列基板，其特征在于，所述第一有源层的材料为低温多晶硅，所述第二有源层的材料为金属氧化物半导体材料。
5.一种阵列基板的制造方法，其包括以下步骤：
提供一第一基板，其中，所述第一基板包括衬底，设置于所述衬底上的第一有源层，设置于所述衬底上的第二有源层，其中，所述第二有源层位于第一有源层位于远离所述衬底一侧，所述第一有源层与所述第二有源层之间设置有第一层间绝缘层，所述第二有源层上设置有第二层间绝缘层；
在所述第一基板上涂布光阻层，使用半色调掩模对所述光阻层进行图案化，其中，在所述光阻层对应于所述第一有源层两端的位置形成第一通孔，在所述光阻层对应于所述第二有源层两端的位置形成第一盲孔；
在所述第一通孔的位置进行蚀刻除去所述第二层间绝缘层以形成第一接触通孔，其中，所述第一层间绝缘层暴露于所述第一接触通孔；
对图案化的所述光阻层进行灰化处理，使所述第一盲孔形成第二通孔；
在所述第一接触通孔的位置进行蚀刻除去所述第一层间绝缘层以形成与所述第一接触通孔相连通的第二接触通孔，在所述第二通孔的位置进行蚀刻除去所述第二层间绝缘层以形成第三接触通孔，其中，所述第一有源层暴露于所述第二接触通孔，所述第二有源层暴露于所述第三接触通孔；
除去所述光阻层，在所述第二层间绝缘层上形成源漏极金属层，所述源漏极金属层包括第一源极、第一漏极、第二源极、第二漏极、第一连接金属层，所述第一源极和所述第一漏极分别填充一个所述第一接触通孔和与该第一接触通孔相连通的所述第二接触通孔，所述第二源极和所述第二漏极分别填充一个所述第三接触通孔，所述第一漏极与所述第二源极通过所述第一连接金属层电连接。
6.如权利要求5所述的阵列基板的制造方法，其特征在于，所述第二接触通孔从所述第一层间绝缘层延伸至所述第一有源层。
7.如权利要求5所述的阵列基板的制造方法，其特征在于，所述第一基板还包括设置于所述衬底上的第一栅极金属层和第一遮光层，所述第一栅极金属层对应于所述第一有源层设置，所述第一遮光层位于所述第一栅极金属层和所述第一有源层下方，所述第一栅极金属层包括遮光层连接电极，所述遮光层连接电极与所述第一遮光层电连接，其中，
在所述第一基板上涂布光阻层，使用半色调掩模对所述光阻层进行图案化的步骤中，在所述光阻层对应于所述遮光层连接电极的位置形成第三通孔；
在所述第一通孔的位置进行蚀刻除去所述第二层间绝缘层以形成第一接触通孔的步骤中，在所述第三通孔的位置蚀刻所述第二层间绝缘层以形成第四接触通孔，其中，所述第一层间绝缘层暴露于所述第四接触通孔；
在所述第一接触通孔的位置进行蚀刻除去所述第一层间绝缘层以形成第二接触通孔，在所述第二通孔的位置进行蚀刻除去所述第二层间绝缘层以形成第三接触通孔的步骤中，在所述第四接触通孔的位置蚀刻所述第一层间绝缘层以形成第五接触通孔，所述遮光层连接电极暴露于所述第五接触通孔，
在除去所述光阻层，在所述第二层间绝缘层上形成源漏极金属层的步骤中，所述源漏极金属层还包括第二连接金属层，所述第二连接金属层填充所述第四接触通孔和与所述第四接触通孔相连通的第五接触通孔并与所述第一源极电连接。
CN202010529346.6A 2020-06-11 2020-06-11 薄膜晶体管、阵列基板及其制造方法 Active CN111725324B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010529346.6A CN111725324B (zh) 2020-06-11 2020-06-11 薄膜晶体管、阵列基板及其制造方法
PCT/CN2020/097537 WO2021248555A1 (zh) 2020-06-11 2020-06-22 薄膜晶体管、阵列基板及其制造方法
US16/978,786 US11817462B2 (en) 2020-06-11 2020-06-22 Thin film transistor, array substrate, and method for fabricating array substrate
US18/379,195 US20240038787A1 (en) 2020-06-11 2023-10-12 Thin film transistor, array substrate, display panel, and method for fabricating array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010529346.6A CN111725324B (zh) 2020-06-11 2020-06-11 薄膜晶体管、阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN111725324A CN111725324A (zh) 2020-09-29
CN111725324B true CN111725324B (zh) 2021-11-02

Family

ID=72566441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010529346.6A Active CN111725324B (zh) 2020-06-11 2020-06-11 薄膜晶体管、阵列基板及其制造方法

Country Status (3)

Country Link
US (2) US11817462B2 (zh)
CN (1) CN111725324B (zh)
WO (1) WO2021248555A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112310122B (zh) 2020-10-23 2024-01-30 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112420748B (zh) * 2020-11-16 2022-07-12 武汉华星光电技术有限公司 显示面板及显示面板的制备方法
WO2022104739A1 (zh) * 2020-11-20 2022-05-27 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20220072105A (ko) * 2020-11-24 2022-06-02 삼성디스플레이 주식회사 표시 장치
CN113113424B (zh) * 2021-03-17 2024-02-02 武汉华星光电半导体显示技术有限公司 显示面板
CN113327936B (zh) * 2021-05-24 2022-08-23 武汉华星光电技术有限公司 阵列基板及其制备方法
CN113257881B (zh) * 2021-07-01 2021-11-09 北京京东方技术开发有限公司 显示基板及显示装置
CN114188389B (zh) * 2021-12-09 2024-02-23 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法、oled显示面板
WO2023112328A1 (ja) * 2021-12-17 2023-06-22 シャープディスプレイテクノロジー株式会社 表示装置
CN115360142B (zh) * 2022-10-19 2023-02-07 广州华星光电半导体显示技术有限公司 一种阵列基板的制备方法以及阵列基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107819005A (zh) * 2016-08-31 2018-03-20 乐金显示有限公司 包含多种类型薄膜晶体管的有机发光显示装置及其制造方法
CN108039351A (zh) * 2017-12-04 2018-05-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN109545836A (zh) * 2018-12-13 2019-03-29 武汉华星光电半导体显示技术有限公司 一种oled显示装置及其制作方法
CN109755260A (zh) * 2018-12-24 2019-05-14 惠科股份有限公司 一种显示面板、显示面板的制造方法和显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
KR20050112031A (ko) 2004-05-24 2005-11-29 삼성에스디아이 주식회사 반도체 소자 및 그 형성 방법
CN104952934B (zh) 2015-06-25 2018-05-01 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板
KR102456061B1 (ko) 2015-10-08 2022-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6539873B2 (ja) 2016-03-16 2019-07-10 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、及び薄膜トランジスタを備えた表示装置
JP2018074076A (ja) * 2016-11-02 2018-05-10 株式会社ジャパンディスプレイ 表示装置
KR102465376B1 (ko) 2017-06-16 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102649752B1 (ko) * 2017-12-22 2024-03-19 엘지디스플레이 주식회사 표시 장치
US11009757B2 (en) * 2019-03-14 2021-05-18 Sharp Kabushiki Kaisha Liquid crystal display
US11217698B2 (en) * 2020-05-26 2022-01-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of manufacturing a thin film transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107819005A (zh) * 2016-08-31 2018-03-20 乐金显示有限公司 包含多种类型薄膜晶体管的有机发光显示装置及其制造方法
CN108039351A (zh) * 2017-12-04 2018-05-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN109545836A (zh) * 2018-12-13 2019-03-29 武汉华星光电半导体显示技术有限公司 一种oled显示装置及其制作方法
CN109755260A (zh) * 2018-12-24 2019-05-14 惠科股份有限公司 一种显示面板、显示面板的制造方法和显示装置

Also Published As

Publication number Publication date
CN111725324A (zh) 2020-09-29
US20230099934A1 (en) 2023-03-30
US11817462B2 (en) 2023-11-14
US20240038787A1 (en) 2024-02-01
WO2021248555A1 (zh) 2021-12-16

Similar Documents

Publication Publication Date Title
CN111725324B (zh) 薄膜晶体管、阵列基板及其制造方法
US10797124B2 (en) Organic light emitting display substrate and manufacturing method thereof
CN106409845B (zh) 开关元件及其制备方法、阵列基板以及显示装置
CN108878449B (zh) 阵列基板的制作方法、阵列基板及显示装置
US10043679B2 (en) Method of fabricating array substrate
EP2953165B1 (en) Oxide thin film transistor array substrate, manufacturing method thereof, and display panel
CN103872061A (zh) 阵列基板及其制造方法
KR20110095615A (ko) 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
CN111081737A (zh) 一种阵列基板制备方法及阵列基板
US20220059639A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
CN111584512B (zh) 阵列基板及其制造方法、显示装置
CN112713179A (zh) 显示面板及显示装置
CN111063692A (zh) 显示装置及显示装置的制作方法
CN113629072A (zh) 阵列基板及其制备方法、显示面板
CN101950733B (zh) 像素结构的制造方法及有机发光元件的制造方法
CN111276493A (zh) 显示面板及其制作方法
CN109742153B (zh) 阵列基板、薄膜晶体管及其制造方法
CN113725157B (zh) 阵列基板及其制作方法
CN111415995A (zh) 一种显示面板、其制作方法及显示装置
CN113421886B (zh) 显示面板及其制备方法
KR20120043404A (ko) 표시장치 및 이의 제조방법
CN111162112A (zh) 一种双面oled显示结构及制作方法
US20240016017A1 (en) Display panel and method for manufacturing same
CN114335015A (zh) 显示装置及显示装置的制备方法
CN114883370A (zh) 显示面板及其制备方法、显示终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant