KR20050112031A - 반도체 소자 및 그 형성 방법 - Google Patents

반도체 소자 및 그 형성 방법 Download PDF

Info

Publication number
KR20050112031A
KR20050112031A KR1020040037052A KR20040037052A KR20050112031A KR 20050112031 A KR20050112031 A KR 20050112031A KR 1020040037052 A KR1020040037052 A KR 1020040037052A KR 20040037052 A KR20040037052 A KR 20040037052A KR 20050112031 A KR20050112031 A KR 20050112031A
Authority
KR
South Korea
Prior art keywords
semiconductor device
insulating film
contact hole
dry etching
layer
Prior art date
Application number
KR1020040037052A
Other languages
English (en)
Inventor
강태욱
정창용
김창수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040037052A priority Critical patent/KR20050112031A/ko
Priority to JP2005042917A priority patent/JP4521295B2/ja
Priority to JP2005068159A priority patent/JP4430568B2/ja
Priority to US11/134,417 priority patent/US20050260804A1/en
Priority to CNB2005100792571A priority patent/CN100481512C/zh
Publication of KR20050112031A publication Critical patent/KR20050112031A/ko
Priority to US12/434,072 priority patent/US8168531B2/en
Priority to US12/434,048 priority patent/US7985992B2/en
Priority to US13/162,836 priority patent/US8749069B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Abstract

본 발명은 반도체층과 소오스/드레인 전극의 콘택홀, 소오스/드레인 전극과 양극 전극의 비아홀, 금속 배선간의 바아홀 또는 비아 콘택홀을 형성할 때, 건식 식각 및 습식 식각을 순차적으로 식각하여 상기 콘택홀, 비아홀 또는 비아 콘택홀의 상부는 테이퍼 각도가 저각도를 갖는 습식 식각 프로파일을 갖고, 하부는 고각도를 갖는 건식 식각 프로파일을 갖도록하는 반도체 소자 및 그 형성 방법에 관한 것이다.
본 발명의 반도체 소자 및 그 형성 방법은 절연 기판; 상기 기판상에 형성되고, 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막을 포함하여 형성된 박막트랜지스터; 및 상기 게이트 절연막 및 층간절연막을 관통하고, 상기 반도체층의 표면을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 하부는 건식 식각 프로파일을 갖는 콘택홀을 포함하여 이루어진 반도체 소자 및 그 형성 방법에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자 및 그 형성 방법은 콘택홀, 비아홀 또는 비아 콘택홀의 콘택부가 건식 식각으로 식각할 때 발생하기 쉬운 콘택의 불균일과 폴리머의 잔류물이 발생하는 것과 같은 문제점을 원천적으로 방지할 뿐만 아니라 콘택홀, 비아홀 또는 비아 콘택홀에 의해 노출되는 반도체층, 소오스/드레인 전극 및 금속 배선의 표면이 전혀 손상되지 않는 효과가 있다.

Description

반도체 소자 및 그 형성 방법{Contact hole and method fabricating thereof}
본 발명은 반도체 소자 및 그 형성 방법에 관한 것으로, 보다 자세하게는 반도체층과 소오스/드레인 전극의 콘택홀, 소오스/드레인 전극과 양극 전극의 비아홀, 금속 배선간의 바아홀 또는 반도체층과 금속 배선 또는 양극 전극의 비아 콘택홀을 형성할 때, 건식 식각 및 습식 식각을 순차적으로 식각하여 상기 콘택홀, 비아홀 또는 비아 콘택홀의 상부는 테이퍼 각도가 저각도를 갖는 습식 식각 프로파일을 갖고, 하부는 고각도를 갖는 건식 식각 프로파일을 갖도록 하는 반도체 소자 및 그 형성 방법에 관한 것이다.
일반적으로, 실리콘 박막 트랜지스터는 평판 디스플레이, 이미지 센서, 복사기, 프린터 그리고 스캐너 등의 대면적 집적 회로에 적용되고 있다.
상기 평판 디스플레이로는 LCD(Liquid Crystal Display), 유기 전계발광 소자 등이 있는데, 유기 전계발광 소자는 평판 디스플레이의 대표적인 기술로서, 크게 능동형(active type)과 수동형(passive type)의 두 가지 형태로 나누어지며, 능동형 소자는 각 화소 하나 하나를 박막 트랜지스터와 같은 능동소자가 제어하게 되어 있어 속도, 시야각 그리고 대조비(contrast ratio)에 있어서 수동형 표시소자보다 훨씬 뛰어나 고해상도의 화면을 구현할 수 있다.
유기 전계발광 소자에 실리콘 박막트랜지스터를 사용하는 주된 이유는 400℃ 이하의 저온에서 공정이 가능하고 소자 특성의 안정성이 우수하며, 대면적의 유리 기판에 손쉽게 직접화가 이루어질 수 있기 때문이다.
도 1a 및 도 1b는 종래 기술에 의한 박막트랜지스터의 콘택홀 형성 방법의 공정 단면도이다.
먼저, 도 1a는 기판상에 버퍼층, 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 절연 기판(11)상에 실리콘 산화막 또는 실리콘 질화막으로 버퍼층(12)을 형성하고, 비정질 실리콘층을 형성한다. 상기 비정질 실리콘층을 결정화하여 다결정 실리콘으로 형성한 후, 패터닝하여 반도체층(13)을 형성한다. 이어서, 상기 기판 전면에 게이트 절연막(14)을 형성하고, 게이트 전극 형성 물질을 증착한 후, 패터닝하여 게이트 전극(15)을 형성한다. 이어서, 상기 기판 전면에 하부의 소자들을 보호 또는 절연하기 위해 층간절연막(16)을 실리콘 산화막 또는 실리콘 질화막을 이용하여 형성한다.
다음, 도 1b는 상기 기판상에 포토레지스트 패턴을 이용하여 콘택홀을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 기판 전면에 포토레지스트를 도포하고 노광 공정을 통해 콘택홀이 형성될 영역을 오픈시키는 포토레지스트 패턴(17)을 형성한 후, 상기 포토레지스트 패턴을 이용하여 건식 식각하여 콘택홀(18)을 형성한다. 이어서 상기 포토레지스트 패턴을 제거하고, 상기 콘택홀을 전도체를 체운후, 상기 층간절연막상게 소오스/드레인 전극을 형성한다.(도시 안함)
그러나, 상기의 콘택홀 형성 방법은 도 2에서 보는 바와 같이 층간절연막(17) 및 게이트 절연막(14)을 관통하고, 반도체층(13)의 표면을 노출시키는 콘택홀(18)의 하부에, 건식 식각에 의해 발생되는 폴리머(21)가 형성되고, 이러한 폴리머를 제거하기 위해 특수한 폴리머 제거 용액이 필요하게될 뿐만 아니라 폴리머 제거 공정이 추가되는 문제점이 발생할 뿐만 아니라, 반도체층 표면이 과도 식각(22)으로 손상을 받게되는 문제점이 발생하여 콘택 저항의 불균일이 발생하는 단점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 반도체층과 소오스/드레인 전극의 콘택홀, 소오스/드레인 전극과 양극 전극의 비아홀, 금속 배선간의 바아홀 또는 반도체층과 금속 배선 또는 양극 전극의 비아 콘택홀을 형성할 때, 건식 식각 및 습식 식각을 순차적으로 식각하여 상기 콘택홀, 비아홀 비아 콘택홀의 상부는 테이퍼 각도가 저각도를 갖는 습식 식각 프로파일을 갖고, 하부는 고각도를 갖는 건식 식각 프로파일을 갖도록 하는 반도체 소자 및 그 형성 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 절연 기판; 상기 기판상에 형성되고, 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막을 포함하여 형성된 박막트랜지스터; 및 상기 게이트 절연막 및 층간절연막을 관통하고, 상기 반도체층의 표면을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 하부는 건식 식각 프로파일을 갖는 콘택홀로 이루어진 반도체 소자에 의해 달성된다.
본 발명의 상기 목적은 기판상에 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막을 형성하는 단계; 상기 게이트 절연막 및 층간절연막의 일부를 건식 식각으로 식각하여 소정 깊이의 콘택홀을 형성하는 단계; 및 상기 소정의 깊이로 형성된 콘택홀을 습식 식각으로 상기 반도체층의 표면이 노출되도록 콘택홀을 완성하는 단계 를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법에 의해서도 달성된다.
본 발명의 상기 목적은 절연 기판; 상기 절연 기판상에 형성된 소오스/드레인 전극을 포함하는 박막트랜지스터; 상기 박막트랜지스터상에 형성된 패시베이션층 및 평탄화층; 및 상기 패시베이션층 및 평탄화층을 관통하고, 상기 소오스/드레인 전극을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 하부는 건식 식각 프로파일을 갖는 비아홀을 포함하는 것을 특징으로 하는 반도체 소자에 의해서도 달성된다.
본 발명의 상기 목적은 기판상에 소오스/드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계; 상기 박막트랜지스터상에 패시베이션층 및 평탄화층을 형성하는 단계; 상기 평탄화층 및 패시베이션층의 일부를 건식 식각으로 식각하여 소정의 깊이를 갖는 비아홀을 형성하는 단계; 및 상기 소정의 깊이를 갖는 비아홀을 습식 식각하여 상기 소오스/드레인 전극이 노출되도록 비아홀을 완성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법에 의해서도 달성된다.
본 발명의 상기 목적은 절연 기판; 상기 절연 기판상에 형성된 금속 배선 및 층간절연막; 및 상기 층간절연막을 관통하고, 상기 금속 배선을 노출시키고, 층간절연막의 상부는 습식 식각 프로파일을 갖고, 하부는 건식 식각 프로파일을 갖는 비아홀을 포함하는 것을 특징으로 하는 반도체 소자에 의해서도 달성된다.
본 발명의 상기 목적은 기판상에 금속 배선 및 층간절연막을 형성하는 단계; 상기 층간절연막의 일부를 건식 식각으로 식각하여 소정의 깊이를 갖는 비아홀을 형성하는 단계; 및 상기 소정의 깊이를 갖는 비아홀을 습식 식각하여 상기 금속 배선이 노출되록 비아홀을 완성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법에 의해서도 달성된다.
본 발명의 상기 목적은 절연 기판; 상기 기판상에 형성된 반도체층, 게이트 절연막 및 게이트 전극; 상기 기판상에 형성된 평탄화층; 및 상기 평탄화층을 관통하고, 상기 반도체층을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 하부는 건식 식각 프로파일을 갖는 비아 콘택홀을 포함하는 것을 특징으로 하는 반도체 소자에 의해서도 달성된다.
본 발명의 상기 목적은 기판상에 반도체층, 게이트 절연막 및 게이트 전극을 형성하는 단계; 상기 기판상에 평탄화층을 형성하는 단계; 상기 평탄화층 및 게이트 절연막의 일부를 건식 식각으로 식각하여 소정의 깊이를 갖는 비아 콘택홀을 형성하는 단계; 및 상기 소정의 깊이를 갖는 비아 콘택홀을 습식 식각하여 상기 반도체층이 노출되도록 비아 콘택홀을 완성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법에 의해서도 달성된다.
본 발명의 상기 목적은 절연 기판; 상기 기판상에 형성된 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막; 및 상기 게이트 절연막 및 층간절연막을 관통하고, 상기 반도체층의 표면을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 하부는 건식 식각 프로파일을 갖는 콘택홀이 형성된 박막트랜지스터 영역;과 상기 박막트랜지스터 영역과 소정의 간격으로 이격되고, 상기 절연 기판상에 형성된 금속 배선 및 절연막; 및 상기 절연막을 관통하고, 상기 절연막의 상부는 습식 식각 프로파일을 갖고, 하부는 건식 식각 프로파일을 갖는 비아홀을 갖는 금속 배선 영역을 포함하는 것을 특징으로 하는 반도체 소자에 의해서도 달성된다.
본 발명의 상기 목적은 기판상의 박막트랜지스터 영역에 반도체층, 게이트 절연막 및 게이트 전극과 상기 박막트랜지스터 영역과는 소정의 간격을 두고 이격된 금속 배선 영역에 금속 배선을 형성하는 단계; 상기 박막트랜지스터 영역에 층간절연막을 형성하고, 금속 배선 영역에 절연막을 형성하는 단계; 상기 박막트랜지스터 영역의 층간절연막 및 게이트 절연막과 금속 배선 영역의 절연막의 일부을 건식 식각으로 식각하여 소정의 깊이를 갖는 콘택홀 및 비아홀을 형성하는 단계; 및 상기 소정의 깊이를 갖는 콘택홀 및 비아홀을 습식 식각하여 상기 박막트랜지스터 영역의 반도체층과 금속 배선 영역의 금속 배선이 노출되도록 콘택홀 및 비아홀을 완성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법에 의해서도 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
<실시 예 1>
도 3a 내지 3e는 본 발명에 의한 콘택홀 형성 방법의 공정 단면도 및 상기 콘택홀을 이용한 공정의 단면도이다.
먼저, 도 3a는 기판상에 버퍼층, 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막을 형성하 단계의 공정 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 절연 기판(101)상에 버퍼층(102)을 형성한다. 상기 버퍼층은 하부 기판에서 발생하는 수분 또는 불순물의 확산을 방지하거나, 결정화시 열의 전달의 속도를 조절함으로서, 반도체층의 결정화가 잘 이루어질 수 있도록 하는 역활을 한다.
이어서, 상기 버퍼층상에 비정질 실리콘을 형성하고, 상기 비정질 실리콘층을 결정화하여 다결정 또는 단결정 실리콘을 형성한 후, 패터닝하여 반도체층(103)을 형성한다. 이때 상기 비정질 실리콘은 화학적 기상 증착법(Chemical Vapor Deposition) 또는 물리적 기상 증착법(Physical Vapor Deposition)을 이용할 수 있다. 또한 상기 비정질 실리콘을 형성할 때 또는 형성한 후에 탈수소처리하여 수소의 농도를 낮추는 공정을 진행할 수 있다.
이어서, 상기 반도체층이 형성된 기판 전면에 게이트 절연막(104)을 형성하고, 상기 게이트 절연막상에 게이트 전극 형성 물질을 형성한 후, 패터닝하여 게이트 전극(105)을 형성한다. 게이트 전극을 형성한 후, 상기 게이트 전극을 마스크로 이용하여 불순물 이온 주입 공정을 진행하여 상기 반도체층에 소오스/드레인 및 채널 영역을 정의하는 공정을 진행할 수 있다.
이어서, 상기 기판 전면에 층간절연막(106)을 형성하는데, 상기 층간절연막은 하부에 형성된 소자들을 보호하는 역활 또는 전기적 절연을 위해 형성된다.
이때, 상기 버퍼층, 게이트 절연막 및 층간절연막은 실리콘 산화막 또는 실리콘 질화막과 같은 산화막 또는 질화막을 이용하여 형성한다.
다음, 도 3b는 상기 기판상에 콘택홀을 형성하기 위한 포토레지스트 패턴을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 버퍼층, 반도체층, 게이트 절연막 및 게이트 전극이 형성된 기판에 콘택홀을 형성하기 위한 포토레지스트 패턴(107)을 형성한다.
상기 포토레지스트 패턴을 스핀(Spin) 방식 또는 스프레이(Spray) 방식을 이용하여 상기 기판상에 도포하고, 노광 및 현상 공정을 진행하여 형성한다.
다음, 도 3c는 상기 포토레지스트 패턴을 이용하여 상기 게이트 절연막 및 층간절연막의 일부를 건식 식각으로 식각하여 소정 깊이의 콘택홀을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 포토레지스트 패턴(107)을 이용하여 상기 층간절연막(106) 및 게이트 절연막(104)을 건식 식각하여 소정 깊이의 콘택홀(108)을 형성한다.
이때, 도 3c의 A 영역에서 보는 바와 같이 상기 층간절연막은 관통하고, 상기 게이트 절연막은 일부분만을 식각하는 방법과 B 영역에서 보는 바와 같이 상기 층간절연막의 일부분만을 식각하는 방법이 있을 수 있다. 또는 도에서는 도시하지 않았지만, 층간절연막은 관통하고, 게이트 절연막은 식각하지 않고 콘택홀을 형성할 수도 있다. 즉, 상기 건식 식각에 의한 콘택홀 형성은 건식 식각으로 필요한 만큼의 깊이로만 식각하여 형성하는데, 이는 하부의 반도체층이 건식 식각에 의한 손상을 입히지 않고 콘택홀을 형성하기 위한 것, 하부의 반도체층이 노출되고 노출된 반도체층 상에 폴리머와 같은 잔류물이 부착되는 것을 방지하고, 콘택홀의 프로파일을 원하는 형상으로 형성하기 위해서이다.
또한, 상기 건식 식각은 층간절연막 및 게이트 절연막을 고식각율로 식각함으로서, 콘택홀의 깊이뿐만 아니라 콘택홀의 테이퍼의 각도를 조절할 수 있는데, 본 발명에서는 상기 건식 식각에 의해 식각된 콘택홀은 형성된 층에 대해 거의 수직에 가까운 각도를 갖게 식각한다. 이때 상기 건식 식각에 의해 형성된 콘택홀의 테이퍼 각도(109)는 60 내지 90도의 각도를 갖는 것이 무난하나, 75 내지 90도를 갖는 것이 바람직하다.
이때, 상기 건식 식각은 이온빔 식각 또는 RF 스퍼터 식각과 같은 이온 식각 또는 반응 이온 식각(Reactive Ion Etcher)와 같은 반응 식각 등을 이용할 수 있다.
다음, 도 3d는 상기 소정의 깊이로 형성된 콘택홀을 습식 식각으로 상기 반도체층의 표면이 노출되도록 콘택홀을 완성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 건식 식각으로 소정의 깊이로 식각된 콘택홀을 습식 식각으로 상기 반도체층(103)의 표면이 노출되도록 콘택홀을 완성한다.
이때 도 3d의 A 영역에서 보는 바와 같이 포토레지스트 패턴을 제거하지 않고, 상기 건식 식각으로 형성된 콘택홀을 습식 식각하여 반도체층의 표면이 노출되도록 하고, 습식 식각의 등방성 식각에 의해 콘택홀의 테이퍼의 각도(110)가 낮게 형성되도록 하거나, B 영역에서 보는 바와 같이 포토레지스트 패턴을 제거하고, 습식 식각의 등방성 식각에 의해 콘택홀의 테이퍼의 각도가 낮게 형성되도록할 수 있다. 상기 포토레지스트 패턴을 제거하고, 습식 식각을 진행할 경우, 상기 층간절연막의 표면이 식각되어 층간절연막의 두께가 감소하는 경향을 보이기는 하겠지만, 상기 층간절연막을 형성할 때 위와 같은 현상을 감안하여 형성한다면 아무 문제가 없을 것으로 사료된다.
이때 상기 습식 식각에 의한 콘택홀의 테이퍼 각도는 5 내지 60도의 각도로 형성되나, 5 내지 45도의 각도를 갖는 것이 바람직하다. 또한 상기 습식 식각은 반도체층을 층간절연막 또는 게이트 절연막에 대해 고선택비를 갖는 식각 용액으로 습식 식각하여, 상기 반도체층의 표면이 노출되어도 상기 습식 식각 용액에 의한 손상을 전혀 입지 않도록 할 뿐만 아니라, 일부 발생한 폴리머 잔류물을 제거할 수 있도록 한다.
따라서, 상기 콘택홀은 상부는 습식 식각의 프로파일(111)을 갖고, 하부는 건식 식각의 프로파일(112)을 갖는 이중 프로파일을 갖는 콘택홀(114)이 형성된다.
도 3e는 상기 형성된 이중 프로파일을 갖는 콘택홀을 이용하여 박막트랜지스터를 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 상기 형성된 이중 프로파일을 갖는 콘택홀이 형성된 기판 전면에 소오스/드레인 전극 형성 물질을 형성하고, 패턴하여 소오스/드레인 전극(113)을 형성하여 박막트랜지스터를 완성한다. 따라서, 상기 소오스/드레인 전극과 반도체층 간의 콘택홀은 상부는 습식 식각 프로파일을 갖고, 하부는 건식 식각 프로파일을 갖는 이중 프로파일 콘택홀(114)에 의해 콘택 됨으로서, 폴리머의 잔류물이 전혀 남지 않아 잔류물에 의한 콘택 저항이 전혀 없고, 상기 반도체층의 표면이 식각되지 않음으로서, 손상을 받지 않고, 콘택홀이 이중 프로파일을 갖음으로서, 상기 소오스/드레인 전극 형성 물질로 콘택홀의 매립이 쉬워지게 한다.
<실시 예 2>
도 4a 내지 도 4e는 본 발명에 의한 다른 실시예로서, 이중 프로파일을 갖는 비아홀 형성 방법의 공정 단면도 및 상기 비아홀을 이용하는 공정의 공정 단면도이다.
먼저, 도 4a는 기판상에 버퍼층, 반도체층, 게이트 절연막. 게이트 전극, 층간절연막 및 소오스/드레인 전극을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 절연 기판(201)상에 버퍼층(202)을 형성한다.
이어서, 상기 버퍼층상에 비정질 실리콘을 형성하고, 상기 비정질 실리콘층을 결정화하여 다결정 또는 단결정 실리콘을 형성한 후, 패터닝하여 반도체층(203)을 형성한다. 이때 상기 비정질 실리콘은 화학적 기상 증착법 또는 물리적 기상 증착법을 이용할 수 있다.
이어서, 상기 반도체층이 형성된 기판 전면에 게이트 절연막(204)을 형성하고, 상기 게이트 절연막상에 게이트 전극 형성 물질을 형성한 후, 패터닝하여 게이트 전극(205)을 형성한다. 게이트 전극을 형성한 후, 상기 게이트 전극을 마스크로 이용하여 불순물 이온 주입 공정을 진행하여 상기 반도체층에 소오스/드레인 및 채널 영역을 정의하는 공정을 진행할 수 있다.
이어서, 상기 기판 전면에 층간절연막(206)을 형성한다. 이때, 상기 버퍼층, 게이트 절연막 및 층간절연막은 실리콘 산화막 또는 실리콘 질화막과 같은 산화막 또는 질화막을 이용하여 형성한다.
이어서, 상기 층간절연막 및 게이트 절연막을 <실시 예 1>의 방법을 이용하여 이중 프로파일을 갖는 콘택홀을 형성하여 소오스/드레인 전극(207)을 형성하거나, 일반적인 공정으로 콘택홀을 형성한 후, 소오스/드레인 전극을 형성하여 박막트래지스터를 형성한다.
다음, 도 4b는 상기 박막트랜지스터상에 패시베이션층 및 평탄화층을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 박막트래지스터가 형성된 기판상에 패시베이션층(208) 및 평탄화층(209)을 순차적으로 형성한다.
이어서, 상기 평탄화층 상부에 포토레지스트를 도포하고, 노광 및 현상 공정으로 비아홀 형성을 위한 포토레지스트 패턴(210)을 형성한다.
다음, 도 4c는 상기 포토레지스트 패턴을 이용하여 상기 평탄화층 및 패시베이션층의 일부를 건식 식각으로 식각하여 소정의 깊이를 갖는 비아홀을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 포토레지스트 패턴(210)을 이용하여 고식각율을 갖는 건식 식각으로 상기 평탄화층(209) 및 패시베이션층(208)의 일부를 식각하여 비아홀(211)을 형성한다. 이때 상기 평탄화층 및 패시베이션층에 형성되는 비아홀의 깊이는 도 4c에서 보는 바와 같이 평탄화층은 관통되고, 패시베이션층의 일부분이 식각되는 깊이뿐만 아니라, <실시 예 1>에서 설명한 바와 같이 평탄화층만 식각되거나, 평탄화층의 일부분 식각되어 비아홀이 형성되어도 무방하다. 또한 상기 건식 식각은 저선택비, 고식각율을 갖는 식각 공정으로 실시한다.
상기 건식 식각에 의해 형성된 비아홀의 테이퍼 각도는 수직에 가깝게 형성되는데, 60 내지 90도로 형성하는데, 바람직하게는 75 내지 90도로 형성한다. 이때 상기 건식 식각은 <실시 예 1>에서 실시한 이온 식각 또는 반응 식각을 이용할 수 있다.
다음, 도 4d는 상기 소정의 깊이를 갖는 비아홀을 습식 식각하여 상기 소오스/드레인 전극이 노출되도록 비아홀을 완성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 건식 식각으로 소정의 깊이만큼 식각된 비아홀을 습식 식각을 이용하여 상기 소오스/드레인 전극(207)의 표면을 노출시킨다. 이때, 상기 습식 식각에 의해 형성된 비아홀의 테이퍼 각도는 상기 건식 식각에 의해 형성된 비아홀의 테이퍼 각도보다 낮은 각도로 형성된다. 상기 테이퍼의 각도는 5 내지 60도의 테이퍼 각도를 갖게되나, 바람직하게는 5 내지 45도로 형성한다. 이때 <실시 예 1>에서와 같이 상기 습식 식각 공정 이전에 상기 포토레지스트 패턴을 제거한 후, 상기 습식 공정을 실시하여도 무방하다.
또한 상기 습식 식각은 <실시 예 1>에서 설명한 바와 같이 하부의 소오스/드레인 전극에 대해 평탄화층 및 패시베이션층은 고선택비로 식각되어, 상기 소오스/드레인 전극의 표면은 식각되지 않고, 평탄화층 및 패시베이션층만이 식각되어진다. 뿐만 아니라, 폴리머와 같은 불순물이 상기 습식 식각 공정에 의해 완전히 제거되어 상기 불순물에 의한 콘택 저항의 증가와 같은 문제점을 원천적으로 방지할 수 있게 된다.
따라서, 상기 건식 식각 및 습식 식각을 순차적으로 식각하여 형성된 비아홀(211)은 상기 패시베이션층 및 평탄화층을 관통하고, 상기 소오스/드레인 전극을 노출시키고, 상부는 습식 식각 프로파일(212)을 갖고, 하부는 건식 식각 프로파일(213)을 갖는 이중 프로파일을 갖는 비아홀(214)로 형성된다.
다음, 도 4e는 상기 형성된 비아홀을 이용하여 표시 소자를 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 박막트랜지스터와 같은 소자가 형성되어 있고, 상기 박막트랜지스터의 소오스/드레인 전극(207)이 노출되도록 비아홀을 형성할 때 본 발명의 이중 프로파일을 갖는 비아홀(214)을 이용하여 상기 소오스/드레인 전극을 노출시키고, 상기 기판 전면에 양극 전극(215)인 투명 전극을 형성한다. 이후 공정인 발광층 및 음극 전극을 형성하는 것은 도시하지 않아지만, 상기 발광층 및 음극 전극을 형성하여 유기 전계 발광 소자와 같은 표시 소자를 형성한다.
종래의 비아홀이 형성된 평탄화층에 양극 전극인 투명 전극을 형성할 때, 상기 비아홀의 테이퍼 각도가 너무 커서 상기 투명 전극을 균일하게 형성하는 것이 힘들다는 문제점을 상기와 같이 이중 프로파일을 갖는 비아홀이 형성된 평탄화층에 투명 전극을 증착함으로서, 모폴로지의 변화가 적어 투명 전극을 균일하게 형성하여 문제점을 해결할 수 있게 된다.
<실시 예 3>
도 5a 내지 도 5e는 본 발명에 의한 또 다른 실시예로서, 이중 프로파일을 갖는 비아홀 형성 방법의 공정 단면도 및 상기 비아홀을 이용하는 공정의 공정 단면도이다.
먼저, 도 5a는 기판상에 금속 배선 및 층간절연막을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 절연 기판(301)상에 금속 배선(302) 및 층간절연막(303)을 형성한다. 이때 상기 기판상에는 박막트랜지스터와 같은 여러 소자가 형성되어 있거나, 형성될 수 있다. 또한 상기 금속 배선은 유기 전계 발광 소자와 같은 표시 소자를 구동하기 위한 전기적 신호를 전달하는 금속 배선이다. 상기 층간절연막은 실리콘 산화막 또는 질화막의 단층 또는 복층으로 형성될 수 있고, 한번의 공정으로 상기 층간절연막을 형성할 수 있을 뿐만 아니라 여러 공정에 의해 형성된 절연막이 상기 층간절연막으로 형성될 수 있다.
다음, 도 5b는 상기 기판상에 비아홀을 형성하기 위한 포토레지스트 패턴을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 층간절연막이 형성된 기판상에 비아홀을 형성하기 위해 포토레지스트를 도포하고, 노광 및 현상 공정을 진행하여 포토레지스트 패턴(304)을 형성한다.
다음, 도 5c는 상기 포토레지스트 패턴을 이용하여 상기 층간절연막의 일부를 건식 식각으로 식각하여 소정의 깊이를 갖는 비아홀을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 포토레지스트 패턴(304)을 이용하여 층간절연막(303)의 일부분을 건식 식각 공정으로 식각하여 비아홀(305)을 한다. 이때 상기 건식 식각은 고식각율로 상기 층간절연막을 식각하여 상기 비아홀의 테이퍼 각도가 거의 수직에 가깝도록 형성하게 한다. 즉, 상기 건식 식각에 의해 형성된 비아홀의 테이퍼 각도는 60 내지 90도를 갖게 되나, 바람직하게는 75 내지 90도의 테이퍼 각도를 갖는다.
다음, 도 5d는 상기 소정의 깊이를 갖는 비아홀을 습식 식각하여 상기 금속 배선이 노출되록 비아홀을 완성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 건식 식각 공정으로 소정의 깊이를 갖는 비아홀을 상기 금속 배선에 대해 고선택비를 갖는 식각 용액으로 상기 층간절연막을 식각하여 비아홀을 완성한다. 이때 상기 비아홀은 상부에는 습식 식각 프로파일(306)을 갖고, 하부에는 건식 식각 프로파일(307)을 갖는 이중 프로파일을 갖는 비아홀(308)을 형성하게 된다. 이때 상기 습식 식각 공정 이전에 포토레지스트 패턴을 제거하여도 무방하다.
이때, 상기 습식 식각에 의해 형성된 비아홀의 테이퍼 각도는 상기 건식 식각에 의해 형성된 비아홀의 테이퍼 각도보다 낮은 각도로 형성된다. 상기 테이퍼의 각도는 5 내지 60도의 테이퍼 각도를 갖게되나, 바람직하게는 5 내지 45도로 형성한다.
또한 상기 습식 식각은 <실시 예 1>에서 설명한 바와 같이 하부의 금속 배선에 대해 층간절연막은 고선택비로 식각되어, 상기 금속 배선의 표면은 식각되지 않고, 층간절연막만이 식각되어진다. 뿐만 아니라, 폴리머와 같은 불순물이 상기 습식 식각 공정에 의해 완전히 제거되어 상기 불순물에 의한 콘택 저항의 증가와 같은 문제점을 원천적으로 방지할 수 있게 된다.
따라서, 상기 건식 식각 및 습식 식각을 순차적으로 식각하여 형성된 비아홀은 상기 층간절연막을 관통하고, 상기 금속 배선을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 하부는 건식 식각 프로파일을 갖는 이중 프로파일을 갖는 비아홀로 형성된다.
다음, 도 5e는 상기 형성된 비아홀을 이용하여 표시 소자를 형성하는 공정의 단면도이다. 도에서 보는 기판(301)상에 금속 배선(302)이 형성되고, 상기 금속 배선 상부에 층간절연막(303)을 형성한다. 이어서, 상기 건식 식각 및 습식 식각을 순차적으로 진행하여 상부는 습식 식각 프로파일을 갖고, 하부는 건식 식각 프로파일을 갖는 이중 프로파일을 갖는 비아홀(308)을 형성한 후, 도전체를 증착함으로서, 새로운 금속 배선(309)이 형성된 것을 볼 수 있다. 또한, 필요에 따라서는 도에서 표시된 점선(310)과 같이 두께가 균일한 새로운 금속 배선을 형성할 수도 있다.
<실시 예 4>
도 6a 내지 도 6e는 본 발명에 의한 또 다른 실시예로서, 이중 프로파일을 갖는 비아 콘택홀 형성 방법의 공정 단면도 및 상기 비아 콘택홀을 이용하는 공정의 공정 단면도이다.
먼저, 도 6a는 기판상에 버퍼층, 반도체층, 게이트 절연막 및 게이트 전극을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 절연 기판(401)상에 버퍼층(402)을 형성한다. 상기 버퍼층은 하부 기판에서 발생하는 수분 또는 불순물의 확산을 방지하거나, 결정화시 열의 전달의 속도를 조절함으로서, 반도체층의 결정화가 잘 이루어질 수 있도록 하는 역활을 한다.
이어서, 상기 버퍼층상에 비정질 실리콘을 형성하고, 상기 비정질 실리콘층을 결정화하여 다결정 또는 단결정 실리콘을 형성한 후, 패터닝하여 반도체층(403)을 형성한다. 이때 상기 비정질 실리콘은 화학적 기상 증착법 또는 물리적 기상 증착법을 이용할 수 있다. 또한 상기 비정질 실리콘을 형성할 때 또는 형성한 후에 탈수소처리하여 수소의 농도를 낮추는 공정을 진행할 수 있다.
이어서, 상기 반도체층이 형성된 기판 전면에 게이트 절연막(404)을 형성하고, 상기 게이트 절연막상에 게이트 전극 형성 물질을 형성한 후, 패터닝하여 게이트 전극(405)을 형성한다. 게이트 전극을 형성한 후, 상기 게이트 전극을 마스크로 이용하여 불순물 이온 주입 공정을 진행하여 상기 반도체층에 소오스/드레인 및 채널 영역을 정의하는 공정을 진행할 수 있다.
다음, 도 6b는 상기 기판상에 평탄화층 및 포토레지스트 패턴을 형성하는 단계의 공정 단면도이다. 도의 A 영역에서 보는 바와 같이 상기 기판상에 평탄화층(406)을 형성한 후, 상기 평탄화층 상부에 비아 콘택홀을 위한 포토레지스트 패턴(407)을 형성한다. 반면 도의 B 영역에서 보는 바와 같이 상기 기판상에 층간절연막(408)을 먼저 형성하고, 상기 평탄화층(406) 및 포토레지스트 패턴(407)을 형성할 수도 있다. 즉, 상기 층간절연막은 필요에 의해서 형성될 수도 있고, 형성할 필요가 없을 수도 있다.
이때 상기 층간절연막 또는 평탄화층은 실리콘 산화막 또는 실리콘 질화막과 같은 절연막으로 형성한다.
상기 포토레지스트 패턴을 스핀 방식 또는 스프레이 방식을 이용하여 상기 기판상에 도포하고, 노광 및 현상 공정을 진행하여 형성한다.
다음, 도 6c는 상기 평탄화층 및 게이트 절연막의 일부를 건식 식각으로 식각하여 소정의 깊이를 갖는 비아 콘택홀을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 포토레지스트 패턴(407)을 A 영역의 상기 평탄화층 또는 게이트 절연막 또는 B 영역의 평탄화층, 층간절연막 또는 게이트 절연막을 건식 식각하여 소정 깊이의 비아 콘택홀(409)을 형성한다.
이때, A 영역에서는 상기 평탄화층의 일부분만을 식각하는 방법, 상기 평탄화층은 관통되고, 상기 게이트 절연막은 식각되지 않는 방법 또는 상기 게이트 절연막의 일부분까지 식각하는 방법 등과 같은 식각 방법 중 어떠한 방법을 사용하여도 무방하고, B 영역에서도 A 영역과 같은 방법으로 상기 평탄화층, 층간절연막 또는 게이트 절연막을 원하는 만큼 식각하여 비아 콘택홀을 형성한다.
즉, 상기 건식 식각에 의한 비아 콘택홀 형성은 건식 식각으로 필요한 만큼의 깊이로만 식각하여 형성한다. 또한, 상기 건식 식각은 평탄화층 또는 게이트 절연막 또는 평탄화층, 층간절연막 또는 게이트 절연막을 고식각율로 식각함으로서, 비아 콘택홀의 깊이뿐만 아니라 비아 콘택홀의 테이퍼의 각도를 조절할 수 있는데, 본 발명에서는 상기 건식 식각에 의해 식각된 비아 콘택홀은 형성된 층에 대해 거의 수직에 가까운 각도를 갖게 식각한다. 이때 상기 건식 식각에 의해 형성된 콘택홀의 테이퍼 각도(410)는 60 내지 90도의 각도를 갖는 것이 무난하나, 75 내지 90도를 갖는 것이 바람직하다.
이때, 상기 건식 식각은 이온 식각 또는 반응 식각 등을 이용할 수 있다.
다음, 도 6d는 상기 소정의 깊이를 갖는 비아 콘택홀을 습식 식각하여 상기 반도체층이 노출되도록 비아 콘택홀을 완성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 건식 식각으로 소정의 깊이로 식각된 비아 콘택홀을 습식 식각으로 상기 반도체층(403)의 표면이 노출되도록 콘택홀을 완성한다.
이때 도의 A 영역에서 보는 바와 같이 포토레지스트 패턴을 제거하고, 상기 건식 식각으로 형성된 비아 콘택홀을 습식 식각하여 반도체층의 표면이 노출되도록 하고, 습식 식각의 등방성 식각에 의해 비아 콘택홀의 테이퍼의 각도(411)가 낮게 형성되도록 하거나, B 영역에서 보는 바와 같이 포토레지스트 패턴(407)을 제거하지 않고, 습식 식각의 등방성 식각에 의해 비아 콘택홀의 테이퍼의 각도가 낮게 형성되도록 할 수 있다.
이때 상기 습식 식각에 의한 비아 콘택홀의 테이퍼 각도는 5 내지 60도의 각도로 형성되나, 5 내지 45도의 각도를 갖는 것이 바람직하다. 또한 상기 습식 식각은 반도체층을 평탄화층 및 게이트 절연막 또는 평탄화층, 층간절연막 및 게이트 절연막에 대해 고선택비를 갖는 식각 용액으로 습식 식각하여, 상기 반도체층의 표면이 노출되어도 상기 습식 식각 용액에 의한 손상을 전혀 입지 않도록 할 뿐만 아니라, 일부 발생한 폴리머 잔류물을 제거할 수 있도록 한다.
따라서, 상기 비아 콘택홀은 상부는 습식 식각의 프로파일(412)을 갖고, 하부는 건식 식각의 프로파일(413)을 갖는 이중 프로파일을 갖는 비아 콘택홀(414)이 형성된다.
다음, 도 6e는 상기 형성된 이중 프로파일을 갖는 비아 콘택홀을 이용하여 박막트랜지스터 또는 표시 소자를 형성하는 공정의 단면도이다. 도의 A 영역에서 보는 바와 같이 상기 형성된 이중 프로파일을 갖는 비아 콘택홀이 형성된 기판 전면에 양극 전극 형성 물질을 형성하고, 패턴함으로서, 상기 반도체층(403)과 직접 콘택하는 양극 전극(415)을 형성할 수 있다. 이후 도에서는 도시하지 않아지만, 발광층 및 음극 전극을 형성하여 유기 전계 발광 소자와 같은 표시 소자를 형성할 수 있다.
또한 도의 B 영역에서 보는 바와 같이 기판 전면에 금속 배선 형성 물질을 형성하고, 패턴하여 금속 배선(416)을 형성하여 비아 콘택홀로 소오스/드레인 전극이 필요없고, 반도체층이 금속 배선과 직접 연결되는 박막트랜지스터를 형성할 수 있다.
따라서, 상기 비아 콘택홀은 상부는 습식 식각 프로파일을 갖고, 하부는 건식 식각 프로파일을 갖는 이중 프로파일 콘택홀(411)에 의해 콘택 됨으로서, 폴리머의 잔류물이 전혀 남지 않아 잔류물에 의한 콘택 저항이 전혀 없고, 상기 반도체층의 표면이 식각되지 않음으로서, 손상을 받지 않고, 비아 콘택홀이 이중 프로파일을 갖음으로서, 상기 양극 전극 형성 물질 또는 금속 배선 형성 물질로 비아 콘택홀의 매립이 쉬워지게 한다
<실시 예 5>
도 7은 본 발명에 의한 또 다른 실시예로서, 이중 프로파일을 갖는 콘택홀 및 비아홀을 동시에 형성 방법의 공정 단면도 및 이를 이용한 반도체 소자의 단면도이다.
도에서 보는 바와 같이 A 영역은 <실시 예 1>에 의해 형성된 이중 프로파일을 갖는 콘택홀을 이용하여 소오스/드레인 전극을 형성한 박막트랜지스터이고, B 영역은 <실시 예 3>에 의해 형성된 이중 프로파일을 갖는 비아홀을 이용하여 금속 배선을 형성한 반도체 소자를 나타내고 있는데, 본 실시 예에서는 두 영역을 동시에 형성하는 것이다.
즉, 플라스틱 또는 유리와 같은 절연 기판(501)상에 버퍼층(502)을 형성하고, 상기 기판의 소정의 영역인 A 영역에는 <실시 예 1>에서 상술한 바와 같은 방법으로 반도체층(503)을 형성한 후, 상기 기판상에 게이트 절연막(504)을 형성하고, 상기 기판상에 게이트 전극 형성 물질을 형성한 후 패턴하여 게이트 전극(505)을 형성한다.
이때 상기 A 영역과 소정의 간격을 두고 형성된 B 영역에서는 제1금속 배선(506)이 형성된다. 이때 상기 제1금속 배선은 A 영역에서 기판 전면에 형성된 게이트 전극 물질을 패턴하여 게이트 전극을 형성할 때 패턴을 이용하여 형성할 수 있다. 즉, 상기 게이트 전극 및 제1금속 배선은 같은 물질로 형성되며 동시에 형성할 수 있다. 또한 B 영역의 기판상에는, 도시되지는 않았지만, 상기 A 영역의 버퍼층 및 게이트 절연막을 형성할 때 적층된 층들이 제거되지 않고 남아 있을 수 도 있다.
이어서, 상기 A 영역에서는 A 영역의 층간절연막(507)이 형성된다. 이때 상기 B 영역에서도 B 영역의 층간절연막(508)이 형성되는데, 두 층간절연막은 동시에 형성될 수 있다.
그리고, <실시 예 1> 및 <실시 예 2>에서 상술한 바와 같은 방법으로 상기 A 영역의 층간절연막 및 게이트 절연막을 고식각율을 갖는 건식 식각 및 선택비를 갖는 습식 식각으로 이중 프로파일 콘택홀(509)을 형성하고, B 영역의 층간절연막을 고식각율을 갖는 건식 식각 및 선택비를 갖는 습식 식각으로 이중 프로파일 비아홀(510)을 형성한다. 이때 상기 A 영역 및 B 영역의 건식 식각과 상기 A 영역 및 B 영역의 습식 식각은 동시에 실시되고, 따라서, 상기 이중 프로파일 콘택홀 및 이중 프로파일 비아홀은 동시에 형성된다. 이때 상기 건식 식각 프로파일의 테이퍼 각도는 60 내지 90도의 각도를 갖는 것이 무난하나, 75 내지 90도를 갖는 것이 바람직하고, 상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 60도의 각도를 갖는 것이 무난하나, 5 내지 45도의 각도를 갖는 것이 바람직하다.
이어서, A 영역에서는 소오스/드레인 전극 형성 물질이 형성된 후, 패턴하여 소오스/드레인 전극(511)을 형성하고, B 영역에서도 제2금속 배선 형성 물질을 형성한 후, 패턴하여 제2금속 배선(512)을 형성한다. 이때 상기 소오스/드레인 전극 형성 물질을 기판 전면에 도포하고, 소오스/드레인 전극 패턴 및 제2금속 배선 패턴을 이용하여 동시에 소오스/드레인 전극 및 제2금속 배선 패턴을 형성할 수 있다. 즉, 상기 소오스/드레인 전극 및 제2금속 배선은 같은 물질로 한 번의 공정으로 형성될 수 있는 것이다.
이어서, 도에는 도시하지 않았지만 상기 기판상에 패시베이션층 및 평탄화층 등을 형성하고, 양극 전극, 발광층 및 음극 전극을 형성하여 유기 전계 발광 소자와 같은 표시 소자를 형성할 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 소자 및 그 형성 방법은 콘택홀, 비아홀 또는 비아 콘택홀의 콘택부가 건식 식각으로 식각할 때 발생하기 쉬운 콘택의 불균일과 폴리머의 잔류물이 발생하는 것과 같은 문제점을 원천적으로 방지할 뿐만 아니라 콘택홀, 비아홀 또는 비아 콘택홀에 의해 노출되는 반도체층, 소오스/드레인 전극 및 금속 배선의 표면이 전혀 손상되지 않는 효과가 있다.
도 1a 및 도 1b는 종래 기술에 의한 박막트랜지스터의 콘택홀 형성 방법의 공정 단면도.
도 2는 종래 기술에 의해 형성된 콘택홀의 문제점을 나타내는 단면도.
도 3a 내지 3e는 본 발명에 의한 이중 프로파일을 갖는 콘택홀 형성 방법의 공정 단면도 및 상기 콘택홀을 이용한 공정의 단면도.
도 4a 내지 도 4e는 본 발명에 의한 다른 실시예로서, 이중 프로파일을 갖는 비아홀 형성 방법의 공정 단면도 및 상기 비아홀을 이용하는 공정의 공정 단면도.
도 5a 내지 도 5e는 본 발명에 의한 또 다른 실시예로서, 이중 프로파일을 갖는 비아홀 형성 방법의 공정 단면도 및 상기 비아홀을 이용하는 공정의 공정 단면도.
도 6a 내지 도 6e는 본 발명에 의한 또 다른 실시예로서, 이중 프로파일을 갖는 비아 콘택홀 형성 방법의 공정 단면도 및 상기 비아 콘택홀을 이용하는 공정의 공정 단면도.
도 7은 본 발명에 의한 또 다른 실시예로서, 이중 프로파일을 갖는 콘택홀 및 비아홀을 동시에 형성 방법의 공정 단면도 및 이를 이용한 반도체 소자의 단면도.
<도면의 주요부분에 대한 부호의 설명>
103, 203 : 반도체층 104, 204 : 게이트 절연막
105, 205 : 게이트 전극 106, 206, 303 : 층간절연막
107, 210 : 포토레지스트 패턴 108 : 콘택홀
211, 305 : 비아홀 114 : 이중 프로파일 콘택홀
214, 308 : 이중 프로파일 비아홀 409, 510 : 비아 콘택홀
414, 509 : 이중 프로파일 비아 콘택홀
111, 212, 306, 412 : 습식 식각 프로파일
112, 213, 307, 413 : 건식 식각 프로파일

Claims (40)

  1. 절연 기판;
    상기 기판상에 형성되고, 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막을 포함하여 형성된 박막트랜지스터; 및
    상기 게이트 절연막 및 층간절연막을 관통하고, 상기 반도체층의 표면을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 하부는 건식 식각 프로파일을 갖는 콘택홀
    을 포함하는 것을 특징으로 하는 반도체 소자.
  2. 제 1항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 60도임을 특징으로 하는 반도체 소자.
  3. 제 1항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 45도임을 특징으로 하는 반도체 소자.
  4. 제 1항에 있어서,
    상기 건식 식각 프로파일의 테이퍼 각도는 60 내지 90도임을 특징으로 하는반도체 소자.
  5. 제 1항에 있어서,
    상기 건식 식각 프로파일의 테이퍼 각도는 75 내지 90도임을 특징으로 하는 반도체 소자.
  6. 기판상에 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막을 형성하는 단계;
    상기 게이트 절연막 및 층간절연막의 일부를 건식 식각으로 식각하여 소정 깊이의 콘택홀을 형성하는 단계; 및
    상기 소정의 깊이로 형성된 콘택홀을 습식 식각으로 상기 반도체층의 표면이 노출되도록 콘택홀을 완성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
  7. 제 6항에 있어서,
    상기 건식 식각 공정은 이온 식각 또는 반응 식각 공정임을 특징으로 하는 반도체 소자 형성 방법.
  8. 제 6항에 있어서,
    상기 습식 식각하는 단계 이전에 포토레지스트 패턴을 제거하는 단계를 더 포함함을 특징으로 하는 반도체 소자 형성 방법.
  9. 절연 기판;
    상기 절연 기판상에 형성된 소오스/드레인 전극을 포함하는 박막트랜지스터;
    상기 박막트랜지스터상에 형성된 패시베이션층 및 평탄화층; 및
    상기 패시베이션층 및 평탄화층을 관통하고, 상기 소오스/드레인 전극을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 하부는 건식 식각 프로파일을 갖는 비아홀
    을 포함하는 것을 특징으로 하는 반도체 소자.
  10. 제 9항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 60도임을 특징으로 하는 반도체 소자.
  11. 제 9항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 45도임을 특징으로 하는 반도체 소자.
  12. 제 9항에 있어서,
    상기 건식 식각 프로파일의 테이퍼 각도는 60 내지 90도임을 특징으로 하는반도체 소자.
  13. 제 9항에 있어서,
    상기 건식 식각 프로파일의 테이퍼 각도는 75 내지 90도임을 특징으로 하는 반도체 소자.
  14. 기판상에 소오스/드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계;
    상기 박막트랜지스터상에 패시베이션층 및 평탄화층을 형성하는 단계;
    상기 평탄화층 및 패시베이션층의 일부를 건식 식각으로 식각하여 소정의 깊이를 갖는 비아홀을 형성하는 단계; 및
    상기 소정의 깊이를 갖는 비아홀을 습식 식각하여 상기 소오스/드레인 전극이 노출되도록 비아홀을 완성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
  15. 제 14항에 있어서,
    상기 건식 식각 공정은 이온 식각 또는 반응 식각 공정임을 특징으로 하는 반도체 소자 형성 방법.
  16. 제 14항에 있어서,
    상기 습식 식각하는 단계 이전에 포토레지스트 패턴을 제거하는 단계를 더 포함함을 특징으로 하는 반도체 소자 형성 방법.
  17. 절연 기판;
    상기 절연 기판상에 형성된 금속 배선 및 층간절연막; 및
    상기 층간절연막을 관통하고, 상기 금속 배선을 노출시키고, 층간절연막의 상부는 습식 식각 프로파일을 갖고, 하부는 건식 식각 프로파일을 갖는 비아홀
    을 포함하는 것을 특징으로 하는 반도체 소자.
  18. 제 17항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 60도임을 특징으로 하는 반도체 소자.
  19. 제 17항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 45도임을 특징으로 하는 반도체 소자.
  20. 제 17항에 있어서,
    상기 건식 식각 프로파일의 테이퍼 각도는 60 내지 90도임을 특징으로 하는반도체 소자.
  21. 제 17항에 있어서,
    상기 건식 식각 프로파일의 테이퍼 각도는 75 내지 90도임을 특징으로 하는 반도체 소자.
  22. 기판상에 금속 배선 및 층간절연막을 형성하는 단계;
    상기 층간절연막의 일부를 건식 식각으로 식각하여 소정의 깊이를 갖는 비아홀을 형성하는 단계; 및
    상기 소정의 깊이를 갖는 비아홀을 습식 식각하여 상기 금속 배선이 노출되록 비아홀을 완성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
  23. 제 22항에 있어서,
    상기 건식 식각 공정은 이온 식각 또는 반응 식각 공정임을 특징으로 하는 반도체 소자 형성 방법.
  24. 제 22항에 있어서,
    상기 습식 식각하는 단계 이전에 포토레지스트 패턴을 제거하는 단계를 더 포함함을 특징으로 하는 반도체 소자 형성 방법.
  25. 절연 기판;
    상기 기판상에 형성된 반도체층, 게이트 절연막 및 게이트 전극;
    상기 기판상에 형성된 평탄화층; 및
    상기 평탄화층을 관통하고, 상기 반도체층을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 하부는 건식 식각 프로파일을 갖는 비아 콘택홀
    을 포함하는 것을 특징으로 하는 반도체 소자.
  26. 제 25항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 60도임을 특징으로 하는 반도체 소자.
  27. 제 25항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 45도임을 특징으로 하는 반도체 소자.
  28. 제 25항에 있어서,
    상기 건식 식각 프로파일의 테이퍼 각도는 60 내지 90도임을 특징으로 하는반도체 소자.
  29. 제 25항에 있어서,
    상기 건식 식각 프로파일의 테이퍼 각도는 75 내지 90도임을 특징으로 하는 반도체 소자.
  30. 기판상에 반도체층, 게이트 절연막 및 게이트 전극을 형성하는 단계;
    상기 기판상에 평탄화층을 형성하는 단계;
    상기 평탄화층 및 게이트 절연막의 일부를 건식 식각으로 식각하여 소정의 깊이를 갖는 비아 콘택홀을 형성하는 단계; 및
    상기 소정의 깊이를 갖는 비아 콘택홀을 습식 식각하여 상기 반도체층이 노출되도록 비아 콘택홀을 완성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
  31. 제 30항에 있어서,
    상기 건식 식각 공정은 이온 식각 또는 반응 식각 공정임을 특징으로 하는 반도체 소자 형성 방법.
  32. 제 30항에 있어서,
    상기 습식 식각하는 단계 이전에 포토레지스트 패턴을 제거하는 단계를 더 포함함을 특징으로 하는 반도체 소자 형성 방법.
  33. 절연 기판;
    상기 기판상에 형성된 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막; 및
    상기 게이트 절연막 및 층간절연막을 관통하고, 상기 반도체층의 표면을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 하부는 건식 식각 프로파일을 갖는 콘택홀이 형성된 박막트랜지스터 영역;과
    상기 박막트랜지스터 영역과 소정의 간격으로 이격되고, 상기 절연 기판상에 형성된 금속 배선 및 절연막; 및
    상기 절연막을 관통하고, 상기 절연막의 상부는 습식 식각 프로파일을 갖고, 하부는 건식 식각 프로파일을 갖는 비아홀을 갖는 금속 배선 영역
    을 포함하는 것을 특징으로 하는 반도체 소자.
  34. 제 33항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 60도임을 특징으로 하는 반도체 소자.
  35. 제 33항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 45도임을 특징으로 하는 반도체 소자.
  36. 제 33항에 있어서,
    상기 건식 식각 프로파일의 테이퍼 각도는 60 내지 90도임을 특징으로 하는반도체 소자.
  37. 제 33항에 있어서,
    상기 건식 식각 프로파일의 테이퍼 각도는 75 내지 90도임을 특징으로 하는 반도체 소자.
  38. 기판상의 박막트랜지스터 영역에 반도체층, 게이트 절연막 및 게이트 전극과 상기 박막트랜지스터 영역과는 소정의 간격을 두고 이격된 금속 배선 영역에 금속 배선을 형성하는 단계;
    상기 박막트랜지스터 영역에 층간절연막을 형성하고, 금속 배선 영역에 절연막을 형성하는 단계;
    상기 박막트랜지스터 영역의 층간절연막 및 게이트 절연막과 금속 배선 영역의 절연막의 일부을 건식 식각으로 식각하여 소정의 깊이를 갖는 콘택홀 및 비아홀을 형성하는 단계; 및
    상기 소정의 깊이를 갖는 콘택홀 및 비아홀을 습식 식각하여 상기 박막트랜지스터 영역의 반도체층과 금속 배선 영역의 금속 배선이 노출되도록 콘택홀 및 비아홀을 완성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
  39. 제 38항에 있어서,
    상기 건식 식각 공정은 이온 식각 또는 반응 식각 공정임을 특징으로 하는 반도체 소자 형성 방법.
  40. 제 38항에 있어서,
    상기 습식 식각하는 단계 이전에 포토레지스트 패턴을 제거하는 단계를 더 포함함을 특징으로 하는 반도체 소자 형성 방법.
KR1020040037052A 2004-05-24 2004-05-24 반도체 소자 및 그 형성 방법 KR20050112031A (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020040037052A KR20050112031A (ko) 2004-05-24 2004-05-24 반도체 소자 및 그 형성 방법
JP2005042917A JP4521295B2 (ja) 2004-05-24 2005-02-18 有機電界発光表示素子及びその製造方法
JP2005068159A JP4430568B2 (ja) 2004-05-24 2005-03-10 半導体素子及びその製造方法
US11/134,417 US20050260804A1 (en) 2004-05-24 2005-05-23 Semiconductor device and method of fabricating the same
CNB2005100792571A CN100481512C (zh) 2004-05-24 2005-05-24 半导体器件及其制造方法
US12/434,072 US8168531B2 (en) 2004-05-24 2009-05-01 Semiconductor device and method of fabricating the same
US12/434,048 US7985992B2 (en) 2004-05-24 2009-05-01 Semiconductor device and method of fabricating the same
US13/162,836 US8749069B2 (en) 2004-05-24 2011-06-17 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040037052A KR20050112031A (ko) 2004-05-24 2004-05-24 반도체 소자 및 그 형성 방법

Publications (1)

Publication Number Publication Date
KR20050112031A true KR20050112031A (ko) 2005-11-29

Family

ID=35493467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037052A KR20050112031A (ko) 2004-05-24 2004-05-24 반도체 소자 및 그 형성 방법

Country Status (3)

Country Link
JP (2) JP4521295B2 (ko)
KR (1) KR20050112031A (ko)
CN (1) CN100481512C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992201A (zh) * 2016-01-20 2017-07-28 三星显示有限公司 有机发光显示装置
CN110024089A (zh) * 2016-11-30 2019-07-16 株式会社理光 氧化物或氧氮化物绝缘体膜形成用涂布液，氧化物或氧氮化物绝缘体膜，场效应晶体管及这些的制造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602007013634D1 (de) 2006-02-10 2011-05-19 Semiconductor Energy Lab Halbleiterbauelement und Herstellungsverfahren dafür
KR20070092455A (ko) * 2006-03-10 2007-09-13 삼성전자주식회사 표시 장치 및 그 제조 방법
JP5098294B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
KR100824881B1 (ko) 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824880B1 (ko) 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100833738B1 (ko) 2006-11-30 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824902B1 (ko) 2006-12-13 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
JP5426138B2 (ja) * 2008-10-17 2014-02-26 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR101777246B1 (ko) * 2010-08-30 2017-09-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
US8901554B2 (en) * 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
JP6286941B2 (ja) 2013-08-27 2018-03-07 セイコーエプソン株式会社 発光装置、発光装置の製造方法、電子機器
CN104701243A (zh) * 2013-12-09 2015-06-10 昆山国显光电有限公司 一种通孔刻蚀方法
CN103700625A (zh) * 2013-12-23 2014-04-02 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN104022042B (zh) * 2014-06-10 2017-01-25 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法
CN104994126B (zh) * 2015-05-15 2018-05-04 浙江地球村环保科技有限公司 一种空气地图分析系统
CN104952934B (zh) * 2015-06-25 2018-05-01 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板
JP6725317B2 (ja) * 2016-05-19 2020-07-15 株式会社ジャパンディスプレイ 表示装置
KR102571024B1 (ko) * 2016-10-12 2023-08-25 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6758208B2 (ja) * 2017-01-26 2020-09-23 三菱電機株式会社 液晶表示装置およびｔｆｔアレイ基板の製造方法
CN107134412B (zh) * 2017-03-23 2019-08-16 北京理工大学 一种源漏电极过孔刻蚀工艺及应用
JP2018176493A (ja) * 2017-04-07 2018-11-15 三菱マテリアル株式会社 積層膜、及び、Ａｇ合金スパッタリングターゲット
CN109860106B (zh) * 2019-02-28 2020-11-03 合肥京东方光电科技有限公司 一种显示基板的制备方法
CN110136574B (zh) * 2019-05-13 2020-10-09 友达光电（昆山）有限公司 显示面板
CN111725324B (zh) * 2020-06-11 2021-11-02 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法
CN112038357A (zh) * 2020-08-31 2020-12-04 上海天马有机发光显示技术有限公司 一种显示面板、显示装置及制备方法
CN113517223B (zh) * 2021-06-29 2024-03-15 上海华力集成电路制造有限公司 有源区金属零层的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4801278B2 (ja) * 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP4217426B2 (ja) * 2002-05-28 2009-02-04 シャープ株式会社 両面表示装置
KR100474906B1 (ko) * 2002-06-07 2005-03-10 엘지전자 주식회사 액티브 매트릭스 유기 전계 발광 소자
KR100477746B1 (ko) * 2002-06-22 2005-03-18 삼성에스디아이 주식회사 다층 구조의 애노드를 채용한 유기 전계 발광 소자
JP4234376B2 (ja) * 2002-08-28 2009-03-04 東芝松下ディスプレイテクノロジー株式会社 表示装置及び電子機器
JP4089544B2 (ja) * 2002-12-11 2008-05-28 ソニー株式会社 表示装置及び表示装置の製造方法
WO2004068910A1 (ja) * 2003-01-24 2004-08-12 Semiconductor Energy Laboratory Co. Ltd. 発光装置及びその製造方法、並びに前記発光装置を用いた電気機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992201A (zh) * 2016-01-20 2017-07-28 三星显示有限公司 有机发光显示装置
CN110024089A (zh) * 2016-11-30 2019-07-16 株式会社理光 氧化物或氧氮化物绝缘体膜形成用涂布液，氧化物或氧氮化物绝缘体膜，场效应晶体管及这些的制造方法
KR20190085127A (ko) * 2016-11-30 2019-07-17 가부시키가이샤 리코 산화물 또는 산질화물 절연체 막 형성용 도포액, 산화물 또는 산질화물 절연체 막, 전계 효과형 트랜지스터 및 이들의 제조 방법
US11049951B2 (en) 2016-11-30 2021-06-29 Ricoh Company, Ltd. Coating liquid for forming oxide or oxynitride insulator film, oxide or oxynitride insulator film, field-effect transistor, and method for producing the same

Also Published As

Publication number Publication date
JP4521295B2 (ja) 2010-08-11
CN100481512C (zh) 2009-04-22
JP4430568B2 (ja) 2010-03-10
JP2005340168A (ja) 2005-12-08
JP2005340776A (ja) 2005-12-08
CN1725511A (zh) 2006-01-25

Similar Documents

Publication Publication Date Title
KR20050112031A (ko) 반도체 소자 및 그 형성 방법
US8749069B2 (en) Semiconductor device and method of fabricating the same
US8674359B2 (en) TFT, array substrate for display apparatus including TFT, and methods of manufacturing TFT and array substrate
JP2007173652A (ja) 薄膜トランジスタ装置およびその製造方法、ならびに、該薄膜トランジスタ装置を備えた表示装置
US6757031B2 (en) Metal contact structure and method for thin film transistor array in liquid crystal display
KR20070009329A (ko) 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
KR100831227B1 (ko) 다결정 규소를 이용한 박막 트랜지스터의 제조 방법
JP2005513785A5 (ko)
KR100600875B1 (ko) 평판 표시 장치용 반도체 소자 및 그 형성 방법
KR100600877B1 (ko) 반도체 소자 및 그 제조 방법
EP0936668B1 (en) Method of producing thin film transistor
US7625823B1 (en) Method of patterning a metal layer in a semiconductor device
KR100685416B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
KR100752370B1 (ko) 박막트랜지스터 및 그 제조 방법
KR100778834B1 (ko) 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법
KR100848102B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100600876B1 (ko) 박막트랜지스터 형성 방법
CN117766464A (zh) 阵列基板及其制作方法和显示装置
KR20020055990A (ko) 폴리실리콘형 박막트랜지스터의 제조방법
JP3132486B2 (ja) 薄膜トランジスタ集積素子及びその製造方法
KR100707010B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
KR101221131B1 (ko) 폴리실리콘 반도체 소자의 제조 방법
KR20040060106A (ko) 폴리실리콘 박막트랜지스터 및 이를 포함하는 어레이 기판제조방법
KR20070117269A (ko) 표시 장치 및 그 제조 방법
KR20050069022A (ko) 폴리실리콘 박막트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application