JP4430568B2 - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP4430568B2
JP4430568B2 JP2005068159A JP2005068159A JP4430568B2 JP 4430568 B2 JP4430568 B2 JP 4430568B2 JP 2005068159 A JP2005068159 A JP 2005068159A JP 2005068159 A JP2005068159 A JP 2005068159A JP 4430568 B2 JP4430568 B2 JP 4430568B2
Authority
JP
Japan
Prior art keywords
dry etching
profile
etching
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005068159A
Other languages
English (en)
Other versions
JP2005340776A (ja
Inventor
泰旭 姜
倉龍 鄭
昌樹 金
昌秀 徐
▲ムン▼熙 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2005340776A publication Critical patent/JP2005340776A/ja
Application granted granted Critical
Publication of JP4430568B2 publication Critical patent/JP4430568B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は半導体素子及びその形成方法に係り、さらに詳細には半導体層及びソース／ドレイン電極のコンタクトホール、ソース／ドレイン電極及び陽極電極のビアホール、金属配線間のビアホール、またはビアコンタクトホールを形成する時、高エッチング比乾式エッチングまたは高選択比乾式エッチングのうちいずれか一つ以上を利用して乾式エッチングして、最終エッチング工程は湿式エッチングを進行して前記コンタクトホール、ビアホールまたはビアコンタクトホールのテーパー角度が多様な角度を有する多重プロファイルで形成されるようにするだけでなく前記エッチングにより発生するエッチング残留物を湿式エッチング工程時完全に除去するのでコンタクト特性が優秀なコンタクトホール、ビアホール及びビアコンタクトホールを形成する半導体素子及びその形成方法に関する。
一般的に、シリコン薄膜トランジスタは平板ディスプレー、イメージセンサー、複写機、プリンタそしてスキャナーなどの大面積集積回路に適用されている。
前記平板ディスプレーとしてはＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、有機電界発光素子などがあるが、有機電界発光素子は平板ディスプレーの代表的な技術であって、大別して能動形（ａｃｔｉｖｅ ｔｙｐｅ）と受動形（ｐａｓｓｉｖｅ ｔｙｐｅ）の二種の形態に分けられて、能動形素子は各画素一つ一つを薄膜トランジスタのようなアクティブ素子が制御するようになっていて速度、視野角そして対照比（ｃｏｎｔｒａｓｔ ｒａｔｉｏ）において受動形表示素子よりもはるかに優れた高解像度の画面を具現することができる。
有機電界発光素子にシリコン薄膜トランジスタを用いる主な理由は４００℃以下の低温で工程が可能であって素子特性の安定性が優秀であり、大面積のガラス基板に難無く集積化を行うことができるためである。
図１Ａ及び図１Ｂは従来技術による薄膜トランジスタのコンタクトホール形成方法の工程断面図である。
先に、図１Ａは基板上にバッファー層、半導体層、ゲート絶縁膜、ゲート電極及び層間絶縁膜を形成する工程の断面図である。図で見るようにプラスチックまたはガラスのような絶縁基板１１上にシリコン酸化膜またはシリコン窒化膜でバッファー層１２を形成して、非晶質シリコン層を形成する。前記非晶質シリコン層を結晶化して多結晶シリコンを形成した後、パターニングして半導体層１３を形成する。続いて、前記基板全面にゲート絶縁膜１４を形成して、ゲート電極形成物質を蒸着した後、パターニングしてゲート電極１５を形成する。続いて、前記基板全面に下部の素子を保護または絶縁するために層間絶縁膜１６をシリコン酸化膜またはシリコン窒化膜を利用して形成する。
次に、図１Ｂは前記基板上にフォトレジストパターンを利用してコンタクトホールを形成する工程の断面図である。図で見るように基板全面にフォトレジストを塗布して露光工程を介してコンタクトホールが形成される領域をオープンさせるフォトレジストパターン１７を形成した後、前記フォトレジストパターンを利用して乾式エッチングしてコンタクトホール１８を形成する。続いて前記フォトレジストパターンを除去して、前記コンタクトホールに伝導体を充填した後、前記層間絶縁膜上にソース／ドレイン電極を形成する（図示せず）。
しかし、前記のコンタクトホール形成方法は図２で見るように層間絶縁膜１７及びゲート絶縁膜１４を貫通して、半導体層１３の表面を露出させるコンタクトホール１８の下部に、乾式エッチングにより発生するポリマー２１が形成されて、このようなポリマーを除去するために特殊なポリマー除去溶液が必要であることになるだけでなくポリマー除去工程が追加される問題点が発生するだけでなく、半導体層表面が過度エッチング２２で損傷を受けることになる問題点が発生してコンタクト抵抗の不均一が発生する短所がある。
したがって、本発明は前記のような従来技術の諸般短所と問題点を解決するためのことであって、半導体層及びソース／ドレイン電極のコンタクトホール、ソース／ドレイン電極及び陽極電極のビアホール、金属配線間のビアホール、またはビアコンタクトホールを形成する時、高エッチング比乾式エッチングまたは高選択比乾式エッチングのうちいずれか一つ以上を利用して乾式エッチングして、最終エッチング工程は湿式エッチングを進行して前記コンタクトホール、ビアホールまたはビアコンタクトホールのテーパー角度が多様な角度を有する多重プロファイルを形成するようにするだけでなく前記エッチングにより発生するエッチング残留物を湿式エッチング工程時完全に除去するのでコンタクト特性が優秀なコンタクトホール、ビアホール及びビアコンタクトホールを形成する半導体素子及びその形成方法を提供することに本発明の目的がある。
本発明の前記目的は絶縁基板と；前記基板上に形成されて、半導体層、ゲート絶縁膜、ゲート電極及び層間絶縁膜を含んで形成された薄膜トランジスタと；前記ゲート絶縁膜及び層間絶縁膜を貫通して、前記半導体層の表面を露出させて、上部は湿式エッチングプロファイルを有し、前記上部以下は湿式エッチングプロファイルまたは乾式エッチングプロファイルのうちいずれか一つ以上を有する多重プロファイルを有したコンタクトホールで構成された半導体素子により達成される。
また、本発明の前記目的は基板上に半導体層、ゲート絶縁膜、ゲート電極及び層間絶縁膜を形成する段階と；前記ゲート絶縁膜及び層間絶縁膜の一部に乾式エッチング工程または湿式エッチング工程のうちいずれか一つ以上を一度以上実施して所定深さのコンタクトホールを形成する段階と；前記所定の深さで形成されたコンタクトホールを湿式エッチングして前記半導体層の表面が露出するようにコンタクトホールを完成すると同時に前記エッチング工程で発生したエッチング残留物を除去する段階と；で構成された半導体素子形成方法によっても達成される。
また、本発明の前記目的は絶縁基板と；前記基板上に形成されたソース／ドレイン電極を含む薄膜トランジスタと；前記薄膜トランジスタ上に形成されたパッシベーション層及び平坦化層と；前記パッシベーション層及び平坦化層を貫通して、前記ソース／ドレイン電極を露出させて、上部は湿式エッチングプロファイルを有し、前記上部以下は湿式エッチングプロファイルまたは乾式エッチングプロファイルのうちいずれか一つ以上を有する多重プロファイルを有したビアホールで構成された半導体素子によっても達成される。
また、本発明の前記目的は基板上にソース／ドレイン電極を含む薄膜トランジスタを形成する段階と；前記薄膜トランジスタ上にパッシベーション層及び平坦化層を形成する段階と；前記平坦化層及びパッシベーション層の一部に乾式エッチング工程または湿式エッチング工程のうちいずれか一つ以上を一度以上実施して所定深さのコンタクトホールを形成する段階と；前記所定の深さを有するビアホールを湿式エッチングして前記ソース／ドレイン電極が露出するようにビアホールを完成すると同時に前記エッチング工程で発生したエッチング残留物を除去する段階と；で構成された半導体素子形成方法によっても達成される。
また、本発明の前記目的は絶縁基板と；前記絶縁基板上に形成された金属配線及び層間絶縁膜と；前記層間絶縁膜を貫通して、前記金属配線を露出させて、上部は湿式エッチングプロファイルを有し、前記上部以下は湿式エッチングプロファイルまたは乾式エッチングプロファイルのうちいずれか一つ以上を有する多重プロファイルを有したビアホールで構成された半導体素子によっても達成される。
また、本発明の前記目的は基板上に金属配線及び層間絶縁膜を形成する段階と；前記層間絶縁膜の一部に乾式エッチング工程または湿式エッチング工程のうちいずれか一つ以上を一度以上実施して所定深さのコンタクトホールを形成する段階と；前記所定の深さを有するビアホールを湿式エッチングして前記金属配線が露出するようにビアホールを完成すると同時に前記エッチング工程で発生したエッチング残留物を除去する段階と；で構成された半導体素子形成方法によっても達成される。
また、本発明の前記目的は絶縁基板と；前記基板上に形成された半導体層、ゲート絶縁膜及びゲート電極と；前記基板上に形成された平坦化層と；前記平坦化層及びゲート絶縁膜を貫通して、前記半導体層を露出させて、上部は湿式エッチングプロファイルを有し、前記上部以下は湿式エッチングプロファイルまたは乾式エッチングプロファイルのうちいずれか一つ以上を有する多重プロファイルを有したビアコンタクトホールで構成された半導体素子によっても達成される。
また、本発明の前記目的は基板上に半導体層、ゲート絶縁膜及びゲート電極を形成する段階と；前記基板上に平坦化層を形成する段階と；前記平坦化層及びゲート絶縁膜の一部に乾式エッチング工程または湿式エッチング工程のうちいずれか一つ以上を一度以上実施して所定深さのビアコンタクトホールを形成する段階と；前記所定の深さを有するビアコンタクトホールを湿式エッチングして前記半導体層が露出するようにビアコンタクトホールを完成すると同時に前記エッチング工程で発生したエッチング残留物を除去する段階と；で構成された半導体素子形成方法によっても達成される。
また、本発明の前記目的は絶縁基板と；前記基板上に形成された半導体層、ゲート絶縁膜、ゲート電極及び層間絶縁膜と；前記ゲート絶縁膜及び層間絶縁膜を貫通して、前記半導体層の表面を露出させて、上部は湿式エッチングプロファイルを有し、前記上部以下は湿式エッチングプロファイルまたは乾式エッチングプロファイルのうちいずれか一つ以上を有する多重プロファイルを有したコンタクトホールが形成された薄膜トランジスタ領域と；前記薄膜トランジスタ領域と所定の間隔で離隔されて、前記絶縁基板上に形成された金属配線及び絶縁膜と；前記絶縁膜を貫通して、上部は湿式エッチングプロファイルを有し、前記上部以下は湿式エッチングプロファイルまたは乾式エッチングプロファイルのうちいずれか一つ以上を有する多重プロファイルを有したビアホールを有する金属配線領域で構成された半導体素子によっても達成される。
また、本発明の前記目的は基板上の薄膜トランジスタ領域に半導体層、ゲート絶縁膜及びゲート電極を形成し、前記薄膜トランジスタ領域とは所定の間隔を置いて離隔された金属配線領域に金属配線を形成する段階と；前記薄膜トランジスタ領域に層間絶縁膜を形成して、金属配線領域に絶縁膜を形成する段階と；前記薄膜トランジスタ領域の層間絶縁膜及びゲート絶縁膜と金属配線領域の絶縁膜の一部とに乾式エッチング工程または湿式エッチング工程のうちいずれか一つ以上を一度以上実施して所定深さのコンタクトホール及びビアホールを形成する段階と；前記所定の深さを有するコンタクトホール及びビアホールを湿式エッチングして前記薄膜トランジスタ領域の半導体層と金属配線領域の金属配線とが露出するようにコンタクトホール及びビアホールを完成すると同時に前記エッチング工程で発生したエッチング残留物を除去する段階と；で構成された半導体素子形成方法によっても達成される。
したがって、本発明の半導体素子及びその形成方法はコンタクトホール、ビアホールまたはビアコンタクトホールのコンタクト部が乾式エッチングでエッチングする時発生しやすいコンタクトの不均一とポリマーの残留物が発生することのような問題点を基本的に防止するだけでなくコンタクトホール、ビアホールまたはビアコンタクトホールにより露出する半導体層、ソース／ドレイン電極及び金属配線の表面が全く損傷されない効果がある。
本発明の前記目的と技術的構成及びそれによる作用効果に関する詳細な事項は本発明の望ましい実施形態を図示している図面を参照した以下詳細な説明によってさらに明確に理解されることである。
＜実施形態１＞
図３Ａないし図３Ｅは本発明によるコンタクトホール形成方法の工程断面図及び前記コンタクトホールを利用した工程の断面図である。
先に、図３Ａは基板上にバッファー層、半導体層、ゲート絶縁膜、ゲート電極及び層間絶縁膜を形成する段階の工程断面図である。図で見るようにプラスチックまたはガラスのような絶縁基板１０１上にバッファー層１０２を形成する。前記バッファー層は下部基板で発生する水分または不純物の拡散を防止したり、または結晶化時熱の伝達の速度を調節することによって、半導体層の結晶化がよく進むことができるようにしたりする役割をする。
続いて、前記バッファー層上に非晶質シリコンを形成して、前記非晶質シリコン層を結晶化して多結晶または単結晶シリコンを形成した後、パターニングして半導体層１０３を形成する。この時前記非晶質シリコンは化学的気相蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）または物理的気相蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を利用することができる。また前記非晶質シリコンを形成する時または形成した後に脱水素処理して水素の濃度を低くめる工程を進行することができる。
続いて、前記半導体層が形成された基板全面にゲート絶縁膜１０４を形成して、前記ゲート絶縁膜上にゲート電極形成物質を形成した後、パターニングしてゲート電極１０５を形成する。ゲート電極を形成した後、前記ゲート電極をマスクとして利用して不純物イオン注入工程を進行して前記半導体層にソース／ドレイン及びチャネル領域を定義する工程を進行することができる。
続いて、前記基板全面に層間絶縁膜１０６を形成するが、前記層間絶縁膜は下部に形成された素子を保護する役割または電気的絶縁のために形成される。
この時、前記バッファー層、ゲート絶縁膜及び層間絶縁膜はシリコン酸化膜またはシリコン窒化膜のような酸化膜または窒化膜を利用して形成する。
次に、図３Ｂは前記基板上にコンタクトホールを形成するためのフォトレジストパターンを形成する段階の工程断面図である。図で見るようにバッファー層、半導体層、ゲート絶縁膜及びゲート電極が形成された基板にコンタクトホールを形成するためのフォトレジストパターン１０７を形成する。
前記フォトレジストパターンをスピン（Ｓｐｉｎ）方式またはスプレー（Ｓｐｒａｙ）方式を利用して前記基板上に塗布して、露光及び現像工程を進行して形成する。
次に、図３Ｃは前記フォトレジストパターンを利用して前記ゲート絶縁膜及び層間絶縁膜の一部を乾式エッチングでエッチングして所定深さのコンタクトホールを形成する段階の工程断面図である。図で見るように前記フォトレジストパターン１０７を利用して前記層間絶縁膜１０６及びゲート絶縁膜１０４を乾式エッチングして所定深さのコンタクトホール１０８を形成する。
この時、図３ＣのＡ領域で見るように、前記層間絶縁膜は貫通して前記ゲート絶縁膜は一部分のみをエッチングする方法と、Ｂ領域で見るように、前記層間絶縁膜の一部分のみをエッチングする方法とがあり得る。または図では図示しなかったが、層間絶縁膜は貫通して、ゲート絶縁膜はエッチングしないでコンタクトホールを形成することもできる。すなわち、前記乾式エッチングによるコンタクトホール形成は乾式エッチングに必要な位の深さでのみエッチングして形成するが、これは下部の半導体層に乾式エッチングによる損傷を負わせないでコンタクトホールを形成するためのことであって、下部の半導体層が露出して露出した半導体層上にポリマーのような残留物が付着されることを防止して、コンタクトホールのプロファイルを希望する形状で形成するためである。
また、前記乾式エッチングは層間絶縁膜及びゲート絶縁膜を高エッチング比でエッチングすることによって、コンタクトホールの深さだけでなくコンタクトホールのテーパーの角度を調節することができるが、本発明では前記乾式エッチングによりエッチングされたコンタクトホールは形成された層に対してほとんど垂直に近い角度を有するようにエッチングする。この時前記乾式エッチングにより形成されたコンタクトホールのテーパー角度１０９は６０ないし９０度の角度を有することが無難だが、７５ないし９０度を有することが望ましい。
この時、前記乾式エッチングはイオンビームエッチングまたはＲＦスパッタエッチングのようなイオンエッチングまたは反応イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｅｒ）のような反応エッチングなどを利用することができる。
次に、図３Ｄは前記所定の深さで形成されたコンタクトホールを湿式エッチングで前記半導体層の表面が露出するようにコンタクトホールを完成する段階の工程断面図である。図で見るように前記乾式エッチングで所定の深さにエッチングされたコンタクトホールを湿式エッチングで前記半導体層１０３の表面が露出するようにコンタクトホールを完成する。
この時、図３ＤのＡ領域で見るようにフォトレジストパターンを除去しないで、前記乾式エッチングで形成されたコンタクトホールを湿式エッチングして半導体層の表面が露出するようにして、湿式エッチングの等方性エッチングによりコンタクトホールのテーパーの角度１１０が低く形成されるようにするか、またはＢ領域で見るようにフォトレジストパターンを除去して、湿式エッチングの等方性エッチングによりコンタクトホールのテーパーの角度が低く形成されるようにすることができる。前記フォトレジストパターンを除去して、湿式エッチングを進行する場合、前記層間絶縁膜の表面がエッチングされて層間絶縁膜の厚さが減少する傾向を見せることはあるが、前記層間絶縁膜を形成する時上のような現象を勘案して形成するならばなんの問題がないものと思料される。
この時、前記湿式エッチングによるコンタクトホールのテーパー角度は５ないし６０度の角度で形成されるが、５ないし４５度の角度を有することが望ましい。また前記湿式エッチングは半導体層を層間絶縁膜またはゲート絶縁膜に対して高選択比を有するエッチング溶液で湿式エッチングして、前記半導体層の表面が露出しても前記湿式エッチング溶液による損傷を全く受けないようにするだけでなく、一部発生したポリマー残留物を除去することができるようにする。
したがって、前記コンタクトホールは、上部は湿式エッチングのプロファイル１１１を有し、下部は乾式エッチングのプロファイル１１２を有する二重プロファイルを有したコンタクトホール１１４として形成される。
図３Ｅは前記形成された二重プロファイルを有するコンタクトホールを利用して薄膜トランジスタを形成する工程の断面図である。図で見るように前記形成された二重プロファイルを有するコンタクトホールが形成された基板全面にソース／ドレイン電極形成物質を形成して、パターニングしてソース／ドレイン電極１１３を形成して薄膜トランジスタを完成する。したがって、前記ソース／ドレイン電極と半導体層との間のコンタクトホールは、上部は湿式エッチングプロファイルを有し、下部は乾式エッチングプロファイルを有する二重プロファイルコンタクトホール１１４によりコンタクトされることによって、ポリマーの残留物が全く残っていなくて残留物によるコンタクト抵抗が全くなくて、前記半導体層の表面がエッチングされないこととして、損傷を受けないで、コンタクトホールが二重プロファイルを有することによって、前記ソース／ドレイン電極形成物質でコンタクトホールの埋込が容易になるようにする。
＜実施形態２＞
図４Ａないし図４Ｇは本発明による他の実施形態であって、コンタクトホール形成方法の工程断面図、前記コンタクトホールを利用した工程の断面図及び断面写真である。
先に、図４Ａは基板上にバッファー層、半導体層、ゲート絶縁膜、ゲート電極及び層間絶縁膜を形成する段階の工程断面図である。図で見るようにプラスチックまたはガラスのような絶縁基板１５１上にバッファー層１５２を形成する。前記バッファー層は下部基板で発生する水分または不純物の拡散を防止したり、または結晶化時熱の伝達の速度を調節することによって、半導体層の結晶化がよく進むことができるようにしたりする役割をする。
続いて、前記バッファー層上に非晶質シリコンを形成して、前記非晶質シリコン層を結晶化して多結晶または単結晶シリコンを形成した後、パターニングして半導体層１５３を形成する。この時前記非晶質シリコンは化学的気相蒸着法または物理的気相蒸着法を利用することができる。また前記非晶質シリコンを形成する時または形成した後に脱水素処理して水素の濃度を低くめる工程を進行することができる。
続いて、前記半導体層が形成された基板全面にゲート絶縁膜１５４を形成して、前記ゲート絶縁膜上にゲート電極形成物質を形成した後、パターニングしてゲート電極１５５を形成する。ゲート電極を形成した後、前記ゲート電極をマスクとして利用して不純物イオン注入工程を進行して前記半導体層にソース／ドレイン及びチャネル領域を定義する工程を進行することができる。
続いて、前記基板全面に層間絶縁膜１５６を形成するが、前記層間絶縁膜は下部に形成された素子を保護する役割または電気的絶縁のために形成される。
この時、前記バッファー層、ゲート絶縁膜及び層間絶縁膜はシリコン酸化膜またはシリコン窒化膜のような酸化膜または窒化膜を利用して形成する。
この時、前記バッファー層は必要によって形成されることであって不要である場合には形成しなくても構わない。
次に、図４Ｂは前記基板上にコンタクトホールを形成するためのフォトレジストパターンを形成する段階の工程断面図である。図で見るようにバッファー層、半導体層、ゲート絶縁膜及びゲート電極が形成された基板にコンタクトホールを形成するためのフォトレジストパターン１５７を形成する。
前記フォトレジストパターンをスピン方式またはスプレー方式を利用して前記基板上に塗布して、露光及び現像工程を進行して形成する。
次に、図４Ｃは前記ゲート絶縁膜及び層間絶縁膜の一部を高エッチング比乾式エッチングでエッチングして第１深さでエッチングする段階の工程断面図である。図で見るように前記フォトレジストパターン１５７を利用して前記層間絶縁膜１５６及びゲート絶縁膜１５４を高エッチング比乾式エッチングして第１深さの第１コンタクトホール１５８を形成する。
この時、図４ＣのＡ領域で見るように前記層間絶縁膜は貫通して、前記ゲート絶縁膜は一部分のみをエッチングする方法と、Ｂ領域で見るように前記層間絶縁膜の一部分のみをエッチングする方法とがあることができる。または図では図示しなかったが、層間絶縁膜は貫通して、ゲート絶縁膜はエッチングしないでコンタクトホールを形成することもできる。すなわち、前記乾式エッチングによるコンタクトホール形成は高エッチング比を有する乾式エッチングで必要な位の深さでのみエッチングして形成するが、これは下部の半導体層に乾式エッチングによる損傷を負わせないでコンタクトホールを形成するためのことであって、下部の半導体層が露出して露出した半導体層上にポリマーのような残留物が付着されることを防止して、コンタクトホールのプロファイルを希望する形状で形成するためである。
また、前記高エッチング比乾式エッチングは層間絶縁膜及びゲート絶縁膜を高エッチング比でエッチングすることによって、前記層間絶縁膜及びゲート絶縁膜を速い速度でエッチングすることができる。この時前記乾式エッチングにより形成された第１深さの第１コンタクトホールのテーパー角度１５９は３０ないし７０度の角度を有することが無難だが、３０ないし５０度を有することが望ましい。
この時、前記高エッチング比乾式エッチングはイオンビームエッチングまたはＲＦスパッタエッチングのようなイオンエッチングまたは反応イオンエッチングまたは誘導結合プラズマ（Ｉｎｄｕｃｅｄ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチングのような反応エッチングなどを利用することができる。
次に、図４Ｄは前記第１深さでエッチングされた絶縁膜及び層間絶縁膜を半導体層に対して高選択比乾式エッチングで第２深さにエッチングする段階の工程断面図である。図で見るように前記高エッチング比乾式エッチングで第１深さにエッチングされた第１深さの第１コンタクトホールを前記絶縁膜及び層間絶縁膜に対して半導体層が高選択比を有する高選択比エッチングで前記絶縁膜及び層間絶縁膜をエッチングして第２深さの第２コンタクトホール１６０を形成する。この時前記第２コンタクトホールの下部は前記第１コンタクトホールのプロファイルをそのまま維持するようになるが、これは前記高選択比エッチングはエッチング速度が遅い反面前記絶縁膜または層間絶縁膜に対するエッチング選択比が高いためであり、そのためこのような現象を見せるようになる。
この時、前記高選択比乾式エッチングは前記絶縁膜及び層間絶縁膜のエッチング率は高くて、前記半導体層はエッチング率が低いエッチングであるので前記高選択比乾式エッチングにより前記絶縁膜及び層間絶縁膜はエッチングされて、前記半導体層はほとんどエッチングされないだけでなく、フォトレジストパターンの後退が少なくて高選択比乾式エッチングにより形成された第２深さの第２コンタクトホールのテーパー角度１６１はほとんど垂直に近いプロファイルを有するようになって、前記第１深さの第１コンタクトホールの角度よりは高い角度で形成されるようになる。すなわち、前記高選択比乾式エッチングにより形成された第２深さの第２コンタクトホールのテーパー角度は６０ないし９０度の角度を有するようになる。この時前記第２深さの第２コンタクトホールのテーパー角度は望ましくは７０ないし９０度の角度で形成される。
図４ＤのＡ領域で見るように前記第２深さの第２コンタクトホールは半導体層を露出させない深さまで形成するか、またはＢ領域で見るように半導体層を露出させる深さまで形成しても構わない。これは前記高選択比乾式エッチングが前記半導体層はほとんどエッチングさせないで、前記絶縁膜及び層間絶縁膜のみをエッチングすることによってＢ領域のように半導体層が露出しても半導体層の表面がほとんど損傷を多く受けないためである。しかし、前記高選択比乾式エッチングが半導体層を全くエッチングしないと言えないのでＡ領域のように半導体層を露出させない深さまでエッチングして半導体層が損傷を受けたり過度エッチング（Ｏｖｅｒ ｅｔｃｈ）されたりすることを基本的に防止することができる。
この時、前記高選択比乾式エッチングは前記高エッチング比乾式エッチングのような工程であるイオンビームエッチングまたはＲＦスパッタエッチングのようなイオンエッチングまたは反応イオンエッチングまたは誘導結合プラズマのような反応エッチングなどを利用することができる。また本発明では特別な言及がない限り前記高エッチング比乾式エッチング及び高選択比乾式エッチングは前記イオンエッチングまたは反応エッチングを利用して、使われるガスは高エッチング比乾式エッチングであった場合にはＣＦ４／Ｏ２またはＳＦ６／Ｏ２ガスを利用して、高選択比乾式エッチングであった場合にはＣ４Ｆ８、ＣＨＦ３またはＣ２ＨＦ５等のようにＣＦ比が大きいガスを利用する。
次に、図４Ｅは前記第２深さでエッチングされた領域を湿式エッチングでエッチングして第３コンタクトホールを形成する段階の工程断面図である。図で見るように前記高エッチング比乾式エッチング及び高選択比乾式エッチングにより形成された第１コンタクトホール及び第２コンタクトホールを湿式エッチングして第３コンタクトホール１６２を形成してコンタクトホールを完成する。前記湿式エッチングは半導体層を全くエッチングしないＤＨＦ（Ｄｉｌｕｔｅ Ｈｙｄｒｏ Ｆｌｕｏｒｉｃａｃｉｄ）またはＢＨＦ（Ｂｕｆｆｅｒｅｄ Ｈｙｄｒｏ Ｆｌｕｏｒｉｃａｃｉｄ）等のような湿式エッチング溶液でエッチングすることが望ましい。そして、前記半導体層の表面またはコンタクトホールの側面に不純物またはポリマー残留物が残っていないようにするエッチング溶液でエッチングして半導体層に不純物が残っていないようにする。
この時、図４ＥのＡ領域で見るようにフォトレジストパターンを除去しないで、前記高エッチング比乾式エッチング及び高選択比乾式エッチングで形成された第１コンタクトホール及び第２コンタクトホールを湿式エッチングして半導体層の表面が露出するようにして（既に露出していれば、前記第１コンタクトホール及び第２コンタクトホールの幅をさらに広げて）、湿式エッチングの等方性エッチングにより第３コンタクトホールのテーパーの角度１４３が低く形成されるようにするか、またはＢ領域で見るようにフォトレジストパターンを除去して、湿式エッチングの等方性エッチングにより第３コンタクトホールのテーパーの角度が低く形成されるようにすることができる。前記フォトレジストパターンを除去して、湿式エッチングを進行する場合、前記層間絶縁膜の表面がエッチングされて層間絶縁膜の厚さが減少する傾向を見せることはあるが、前記層間絶縁膜を形成する時上のような現象を勘案して形成するならばなんの問題がないものと思料される。
この時前記湿式エッチングによる第３コンタクトホールのテーパー角度は５ないし５０度の角度で形成されるが、５ないし３５度の角度を有することが望ましい。また前記湿式エッチングは半導体層を層間絶縁膜またはゲート絶縁膜に対して高選択比を有するエッチング溶液で湿式エッチングして、前記半導体層の表面が露出したり、既に露出している半導体層の表面は前記湿式エッチング溶液による損傷を全く受けないようにしたりするだけでなく、一部発生したポリマー残留物を除去することができるようにする。
したがって、前記第１コンタクトホール、第２コンタクトホール及び第３コンタクトホールにより上部は湿式エッチングプロファイルを有して、中間部は高い角度のテーパーを有する高選択比乾式エッチングプロファイルを有して、下部は低い角度のテーパーを有する高エッチング比乾式エッチングプロファイルを有する三重プロファイルコンタクトホールが形成される。
次に、図４Ｆは前記形成された三重プロファイルを有するコンタクトホールを利用して薄膜トランジスタを形成する工程の断面図である。図で見るように前記形成された三重プロファイルを有するコンタクトホールが形成された基板全面にソース／ドレイン電極形成物質を形成して、パターニングしてソース／ドレイン電極１６４を形成して薄膜トランジスタを完成する。したがって、前記ソース／ドレイン電極と半導体層との間のコンタクトホールは上部は湿式エッチングプロファイルを有して、中間部は高い角度のテーパーを有する高選択比乾式エッチングプロファイルを有して、下部は低い角度のテーパーを有する高エッチング比乾式エッチングプロファイルを有する三重プロファイルコンタクトホール１６５によりコンタクトされることによって、ポリマーの残留物が全く残っていなくて残留物によるコンタクト抵抗が全くなくて、前記半導体層の表面がエッチングされないことで、損傷を受けなくて、コンタクトホールが三重プロファイルを有することによって、前記ソース／ドレイン電極形成物質でコンタクトホールの埋込が容易になるだけでなく、工程中に発生しやすい自然酸化膜を前記湿式エッチングで除去することによって、自然酸化膜によるコンタクト抵抗を低くめることができる。
次に、図４Ｇは前記三重プロファイルを有するコンタクトホールを利用してソース／ドレイン電極を形成した断面の写真である。図４Ｇは図４ＦのＡ領域を拡大した写真であって、図で見るようにガラス基板１７１上に酸化膜または窒化膜で第１バッファー層１７２及び第２バッファー層１７３を形成して、前記第２バッファー層上部に半導体層１７４を形成する。
続いて、前記半導体層にゲート絶縁膜１７５を形成して、写真では見えないが、ゲート電極を形成した後、層間絶縁膜１７６を形成する。
続いて、本発明の＜実施形態１＞で詳述した高エッチング比乾式エッチング、高選択比乾式エッチング及び湿式エッチングで前記層間絶縁膜及びゲート絶縁膜をエッチングして三重プロファイルを有するコンタクトホール１７７を形成して、ソース／ドレイン電極１７８を形成する。この時、前記三重プロファイルの形状は赤い色点線１７９で表示されている。
続いて、前記基板全面にパッシベーション層１８０を形成して、以後工程を進行して薄膜トランジスタを形成して、前記薄膜トランジスタを利用して表示素子を形成することができる。
この時、前記三重プロファイルを有するコンタクトホールに形成されたソース／ドレイン電極は写真で見るように高エッチング比乾式エッチングプロファイルを有する第１コンタクトホール１７７ａ、高選択比乾式エッチングプロファイルを有する第２コンタクトホール１７７ｂ及び湿式エッチングプロファイルを有する第３コンタクトホール１７７ｃを有することによって緩やかなステップカバレッジ（Ｓｔｅｐ ｃｏｖｅｒａｇｅ）で形成された三重プロファイルコンタクトホールにより緩やかに形成されていることが分かる。また前記三重プロファイルコンタクトホールの第１コンタクトホールの第１深さ１８１ａ、第２コンタクトホールの第２深さ１８１ｂ及び第３コンタクトホールの第３深さ１８１ｃを調節して前記三重プロファイルコンタクトホールのステップカバレッジを自由に調節することができる。この時前記第３深さは前で説明しなかったが、コンタクトホールの深さで第１深さ及び第２深さを除外したのこり深さである。
＜実施形態３＞
図５Ａないし図５Ｅは本発明による他の実施形態であって、ビアホール形成方法の工程断面図及び前記ビアホールを利用する工程の工程断面図である。
先に、図５Ａは基板上にバッファー層、半導体層、ゲート絶縁膜、ゲート電極、層間絶縁膜及びソース／ドレイン電極を形成する段階の工程断面図である。図で見るようにプラスチックまたはガラスのような絶縁基板２０１上にバッファー層２０２を形成する。
続いて、前記バッファー層上に非晶質シリコンを形成して、前記非晶質シリコン層を結晶化して多結晶または単結晶シリコンを形成した後、パターニングして半導体層２０３を形成する。この時前記非晶質シリコンは化学的気相蒸着法または物理的気相蒸着法を利用することができる。
続いて、前記半導体層が形成された基板全面にゲート絶縁膜２０４を形成して、前記ゲート絶縁膜上にゲート電極形成物質を形成した後、パターニングしてゲート電極２０５を形成する。ゲート電極を形成した後、前記ゲート電極をマスクとして利用して不純物イオン注入工程を進行して前記半導体層にソース／ドレイン及びチャネル領域を定義する工程を進行することができる。
続いて、前記基板全面に層間絶縁膜２０６を形成する。この時、前記バッファー層、ゲート絶縁膜及び層間絶縁膜はシリコン酸化膜またはシリコン窒化膜のような酸化膜または窒化膜を利用して形成する。
続いて、前記層間絶縁膜及びゲート絶縁膜を＜実施形態１＞の方法を利用して二重プロファイルを有するコンタクトホールを形成してソース／ドレイン電極２０７を形成するか、または一般的な工程でコンタクトホールを形成した後、ソース／ドレイン電極を形成して薄膜トランジスタを形成する。
次に、図５Ｂは前記薄膜トランジスタ上にパッシベーション層及び平坦化層を形成する段階の工程断面図である。図で見るように前記薄膜トランジスタが形成された基板上にパッシベーション層２０８及び平坦化層２０９を次々と形成する。
続いて、前記平坦化層上部にフォトレジストを塗布して、露光及び現像工程でビアホール形成のためのフォトレジストパターン２１０を形成する。
次に、図５Ｃは前記フォトレジストパターンを利用して前記平坦化層及びパッシベーション層の一部を乾式エッチングでエッチングして所定の深さを有するビアホールを形成する段階の工程断面図である。図で見るように前記フォトレジストパターン２１０を利用して高エッチング比を有する乾式エッチングで前記平坦化層２０９及びパッシベーション層２０８の一部をエッチングしてビアホール２１１を形成する。この時前記平坦化層及びパッシベーション層に形成されるビアホールの深さは図５Ｃで見るように平坦化層は貫通して、パッシベーション層の一部分がエッチングされる深さだけでなく、＜実施形態１＞で説明したように平坦化層だけエッチングされたり、または平坦化層の一部分がエッチングされてビアホールが形成されたりしても構わない。また前記乾式エッチングは低選択比、高エッチング比を有するエッチング工程で実施する。
前記乾式エッチングにより形成されたビアホールのテーパー角度は垂直に近く形成されるが、６０ないし９０度で形成するが、望ましくは７５ないし９０度で形成する。この時前記乾式エッチングは＜実施形態１＞で実施したイオンエッチングまたは反応エッチングを利用することができる。
次に、図５Ｄは前記所定の深さを有するビアホールを湿式エッチングして前記ソース／ドレイン電極が露出するようにビアホールを完成する段階の工程断面図である。図で見るように乾式エッチングで所定の深さだけエッチングされたビアホールに湿式エッチングを利用して前記ソース／ドレイン電極２０７の表面を露出させる。この時、前記湿式エッチングにより形成されたビアホールのテーパー角度は前記乾式エッチングにより形成されたビアホールのテーパー角度よりも低い角度で形成される。前記テーパーの角度は５ないし６０度のテーパー角度を有するようになるが、望ましくは５ないし４５度で形成する。この時＜実施形態１＞でのように前記湿式エッチング工程以前に前記フォトレジストパターンを除去した後、前記湿式工程を実施しても構わない。
また前記湿式エッチングは＜実施形態１＞で説明したように下部のソース／ドレイン電極に対して平坦化層及びパッシベーション層は高選択比でエッチングされて、前記ソース／ドレイン電極の表面はエッチングされないで、平坦化層及びパッシベーション層だけがエッチングされる。それだけでなく、ポリマーのような不純物が前記湿式エッチング工程により完全に除去されて前記不純物によるコンタクト抵抗の増加のような問題点を基本的に防止するようになる。
したがって、前記乾式エッチング及び湿式エッチングを次々とエッチングして形成されたビアホール２１１は前記パッシベーション層及び平坦化層を貫通して、前記ソース／ドレイン電極を露出させて、上部は湿式エッチングプロファイル２１２を有し、下部は乾式エッチングプロファイル２１３を有する二重プロファイルを有したビアホール２１４で形成される。
次に、図５Ｅは前記形成されたビアホールを利用して表示素子を形成する工程の断面図である。図で見るように薄膜トランジスタのような素子が形成されていて、前記薄膜トランジスタのソース／ドレイン電極２０７が露出するようにビアホールを形成する時本発明の二重プロファイルを有するビアホール２１４を利用して前記ソース／ドレイン電極を露出させて、前記基板全面に陽極電極２１５である透明電極を形成する。以後工程である発光層及び陰極電極を形成することは図示しなかったが、前記発光層及び陰極電極を形成して有機電界発光素子のような表示素子を形成する。
従来のビアホールが形成された平坦化層に陽極電極である透明電極を形成する時、前記ビアホールのテーパー角度があまりに大きくて前記透明電極を均一に形成することが難しいという問題点を前記のように二重プロファイルを有するビアホールが形成された平坦化層に透明電極を蒸着することによって、モーフォロジーの変化が少なくて透明電極を均一に形成して問題点を解決することができるようになる。
＜実施形態４＞
図６Ａないし図６Ｅは本発明によるまた他の実施形態で、ビアホール形成方法の工程断面図及び前記ビアホールを利用した工程の断面図である。
先に、図６Ａは基板上にバッファー層、半導体層、ゲート絶縁膜、ゲート電極、層間絶縁膜、ソース／ドレイン電極、パッシベーション層及び平坦化層を形成する段階の工程断面図である。図で見るようにプラスチックまたはガラスのような絶縁基板２５１上にバッファー層２５２を形成する。この時前記平坦化層は前記パッシベーション層が平坦化層の役割を同時に遂行することができて、不要な場合には形成しなくても構わない。
続いて、前記バッファー層上に非晶質シリコンを形成して、前記非晶質シリコン層を結晶化して多結晶または単結晶シリコンを形成した後、パターニングして半導体層２５３を形成する。この時前記非晶質シリコンは化学的気相蒸着法または物理的気相蒸着法を利用することができる。
続いて、前記半導体層が形成された基板全面にゲート絶縁膜２５４を形成して、前記ゲート絶縁膜上にゲート電極形成物質を形成した後、パターニングしてゲート電極２５５を形成する。ゲート電極を形成した後、前記ゲート電極をマスクとして利用して不純物イオン注入工程を進行して前記半導体層にソース／ドレイン及びチャネル領域を定義する工程を進行することができる。また、前記バッファー層は不要な場合には形成しなくても構わない。
続いて、前記基板全面に層間絶縁膜２５６を形成する。この時、前記バッファー層、ゲート絶縁膜及び層間絶縁膜はシリコン酸化膜またはシリコン窒化膜のような酸化膜または窒化膜を利用して形成する。
続いて、前記層間絶縁膜及びゲート絶縁膜を＜実施形態２＞の方法を利用して三重プロファイルを有するコンタクトホールを形成してソース／ドレイン電極２５７を形成するか、または一般的な工程でコンタクトホールを形成した後、ソース／ドレイン電極を形成して薄膜トランジスタを形成することができる。
続いて、前記薄膜トランジスタが形成された基板上にパッシベーション層２５８及び平坦化層２５９を次々と形成する。
続いて、前記平坦化層上部にフォトレジストを塗布して、露光及び現像工程でビアホール形成のためのフォトレジストパターン２６０を形成する。
次に、図６Ｂは前記フォトレジストパターンを利用して前記平坦化層及びパッシベーション層の一部を高エッチング比乾式エッチングでエッチングして第１深さを有する第１ビアホールを形成する段階の工程断面図である。図で見るように前記フォトレジストパターン２６０を利用して高エッチング比を有する乾式エッチングで前記平坦化層２５９及びパッシベーション層２５８の一部をエッチングして第１ビアホール２６１を形成する。この時前記平坦化層及びパッシベーション層に形成される第１ビアホールの第１深さは図６Ｂで見るように平坦化層は貫通して、パッシベーション層の一部分がエッチングされる深さだけでなく、＜実施形態２＞で説明したように平坦化層だけエッチングされるか、または平坦化層の一部分がエッチングされてビアホールが形成されても構わない。また前記高エッチング比乾式エッチングは低選択比、高エッチング比を有するエッチング工程で実施する。
前記高エッチング比乾式エッチングにより形成された第１ビアホールのテーパー角度２６２は前記パッシベーション層または平坦化層を高エッチング比でエッチングして形成するが、３０ないし７０度で形成するが、望ましくは３０ないし５０度で形成する。この時前記乾式エッチングは＜実施形態２＞で実施したイオンエッチングまたは反応エッチングを利用することができる。
次に、図６Ｃは前記第１深さを有する第１ビアホールを高選択比乾式エッチングでエッチングして第２ビアホールを形成する段階の工程断面図である。図で見るように乾式エッチングで第１深さだけエッチングされた第１ビアホールを高選択比乾式エッチングを利用して＜実施形態２＞で説明したように前記ソース／ドレイン電極に対して平坦化層及びパッシベーション層を高選択比でエッチングする高選択比乾式エッチングで前記ソース／ドレイン電極の表面を露出させるか、または前記ソース／ドレイン電極の表面が露出しない第２深さだけをエッチングして第２ビアホール２６３を形成する。この時、図には図示しなかったが、＜実施形態２＞で説明したような理由で前記ソース／ドレイン電極の表面が露出しても構わない。
この時、前記高選択比乾式エッチングは前記平坦化層及びパッシベーション層のエッチング率は高くて、前記ソース／ドレイン電極はエッチング率が低いエッチングである。したがって、前記高選択比乾式エッチングにより前記平坦化層及びパッシベーション層はエッチングされて、前記半導体層はほとんどエッチングされないだけでなく、高選択比乾式エッチングにより形成された第２深さの第２ビアホールのテーパー角度２６４は前記第１深さの第１ビアホールの角度よりは高い角度で形成されるようになる。すなわち、前記高選択比乾式エッチングにより形成された第２深さの第２ビアホールのテーパー角度は６０ないし９０度の角度を有するようになる。この時前記第２深さの第２ビアホールのテーパー角度は望ましくは７０ないし９０度の角度で形成される。
次に、図６Ｄは前記第２深さでエッチングされた領域を湿式エッチングでエッチングして第３ビアホールを形成する段階の工程断面図である。図で見るように前記高エッチング比乾式エッチング及び高選択比乾式エッチングにより形成された第１コンタクトホール及び第２コンタクトホールを湿式エッチングして第３ビアホール２６５を形成してビアホールを完成する。
この時、図で見るようにフォトレジストパターンを除去しないで、前記高エッチング比乾式エッチング及び高選択比乾式エッチングで形成された第１ビアホール及び第２ビアホールを湿式エッチングしてソース／ドレイン電極の表面が露出するようにして（既に露出していれば、前記第１ビアホール及び第２ビアホールの幅をさらに広げて）、湿式エッチングの等方性エッチングにより第３ビアホールのテーパーの角度２６６が低く形成されるようにするか、図には図示しなかったが＜実施形態２＞で説明したようにフォトレジストパターンを除去して、湿式エッチングの等方性エッチングにより第３ビアホールのテーパーの角度が低く形成されるようにすることができる。
前記湿式エッチングはソース／ドレイン電極を全くエッチングしない湿式エッチング溶液でエッチングすることが望ましい。そして、前記ソース／ドレイン電極の表面またはコンタクトホールの側壁に自然酸化膜、不純物またはポリマー残留物が残っていないようにするエッチング溶液でエッチングして半導体層の表面に不純物が残っていないようにする。
この時前記湿式エッチングによる第３ビアホールのテーパー角度は５ないし５０度の角度で形成されるが、５ないし３５度の角度を有することが望ましい。また前記湿式エッチングは平坦化層及びパッシベーション層をソース／ドレイン電極に対して高選択比を有するエッチング溶液で湿式エッチングして、前記ソース／ドレイン電極の表面が露出したり、既に露出しているソース／ドレイン電極の表面は前記湿式エッチング溶液による損傷を全く受けないようにしたりするだけでなく、一部発生したポリマー残留物を除去することができるようにする。
したがって、前記第１ビアホール、第２ビアホール及び第３ビアホールにより上部は湿式エッチングプロファイルを有して、中間部は高い角度のテーパーを有する高選択比乾式エッチングプロファイルを有して、下部は低い角度のテーパーを有する高エッチング比乾式エッチングプロファイルを有する三重プロファイルビアホールが形成される。
図６Ｅは前記三重プロファイルビアホールを利用して表示素子を形成する工程の断面図である。図で見るように基板上に薄膜トランジスタのような素子が形成されていて、前記薄膜トランジスタのソース／ドレイン電極２５７が露出するようにビアホールを形成する時本発明の三重プロファイルを有するビアホール２６７を利用して前記ソース／ドレイン電極を露出させて、前記基板全面に画素電極２６８である透明電極を形成する。この時前記ビアホールは前記ソース／ドレイン電極と前記画素電極とを電気的に連結するコンタクトが形成されるようにする。
以後工程である発光層及び共通電極である陰極電極を形成することは図示しなかったが、前記発光層及び共通電極を形成して有機電界発光素子のような表示素子を形成する。従来のビアホールが形成された平坦化層に陽極電極である透明電極を形成する時、前記ビアホールのテーパー角度があまり大きくて前記透明電極を均一に形成することが難しいという問題点を前記のように三重プロファイルを有するビアホールが形成された平坦化層に透明電極を蒸着することによって、モーフォロジーの変化が少なくて透明電極を均一に形成して問題点を解決することができるだけでなくポリマー残留物のような不純物を完全に除去することができて、常時ソース／ドレイン電極の表面が損傷されない有機電界発光素子を形成することができる。
＜実施形態５＞
図７Ａないし図７Ｅは本発明によるまた他の実施形態であって、ビアホール形成方法の工程断面図及び前記ビアホールを利用する工程の工程断面図である。
先に、図７Ａは基板上に金属配線及び層間絶縁膜を形成する段階の工程断面図である。図で見るようにプラスチックまたはガラスのような絶縁基板３０１上に金属配線３０２及び層間絶縁膜３０３を形成する。この時前記基板上には薄膜トランジスタのような多くの素子が形成されているか、または形成されることができる。また前記金属配線は有機電界発光素子のような表示素子を駆動するための電気的信号を伝達する金属配線である。前記層間絶縁膜はシリコン酸化膜または窒化膜の単層または複層で形成されることができて、一回の工程で前記層間絶縁膜を形成することができるだけでなく多くの工程により形成された絶縁膜が前記層間絶縁膜で形成されることができる。
次に、図７Ｂは前記基板上にビアホールを形成するためのフォトレジストパターンを形成する段階の工程断面図である。図で見るように層間絶縁膜が形成された基板上にビアホールを形成するためにフォトレジストを塗布して、露光及び現像工程を進行してフォトレジストパターン３０４を形成する。
次に、図７Ｃは前記フォトレジストパターンを利用して前記層間絶縁膜の一部を乾式エッチングでエッチングして所定の深さを有するビアホールを形成する段階の工程断面図である。図で見るように前記フォトレジストパターン３０４を利用して層間絶縁膜３０３の一部分を乾式エッチング工程でエッチングしてビアホール３０５を形成する。この時前記乾式エッチングは高エッチング比で前記層間絶縁膜をエッチングして前記ビアホールのテーパー角度がほとんど垂直に近いように形成するようにする。すなわち、前記乾式エッチングにより形成されたビアホールのテーパー角度は６０ないし９０度を有するようになるが、望ましくは７５ないし９０度のテーパー角度を有する。
次に、図７Ｄは前記所定の深さを有するビアホールを湿式エッチングして前記金属配線が露出するようにビアホールを完成する段階の工程断面図である。図で見るように乾式エッチング工程で所定の深さを有するビアホールを前記金属配線に対して高選択比を有するエッチング溶液で前記層間絶縁膜をエッチングして完成する。この時前記ビアホールは上部には湿式エッチングプロファイル３０６を有して、下部には乾式エッチングプロファイル３０７を有する二重プロファイルを有するビアホール３０８を形成するようになる。この時前記湿式エッチング工程以前にフォトレジストパターンを除去しても構わない。
この時、前記湿式エッチングにより形成されたビアホールのテーパー角度は前記乾式エッチングにより形成されたビアホールのテーパー角度よりも低い角度で形成される。前記テーパーの角度は５ないし６０度のテーパー角度を有するようになるが、望ましくは５ないし４５度で形成する。
また前記湿式エッチングは＜実施形態１＞で説明したように下部の金属配線に対して層間絶縁膜は高選択比でエッチングされて、前記金属配線の表面はエッチングされないで、層間絶縁膜だけがエッチングされる。それだけでなく、ポリマーのような不純物が前記湿式エッチング工程により完全に除去されて前記不純物によるコンタクト抵抗の増加のような問題点を基本的に防止するようになる。
したがって、前記乾式エッチング及び湿式エッチングで次々とエッチングして形成されたビアホールは前記層間絶縁膜を貫通して、前記金属配線を露出させて、上部は湿式エッチングプロファイルを有して、下部は乾式エッチングプロファイルを有する二重プロファイルを有するビアホールで形成される。
次に、図７Ｅは前記形成されたビアホールを利用して表示素子を形成する工程の断面図である。図で見る基板３０１上に金属配線３０２が形成されて、前記金属配線上部に層間絶縁膜３０３を形成する。続いて、前記乾式エッチング及び湿式エッチングを次々と進行して上部は湿式エッチングプロファイルを有して、下部は乾式エッチングプロファイルを有する二重プロファイルを有するビアホール３０８を形成した後、導電体を蒸着することによって、新しい金属配線３０９が形成されたことを見ることができる。また、必要によっては図で表示された点線３１０のように厚さが均一な新しい金属配線を形成することもできる。
＜実施形態６＞
図８Ａないし図８Ｅは本発明によるまた他の実施形態で、ビアホール形成方法の工程断面図及び前記ビアホールを利用した工程の断面図である。
先に、図８Ａは基板上に金属配線及び層間絶縁膜を形成して、前記層間絶縁膜上にビアホールを形成するためのフォトレジストパターンを形成する工程の断面図である。図で見るようにプラスチックまたはガラスのような絶縁基板３５１上に金属配線３５２及び層間絶縁膜３５３を次々と形成した後、前記絶縁膜上部にビアホールを形成するためのフォトレジストパターン３５４を形成する。
この時、前記フォトレジストパターンは基板上にフォトレジストを塗布して、露光及び現像工程でビアホール形成のためのフォトレジストパターンを形成する。
次に、図８Ｂは前記フォトレジストパターンを利用して前記層間絶縁膜の一部を高エッチング比乾式エッチングでエッチングして第１深さを有する第１ビアホールを形成する段階の工程断面図である。図で見るように前記フォトレジストパターン３５４を利用して高エッチング比を有する乾式エッチングで前記層間絶縁膜３５３の一部をエッチングして第１深さの第１ビアホール３５５を形成する。この時、前記乾式エッチングは低選択比、高エッチング比を有するエッチング工程で実施する。
前記高エッチング比乾式エッチングにより形成された第１ビアホールのテーパー角度３５６は３０ないし７０度で形成するが、望ましくは３０ないし５０度で形成する。この時前記高エッチング比乾式エッチングは＜実施形態２＞で実施したイオンエッチングまたは反応エッチングを利用することができる。
次に、図８Ｃは前記第１深さを有する第１ビアホールを高選択比乾式エッチングでエッチングして第２ビアホールを形成する段階の工程断面図である。図で見るように乾式エッチングで第１深さだけエッチングされた第１ビアホールを高選択比乾式エッチングを利用して＜実施形態２＞で説明したように前記金属配線に対して層間絶縁膜を高選択比でエッチングする高選択比乾式エッチングで金属配線の表面を露出させるか、または前記金属配線の表面が露出しない第２深さだけをエッチングして第２ビアホール３５７を形成する。この時、前記高選択比乾式エッチングは前記層間絶縁膜のエッチング率は高くて、前記金属配線はエッチング率が低いエッチングである。したがって、前記高選択比乾式エッチングにより前記層間絶縁膜はエッチングされて、前記金属配線はほとんどエッチングされないだけでなく、高選択比乾式エッチングにより形成された第２ビアホールのテーパー角度３５８は前記第１ビアホールの角度よりは高い角度で形成されるようになる。すなわち、前記高選択比乾式エッチングにより形成された第２ビアホールのテーパー角度は６０ないし９０度の角度を有することになる。この時前記第２ビアホールのテーパー角度は望ましくは７０ないし９０度の角度で形成される。
次に、図８Ｄは前記第２深さでエッチングされた領域を湿式エッチングでエッチングして第３ビアホールを形成する段階の工程断面図である。図で見るように前記高エッチング比乾式エッチング及び高選択比乾式エッチングにより形成された第１ビアホール及び第２ビアホールを湿式エッチングして第３ビアホール３５９を形成してビアホールを完成する。
この時、図では図示しなかったが＜実施形態２＞で説明したようにフォトレジストパターンを除去しないで、前記高エッチング比乾式エッチング及び高選択比乾式エッチングで形成された第１ビアホール及び第２ビアホールを湿式エッチングして第１図全体の表面が露出するようにして（既に露出していれば、前記第１ビアホール及び第２ビアホールの幅をさらに広げて）、湿式エッチングの等方性エッチングにより第３ビアホールのテーパーの角度３６０が低く形成されるようにするか、またはフォトレジストパターンを除去して、湿式エッチングの等方性エッチングにより第３ビアホールのテーパーの角度が低く形成されるようにすることができる。
前記湿式エッチングは金属配線を全くエッチングしない湿式エッチング溶液でエッチングすることが望ましい。そして、前記金属配線の表面またはビアホールの側壁に自然酸化膜、不純物またはポリマー残留物が残っていないようにするエッチング溶液でエッチングして金属配線に不純物が残っていないようにする。
この時前記湿式エッチングによる第３ビアホールのテーパー角度は５ないし５０度の角度で形成されるが、５ないし３５度の角度を有することが望ましい。また前記湿式エッチングは層間絶縁膜を金属配線に対して高選択比を有するエッチング溶液で湿式エッチングして、前記金属配線の表面が露出したり、既に露出している金属配線の表面は前記湿式エッチング溶液による損傷を全く受けないようにするだけでなく、一部発生したポリマー残留物を除去することができるようにする。
したがって、前記第１ビアホール、第２ビアホール及び第３ビアホールにより上部は湿式エッチングプロファイルを有して、中間部は高い角度のテーパーを有する高選択比乾式エッチングプロファイルを有して、下部は低い角度のテーパーを有する高エッチング比乾式エッチングプロファイルを有する三重プロファイルビアホールが形成される。
図８Ｅは前記三重プロファイルビアホールを利用して表示素子を形成する工程の断面図である。図で見るように基板上に金属配線及び層間絶縁膜を次々と形成して、前記金属配線が露出するようにビアホールを形成する時本発明の三重プロファイルを有するビアホール３６１を利用して前記金属配線を露出させて、前記基板全面に上部金属配線３６２を形成する。したがって、前記ビアホールは前記金属配線と前記上部金属配線とを電気的に連結するコンタクトが形成されるようにする。
この時、前記高エッチング比乾式エッチング、高選択比乾式エッチング及び湿式エッチングを次々と進行して上部は湿式エッチングプロファイルを有して、下部は乾式エッチングプロファイルを有する三重プロファイルを有するビアホールを形成した後、上部金属配線が形成されたことを見ることができる。また、必要によっては図で表示された点線３６３のように厚さが均一な上部金属配線を形成することもできる。
＜実施形態７＞
図９Ａないし図９Ｅは本発明によるまた他の実施形態であって、ビアコンタクトホール形成方法の工程断面図及び前記ビアコンタクトホールを利用する工程の工程断面図である。
先に、図９Ａは基板上にバッファー層、半導体層、ゲート絶縁膜及びゲート電極を形成する段階の工程断面図である。図で見るようにプラスチックまたはガラスのような絶縁基板４０１上にバッファー層４０２を形成する。前記バッファー層は下部基板で発生する水分または不純物の拡散を防止したり、結晶化時熱の伝達の速度を調節したりすることによって、半導体層の結晶化がよく進むことができるようにする役割をする。
続いて、前記バッファー層上に非晶質シリコンを形成して、前記非晶質シリコン層を結晶化して多結晶または単結晶シリコンを形成した後、パターニングして半導体層４０３を形成する。この時前記非晶質シリコンは化学的気相蒸着法または物理的気相蒸着法を利用することができる。また前記非晶質シリコンを形成する時または形成した後に脱水素処理して水素の濃度を低くめる工程を進行することができる。
続いて、前記半導体層が形成された基板全面にゲート絶縁膜４０４を形成して、前記ゲート絶縁膜上にゲート電極形成物質を形成した後、パターニングしてゲート電極４０５を形成する。ゲート電極を形成した後、前記ゲート電極をマスクとして利用して不純物イオン注入工程を進行して前記半導体層にソース／ドレイン及びチャネル領域を定義する工程を進行することができる。
次に、図９Ｂは前記基板上に平坦化層及びフォトレジストパターンを形成する段階の工程断面図である。図９ＢのＡ領域で見るように前記基板上に平坦化層４０６を形成した後、前記平坦化層上部にビアコンタクトホールのためのフォトレジストパターン４０７を形成する。反面図のＢ領域で見るように前記基板上に層間絶縁膜４０８を先に形成して、前記平坦化層４０６及びフォトレジストパターン４０７を形成することもできる。すなわち、前記層間絶縁膜は必要によって形成することもできて、形成する必要がないこともある。
この時前記層間絶縁膜または平坦化層はシリコン酸化膜またはシリコン窒化膜のような絶縁膜で形成する。
前記フォトレジストパターンをスピン方式またはスプレー方式を利用して前記基板上に塗布して、露光及び現像工程を進行して形成する。
次に、図９Ｃは前記平坦化層及びゲート絶縁膜の一部を乾式エッチングでエッチングして所定の深さを有するビアコンタクトホールを形成する段階の工程断面図である。図で見るように前記フォトレジストパターン４０７をＡ領域の前記平坦化層またはゲート絶縁膜またはＢ領域の平坦化層、層間絶縁膜またはゲート絶縁膜とともに乾式エッチングして所定深さのビアコンタクトホール４０９を形成する。
この時、Ａ領域では、前記平坦化層の一部分のみをエッチングする方法、前記平坦化層は貫通して、前記ゲート絶縁膜はエッチングされない方法、または前記ゲート絶縁膜の一部分までエッチングする方法等のようなエッチング方法のうちいかなる方法を用いても構わなくて、Ｂ領域でも、Ａ領域のような方法で前記平坦化層、層間絶縁膜またはゲート絶縁膜を希望するだけエッチングしてビアコンタクトホールを形成する。
すなわち、前記乾式エッチングによるビアコンタクトホール形成は乾式エッチングで必要な位の深さでだけエッチングして形成する。また、前記乾式エッチングは平坦化層またはゲート絶縁膜または平坦化層、層間絶縁膜またはゲート絶縁膜を高エッチング比でエッチングすることによって、ビアコンタクトホールの深さだけでなくビアコンタクトホールのテーパーの角度を調節することができるが、本発明では前記乾式エッチングによりエッチングされたビアコンタクトホールは形成された層に対してほとんど垂直に近い角度を有するようにエッチングする。この時前記乾式エッチングにより形成されたコンタクトホールのテーパー角度４１０は６０ないし９０度の角度を有することが無難だが、７５ないし９０度を有することが望ましい。
この時、前記乾式エッチングはイオンエッチングまたは反応エッチングなどを利用することができる。
次に、図９Ｄは前記所定の深さを有するビアコンタクトホールを湿式エッチングして前記半導体層が露出するようにビアコンタクトホールを完成する段階の工程断面図である。図で見るように前記乾式エッチングで所定の深さでエッチングされたビアコンタクトホールを湿式エッチングで前記半導体層４０３の表面が露出するようにコンタクトホールを完成する。
この時図のＡ領域で見るようにフォトレジストパターンを除去して、前記乾式エッチングで形成されたビアコンタクトホールを湿式エッチングして半導体層の表面が露出するようにして、湿式エッチングの等方性エッチングによりビアコンタクトホールのテーパーの角度４１１が低く形成されるようにするか、またはＢ領域で見るようにフォトレジストパターン４０７を除去しないで、湿式エッチングの等方性エッチングによりビアコンタクトホールのテーパーの角度が低く形成されるようにすることができる。
この時前記湿式エッチングによるビアコンタクトホールのテーパー角度は５ないし６０度の角度で形成されるが、５ないし４５度の角度を有することが望ましい。また前記湿式エッチングは半導体層を平坦化層及びゲート絶縁膜または平坦化層、層間絶縁膜及びゲート絶縁膜に対して高選択比を有するエッチング溶液で湿式エッチングして、前記半導体層の表面が露出しても前記湿式エッチング溶液による損傷を全く受けないようにするだけでなく、一部発生したポリマー残留物を除去することができるようにする。
したがって、前記ビアコンタクトホールは上部は湿式エッチングのプロファイル４１２を有して、下部は乾式エッチングのプロファイル４１３を有する二重プロファイルを有するビアコンタクトホール４１４で形成される。
次に、図９Ｅは前記形成された二重プロファイルを有するビアコンタクトホールを利用して薄膜トランジスタまたは表示素子を形成する工程の断面図である。図のＡ領域で見るように前記形成された二重プロファイルを有するビアコンタクトホールが形成された基板全面に陽極電極形成物質を形成して、パターニングすることによって、前記半導体層４０３と直接コンタクトする陽極電極４１５を形成することができる。以後図では図示しなかったが、発光層及び陰極電極を形成して有機電界発光素子のような表示素子を形成することができる。
また図のＢ領域で見るように基板全面に金属配線形成物質を形成して、パターニングして金属配線４１６を形成してビアコンタクトホールでソース／ドレイン電極が要らなくて、半導体層が金属配線と直接連結される薄膜トランジスタを形成することができる。
したがって、前記ビアコンタクトホールは上部は湿式エッチングプロファイルを有して、下部は乾式エッチングプロファイルを有する二重プロファイルコンタクトホール４１１によりコンタクトされることによって、ポリマーの残留物が全く残っていなくて残留物によるコンタクト抵抗が全くなくて、前記半導体層の表面がエッチングされないことであって、損傷を受けなくて、ビアコンタクトホールが二重プロファイルを有することであって、前記陽極電極形成物質または金属配線形成物質でビアコンタクトホールの埋込が容易になるようにする。
＜実施形態８＞
図１０Ａないし図１０Ｅは本発明によるまた他の実施形態で、ビアコンタクトホール形成方法の工程断面図及び前記ビアコンタクトホールを利用する工程の工程断面図である。
先に、図１０Ａは基板上にバッファー層、半導体層、ゲート絶縁膜、ゲート電極、層間絶縁膜及びフォトレジストパターンを形成する段階の工程断面図である。図で見るようにプラスチックまたはガラスのような絶縁基板４５１上にバッファー層４５２を形成する。前記バッファー層は下部基板で発生する水分または不純物の拡散を防止したり、結晶化時熱の伝達の速度を調節したりすることによって、半導体層の結晶化がよく進むことができるようにする役割をする。
続いて、前記バッファー層上に非晶質シリコンを形成して、前記非晶質シリコン層を結晶化して多結晶または単結晶シリコンを形成した後、パターニングして半導体層４５３を形成する。この時前記非晶質シリコンは化学的気相蒸着法または物理的気相蒸着法を利用することができる。また前記非晶質シリコンを形成する時または形成した後に脱水素処理して水素の濃度を低くめる工程を進行することができる。
続いて、前記半導体層が形成された基板全面にゲート絶縁膜４５４を形成して、前記ゲート絶縁膜上にゲート電極形成物質を形成した後、パターニングしてゲート電極４５５を形成する。ゲート電極を形成した後、前記ゲート電極をマスクとして利用して不純物イオン注入工程を進行して前記半導体層にソース／ドレイン及びチャネル領域を定義する工程を進行することができる。
続いて、図のＡ領域で見るように前記基板上に平坦化層４５６を形成した後、前記平坦化層上部にビアコンタクトホールのためのフォトレジストパターン４５７を形成する。反面図のＢ領域で見るように前記基板上に層間絶縁膜４５６を先に形成して、前記平坦化層４５６及びフォトレジストパターン４５７を形成することもできる。すなわち、前記層間絶縁膜は必要によって形成することもできて、形成する必要がないこともある。
この時前記層間絶縁膜または平坦化層はシリコン酸化膜またはシリコン窒化膜のような絶縁膜で形成する。
前記フォトレジストパターンをスピン方式またはスプレー方式を利用して前記基板上に塗布して、露光及び現像工程を進行して形成する。
次に、図１０Ｂは前記平坦化層の一部を高エッチング比乾式エッチングでエッチングして第１深さを有する第１ビアコンタクトホールを形成する段階の工程断面図である。図で見るように前記フォトレジストパターン４５７を利用してＡ領域の前記平坦化層またはゲート絶縁膜またはＢ領域の平坦化層、層間絶縁膜またはゲート絶縁膜を乾式エッチングして第１深さの第１ビアコンタクトホール４５９を形成する。
この時、Ａ領域では前記平坦化層の一部分のみをエッチングする方法、前記平坦化層は貫通して、前記ゲート絶縁膜はエッチングされない方法、または前記ゲート絶縁膜の一部分までエッチングする方法等のようなエッチング方法のうちいかなる方法を用いても構わなくて、Ｂ領域でもＡ領域のような方法で前記平坦化層、層間絶縁膜またはゲート絶縁膜を希望するだけエッチングして第１ビアコンタクトホールを形成する。
すなわち、前記高エッチング比を有する乾式エッチングによる第１ビアコンタクトホール形成は高エッチング比乾式エッチングで必要な位の深さである第１深さでエッチングして形成する。また、前記高エッチング比乾式エッチングは平坦化層またはゲート絶縁膜または平坦化層、層間絶縁膜またはゲート絶縁膜を高エッチング比でエッチングすることによって、第１ビアコンタクトホールの深さだけでなく第１ビアコンタクトホールのテーパーの角度を調節することができる。この時前記高エッチング比乾式エッチングにより形成された第１ビアコンタクトホールのテーパー角度４６０は３０ないし７０度の角度を有することが無難だが、３０ないし５０度を有することが望ましい。
この時、前記高エッチング比乾式エッチングはイオンエッチングまたは反応エッチングなどを利用することができる。
次に、図１０Ｃは前記第１深さを有する第１ビアコンタクトホールを高選択比乾式エッチングでエッチングして第２ビアコンタクトホールを形成する段階の工程断面図である。図で見るように前記第１ビアコンタクトホールが形成された図のＡ領域の平坦化層及びゲート絶縁膜またはＢ領域の平坦化層、パッシベーション層及びゲート絶縁膜を高選択比乾式エッチングでエッチングして＜実施形態２＞で説明したように前記半導体層を露出させるか、または露出させない第２深さで第２ビアコンタクトホール４６１を形成する。
この時、前記高選択比乾式エッチングは前記平坦化層、パッシベーション層及びゲート絶縁膜のエッチング率は高くて、前記半導体層はエッチング率が低いエッチングである。したがって、前記高選択比乾式エッチングにより前記平坦化層、パッシベーション層及びゲート絶縁膜はエッチングされて、前記半導体層はほとんどエッチングされないだけでなく、高選択比乾式エッチングにより形成された第２深さの第２ビアコンタクトホールのテーパー角度４６２は前記第１深さの第１コンタクトホールの角度よりも高い角度で形成されるようになる。
すなわち、前記高選択比乾式エッチングにより形成された第２深さの第２ビアコンタクトホールのテーパー角度は６０ないし９０度の角度を有するようになってほとんど垂直に近く形成される。この時前記第２深さの第２ビアコンタクトホールのテーパー角度は望ましくは７０ないし９０度の角度で形成される。
図１０ＣのＡ領域で見るように前記第２深さの第２ビアコンタクトホールは半導体層を露出させない深さまで形成するか、またはＢ領域で見るように半導体層を露出させる深さまで形成しても構わない。これは前記高選択比乾式エッチングが前記半導体層はほとんどエッチングさせないで、前記絶縁膜及び層間絶縁膜のみをエッチングすることによってＢ領域のように半導体層が露出しても半導体層の表面がほとんど損傷を多く受けないためである。しかし、前記高選択比乾式エッチングが半導体層を全くエッチングしないと言えないのでＡ領域のように半導体層を露出させない深さまでエッチングして半導体層が損傷を受けたりまたは過度エッチングされたりすることを基本的に防止することができる。
図１０Ｄは前記第２深さにエッチングされた領域を湿式エッチングでエッチングして第３ビアコンタクトホールを形成する段階の工程断面図である。図で見るように前記乾式エッチングで第２深さにエッチングされた第２ビアコンタクトホールを湿式エッチングで前記半導体層４５３の表面が露出するように第３ビアコンタクトホール４６３を形成する。
この時図のＡ領域で見るようにフォトレジストパターンを除去して、前記高エッチング比乾式エッチング及び高選択比乾式エッチングで形成された第１ビアコンタクトホール及び第２ビアコンタクトホールを湿式エッチングして半導体層の表面が露出するようにする（既に露出した半導体層の表面をさらに広げる）湿式エッチングの等方性エッチングにより第３ビアコンタクトホールのテーパーの角度４６４が低く形成されるようにするか、あるいはＢ領域で見るようにフォトレジストパターン４５７を除去しないで、湿式エッチングの等方性エッチングにより第３ビアコンタクトホールのテーパーの角度が低く形成されるようにすることができる。
この時前記湿式エッチングによる第３ビアコンタクトホールのテーパー角度は５ないし５０度の角度で形成されるが、５ないし３５度の角度を有することが望ましい。また前記湿式エッチングは平坦化層及びゲート絶縁膜または平坦化層、層間絶縁膜及びゲート絶縁膜を半導体層に対して高選択比を有するエッチング溶液で湿式エッチングして、前記半導体層の表面が露出しても前記湿式エッチング溶液による損傷を全く受けないようにするだけでなく、自然酸化膜または一部発生したポリマー残留物を除去することができるようにする。
したがって、前記第１ビアホール、第２ビアホール及び第３ビアホールにより上部は湿式エッチングプロファイルを有して、中間部は高い角度のテーパーを有する高選択比乾式エッチングプロファイルを有して、下部は低い角度のテーパーを有する高エッチング比乾式エッチングプロファイルを有する三重プロファイルビアホールが形成される。
次に、図１０Ｅは前記形成された三重プロファイルを有するビアコンタクトホールを利用して薄膜トランジスタまたは表示素子を形成する工程の断面図である。図のＡ領域で見るように前記形成された三重プロファイルを有するビアコンタクトホールが形成された基板全面に画素電極形成物質を形成して、パターニングすることによって、前記半導体層４５３と直接コンタクトする画素電極４６５を形成することができる。以後図では図示しなかったが、発光層及び共通電極を形成して有機電界発光素子のような表示素子を形成することができる。また図のＢ領域で見るように基板全面に金属配線形成物質を形成して、パターニングして金属配線４６６を形成してビアコンタクトホールでソース／ドレイン電極が要らなくて、半導体層が金属配線と直接連結される薄膜トランジスタを形成することができる。
したがって、前記ビアコンタクトホールは上部は湿式エッチングプロファイルを有して、中間部は高い角度のテーパーを有する高選択比乾式エッチングプロファイルを有して、下部は低い角度のテーパーを有する高エッチング比乾式エッチングプロファイルを有する三重プロファイルビアホール４６７によりコンタクトされることによって、ポリマーの残留物が全く残っていなくて残留物によるコンタクト抵抗が全くなくて、前記半導体層の表面がエッチングされないことであって、損傷を受けなくて、ビアコンタクトホールが三重プロファイルを有することによって、前記画素電極形成物質または金属配線形成物質でビアコンタクトホールの埋込が容易になるようにする。
＜実施形態９＞
図１１は本発明によるまた他の実施形態であって、コンタクトホール及びビアホールを同時に形成する方法の工程断面図及びこれを利用した半導体素子の断面図である。
図で見るようにＡ領域は＜実施形態１＞により形成された二重プロファイルを有するコンタクトホールを利用してソース／ドレイン電極を形成した薄膜トランジスタであって、Ｂ領域は＜実施形態５＞により形成された二重プロファイルを有するビアホールを利用して金属配線を形成した半導体素子を示しているが、本実施形態では両領域を同時に形成することである。
すなわち、プラスチックまたはガラスのような絶縁基板５０１上にバッファー層５０２を形成して、前記基板の所定の領域であるＡ領域には＜実施形態１＞で詳述したような方法で半導体層５０３を形成した後、前記基板上にゲート絶縁膜５０４を形成して、前記基板上にゲート電極形成物質を形成した後パターニングしてゲート電極５０５を形成する。
この時前記Ａ領域と所定の間隔を置いて形成されたＢ領域では第１金属配線５０６が形成される。この時前記第１金属配線はＡ領域で基板全面に形成されたゲート電極物質をパターニングしてゲート電極を形成する時パターンを利用して形成することができる。すなわち、前記ゲート電極及び第１金属配線は同じ物質で形成されて同時に形成することができる。またＢ領域の基板上には、図示しなかったが、前記Ａ領域のバッファー層及びゲート絶縁膜を形成する時積層された層が除去されなくて残っていることもある。
続いて、前記Ａ領域ではＡ領域の層間絶縁膜５０７が形成される。この時前記Ｂ領域でもＢ領域の層間絶縁膜５０８が形成されるが、２層間絶縁膜は同時に形成されることができる。
そして、＜実施形態１＞及び＜実施形態5＞で詳述したような方法で前記Ａ領域の層間絶縁膜及びゲート絶縁膜を高エッチング比を有する乾式エッチング及び選択比を有する湿式エッチングして二重プロファイルコンタクトホール５０９を形成して、Ｂ領域の層間絶縁膜を高エッチング比を有する乾式エッチング及び選択比を有する湿式エッチングして二重プロファイルビアホール５１０を形成する。この時前記Ａ領域及びＢ領域の乾式エッチングと前記Ａ領域及びＢ領域の湿式エッチングとは同時に実施されて、したがって、前記二重プロファイルコンタクトホール及び二重プロファイルビアホールは同時に形成される。この時前記乾式エッチングプロファイルのテーパー角度は６０ないし９０度の角度を有することが無難だが、７５ないし９０度を有することが望ましくて、前記湿式エッチングプロファイルのテーパー角度は５ないし６０度の角度を有することが無難だが、５ないし４５度の角度を有することが望ましい。
続いて、Ａ領域ではソース／ドレイン電極形成物質が形成された後、パターニングしてソース／ドレイン電極５１１を形成して、Ｂ領域でも第２金属配線形成物質を形成した後、パターニングして第２金属配線５１２を形成する。この時前記ソース／ドレイン電極形成物質を基板全面に塗布して、ソース／ドレイン電極パターン及び第２金属配線パターンを利用して同時にソース／ドレイン電極及び第２金属配線パターンを形成することができる。すなわち、前記ソース／ドレイン電極及び第２金属配線は同じ物質で一回の工程で形成することができる。
続いて、図には図示しなかったが前記基板上にパッシベーション層及び平坦化層などを形成して、陽極電極、発光層及び陰極電極を形成して有機電界発光素子のような表示素子を形成することができる。
＜実施形態１０＞
図１２は本発明によるまた他の実施形態であって、コンタクトホール及びビアホールを同時に形成する方法の工程断面図及び前記コンタクトホール及びビアホールを利用した工程の断面図である。図で見るようにＡ領域は＜実施形態２＞により形成された三重プロファイルを有するコンタクトホールを利用してソース／ドレイン電極を形成した薄膜トランジスタが形成された薄膜トランジスタ領域であって、Ｂ領域は＜実施形態６＞により形成された三重プロファイルを有するビアホールを利用して金属配線を形成した金属配線領域を示しているが、本実施形態では両領域を同時に形成することである。すなわち、プラスチックまたはガラスのような絶縁基板５５１上にバッファー層５５２を形成して、前記基板の所定の領域であるＡ領域には＜実施形態１＞で詳述したような方法で半導体層５５３を形成した後、前記基板上にゲート絶縁膜５５４を形成して、前記基板上にゲート電極形成物質を形成した後パターニングしてゲート電極５５５を形成する。
この時前記Ａ領域と所定の間隔を置いて形成されたＢ領域では第１金属配線５５６が形成される。この時前記第１金属配線はＡ領域で基板全面に形成されたゲート電極物質をパターニングしてゲート電極を形成する時パターンを利用して形成することができる。すなわち、前記ゲート電極及び第１金属配線は同じ物質で形成されて同時に形成することができる。またＢ領域の基板上には、図示しなかったが、前記Ａ領域のバッファー層及びゲート絶縁膜を形成する時積層された層が除去されなくて残っていることもある。
続いて、前記Ａ領域ではＡ領域の層間絶縁膜５５７が形成される。この時前記Ｂ領域でもＢ領域の層間絶縁膜５５８が形成されるが、２層間絶縁膜は同時に形成することができる。
そして、＜実施形態２＞及び＜実施形態6＞で詳述したような方法で前記Ａ領域の層間絶縁膜及びゲート絶縁膜を高エッチング比乾式エッチング、高選択比乾式エッチング及び選択比を有する湿式エッチングして三重プロファイルコンタクトホール５５９を形成して、Ｂ領域の層間絶縁膜を高エッチング比乾式エッチング、高選択比乾式エッチング及び選択比を有する湿式エッチングして三重プロファイルビアホール５６０を形成する。この時前記Ａ領域及びＢ領域の高エッチング比乾式エッチング及び高選択比乾式エッチングと前記Ａ領域及びＢ領域の湿式エッチングとは同時に実施されて、したがって、前記三重プロファイルコンタクトホール及び三重プロファイルビアホールは同時に形成される。この時前記高エッチング比乾式エッチングプロファイルのテーパー角度は３０ないし７０度の角度を有することが無難だが、３０ないし５０度を有することが望ましくて、前記高選択比乾式エッチングプロファイルのテーパー角度は６０ないし９０度の角度を有することが無難だが、７０ないし９０度を有することが望ましくて、前記湿式エッチングプロファイルのテーパー角度は５ないし５０度の角度を有することが無難だが、５ないし３５度の角度を有することが望ましい。
続いて、Ａ領域ではソース／ドレイン電極形成物質が形成された後、パターニングしてソース／ドレイン電極５６１を形成して、Ｂ領域でも第２金属配線形成物質を形成した後、パターニングして第２金属配線５６２を形成する。この時前記ソース／ドレイン電極形成物質を基板全面に塗布して、ソース／ドレイン電極パターン及び第２金属配線パターンを利用して同時にソース／ドレイン電極及び第２金属配線パターンを形成することができる。すなわち、前記ソース／ドレイン電極及び第２金属配線は同じ物質で一回の工程で形成することができる。
続いて、図には図示しなかったが前記基板上にパッシベーション層及び平坦化層などを形成して、画素電極、発光層及び共通電極を形成して有機電界発光素子のような表示素子を形成することができる。
前記＜実施形態１＞及び＜実施形態２＞は二重または三重プロファイルを有するコンタクトホールを形成するものであって、前記＜実施形態３＞及び＜実施形態４＞は二重または三重プロファイルを有するビアホールを形成するものであって、前記＜実施形態５＞及び＜実施形態６＞は二重または三重プロファイルを有するビアホールを形成するものであって、前記＜実施形態７＞及び＜実施形態８＞は二重または三重プロファイルを有するビアコンタクトホールを形成するものであって、前記＜実施形態９＞及び＜実施形態１０＞は二重または三重プロファイルを有するビアホールとコンタクトホールとを同時に形成することに関したものであるが、前記のように二重または三重プロファイルだけでなく、四重または多重プロファイルを有するコンタクトホール、ビアホールまたはビアコンタクトホールを形成しても構わない。すなわち、高選択比乾式エッチングまたは高エッチング比乾式エッチングのような乾式エッチングまたは湿式エッチングを１回以上繰り返してエッチングする場合多重プロファイルを有する構造で形成することができる。但し、最終エッチング工程は湿式エッチング工程を進行してエッチング残留物または不純物を完全に除去することによって、優秀な特性を有するコンタクトホール、ビアホールまたはビアコンタクトホールを形成することができる。
本発明は以上でよく見たように望ましい実施形態を挙げて図示して説明したが、前記実施形態に限られなくて本発明の精神を外れない範囲内で該発明が属する技術分野で通常の知識を有する者により多様な変更と修正が可能であることである。
従来技術による薄膜トランジスタのコンタクトホール形成方法の工程断面図である。 従来技術による薄膜トランジスタのコンタクトホール形成方法の工程断面図である。 従来技術により形成されたコンタクトホールの問題点を示す断面図である。 本発明によるコンタクトホール形成方法の工程断面図及び前記コンタクトホールを利用した工程の断面図である。 本発明によるコンタクトホール形成方法の工程断面図及び前記コンタクトホールを利用した工程の断面図である。 本発明によるコンタクトホール形成方法の工程断面図及び前記コンタクトホールを利用した工程の断面図である。 本発明によるコンタクトホール形成方法の工程断面図及び前記コンタクトホールを利用した工程の断面図である。 本発明によるコンタクトホール形成方法の工程断面図及び前記コンタクトホールを利用した工程の断面図である。 本発明による他の実施形態であって、コンタクトホール形成方法の工程断面図である。 本発明による他の実施形態であって、コンタクトホール形成方法の工程断面図である。 本発明による他の実施形態であって、コンタクトホール形成方法の工程断面図である。 本発明による他の実施形態であって、コンタクトホール形成方法の工程断面図である。 本発明による他の実施形態であって、コンタクトホール形成方法の工程断面図である。 本発明による他の実施形態であって、コンタクトホールを利用した工程の断面図である。 本発明による他の実施形態であって、コンタクトホールを利用した工程の断面写真である。 本発明による他の実施形態であって、ビアホール形成方法の工程断面図である。 本発明による他の実施形態であって、ビアホール形成方法の工程断面図である。 本発明による他の実施形態であって、ビアホール形成方法の工程断面図である。 本発明による他の実施形態であって、ビアホール形成方法の工程断面図である。 本発明による他の実施形態であって、ビアホールを利用する工程の工程断面図である。 本発明によるまた他の実施形態で、ビアホール形成方法の工程断面図である。 本発明によるまた他の実施形態で、ビアホール形成方法の工程断面図である。 本発明によるまた他の実施形態で、ビアホール形成方法の工程断面図である。 本発明によるまた他の実施形態で、ビアホール形成方法の工程断面図である。 本発明によるまた他の実施形態で、ビアホールを利用した工程の断面図である。 本発明によるまた他の実施形態であって、ビアホール形成方法の工程断面図である。 本発明によるまた他の実施形態であって、ビアホール形成方法の工程断面図である。 本発明によるまた他の実施形態であって、ビアホール形成方法の工程断面図である。 本発明によるまた他の実施形態であって、ビアホール形成方法の工程断面図である。 本発明によるまた他の実施形態であって、ビアホールを利用する工程の工程断面図である。 本発明によるまた他の実施形態で、ビアホール形成方法の工程断面図である。 本発明によるまた他の実施形態で、ビアホール形成方法の工程断面図である。 本発明によるまた他の実施形態で、ビアホール形成方法の工程断面図である。 本発明によるまた他の実施形態で、ビアホール形成方法の工程断面図である。 本発明によるまた他の実施形態で、ビアホールを利用した工程の断面図である。 本発明によるまた他の実施形態であって、ビアコンタクトホール形成方法の工程断面図である。 本発明によるまた他の実施形態であって、ビアコンタクトホール形成方法の工程断面図である。 本発明によるまた他の実施形態であって、ビアコンタクトホール形成方法の工程断面図である。 本発明によるまた他の実施形態であって、ビアコンタクトホール形成方法の工程断面図である。 本発明によるまた他の実施形態であって、ビアコンタクトホールを利用する工程の工程断面図である。 本発明によるまた他の実施形態で、ビアコンタクトホール形成方法の工程断面図である。 本発明によるまた他の実施形態で、ビアコンタクトホール形成方法の工程断面図である。 本発明によるまた他の実施形態で、ビアコンタクトホール形成方法の工程断面図である。 本発明によるまた他の実施形態で、ビアコンタクトホール形成方法の工程断面図である。 本発明によるまた他の実施形態で、ビアコンタクトホールを利用する工程の工程断面図である。 本発明によるまた他の実施形態であって、コンタクトホール及びビアホールを同時に形成する方法の工程断面図及びこれを利用した半導体素子の断面図である。 本発明によるまた他の実施形態であって、コンタクトホール及びビアホールを同時に形成する方法の工程断面図及び前記コンタクトホール及びビアホールを利用した工程の断面図である。
符号の説明
１０３、２０３ 半導体層
１０４、２０４ ゲート絶縁膜
１０５、２０５ ゲート電極
１０６、２０６、３０３ 層間絶縁膜
１０７、２１０ フォトレジストパターン
１０８ コンタクトホール
２１１、３０５ ビアホール
１１４ 二重プロファイルコンタクトホール
２１４、３０８ 二重プロファイルビアホール
４０９、５１０ ビアコンタクトホール
４１４、５０９ 二重プロファイルビアコンタクトホール
１１１、２１２、３０６、４１２ 湿式エッチングプロファイル
１１２、２１３、３０７、４１３ 乾式エッチングプロファイル
１５５、４６７、５５９ 三重プロファイルコンタクトホール
２６６、３６１、５６０ 三重プロファイルビアホール
４６７ 三重プロファイルビアコンタクトホール

Claims (85)

  1. 基板と、
    前記基板上に形成されて、半導体層、ゲート絶縁膜、ゲート電極及び層間絶縁膜を含んで形成された薄膜トランジスタと、
    前記ゲート絶縁膜及び層間絶縁膜を貫通するコンタクトホールと、
    を含み、
    前記コンタクトホールは、前記ゲート絶縁膜及び層間絶縁膜の一部に乾式エッチング工程または湿式エッチング工程のうちいずれか一つ以上を有して乾式エッチングプロファイルまたは湿式エッチングプロファイルのうちいずれか一つ以上を有する所定深さのコンタクトホールを形成し、
    前記所定深さのコンタクトホールを湿式エッチングして前記半導体層の表面が露出すると共に、上部がテーパーからなる湿式エッチングプロファイルを有することを特徴とする半導体素子。
  2. 前記上部の湿式エッチングプロファイルのテーパー角度は５ないし６０度であることを特徴とする請求項１に記載の半導体素子。
  3. 前記上部の湿式エッチングプロファイルのテーパー角度は５ないし４５度であることを特徴とする請求項１に記載の半導体素子。
  4. 前記乾式エッチング工程のプロファイルのテーパー角度は６０ないし９０度であることを特徴とする請求項１に記載の半導体素子。
  5. 前記乾式エッチング工程のプロファイルのテーパー角度は７５ないし９０度であることを特徴とする請求項１に記載の半導体素子。
  6. 前記乾式エッチング工程のプロファイルは高選択比乾式エッチングプロファイル及び高エッチング比乾式エッチングプロファイルであり、
    前記高選択比乾式エッチングとは前記ゲート絶縁膜及び前記層間絶縁膜に対して前記半導体層が高選択比を有する乾式エッチングであり、
    前記高エッチング比乾式エッチングとはイオンエッチングまたは反応エッチングを利用し、ガスとしてＣＦ４／Ｏ２またはＳＦ６／Ｏ２ガスが使われる乾式エッチングであることを特徴とする請求項１に記載の半導体素子。
  7. 前記上部の湿式エッチングプロファイルのテーパー角度は５ないし５０度であることを特徴とする請求項１に記載の半導体素子。
  8. 前記上部の湿式エッチングプロファイルのテーパー角度は５ないし３５度であることを特徴とする請求項１に記載の半導体素子。
  9. 前記高選択比乾式エッチングプロファイルのテーパー角度は６０ないし９０度であることを特徴とする請求項６に記載の半導体素子。
  10. 前記高選択比乾式エッチングプロファイルのテーパー角度は７０ないし９０度であることを特徴とする請求項６に記載の半導体素子。
  11. 前記高エッチング比乾式エッチングプロファイルのテーパー角度は３０ないし７０度であることを特徴とする請求項６に記載の半導体素子。
  12. 前記高エッチング比乾式エッチングプロファイルのテーパー角度は３０ないし５０度であることを特徴とする請求項６に記載の半導体素子。
  13. 前記コンタクトホールは前記半導体層のソース／ドレイン領域とソース／ドレイン電極とをコンタクトすることを特徴とする請求項１に記載の半導体素子。
  14. 基板上に半導体層、ゲート絶縁膜、ゲート電極及び層間絶縁膜を形成する段階と、
    前記ゲート絶縁膜及び層間絶縁膜の一部に乾式エッチング工程または湿式エッチング工程のうちいずれか一つ以上を一度以上実施して所定深さのコンタクトホールを形成する段階と、
    前記所定深さのコンタクトホールを湿式エッチングして前記半導体層の表面が露出すると共に、上部がテーパーからなる湿式エッチングプロファイルを有するコンタクトホールを完成すると同時に前記エッチング工程で発生したエッチング残留物を除去する段階と、
    を含むことを特徴とする半導体素子形成方法。
  15. 前記乾式エッチング工程はイオンエッチングまたは反応エッチング工程であることを特徴とする請求項１４に記載の半導体素子形成方法。
  16. 前記所定深さのコンタクトホールを湿式エッチングする段階以前に、前記所定深さのコンタクトホールを形成する時に用いたフォトレジストパターンを除去する段階をさらに含むことを特徴とする請求項１４に記載の半導体素子形成方法。
  17. 前記乾式エッチング工程は高選択比乾式エッチング工程または高エッチング比乾式エッチング工程のうちいずれか一つ以上であり、
    前記高選択比乾式エッチングとは前記ゲート絶縁膜及び前記層間絶縁膜に対して前記半導体層が高選択比を有する乾式エッチングであり、
    前記高エッチング比乾式エッチングとはイオンエッチングまたは反応エッチングを利用し、ガスとしてＣＦ ４ ／Ｏ ２ またはＳＦ ６ ／Ｏ ２ ガスが使われる乾式エッチングであることを特徴とする請求項１４に記載の半導体素子形成方法。
  18. 基板と、
    前記基板上に形成されたソース／ドレイン電極を含む薄膜トランジスタと、
    前記薄膜トランジスタ上に形成されたパッシベーション層及び平坦化層と、
    前記パッシベーション層及び平坦化層を貫通して、前記ソース／ドレイン電極を露出するビアホールと、
    を含み、
    前記ビアホールは、前記パッシベーション層及び平坦化層の一部に乾式エッチング工程または湿式エッチング工程のうちいずれか一つ以上を有する所定深さのコンタクトホールを形成し、
    前記所定深さのコンタクトホールを湿式エッチングして前記ソース／ドレイン電極の表面が露出すると共に、上部が湿式エッチングプロファイルを有することを特徴とする半導体素子。
  19. 前記上部の湿式エッチングプロファイルのテーパー角度は５ないし６０度であることを特徴とする請求項１８に記載の半導体素子。
  20. 前記上部の湿式エッチングプロファイルのテーパー角度は５ないし４５度であることを特徴とする請求項１８に記載の半導体素子。
  21. 前記乾式エッチング工程のプロファイルのテーパー角度は６０ないし９０度であることを特徴とする請求項１８に記載の半導体素子。
  22. 前記乾式エッチング工程のプロファイルのテーパー角度は７５ないし９０度であることを特徴とする請求項１８に記載の半導体素子。
  23. 前記乾式エッチング工程のプロファイルは高選択比乾式エッチングプロファイル及び高エッチング比乾式エッチングプロファイルであり、
    前記高選択比乾式エッチングとは前記パッシベーション層及び前記平坦化層に対して前記ソース／ドレイン電極が高選択比を有する乾式エッチングであり、
    前記高エッチング比乾式エッチングとはイオンエッチングまたは反応エッチングを利用し、ガスとしてＣＦ ４ ／Ｏ ２ またはＳＦ ６ ／Ｏ ２ ガスが使われる乾式エッチングであることを特徴とする請求項１８に記載の半導体素子。
  24. 前記上部の湿式エッチングプロファイルのテーパー角度は５ないし５０度であることを特徴とする請求項１８に記載の半導体素子。
  25. 前記上部の湿式エッチングプロファイルのテーパー角度は５ないし３５度であることを特徴とする請求項１８に記載の半導体素子。
  26. 前記高選択比乾式エッチングプロファイルのテーパー角度は６０ないし９０度であることを特徴とする請求項２３に記載の半導体素子。
  27. 前記高選択比乾式エッチングプロファイルのテーパー角度は７０ないし９０度であることを特徴とする請求項２３に記載の半導体素子。
  28. 前記高エッチング比乾式エッチングプロファイルのテーパー角度は３０ないし７０度であることを特徴とする請求項２３に記載の半導体素子。
  29. 前記高エッチング比乾式エッチングプロファイルのテーパー角度は３０ないし５０度であることを特徴とする請求項２３に記載の半導体素子。
  30. 前記ビアホールは前記ソース／ドレイン電極と画素電極とをコンタクトすることを特徴とする請求項１８に記載の半導体素子。
  31. 基板上にソース／ ドレイン電極を含む薄膜トランジスタを形成する段階と、
    前記薄膜トランジスタ上にパッシベーション層及び平坦化層を形成する段階と、
    前記平坦化層及びパッシベーション層の一部に乾式エッチング工程または湿式エッチング工程のうちいずれか一つ以上を一度以上実施して所定深さのビアホールを形成する段階と、
    前記所定深さのビアホールを湿式エッチングして前記ソース／ドレイン電極が露出すると共に、上部がテーパーの湿式エッチングプロファイルを有するビアホールを完成すると同時に前記エッチング工程で発生したエッチング残留物を除去する段階と、
    を含むことを特徴とする半導体素子形成方法。
  32. 前記乾式エッチング工程はイオンエッチングまたは反応エッチング工程であることを特徴とする請求項３１に記載の半導体素子形成方法。
  33. 前記所定深さのビアホールを湿式エッチングする段階以前に、前記所定深さのビアホールを形成する時に用いたフォトレジストパターンを除去する段階をさらに含むことを特徴とする請求項３１に記載の半導体素子形成方法。
  34. 前記乾式エッチング工程は高選択比乾式エッチング工程または高エッチング比乾式エッチング工程のうちいずれか一つ以上であり、
    前記高選択比乾式エッチングとは前記平坦化層及び前記パッシベーション層に対して前記ソース／ドレイン電極が高選択比を有する乾式エッチングであり、
    前記高エッチング比乾式エッチングとはイオンエッチングまたは反応エッチングを利用し、ガスとしてＣＦ ４ ／Ｏ ２ またはＳＦ ６ ／Ｏ ２ ガスが使われる乾式エッチングであることを特徴とする請求項３１に記載の半導体素子形成方法。
  35. 基板と、
    前記基板上に形成された金属配線及び層間絶縁膜と、
    前記層間絶縁膜を貫通するビアホールと、
    を含み、
    前記ビアホールは、前記層間絶縁膜の一部に乾式エッチング工程または湿式エッチング工程のうちいずれか一つ以上を有して乾式エッチングプロファイルまたは湿式エッチングプロファイルのうちいずれか一つ以上を有する所定深さのビアホールを形成し、
    前記所定深さのビアホールを湿式エッチングして前記金属配線の表面が露出すると共に、上部がテーパーからなる湿式エッチングプロファイルを有することを特徴とする半導体素子。
  36. 前記上部の湿式エッチングプロファイルのテーパー角度は５ないし６０度であることを特徴とする請求項３５に記載の半導体素子。
  37. 前記上部の湿式エッチングプロファイルのテーパー角度は５ないし４５度であることを特徴とする請求項３５に記載の半導体素子。
  38. 前記乾式エッチング工程のプロファイルのテーパー角度は６０ないし９０度であることを特徴とする請求項３５に記載の半導体素子。
  39. 前記乾式エッチング工程のプロファイルのテーパー角度は７５ないし９０度であることを特徴とする請求項３５に記載の半導体素子。
  40. 前記乾式エッチング工程のプロファイルは高選択比乾式エッチングプロファイル及び高エッチング比乾式エッチングプロファイルであり、
    前記高選択比乾式エッチングとは前記層間絶縁膜に対して前記金属配線が高選択比を有する乾式エッチングであり、
    前記高エッチング比乾式エッチングとはイオンエッチングまたは反応エッチングを利用し、ガスとしてＣＦ ４ ／Ｏ ２ またはＳＦ ６ ／Ｏ ２ ガスが使われる乾式エッチングであることを特徴とする請求項３５に記載の半導体素子。
  41. 前記上部の湿式エッチングプロファイルのテーパー角度は５ないし５０度であることを特徴とする請求項３５に記載の半導体素子。
  42. 前記上部の湿式エッチングプロファイルのテーパー角度は５ないし３５度であることを特徴とする請求項３５に記載の半導体素子。
  43. 前記高選択比乾式エッチングプロファイルのテーパー角度は６０ないし９０度であることを特徴とする請求項４０に記載の半導体素子。
  44. 前記高選択比乾式エッチングプロファイルのテーパー角度は７０ないし９０度であることを特徴とする請求項４０に記載の半導体素子。
  45. 前記高エッチング比乾式エッチングプロファイルのテーパー角度は３０ないし７０度であることを特徴とする請求項４０に記載の半導体素子。
  46. 前記高エッチング比乾式エッチングプロファイルのテーパー角度は３０ないし５０度であることを特徴とする請求項４０に記載の半導体素子。
  47. 前記ビアホールは前記金属配線と上部金属配線とをコンタクトすることを特徴とする請求項３５に記載の半導体素子。
  48. 基板上に金属配線及び層間絶縁膜を形成する段階と、
    前記層間絶縁膜の一部に少なくとも乾式エッチング工程または湿式エッチング工程のうちいずれか一つ以上を一度以上実施して所定深さのビアホールを形成する段階と、
    前記所定深さのビアホールを湿式エッチングして前記金属配線が露出すると共に、上部がテーパーの湿式エッチングプロファイルを有するビアホールを完成すると同時に前記エッチング工程で発生したエッチング残留物を除去する段階と、
    を含むことを特徴とする半導体素子形成方法。
  49. 前記乾式エッチング工程はイオンエッチングまたは反応エッチング工程であることを特徴とする請求項４８に記載の半導体素子形成方法。
  50. 前記所定深さのビアホールを湿式エッチングする段階以前に、前記所定深さのビアホールを形成する時に用いたフォトレジストパターンを除去する段階をさらに含むことを特徴とする請求項４８に記載の半導体素子形成方法。
  51. 前記乾式エッチング工程は高選択比乾式エッチング工程または高エッチング比乾式エッチング工程のうちいずれか一つ以上であり、
    前記高選択比乾式エッチングとは前記層間絶縁膜に対して前記金属配線が高選択比を有する乾式エッチングであり、
    前記高エッチング比乾式エッチングとはイオンエッチングまたは反応エッチングを利用し、ガスとしてＣＦ ４ ／Ｏ ２ またはＳＦ ６ ／Ｏ ２ ガスが使われる乾式エッチングであることを特徴とする請求項４８に記載の半導体素子形成方法。
  52. 基板と、
    前記基板上に形成された半導体層、ゲート絶縁膜及びゲート電極と、
    前記基板上に形成された平坦化層と、
    前記平坦化層及びゲート絶縁膜を貫通するビアコンタクトホールと、
    を含み、
    前記ビアコンタクトホールは、前記平坦化層及びゲート絶縁膜の一部に乾式エッチング工程または湿式エッチング工程のうちいずれか一つ以上を有して乾式エッチングプロファイルまたは湿式エッチングプロファイルのうちいずれか一つ以上を有する所定深さのビアコンタクトホールを形成し、
    前記所定深さのビアコンタクトホールを湿式エッチングして前記半導体層の表面が露出すると共に、上部がテーパーからなる湿式エッチングプロファイルを有することを特徴とする半導体素子。
  53. 前記上部の湿式エッチングプロファイルのテーパー角度は５ないし６０度であることを特徴とする請求項５２に記載の半導体素子。
  54. 前記上部の湿式エッチングプロファイルのテーパー角度は５ないし４５度であることを特徴とする請求項５２に記載の半導体素子。
  55. 前記乾式エッチング工程のプロファイルのテーパー角度は６０ないし９０度であることを特徴とする請求項５２に記載の半導体素子。
  56. 前記乾式エッチング工程のプロファイルのテーパー角度は７５ないし９０度であることを特徴とする請求項５２に記載の半導体素子。
  57. 前記乾式エッチングプロファイルは高選択比乾式エッチングプロファイル及び高エッチング比乾式エッチングプロファイルであり、
    前記高選択比乾式エッチングとは前記平坦化層及び前記ゲート絶縁膜に対して前記半導体層が高選択比を有する乾式エッチングであり、
    前記高エッチング比乾式エッチングとはイオンエッチングまたは反応エッチングを利用し、ガスとしてＣＦ ４ ／Ｏ ２ またはＳＦ ６ ／Ｏ ２ ガスが使われる乾式エッチングであることを特徴とする請求項５２に記載の半導体素子。
  58. 前記上部の湿式エッチングプロファイルのテーパー角度は５ないし５０度であることを特徴とする請求項５２に記載の半導体素子。
  59. 前記上部の湿式エッチングプロファイルのテーパー角度は５ないし３５度であることを特徴とする請求項５２に記載の半導体素子。
  60. 前記高選択比乾式エッチングプロファイルのテーパー角度は６０ないし９０度であることを特徴とする請求項５７に記載の半導体素子。
  61. 前記高選択比乾式エッチングプロファイルのテーパー角度は７０ないし９０度であることを特徴とする請求項５７に記載の半導体素子。
  62. 前記高エッチング比乾式エッチングプロファイルのテーパー角度は３０ないし７０度であることを特徴とする請求項５７に記載の半導体素子。
  63. 前記高エッチング比乾式エッチングプロファイルのテーパー角度は３０ないし５０度であることを特徴とする請求項５７に記載の半導体素子。
  64. 前記ビアコンタクトホールは前記半導体層のソース／ドレイン領域と金属配線または画素電極とをコンタクトすることを特徴とする請求項５２に記載の半導体素子。
  65. 基板上に半導体層、ゲート絶縁膜及びゲート電極を形成する段階と、
    前記基板上に平坦化層を形成する段階と、
    前記平坦化層及びゲート絶縁膜の一部に乾式エッチング工程または湿式エッチング工程のうちいずれか一つ以上を一度以上実施して所定深さのビアコンタクトホールを形成する段階と、
    前記所定深さのビアコンタクトホールを湿式エッチングして前記半導体層が露出すると共に、上部がテーパーの湿式エッチングプロファイルを有するビアコンタクトホールを完成すると同時に前記エッチング工程で発生したエッチング残留物を除去する段階と、
    を含むことを特徴とする半導体素子形成方法。
  66. 前記乾式エッチング工程はイオンエッチングまたは反応エッチング工程であることを特徴とする請求項６５に記載の半導体素子形成方法。
  67. 前記所定深さのビアコンタクトホールを湿式エッチングする段階以前に、前記所定深さのビアコンタクトホールを形成する時に用いたフォトレジストパターンを除去する段階をさらに含むことを特徴とする請求項６５に記載の半導体素子形成方法。
  68. 前記乾式エッチング工程は高選択比乾式エッチング工程または高エッチング比乾式エッチング工程のうちいずれか一つ以上であり、
    前記高選択比乾式エッチングとは前記平坦化層及び前記ゲート絶縁膜に対して前記半導体層が高選択比を有する乾式エッチングであり、
    前記高エッチング比乾式エッチングとはイオンエッチングまたは反応エッチングを利用し、ガスとしてＣＦ ４ ／Ｏ ２ またはＳＦ ６ ／Ｏ ２ ガスが使われる乾式エッチングであることを特徴とする請求項６５に記載の半導体素子形成方法。
  69. 基板と、
    前記基板上に形成された半導体層、ゲート絶縁膜、ゲート電極及び層間絶縁膜と、
    前記ゲート絶縁膜及び層間絶縁膜を貫通するコンタクトホールが形成された薄膜トランジスタ領域と、
    前記薄膜トランジスタ領域と所定の間隔で離隔されて、前記基板上に形成された金属配線及び絶縁膜と、
    前記絶縁膜を貫通するビアホールを有する金属配線領域と、
    を含み、
    前記コンタクトホールは、前記層間絶縁膜及びゲート絶縁膜の一部に乾式エッチング工程または湿式エッチング工程のうちいずれか一つ以上を有して乾式エッチングプロファイルまたは湿式エッチングプロファイルのうちいずれか一つ以上を有する所定深さのコンタクトホールを形成し、
    前記所定深さのコンタクトホールを湿式エッチングして前記半導体層の表面が露出すると共に、上部がテーパーからなる湿式エッチングプロファイルを有し、
    前記ビアホールは、前記絶縁膜の一部に乾式エッチング工程または湿式エッチング工程のうちいずれか一つ以上を有して乾式エッチングプロファイルまたは湿式エッチングプロファイルのうちいずれか一つ以上を有する所定深さのビアホールを形成し、
    前記所定深さのビアホールを湿式エッチングして前記金属配線の表面が露出すると共に、上部がテーパーからなる湿式エッチングプロファイルを有することを特徴とする半導体素子。
  70. 前記コンタクトホールの上部の湿式エッチングプロファイル及び前記ビアホールの上部の湿式エッチングプロファイルのテーパー角度は５ないし６０度であることを特徴とする請求項６９に記載の半導体素子。
  71. 前記コンタクトホールの上部の湿式エッチングプロファイル及び前記ビアホールの上部の湿式エッチングプロファイルのテーパー角度は５ないし４５度であることを特徴とする請求項６９に記載の半導体素子。
  72. 前記コンタクトホールの上部の乾式エッチング工程のプロファイル及び前記ビアホールの上部の乾式エッチング工程のプロファイルのテーパー角度は６０ないし９０度であることを特徴とする請求項６９に記載の半導体素子。
  73. 前記コンタクトホールの上部の乾式エッチング工程のプロファイル及び前記ビアホールの上部の乾式エッチング工程のプロファイルのテーパー角度は７５ないし９０度であることを特徴とする請求項６９に記載の半導体素子。
  74. 前記コンタクトホールの上部の乾式エッチングプロファイル及び前記ビアホールの上部の乾式エッチングプロファイルは高選択比乾式エッチングプロファイル及び高エッチング比乾式エッチングプロファイルであり、
    前記高選択比乾式エッチングとは前記層間絶縁膜及び前記ゲート絶縁膜に対して前記半導体層が高選択比を有し、前記絶縁膜に対して前記金属配線が高選択比を有する乾式エッチングであり、
    前記高エッチング比乾式エッチングとはイオンエッチングまたは反応エッチングを利用し、ガスとしてＣＦ ４ ／Ｏ ２ またはＳＦ ６ ／Ｏ ２ ガスが使われる乾式エッチングであることを特徴とする請求項６９に記載の半導体素子。
  75. 前記コンタクトホールの上部の湿式エッチングプロファイル及び前記ビアホールの上部の湿式エッチングプロファイルのテーパー角度は５ないし５０度であることを特徴とする請求項６９に記載の半導体素子。
  76. 前記コンタクトホールの上部の湿式エッチングプロファイル及び前記ビアホールの上部の湿式エッチングプロファイルのテーパー角度は５ないし３５度であることを特徴とする請求項６９に記載の半導体素子。
  77. 前記高選択比乾式エッチングプロファイルのテーパー角度は６０ないし９０度であることを特徴とする請求項７４に記載の半導体素子。
  78. 前記高選択比乾式エッチングプロファイルのテーパー角度は７０ないし９０度であることを特徴とする請求項７４に記載の半導体素子。
  79. 前記高エッチング比乾式エッチングプロファイルのテーパー角度は３０ないし７０度であることを特徴とする請求項７４に記載の半導体素子。
  80. 前記高エッチング比乾式エッチングプロファイルのテーパー角度は３０ないし５０度であることを特徴とする請求項７４に記載の半導体素子。
  81. 前記コンタクトホールは前記半導体層のソース／ドレイン領域とソース／ドレイン電極とをコンタクトさせて、前記ビアホールは前記金属配線と上部金属配線とをコンタクトすることを特徴とする請求項６９に記載の半導体素子。
  82. 基板上の薄膜トランジスタ領域に半導体層、ゲート膜及びゲート電極を、前記薄膜トランジスタ領域とは所定の間隔を置いて離隔された金属配線領域に金属配線を、形成する段階と、
    前記薄膜トランジスタ領域に層間絶縁膜を形成して、金属配線領域に絶縁膜を形成する段階と、
    前記薄膜トランジスタ領域の層間絶縁膜及びゲート絶縁膜と金属配線領域の絶縁膜の一部とに乾式エッチング工程または湿式エッチング工程のうちいずれか一つ以上を一度以上実施して所定深さのコンタクトホール及びビアホールを形成する段階と、
    前記所定深さのコンタクトホール及びビアホールを湿式エッチングして前記薄膜トランジスタ領域の半導体層と金属配線領域の金属配線とが露出すると共に、上部がテーパーの湿式エッチングプロファイルを有するコンタクトホール及びビアホールを完成すると同時に前記エッチング工程で発生したエッチング残留物を除去する段階と、
    を含むことを特徴とする半導体素子形成方法。
  83. 前記乾式エッチング工程はイオンエッチングまたは反応エッチング工程であることを特徴とする請求項８２に記載の半導体素子形成方法。
  84. 前記所定深さのコンタクトホール及びビアホールを湿式エッチングする段階以前に、前記所定深さのコンタクトホール及びビアホールを形成する時に用いたフォトレジストパターンを除去する段階をさらに含むことを特徴とする請求項８２
    に記載の半導体素子形成方法。
  85. 前記乾式エッチング工程は高エッチング比乾式エッチング工程または高選択比乾式エッチング工程のうちいずれか一つ以上であり、
    前記高選択比乾式エッチングとは前記層間絶縁膜及び前記ゲート絶縁膜に対して前記半導体層が高選択比を有し、前記絶縁膜に対して前記金属配線が高選択比を有する乾式エッチングであり、
    前記高エッチング比乾式エッチングとはイオンエッチングまたは反応エッチングを利用し、ガスとしてＣＦ ４ ／Ｏ ２ またはＳＦ ６ ／Ｏ ２ ガスが使われる乾式エッチングであることを特徴とする請求項８２に記載の半導体素子形成方法。
JP2005068159A 2004-05-24 2005-03-10 半導体素子及びその製造方法 Active JP4430568B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040037052A KR20050112031A (ko) 2004-05-24 2004-05-24 반도체 소자 및 그 형성 방법

Publications (2)

Publication Number Publication Date
JP2005340776A JP2005340776A (ja) 2005-12-08
JP4430568B2 true JP4430568B2 (ja) 2010-03-10

Family

ID=35493467

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005042917A Active JP4521295B2 (ja) 2004-05-24 2005-02-18 有機電界発光表示素子及びその製造方法
JP2005068159A Active JP4430568B2 (ja) 2004-05-24 2005-03-10 半導体素子及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2005042917A Active JP4521295B2 (ja) 2004-05-24 2005-02-18 有機電界発光表示素子及びその製造方法

Country Status (3)

Country Link
JP (2) JP4521295B2 (ja)
KR (1) KR20050112031A (ja)
CN (1) CN100481512C (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1819202B1 (en) * 2006-02-10 2011-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20070092455A (ko) * 2006-03-10 2007-09-13 삼성전자주식회사 표시 장치 및 그 제조 방법
JP5098294B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
KR100824880B1 (ko) 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824881B1 (ko) 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100833738B1 (ko) 2006-11-30 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824902B1 (ko) 2006-12-13 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
JP5426138B2 (ja) * 2008-10-17 2014-02-26 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR101777246B1 (ko) * 2010-08-30 2017-09-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
US8901554B2 (en) * 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
JP6286941B2 (ja) * 2013-08-27 2018-03-07 セイコーエプソン株式会社 発光装置、発光装置の製造方法、電子機器
CN104701243A (zh) * 2013-12-09 2015-06-10 昆山国显光电有限公司 一种通孔刻蚀方法
CN103700625A (zh) * 2013-12-23 2014-04-02 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN104022042B (zh) * 2014-06-10 2017-01-25 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法
CN104994126B (zh) * 2015-05-15 2018-05-04 浙江地球村环保科技有限公司 一种空气地图分析系统
CN104952934B (zh) * 2015-06-25 2018-05-01 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板
KR102447451B1 (ko) * 2016-01-20 2022-09-27 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6725317B2 (ja) * 2016-05-19 2020-07-15 株式会社ジャパンディスプレイ 表示装置
KR102571024B1 (ko) * 2016-10-12 2023-08-25 삼성디스플레이 주식회사 유기 발광 표시 장치
CN110024089B (zh) * 2016-11-30 2023-06-27 株式会社理光 氧化物或氧氮化物绝缘体膜及其形成用涂布液，场效应晶体管及其制造方法
JP6758208B2 (ja) * 2017-01-26 2020-09-23 三菱電機株式会社 液晶表示装置およびｔｆｔアレイ基板の製造方法
CN107134412B (zh) * 2017-03-23 2019-08-16 北京理工大学 一种源漏电极过孔刻蚀工艺及应用
JP2018176493A (ja) * 2017-04-07 2018-11-15 三菱マテリアル株式会社 積層膜、及び、Ａｇ合金スパッタリングターゲット
CN109860106B (zh) * 2019-02-28 2020-11-03 合肥京东方光电科技有限公司 一种显示基板的制备方法
CN110136574B (zh) * 2019-05-13 2020-10-09 友达光电（昆山）有限公司 显示面板
CN111725324B (zh) 2020-06-11 2021-11-02 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法
CN112038357A (zh) * 2020-08-31 2020-12-04 上海天马有机发光显示技术有限公司 一种显示面板、显示装置及制备方法
CN113517223B (zh) * 2021-06-29 2024-03-15 上海华力集成电路制造有限公司 有源区金属零层的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4801278B2 (ja) * 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP4217426B2 (ja) * 2002-05-28 2009-02-04 シャープ株式会社 両面表示装置
KR100474906B1 (ko) * 2002-06-07 2005-03-10 엘지전자 주식회사 액티브 매트릭스 유기 전계 발광 소자
KR100477746B1 (ko) * 2002-06-22 2005-03-18 삼성에스디아이 주식회사 다층 구조의 애노드를 채용한 유기 전계 발광 소자
JP4234376B2 (ja) * 2002-08-28 2009-03-04 東芝松下ディスプレイテクノロジー株式会社 表示装置及び電子機器
JP4089544B2 (ja) * 2002-12-11 2008-05-28 ソニー株式会社 表示装置及び表示装置の製造方法
EP2326143B1 (en) * 2003-01-24 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Electronic book

Also Published As

Publication number Publication date
KR20050112031A (ko) 2005-11-29
JP2005340776A (ja) 2005-12-08
JP2005340168A (ja) 2005-12-08
JP4521295B2 (ja) 2010-08-11
CN100481512C (zh) 2009-04-22
CN1725511A (zh) 2006-01-25

Similar Documents

Publication Publication Date Title
JP4430568B2 (ja) 半導体素子及びその製造方法
US8749069B2 (en) Semiconductor device and method of fabricating the same
JP4999799B2 (ja) 半導体装置の作製方法
KR101282897B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
JP4109265B2 (ja) 有機電界発光素子及びその製造方法
US6757031B2 (en) Metal contact structure and method for thin film transistor array in liquid crystal display
JPH06132303A (ja) 薄膜トランジスタおよびその作製方法
KR20070009329A (ko) 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
US20080191207A1 (en) Thin film transistor device, method of manufacturing the same, and display apparatus
JP4034732B2 (ja) 多結晶シリコンを利用した薄膜トランジスタの製造方法
JP2005513785A5 (ja)
KR100600875B1 (ko) 평판 표시 장치용 반도체 소자 및 그 형성 방법
JP4209477B2 (ja) 半導体装置の作製方法
KR100600877B1 (ko) 반도체 소자 및 그 제조 방법
JP5707725B2 (ja) 薄膜のパターニング方法及び表示パネルの製造方法
JPH02214124A (ja) 薄膜トランジスタの製造方法
JP4209822B2 (ja) 液晶表示装置の作製方法及びｅｌ表示装置の作製方法
WO2023148852A1 (ja) 表示装置および表示装置の製造方法
JP3312541B2 (ja) 薄膜半導体装置の製造方法
KR100502340B1 (ko) 박막 트랜지스터와 그 제조방법 및 상기 박막트랜지스터를 구비한 평판 표시장치
KR100778834B1 (ko) 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법
JP2007109731A (ja) 半導体装置の製造方法、半導体装置、電気光学装置および電子機器
JP2004045811A (ja) 液晶表示装置及びその製造方法
KR20020055990A (ko) 폴리실리콘형 박막트랜지스터의 제조방법
JPH07153755A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4430568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250