CN103700625A - 一种阵列基板的制作方法、阵列基板及显示装置 - Google Patents
一种阵列基板的制作方法、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN103700625A CN103700625A CN201310717331.2A CN201310717331A CN103700625A CN 103700625 A CN103700625 A CN 103700625A CN 201310717331 A CN201310717331 A CN 201310717331A CN 103700625 A CN103700625 A CN 103700625A
- Authority
- CN
- China
- Prior art keywords
- base palte
- array base
- etching
- drain electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 title abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 170
- 239000010408 film Substances 0.000 claims abstract description 80
- 238000005530 etching Methods 0.000 claims abstract description 67
- 239000010409 thin film Substances 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000007769 metal material Substances 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 238000005516 engineering process Methods 0.000 claims description 17
- 238000001039 wet etching Methods 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 abstract description 12
- 229910052751 metal Inorganic materials 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 73
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000000059 patterning Methods 0.000 description 8
- 238000002161 passivation Methods 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种阵列基板制作方法、阵列基板及显示装置，阵列基板上包括多个薄膜晶体管，所述方法包括形成所述薄膜晶体管的源极、漏极和有源层的步骤，包括：依次形成用于制作有源层的半导体薄膜和用于制作源极和漏极的金属薄膜，形成金属薄膜的金属材料能够使用第一刻蚀方法或第二刻蚀方法进行刻蚀，形成半导体薄膜的半导体材料仅能使用第一刻蚀方法和第二刻蚀方法中的第一刻蚀方法进行刻蚀；采用第一刻蚀方法同时刻蚀掉预定形成薄膜晶体管的第一区域之外的半导体薄膜和金属薄膜；采用第二刻蚀方法对保留的金属薄膜进行刻蚀处理，形成源极和漏极。本发明能够简化阵列基板制作过程中制作源极、漏极和有源层的工艺流程，进而提高TFT的生产能力。
Description
技术领域
本发明涉及液晶领域，尤其涉及一种阵列基板的制作方法、阵列基板及显示装置。
背景技术
阵列基板是薄膜晶体管液晶显示器（TFT LCD）的主要组成之一，在制造阵列基板的过程中，通过减少所使用的光刻掩膜版（Mask）的数量，可显著减少阵列基板的制造成本，进而能减少TFT LCD的制造成本。
图1示出了具有底栅型薄膜晶体管（TFT）的阵列基板的典型结构，其在衬底1上从下至上依次形成有：栅极2、栅极绝缘层3、有源层4、源极7、漏极8、钝化层9及像素电极薄膜11。另外，在钝化层9中还形成有用于电连接像素电极薄膜11及漏极8的像素电极过孔10。其中，由于栅极2表面与衬底1表面之间存在高度差，因此，栅极2以上的各层在对应于栅极2边缘的区域都具有阶差，从而形成了台阶状的源极7及台阶状的漏极8。
现有的制造图1所示的阵列基板的方法已从最初的7Mask技术发展为目前的4Mask技术，4个Mask分别用于形成：图案化的栅极、图案化的有源层及源/漏极、像素电极过孔、图案化的像素电极。
其中制作源极、漏极和有源层的步骤，是在形成用于制作所述有源层的半导体薄膜和用于制作源极和漏极的金属薄膜后进行刻蚀，首先刻蚀掉预定形成薄膜晶体管的第一区域之外的金属薄膜5，如图2a所示；然后对预定形成所述薄膜晶体管的第一区域之外的有源层4进行刻蚀，如图2b所示；最后刻蚀掉沟道区域的金属薄膜5，如图2c所示，形成源极和漏极。
可以发现，上述的制作源极、漏极和有源层的过程中，需要进行多次刻蚀操作，导致制作时间长，制作能力有限。
发明内容
本发明的目的是提供一种阵列基板的制作方法、阵列基板及显示装置，简化阵列基板制作过程中制作源极、漏极和有源层的工艺流程，进而提高生产能力。
为了实现上述目的，本发明实施例提供了一种阵列基板的制作方法，所述阵列基板上包括多个薄膜晶体管，其中，所述阵列基板的制作方法包括形成所述薄膜晶体管的源极、漏极和有源层的步骤，所述形成所述薄膜晶体管的源极、漏极和有源层的步骤具体包括：
依次形成用于制作所述有源层的半导体薄膜和用于制作源极和漏极的金属薄膜，形成所述金属薄膜的金属材料能够使用第一刻蚀方法或第二刻蚀方法进行刻蚀，形成所述半导体薄膜的半导体材料仅能使用第一刻蚀方法和第二刻蚀方法中的第一刻蚀方法进行刻蚀；
采用第一刻蚀方法同时刻蚀掉预定形成所述薄膜晶体管的第一区域之外的所述半导体薄膜和金属薄膜；
采用第二刻蚀方法对保留的所述金属薄膜进行刻蚀处理，形成所述源极和漏极。
上述的阵列基板的制作方法，其中，所述第一刻蚀方法和第二刻蚀方法分别为湿法刻蚀和干法刻蚀。
上述的阵列基板的制作方法，其中，所述半导体材料为ZnON。
上述的阵列基板的制作方法，其中，所述有源层的形成工艺为化学气相沉积工艺。
上述的阵列基板的制作方法，其中，所述源极和漏极的形成工艺为溅射工艺。
上述的阵列基板的制作方法，其中，所述有源层包括本征半导体层和掺杂半导体层时，所述采用第二刻蚀方法对保留的所述金属薄膜进行刻蚀处理，形成所述源极和漏极后，所述方法还包括：
采用所述第二刻蚀方法刻蚀掉沟道区域内的掺杂半导体层。
上述的阵列基板的制作方法，其中，所述阵列基板为背沟道刻蚀型结构的阵列基板。
上述的阵列基板的制作方法，其中，所述阵列基板使用4Mask阵列制造工艺制作。
本发明实施例还提供了一种使用上述任意一项制作的阵列基板。
本发明实施例还提供了一种显示装置，包括上述所述的阵列基板。
本发明实施例在形成用于制作所述有源层时，采用的半导体薄膜仅能够使用第一刻蚀方法和第二刻蚀方法中的第一刻蚀方法进行刻蚀，而在形成用于制作源极和漏极时，采用的金属薄膜可以使用第一刻蚀方法和第二刻蚀方法中的任意一种进行刻蚀，在具体刻蚀时，对形成所述薄膜晶体管的第一区域之外的源极、漏极和有源层不需要分别刻蚀，可以采用第一刻蚀方法同时刻蚀掉预定形成所述薄膜晶体管的第一区域之外的所述金属薄膜和半导体薄膜；再采用第二刻蚀方法对保留的所述金属薄膜进行刻蚀处理，形成所述源极和漏极。上述过程简化了阵列基板制作过程中制作源极、漏极和有源层的工艺流程，进而提高TFT的生产能力。
附图说明
图1为现有技术中具有底栅型薄膜晶体管的阵列基板的剖面示意图；
图2a-2c为现有技术中制作薄膜晶体管的源极、漏极和有源层的过程示意图；
图3为本发明实施例提供的阵列基板制造中形成薄膜晶体管的源极、漏极和有源层的方法的流程示意图；
图4a～图4k为本发明实施例提供的阵列基板制造流程的剖面示意图；
其中，主要组件符号说明：
1：衬底、2：栅极、3：栅极绝缘层、4：有源层、5：金属薄膜、6：半导体薄膜、61：本征半导体薄膜、62：掺杂半导体薄膜、7：源极、8：漏极、9：钝化层、10：像素电极过孔、11：像素电极薄膜、12：光刻胶、A1：半曝光区、A2：遮光区、A3：全曝光区。
具体实施方式
为使本发明实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明实施例提供了一种阵列基板的制作方法，所述阵列基板上包括多个薄膜晶体管，其中，所述阵列基板的制作方法包括形成所述薄膜晶体管的源极、漏极和有源层的步骤，所述形成所述薄膜晶体管的源极、漏极和有源层的步骤如图3所示，具体包括：
步骤31，依次形成用于制作所述有源层的半导体薄膜和用于制作源极和漏极的金属薄膜，形成所述金属薄膜的金属材料能够使用第一刻蚀方法或第二刻蚀方法进行刻蚀，形成所述半导体薄膜的半导体材料仅能使用第一刻蚀方法和第二刻蚀方法中的第一刻蚀方法进行刻蚀；
步骤32，采用第一刻蚀方法同时刻蚀掉预定形成所述薄膜晶体管的第一区域之外的所述半导体薄膜和金属薄膜；
步骤33，采用第二刻蚀方法对保留的所述金属薄膜进行刻蚀处理，形成所述源极和漏极。
在本发明实施例中，为了简化后续对源极、漏极和有源层的刻蚀过程，优选地，在步骤31中，形成所述金属薄膜的金属材料能够使用第一刻蚀方法或第二刻蚀方法进行刻蚀，形成所述有源层的半导体薄膜的材料仅能使用第一刻蚀方法和第二刻蚀方法中的第一刻蚀方法进行刻蚀，因此使用第一刻蚀方法就可以同时刻蚀掉待刻蚀区域的有源层和半导体薄膜，简化了阵列基板制作过程中制作源极、漏极和有源层的工艺流程，提高了生产能力。
其中，所述有源层的形成工艺可以采用化学气相沉积工艺，也可以是本领域技术人员所知的其它工艺；所述源极和漏极的形成工艺为溅射工艺，也可以是本领域技术人员所知的其它工艺。
优选地，第一刻蚀方法和第二刻蚀方法分别为湿法刻蚀和干法刻蚀。相对应地，形成有源层的半导体薄膜的材料优选地，为耐干刻工艺刻蚀的材料，或其他能够耐干刻工艺刻蚀的半导体材料；形成金属薄膜的金属材料应当既可以用干刻工艺刻蚀也可以用湿刻工艺刻蚀。
在本发明的具体实施例中，为了同时刻蚀掉TFT区域之外的半导体薄膜和金属薄膜，因此两种薄膜的材料应该都是能够使用湿法刻蚀进行刻蚀的材料，而在刻蚀形成源漏极时，为了不过刻，则应该保证半导体薄膜耐干刻。在本发明实施例中，经过发明人的潜心研究，选择ZnON作为半导体薄膜的材料。
ZnON是完全不同于现有的a-Si沟道层材料，其很高的迁移率使得其能够取代a-Si，成为下一代沟道层材料。
而且在本发明具体实施例中，采用ZnON作为沟道层材料之后，可以采用4Mask工艺来制作面板，描述如下。
通过第一次Mask工艺，形成栅线、栅极和栅绝缘层的图案；
通过第二次Mask工艺，形成有源层、源极和漏极的图案；
通过第三次Mask工艺，形成保护层上的过孔图案；
通过第四次Mask工艺，形成像素电极的图案。
在本发明具体实施例中，在完成第二次Mask之后，先进行湿法刻蚀，由于ZnON极易被酸刻蚀，所以一步湿刻就完成了TFT制作区域之外的ZnON薄膜和金属薄膜的刻蚀。
在此之后即可使用SF6和O2来干刻预定形成沟道区域的金属薄膜，由于金属薄膜下方的ZnON薄膜耐干刻，因此通过一次湿刻和一次干刻就可以完成源极、漏极和有源层的图形化。
而且每次都是相对于同种材料进行刻蚀，刻蚀条件很好选择，结果也很好控制。
之前提到，在执行步骤32进行源极、漏极和有源层的刻蚀时，由于形成源极、漏极的金属材料可以用湿刻工艺刻蚀，同时有源层的半导体材料为ZnON，同样可以采用湿刻工艺进行刻蚀，因此可以采用第一刻蚀方法即湿法刻蚀对预定形成所述薄膜晶体管的第一区域之外的源极、漏极和有源层同时进行刻蚀。
当完成步骤32后，需要对沟道区域的金属薄膜进行进一步刻蚀，此时应当采用第二刻蚀方法即干法刻蚀，刻蚀掉沟道区域的金属薄膜，形成源极和漏极，由于有源层的半导体材料为ZnON为耐干刻工艺，因此采用干法刻蚀时不会对有源层进行刻蚀。
通过上述过程可以看出，本发明实施例对原有的制作源极、漏极和有源层的工艺流程进行了简化，在预定形成所述薄膜晶体管的第一区域之外的源极、漏极和有源层仅进行一次刻蚀，进一步地，本领域技术人员可以在本发明实施例提供的上述工艺流程的基础上，提高生产能力。
另外，应当注意地是，当有源层的半导体薄膜为有机半导体或者金属氧化物时，只需刻蚀完沟道区域的金属薄膜即可；但当有源层的半导体薄膜由本征半导体薄膜和掺杂半导体薄膜构成时，还需要采用所述第二刻蚀方法进一步刻蚀掉沟道区域内的掺杂半导体层。
同时，为了进一步减少阵列基板制作过程中使用的Mask，降低TFT制造成本，使最终制备的金属氧化物TFT器件具有高迁移率和稳定的特性，优选地，阵列基板的制作方法以4Mask工艺为基础，且所述阵列基板采用背沟道刻蚀型结构。
本发明实施例还提供了一种使用上述方法制作的阵列基板。
本发明实施例还提供了一种显示装置，包括上述所述的阵列基板。
本实施例的显示装置可以为：电子纸、OLED显示装置，液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件等。
下面基于4Mask阵列制造工艺，参照图4a～图4k对制作阵列基板的整体过程进行详细说明。
步骤一，形成栅极2和栅线。
此步骤可以采用任何可以通过一次构图工艺实现的现有技术来实现。其中，构图工艺包括曝光、显影、刻蚀等形成图形的工艺；一次构图工艺，是指使用一张掩模板Mask的构图工艺。例如，利用普通掩摸工艺实现，如图4a所示，借助普通掩膜版（图中未示出）对衬底1上的栅极金属薄膜（图中未示出）进行图案化，以形成的图案化的包括栅极2和栅线（图中未示出）的图形。具体地，包括：在基板（衬底）上沉积栅金属薄膜，利用普通掩摸板进行曝光、显影和刻蚀，得到包括栅极2和栅线的图形。
普通（常规）掩膜版指通常所使用的具有透光区和非透光区的掩膜版，借助该第一常规掩膜版对形成在栅极金属薄膜上的光刻胶层进行曝光显影后，需要保留的栅极金属薄膜上覆盖有光刻胶，而不需要保留的栅极金属薄膜上的光刻胶被去除，通过刻蚀步骤，将不需要的栅极金属薄膜刻蚀掉，剩余的栅极金属薄膜即为所需的图案化的栅极。
形成栅极金属薄膜的工艺可以为溅射工艺，也可以为本领域技术人员所知的其它工艺。
在执行步骤二之前，还应在完成所述步骤一的所述衬底1上首先形成栅绝缘层3如图4b所示。
其中，形成栅极绝缘层3的工艺可以为化学气相沉积工艺，也可以是本领域技术人员所知的其它工艺。
步骤二，形成有源层4、源极7、漏极8。
可以采用多色调（Multi-tone）掩模板来实现，也可采用双色调掩模板并结合等离子体灰化工艺实现，具体实现过程包括：
首先，在所述栅绝缘层3上方依次形成用于制作所述有源层4的半导体薄膜6及用于制作源极7和漏极8的金属薄膜5，如图4c所示。
在本发明实施例中，为了简化后续对源极、漏极和有源层的刻蚀过程，优选地，形成所述金属薄膜5的金属材料能够使用第一刻蚀方法或第二刻蚀方法进行刻蚀，形成所述半导体薄膜6的半导体材料仅能使用第一刻蚀方法和第二刻蚀方法中的第一刻蚀方法进行刻蚀。
所述有源层4的形成工艺为化学气相沉积工艺，也可以是本领域技术人员所知的其它工艺；所述源极7和漏极8的形成工艺为溅射工艺，也可以是本领域技术人员所知的其它工艺。
第一刻蚀方法和第二刻蚀方法优选地，分别为湿法刻蚀和干法刻蚀。相对应地，形成有源层4的半导体薄膜6的材料优选地，为耐干刻工艺刻蚀的ZnON，或其他能够耐干刻工艺刻蚀的半导体材料；形成金属薄膜的金属材料应当既可以用干刻工艺刻蚀也可以用湿刻工艺刻蚀。
其次，采用第一刻蚀方法同时刻蚀掉预定形成所述薄膜晶体管的第一区域之外的所述半导体薄膜6和金属薄膜5。
优选地，可以先涂布光刻胶12，通过双色调掩膜版进行曝光、显影，去除位于薄膜晶体管区域以外区域的光刻胶12，在薄膜晶体管区域形成光刻胶图案，如图4d所示，所述光刻胶图案包括对应于沟道区域的半遮光区A1，对应于除沟道区域外预定形成薄膜晶体管的第一区域的遮光区A2，以及对应于预定形成薄膜晶体管的第一区域外的全曝光区A3。
此时，由于所述半导体薄膜6可以采用第一刻蚀方法和第二刻蚀方法中的任意一种，而金属薄膜5只能用第一刻蚀方法刻蚀，因此，可以采用第一刻蚀方法同时刻蚀掉预定形成所述薄膜晶体管的第一区域之外的，即刻蚀掉没有覆盖光刻胶图案的区域的所述半导体薄膜6和金属薄膜5，其中，第一刻蚀方法优选地为湿法刻蚀，如图4e所示。
最后，采用第二刻蚀方法对保留的所述金属薄膜进行刻蚀处理，形成所述源极和漏极。
对完成上述工艺的基板进行等离子体灰化处理，去除沟道区域的光刻胶12，形成如图4f所示的光刻胶图案。
由于形成源极和漏极的金属薄膜5可以利用第二刻蚀方法进行刻蚀，但有源层4的半导体薄膜6只能用第一刻蚀方法刻蚀，因此按照如图4f所示的光刻胶图案，采用第二刻蚀方法对沟道区域继续进行刻蚀，刻蚀掉沟道区域的源极7、漏极8的金属薄膜5，形成如图4g所示的图形，即形成源极7及漏极8，优选地，第二刻蚀方法为干法刻蚀，由于有源层4的半导体材料耐干刻工艺刻蚀，所以有源层得到保留。在形成有源层和源极、漏极后剥离光刻胶，以备后续工艺制作。
应当注意地是，当有源层4半导体薄膜6由本征半导体薄膜61和掺杂半导体薄膜62构成时，需要采用所述第二刻蚀方法进一步刻蚀掉沟道区域内的掺杂半导体层62，如图4h所示。当有源层为有机半导体或者金属氧化物时，则只需刻蚀源漏金属薄膜5即可。
步骤三，形成像素电极过孔10。
首先，在完成步骤二的基板上形成钝化层9，具体地，钝化层9的形成工艺可以为化学气相沉积工艺，或是本领域技术人员所知的其它工艺。
然后，同样可以利用涂布光刻胶12，通过双色调掩膜版进行曝光、显影，去除需要形成像素电极层过孔区域的光刻胶12，形成像素电极过孔10，如图4i所示。
步骤四，形成像素电极薄膜11。
其中一种实现方法可以为，具体包括：如图4j所示，在所述钝化层9上及所述像素电极过孔10中形成像素电极薄膜11（比如氧化铟锡薄膜等）；利用普通掩膜版对所述像素电极薄膜进行图案化，以形成包括像素电极薄膜11的图形，如图4k所示。
具体地，像素电极薄膜11的形成工艺可以为溅射工艺，或是本领域技术人员所知的其它工艺。
借助该普通掩膜版对形成在氧化铟锡薄膜上的光刻胶层进行曝光、显影后，需要保留的像素电极薄膜上覆盖有光刻胶，而不需要保留的像素电极薄膜上的光刻胶被去除，通过刻蚀步骤，将不需要的氧化铟锡薄膜刻蚀掉，剩余的像素电极薄膜即为所需的图案化的像素电极薄膜11。
本发明实施例通过上述过程完成阵列基板的制作，在形成有源层时，采用耐干刻工艺的半导体材料ZnON，使得有源层只能通过湿刻方法进行刻蚀，同时在形成源极和漏极的金属薄膜时，采用能够通过湿刻或干刻方法进行刻蚀的金属材料，简化了其中制作源极、漏极和有源层的工艺流程，进而提高TFT的生产能力，同时，为了使最终制备的金属氧化物TFT器件具有高迁移率和稳定的特性，阵列基板的制作方法是以4Mask工艺为基础的，且所述阵列基板采用背沟道刻蚀型结构。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种阵列基板的制作方法，所述阵列基板上包括多个薄膜晶体管，其特征在于，所述阵列基板的制作方法包括形成所述薄膜晶体管的源极、漏极和有源层的步骤，所述形成所述薄膜晶体管的源极、漏极和有源层的步骤具体包括：
依次形成用于制作所述有源层的半导体薄膜和用于制作源极和漏极的金属薄膜，其中，形成所述金属薄膜的金属材料能够使用第一刻蚀方法或第二刻蚀方法进行刻蚀，形成所述半导体薄膜的半导体材料仅能使用第一刻蚀方法和第二刻蚀方法中的第一刻蚀方法进行刻蚀；
采用第一刻蚀方法同时刻蚀掉预定形成所述薄膜晶体管的第一区域之外的所述半导体薄膜和金属薄膜；
采用第二刻蚀方法对保留的所述金属薄膜进行刻蚀处理，形成所述源极和漏极。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述第一刻蚀方法和第二刻蚀方法分别为湿法刻蚀和干法刻蚀。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述半导体材料为ZnON。
4.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述有源层的形成工艺为化学气相沉积工艺。
5.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述源极和漏极的形成工艺为溅射工艺。
6.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述有源层包括本征半导体层和掺杂半导体层时，所述采用第二刻蚀方法对保留的所述金属薄膜进行刻蚀处理，形成所述源极和漏极后，所述方法还包括：
采用所述第二刻蚀方法刻蚀掉沟道区域内的掺杂半导体层。
7.根据权利要求1-6任一项所述的阵列基板的制作方法，其特征在于，所述阵列基板为背沟道刻蚀型结构的阵列基板。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述阵列基板使用4Mask阵列制造工艺制作。
9.一种使用权利要求1-8中任意一项制作的阵列基板。
10.一种显示装置，包括权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310717331.2A CN103700625A (zh) | 2013-12-23 | 2013-12-23 | 一种阵列基板的制作方法、阵列基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310717331.2A CN103700625A (zh) | 2013-12-23 | 2013-12-23 | 一种阵列基板的制作方法、阵列基板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103700625A true CN103700625A (zh) | 2014-04-02 |
Family
ID=50362111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310717331.2A Pending CN103700625A (zh) | 2013-12-23 | 2013-12-23 | 一种阵列基板的制作方法、阵列基板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103700625A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108054103A (zh) * | 2017-12-13 | 2018-05-18 | 合肥鑫晟光电科技有限公司 | 显示基板及其制造方法、显示装置 |
| CN111261588A (zh) * | 2020-02-04 | 2020-06-09 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列面板及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0384934A (ja) * | 1989-08-29 | 1991-04-10 | Oki Electric Ind Co Ltd | 薄膜トランジスタアレイの製造方法 |
| JP2000349294A (ja) * | 1999-06-03 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| CN1725511A (zh) * | 2004-05-24 | 2006-01-25 | 三星Sdi株式会社 | 半导体器件及其制造方法 |
| CN101728278A (zh) * | 2008-10-24 | 2010-06-09 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| CN102640294A (zh) * | 2009-09-24 | 2012-08-15 | 应用材料公司 | 将湿式处理用于源极-漏极金属蚀刻从而制造金属氧化物或金属氮氧化物tft的方法 |
-
2013
- 2013-12-23 CN CN201310717331.2A patent/CN103700625A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0384934A (ja) * | 1989-08-29 | 1991-04-10 | Oki Electric Ind Co Ltd | 薄膜トランジスタアレイの製造方法 |
| JP2000349294A (ja) * | 1999-06-03 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| CN1725511A (zh) * | 2004-05-24 | 2006-01-25 | 三星Sdi株式会社 | 半导体器件及其制造方法 |
| CN101728278A (zh) * | 2008-10-24 | 2010-06-09 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| CN102640294A (zh) * | 2009-09-24 | 2012-08-15 | 应用材料公司 | 将湿式处理用于源极-漏极金属蚀刻从而制造金属氧化物或金属氮氧化物tft的方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108054103A (zh) * | 2017-12-13 | 2018-05-18 | 合肥鑫晟光电科技有限公司 | 显示基板及其制造方法、显示装置 |
| CN108054103B (zh) * | 2017-12-13 | 2022-01-18 | 合肥鑫晟光电科技有限公司 | 显示基板及其制造方法、显示装置 |
| CN111261588A (zh) * | 2020-02-04 | 2020-06-09 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列面板及其制作方法 |
| CN111261588B (zh) * | 2020-02-04 | 2023-06-02 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列面板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5775253B2 (ja) | 薄膜トランジスタ基板とその製造方法 | |
| JP5951773B2 (ja) | 有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置 | |
| US10622483B2 (en) | Thin film transistor, array substrate and display device | |
| EP2881785A1 (en) | Array substrate, manufacturing method therefor, and display apparatus | |
| CN106684037A (zh) | 优化4m制程的tft阵列制备方法 | |
| CN103383945B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN106783737B (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN106024813B (zh) | 一种低温多晶硅tft阵列基板的制作方法及相应装置 | |
| CN107359126B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示面板 | |
| CN104681631B (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN104022126A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN103715096A (zh) | 薄膜晶体管及其制作方法、阵列基板及其制作方法 | |
| CN203871327U (zh) | 一种阵列基板及显示装置 | |
| US9276014B2 (en) | Array substrate and method of fabricating the same, and liquid crystal display device | |
| EP2757589A2 (en) | Methods for fabricating a thin film transistor and an array substrate | |
| CN102842587A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105514173A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
| CN104576526B (zh) | 一种阵列基板及其制备方法和显示装置 | |
| US20200312892A1 (en) | Display substrate, manufacturing method thereof, and display device | |
| CN110854205A (zh) | 一种薄膜晶体管及制作方法、显示面板及显示装置 | |
| CN114089571A (zh) | 阵列基板及制作方法和显示面板 | |
| EP3355346B1 (en) | Manufacturing method of array substrate, array substrate, and display device | |
| WO2017041447A1 (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103700625A (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140402 |