CN105514173A - 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 - Google Patents

薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 Download PDF

Info

Publication number
CN105514173A
CN105514173A CN201610007285.0A CN201610007285A CN105514173A CN 105514173 A CN105514173 A CN 105514173A CN 201610007285 A CN201610007285 A CN 201610007285A CN 105514173 A CN105514173 A CN 105514173A
Authority
CN
China
Prior art keywords
layer
drain electrode
sub
contact layer
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610007285.0A
Other languages
English (en)
Other versions
CN105514173B (zh
Inventor
安晖
董必良
王铖铖
段献学
白明基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610007285.0A priority Critical patent/CN105514173B/zh
Publication of CN105514173A publication Critical patent/CN105514173A/zh
Application granted granted Critical
Publication of CN105514173B publication Critical patent/CN105514173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于显示技术领域，涉及薄膜晶体管及制备方法、阵列基板及制备方法和显示装置。该薄膜晶体管包括栅极、栅绝缘层、源极、漏极和有源层，所述漏极、所述有源层和所述源极依次层叠设置，所述有源层在平行于所述漏极所在平面上的正投影面积等于所述漏极的面积，所述源极在平行于所述漏极所在平面上的正投影面积小于所述漏极的面积；所述栅绝缘层至少部分直接与所述有源层接触，所述栅极设置于所述栅绝缘层的外侧且包覆所述栅绝缘层远离所述源极的侧面和部分顶面。该薄膜晶体管在打开状态时时可在低阻值下获得高的开启电流，在关闭状态时使关闭电流最小化，有效抑制关闭电流。

Description

薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
技术领域
本发明属于显示技术领域，涉及薄膜晶体管及制备方法、阵列基板及制备方法和显示装置。
背景技术
薄膜晶体管(ThinFilmTransistor：简称TFT)是一种常用的半导体器件，尤其是应用在显示技术领域。随着显示技术的发展，TFT-LCD(LiquidCrystalDisplay：液晶显示装置)作为一种平板显示装置，因其具有体积小、功耗低、无辐射等特点，越来越多地应用在高性能显示领域中。
在显示技术领域，从TN技术到IPS技术，再到FFS(ADS、HADS)等技术的发展，无一能离开薄膜晶体管的控制。薄膜晶体管的导通和关断状态，通常是由栅极电压控制，在靠近栅极的部分有源层形成反型层(导电沟槽)，载流子经由反型层从源极到漏极，从而实现输出。目前，薄膜晶体管常用的结构为背沟槽刻蚀结构(BackChannelEtch，简称BCE)a-SiTFT，薄膜晶体管的导通和关断性能与显示装置的性能息息相关。
发明人经研究发现，背沟槽刻蚀结构薄膜晶体管对显示装置的性能造成影响的原因之一在于：如图1所示，目前背沟槽刻蚀型底栅a-SiTFT结构中因源极9/漏极3与导电沟槽位于不同的水平层面。与BJT、CMOS等器件(电极共面结构)相比，现有的背沟槽刻蚀型底栅a-SiTFT中导电沟槽是形成于靠近栅极的半导体层的下方界面，而源极9/漏极3却位于半导体层的上方，因此，载流子的流动需先经过导电性较差的非反型层的半导体层厚度后再进入反型层区域，严重影响了器件的导电性能。
设计一种具有较优的导通和关断性能的薄膜晶体管结构，以提高显示装置的性能成为目前亟待解决的技术问题。
发明内容
本发明所要解决的技术问题是针对现有技术中存在的上述不足，提供一种薄膜晶体管及制备方法、阵列基板及制备方法和显示装置，该薄膜晶体管在打开状态时时可在低阻值下获得高的开启电流，在关闭状态时使关闭电流最小化，有效抑制关闭电流。
解决本发明技术问题所采用的技术方案是该薄膜晶体管，包括栅极、栅绝缘层、源极、漏极和有源层，所述漏极、所述有源层和所述源极依次层叠设置，所述有源层在平行于所述漏极所在平面上的正投影面积等于所述漏极的面积，所述源极在平行于所述漏极所在平面上的正投影面积小于所述漏极的面积；所述栅绝缘层至少部分直接与所述有源层接触，所述栅极设置于所述栅绝缘层的外侧且包覆所述栅绝缘层远离所述源极的侧面和部分顶面。
优选的是，还包括接触层和/或辅助绝缘层，所述接触层和所述辅助绝缘层均设置于所述源极与所述漏极之间，所述接触层至少直接与所述源极和所述漏极中的任一接触、且所述接触层在平行于所述漏极所在平面上的正投影面积不大于与其接触的所述源极的面积或与其接触的所述漏极的面积；所述辅助绝缘层相对于所述接触层更靠近所述有源层、且所述辅助绝缘层在平行于所述漏极所在平面上的正投影面积小于所述有源层的面积。
优选的是，所述接触层包括第一子接触层，所述第一子接触层设置于所述漏极的上方，且所述第一子接触层在平行于所述漏极所在平面上的正投影面积大于等于所述漏极的面积；所述辅助绝缘层设置于所述漏极与所述有源层之间、且所述辅助绝缘层在平行于所述漏极所在平面上的正投影面积小于所述有源层的面积。
优选的是，所述接触层包括第二子接触层，所述第二子接触层设置于所述源极的下方，且所述第二子接触层在平行于所述漏极所在平面上的正投影面积等于所述源极的面积；所述辅助绝缘层设置于所述第二子接触层与所述有源层之间、且所述辅助绝缘层在平行于所述漏极所在平面上的正投影面积小于所述有源层的面积。
优选的是，所述接触层包括第一子接触层和第二子接触层，所述第一子接触层设置于所述漏极的上方，且所述第一子接触层在平行于所述漏极所在平面上的正投影面积大于等于所述漏极的面积；所述第二子接触层设置于所述源极的下方，且所述第二子接触层在平行于所述漏极所在平面上的正投影面积等于所述源极的面积；所述辅助绝缘层设置于所述第二子接触层与所述有源层之间、且所述辅助绝缘层在平行于所述漏极所在平面上的正投影面积小于所述有源层的面积。
优选的是，所述栅绝缘层设置于所述有源层的上方，所述栅绝缘层在对应着所述有源层的部分区域开设有电极通孔，所述源极设置于所述电极通孔内，所述栅极设置于所述栅绝缘层外侧远离所述源极的侧面和部分顶面；
或者，所述源极设置于所述有源层的上方，所述栅绝缘层设置于所述源极的上方，并覆盖未被所述源极覆盖的所述有源层的上方，所述栅极设置于所述栅绝缘层外侧远离所述源极的侧面和部分顶面。
优选的是，所述第二子接触层在平行于所述漏极所在平面上的正投影面积大于所述源极的正投影面积，所述栅绝缘层设置于所述第二子接触层的上方，并覆盖未被所述第二子接触层覆盖的所述有源层的上方；所述栅绝缘层在对应着所述第二子接触层的部分区域开设有电极通孔，所述源极设置于所述电极通孔内，所述栅极设置于所述栅绝缘层外侧远离所述源极的侧面和部分顶面；
或者，所述第二子接触层在平行于所述漏极所在平面上的正投影面积等于所述源极的正投影面积，所述栅绝缘层设置于所述源极的上方，并覆盖未被所述第二子接触层覆盖的所述有源层的上方，所述栅极设置于所述栅绝缘层外侧远离所述源极的侧面和部分顶面。
优选的是，所述有源层采用a-Si材料形成，所述接触层采用N型掺杂a-Si材料形成，所述辅助绝缘层采用Al2O3材料形成。
一种阵列基板，包括上述的薄膜晶体管，且在所述薄膜晶体管的下方设置有板状的像素电极；以及，在所述薄膜晶体管的上方设置有钝化层，在所述钝化层的上方设置有狭缝状的公共电极。
一种显示装置，包括上述的阵列基板。
一种薄膜晶体管的制备方法，包括形成栅极、栅绝缘层、源极、漏极和有源层的步骤，所述漏极、所述有源层和所述源极依次层叠形成，所述有源层形成在平行于所述漏极所在平面上的正投影面积等于所述漏极的面积，所述源极在平行于所述漏极所在平面上的正投影面积小于所述漏极的面积；所述栅绝缘层至少部分直接与所述有源层接触，所述栅极形成于所述栅绝缘层的外侧且包覆所述栅绝缘层远离所述源极的侧面和部分顶面。
优选的是，还包括形成接触层和/或辅助绝缘层的步骤，所述接触层和所述辅助绝缘层均形成于所述源极与所述漏极之间，所述接触层至少直接与所述源极和所述漏极中的任一接触、且所述接触层在平行于所述漏极所在平面上的正投影面积不大于与其接触的所述源极的面积或所述漏极的面积；所述辅助绝缘层相对于所述接触层更靠近所述有源层、且所述辅助绝缘层在平行于所述漏极所在平面上的正投影面积小于所述有源层的面积。
优选的是，所述接触层包括第一子接触层，所述制备方法还包括形成所述第一子接触层和所述辅助绝缘层的步骤：
所述第一子接触层形成于所述漏极的上方，且所述第一子接触层在平行于所述漏极所在平面上的正投影面积大于等于所述漏极的面积；
所述辅助绝缘层形成于所述第一子接触层的上方，且所述辅助绝缘层在平行于所述漏极所在平面上的正投影面积小于所述有源层的面积；
所述有源层形成于所述辅助绝缘层的上方并延伸至所述第一子接触层未被所述辅助绝缘层覆盖的上方；
所述源极形成于所述有源层的上方；
所述栅极形成于对应着所述有源层的侧面和至少部分上方，且所述栅极与所述源极相离。
优选的是，所述接触层包括第二子接触层，所述制备方法还包括形成所述第二子接触层和所述辅助绝缘层的步骤：
所述辅助绝缘层形成于所述漏极的上方，且所述辅助绝缘层在平行于所述漏极所在平面上的正投影面积小于所述有源层的面积；
所述有源层形成于所述辅助绝缘层的上方并延伸至所述漏极未被所述辅助绝缘层覆盖的上方；
所述第二子接触层形成于所述有源层的上方，且所述第二子接触层在平行于所述漏极所在平面上的正投影面积等于所述源极的面积；
所述源极形成于所述有源层的上方；
所述栅极形成于对应着所述有源层的侧面和至少部分上方，且所述栅极与所述源极相离。
优选的是，所述接触层包括第一子接触层和第二子接触层，所述制备方法还包括形成所述第一子接触层、所述第二子接触层和所述辅助绝缘层的步骤：
所述第一子接触层形成于所述漏极的上方，且所述第一子接触层在平行于所述漏极所在平面上的正投影面积大于等于所述漏极的面积；
所述辅助绝缘层形成于所述第一子接触层的上方，且所述辅助绝缘层在平行于所述漏极所在平面上的正投影面积小于所述有源层的面积；
所述有源层形成于所述辅助绝缘层的上方并延伸至所述第一子接触层未被所述辅助绝缘层覆盖的上方；
所述第二子接触层形成于所述有源层的上方，且所述第二子接触层在平行于所述漏极所在平面上的正投影面积等于所述源极的面积；
所述源极形成于所述有源层的上方；
所述栅极形成于对应着所述有源层的侧面和至少部分上方，且所述栅极与所述源极相离。
优选的是，所述漏极、所述第一子接触层和所述辅助绝缘层中的至少两层采用灰化工艺，在同一构图工艺中形成；
所述有源层、所述第二子接触层和所述源极中的至少两层采用灰化工艺，在同一构图工艺中形成。
优选的是，所述栅绝缘层设置于所述有源层的上方，所述栅绝缘层在对应着所述有源层的部分区域开设有电极通孔，所述源极设置于所述电极通孔内，所述栅极设置于所述栅绝缘层外侧远离所述源极的侧面和部分顶面；
或者，所述源极设置于所述有源层的上方，所述栅绝缘层设置于所述源极的上方，并覆盖未被所述源极覆盖的所述有源层的上方，所述栅极设置于所述栅绝缘层外侧远离所述源极的侧面和部分顶面。
优选的是，所述漏极、所述源极和所述栅极采用Mo/Al/Mo或Cu材料形成；
所述接触层采用N型掺杂a-Si材料形成；
所述辅助绝缘层采用Al2O3材料形成；
所述有源层采用a-Si材料形成；
所述栅绝缘膜层采用包括SiNx、SiO2或其组合的材料形成。
一种阵列基板的制备方法，包括上述的薄膜晶体管的制备方法，还包括：
在形成所述薄膜晶体管的下方形成板状的像素电极的步骤；
以及，在所述薄膜晶体管的所述栅极的上方形成钝化层，在所述钝化层的上方形成狭缝状的公共电极的步骤。
本发明的有益效果是：该薄膜晶体管结构相比于目前的背沟槽刻蚀型(BCE)底栅a-SiTFT结构，其在打开状态时直角形状的导电沟槽(反型层)的存在使得源极/漏极可直接导通，载流子的流动无需经过低导电性的非反型层区域，有效提高TFT导电特性；而在关闭状态时，特殊的辅助绝缘隔绝设计增大了源极/漏极间载流子的输运行程，需经过半导体厚度，可有效抑制关闭电流。进而，提高显示装置的性能。
附图说明
图1为现有技术中薄膜晶体管的载流子输运示意图；
图2A和图2B为本发明实施例1中薄膜晶体管的结构示意图；
图3A-图3G为本发明实施例2中薄膜晶体管的结构示意图；
图4为本发明实施例3中薄膜晶体管的结构示意图；
图5为本发明实施例3中阵列基板的结构示意图；
图6A-图6N为图5中阵列基板的制备过程示意图，其中：
图6A为形成漏极膜层、第一子接触膜层和像素电极膜层的结构示意图；
图6B为形成包括漏极的图形的结构示意图；
图6C为形成辅助绝缘膜层以及光刻胶层的结构示意图；
图6D为形成包括第一子接触层的图形以及经过灰化工艺的光刻胶层的结构示意图；
图6E为形成包括漏极的图形的结构示意图；
图6F为形成包括辅助绝缘层的结构示意图；
图6G为形成有源膜膜层和辅助绝缘膜层的结构示意图；
图6H为形成光刻胶层的结构示意图；
图6I为形成包括有源层的图形的结构示意图；
图6J为形成包括辅助绝缘层的图形的结构示意图；
图6K为形成栅绝缘膜层的结构示意图；
图6L为形成包括栅极绝缘层的结构示意图；
图6M为形成包括源极和栅极的图形的结构示意图；
图6N为形成包括钝化层和像素电极的图形的结构示意图；
图7为图5中阵列基板的载流子输运示意图；
图8为本发明实施例4中薄膜晶体管的结构示意图；
图9为本发明实施例4中阵列基板的结构示意图；
图10A-图10M为图9中阵列基板的制备过程示意图；
图11为图9中阵列基板的载流子输运示意图；
图中：
1－基板；
2－像素电极；
3－漏极；30－漏极膜层；
4－第一子接触层；40－第一子接触膜层；
5－辅助绝缘层；50－辅助绝缘膜层；
6－有源层；60－有源膜层；
7－第二子接触层；70－第二子接触膜层；
8－栅绝缘层；80－栅绝缘膜层；
9－源极；10－栅极；90－栅源膜层；91－源极膜层；
11－钝化层；
12－公共电极；
100－光刻胶层。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明薄膜晶体管及制备方法、阵列基板及制备方法和显示装置作进一步详细描述。
在本发明中，提供了一种具有折角导电沟槽的底栅a-SiTFT结构，该薄膜晶体管结构相比于目前的背沟槽刻蚀型(BCE)底栅a-SiTFT结构，其在打开状态时直角形状的导电沟槽(反型层)的存在使得源极/漏极可直接导通，载流子的流动无需经过低导电性的非反型层区域，有效提高TFT导电特性；而在关闭状态时，特殊的辅助绝缘隔绝设计增大了源极/漏极间载流子的输运行程，需经过半导体厚度，可有效抑制关闭电流。进而，提高显示装置的性能。
实施例1：
本实施例提供一种薄膜晶体管及其相应的薄膜晶体管的制备方法，该薄膜晶体管具有直角折角导电沟槽，具有更好的导通和关闭性能。
如图2A和图2B所示，该一种薄膜晶体管包括栅极10、栅绝缘层8、源极9、漏极3和有源层6，漏极3、有源层6和源极9依次层叠设置，有源层6在平行于漏极3所在平面上的正投影面积等于漏极3的面积，源极9在平行于漏极3所在平面上的正投影面积小于漏极3的面积；栅绝缘层8至少部分直接与有源层6接触，栅极10设置于栅绝缘层8的外侧且包覆栅绝缘层8远离源极9的侧面和部分顶面。
其中，如图2A所示，栅绝缘层8设置于有源层6的上方，栅绝缘层8在对应着有源层6的部分区域开设有电极通孔，源极9设置于电极通孔内，栅极10设置于栅绝缘层8外侧远离源极9的侧面和部分顶面；或者，如图2B所示，源极9设置于有源层6的上方，栅绝缘层8设置于源极9的上方，并覆盖未被源极9覆盖的有源层6的上方，栅极10设置于栅绝缘层8外侧远离源极9的侧面和部分顶面。
在本实施例中，有源层6采用a-Si材料形成，接触层采用N型掺杂a-Si材料形成，辅助绝缘层5采用Al2O3材料形成。
相应的，本实施例中的薄膜晶体管的制备方法中，包括形成栅极10、栅绝缘层8、源极9、漏极3和有源层6的步骤，漏极3、有源层6和源极9依次层叠形成，有源层6形成在平行于漏极3所在平面上的正投影面积等于漏极3的面积，源极9在平行于漏极3所在平面上的正投影面积小于漏极3的面积；栅绝缘层8至少部分直接与有源层6接触，栅极10形成于栅绝缘层8的外侧且包覆栅绝缘层8远离源极9的侧面和部分顶面。具体的工艺步骤可参考现行常用的构图工艺，这里不再详述。
本实施例的薄膜晶体管以及采用本实施例中的薄膜晶体管进一步形成阵列基板时，并不限定源极9和漏极3的具体位置，可以是如图2A和图2B所示的源极9与栅极10处于相对上方，漏极3和像素电极处于相对下方；也可以是源极9与栅极10处于相对下方，漏极3和像素电极处于相对上方，在采用该薄膜晶体管形成显示领域中的阵列基板时，可以根据面板尺寸和设计要求具体设置源极9、漏极3、栅极10和像素电极位置，并使得栅极10与栅线、源极9与数据线、漏极3与像素电极分别能进行有效的连接即可，这里不做限定。
本实施例以及后续的实施例中，均采用源极9与栅极10处于相对上方，漏极3处于相对下方的结构进行说明，对于其他的结构组合，本领域的技术人员可根据薄膜晶体管的基本设计原则进行规划，同样不做限定。
该薄膜晶体管为背沟槽刻蚀型底栅结构，因源极9/漏极3与栅极10控制形成的导电沟槽位相邻面，因此，载流子的流动可以直接经过导电性较好的反型层在源极9和漏极3之间的传输，因此使得该薄膜晶体管具有良好的导电性能。
实施例2：
本实施例提供一种薄膜晶体管及其相应的薄膜晶体管的制备方法，该薄膜晶体管具有直角折角导电沟槽，具有更好的导通和关闭性能。
本实施例中的薄膜晶体管，在实施例1中的薄膜晶体管的基础上，还包括接触层和/或辅助绝缘层5，接触层和辅助绝缘层5均设置于源极9与漏极3之间，接触层至少直接与源极9和漏极3中的任一接触、且接触层在平行于漏极3所在平面上的正投影面积不大于与其接触的源极9的面积或与其接触的漏极3的面积；辅助绝缘层5相对于接触层更靠近有源层6、且辅助绝缘层5在平行于漏极3所在平面上的正投影面积小于有源层6的面积。这里，接触层的作用主要在于增加有源层6与源极9或漏极3的金属层接触面积，获得更好的导电性能；辅助绝缘层5的作用主要用于减小薄膜晶体管的漏电流Ioff，获得更好的关断性能。
其中，漏极3、源极9和栅极10采用Mo/Al/Mo或Cu材料形成；接触层采用N型掺杂a-Si材料形成；辅助绝缘层5采用Al2O3材料形成；有源层6采用a-Si材料形成；栅绝缘层8采用包括SiNx、SiO2或其组合的材料形成。
应该理解的是，该薄膜晶体管中可以仅设置接触层或辅助绝缘层5任一，也可以同时设置接触层和辅助绝缘层5，如图3A所示在薄膜晶体管中仅设置了辅助绝缘层5。而且，鉴于源极9和漏极3非同层设置的结构，接触层可以包括第一子接触层4和/或第二子接触层7，即接触层可以仅包括第一子接触层4或第二子接触层7任一，如图3B仅有第一子接触层4，如图3C仅有第二子接触层7；也可以同时设置第一子接触层4和第二子接触层7，如图3D所示。第一子接触层4可以增加漏极3与有源层6之间的金属层欧姆接触面积，获得更好的导电性能；第二子接触层7可以增加源极9与有源层6之间的金属层欧姆接触面积，获得更好的导电性能。
特别的是，在上述图3B-图3D的薄膜晶体管的结构的基础上，还可以进一步设置辅助绝缘层5。以下将详细说明具体薄膜晶体管的结构和相应的制备方法。
如图3E所示，接触层包括第一子接触层4，第一子接触层4设置于漏极3的上方，且第一子接触层4在平行于漏极3所在平面上的正投影面积大于等于漏极3的面积；辅助绝缘层5设置于漏极3与有源层6之间、且辅助绝缘层5在平行于漏极3所在平面上的正投影面积小于有源层6的面积。
根据图3E中薄膜晶体管的结构，相应的制备方法包括：第一子接触层4形成于漏极3的上方，且第一子接触层4在平行于漏极3所在平面上的正投影面积大于等于漏极3的面积；
辅助绝缘层5形成于第一子接触层4的上方，且辅助绝缘层5在平行于漏极3所在平面上的正投影面积小于有源层6的面积；
有源层6形成于辅助绝缘层5的上方并延伸至第一子接触层4未被辅助绝缘层5覆盖的上方；
源极9形成于有源层6的上方；
栅极10形成于对应着有源层6的侧面和至少部分上方，且栅极10与源极9相离。
如图3F所示，接触层包括第二子接触层7，第二子接触层7设置于源极9的下方，且第二子接触层7在平行于漏极3所在平面上的正投影面积等于源极9的面积；辅助绝缘层5设置于第二子接触层7与有源层6之间、且辅助绝缘层5在平行于漏极3所在平面上的正投影面积小于有源层6的面积。
根据图3F中薄膜晶体管的结构，相应的制备方法包括：辅助绝缘层5形成于漏极3的上方，且辅助绝缘层5在平行于漏极3所在平面上的正投影面积小于有源层6的面积；
有源层6形成于辅助绝缘层5的上方并延伸至漏极3未被辅助绝缘层5覆盖的上方；
第二子接触层7形成于有源层6的上方，且第二子接触层7在平行于漏极3所在平面上的正投影面积等于源极9的面积；
源极9形成于有源层6的上方；
栅极10形成于对应着有源层6的侧面和至少部分上方，且栅极10与源极9相离。
如图3G所示，接触层包括第一子接触层4和第二子接触层7，第一子接触层4设置于漏极3的上方，且第一子接触层4在平行于漏极3所在平面上的正投影面积大于等于漏极3的面积；第二子接触层7设置于源极9的下方，且第二子接触层7在平行于漏极3所在平面上的正投影面积等于源极9的面积；辅助绝缘层5设置于第二子接触层7与有源层6之间、且辅助绝缘层5在平行于漏极3所在平面上的正投影面积小于有源层6的面积。
根据图3G中薄膜晶体管的结构，相应的制备方法包括：第一子接触层4形成于漏极3的上方，且第一子接触层4在平行于漏极3所在平面上的正投影面积大于等于漏极3的面积；
辅助绝缘层5形成于第一子接触层4的上方，且辅助绝缘层5在平行于漏极3所在平面上的正投影面积小于有源层6的面积；
有源层6形成于辅助绝缘层5的上方并延伸至第一子接触层4未被辅助绝缘层5覆盖的上方；
第二子接触层7形成于有源层6的上方，且第二子接触层7在平行于漏极3所在平面上的正投影面积等于源极9的面积；
源极9形成于有源层6的上方；
栅极10形成于对应着有源层6的侧面和至少部分上方，且栅极10与源极9相离。
在接下来的实施例中，将针对图3G中薄膜晶体管结构应用到阵列基板中的结构及其制备方法进行详细的解释说明。
本实施例中的多种薄膜晶体管的结构，因源极9/漏极3与栅极10控制形成的导电沟槽位相邻面，因此，载流子的流动可以直接经过导电性较好的反型层在源极9和漏极3之间的传输，并且，通过第一子接触层4或第二子接触层7增加了与源极或漏极3的欧姆接触，还通过辅助绝缘层5较小了漏电极，因此使得该薄膜晶体管具有良好的导电性能，还具有良好的关断性能。
实施例3：
本实施例提供一种薄膜晶体管及其相应的薄膜晶体管的制备方法，该薄膜晶体管具有直角折角导电沟槽，具有更好的导通和关闭性能。
如图4所示，该薄膜晶体管包括栅极10、栅绝缘层8、源极9、漏极3和有源层6，还包括第一子接触层4、第二子接触层7和辅助绝缘层5，第一子接触层4和辅助绝缘层5相对有源层6同侧设置，辅助绝缘层5相对第一子接触层4更靠近有源层6，第二子接触层7与源极9接触、且相对有源层6与第一子接触层4异侧设置；第一子接触层4与有源层6具有相同的形状和面积，第二子接触层7在平行于漏极3所在平面上的正投影面积大于等于源极9在平行于漏极3所在平面上的正投影面积；辅助绝缘层5在平行于漏极3所在平面上的正投影面积小于第一子接触层4在平行于漏极3所在平面上的正投影面积，有源层6以折角方式连接源极9和漏极3；栅极10以与有源层6相同的折角方式设置于有源层6的外侧。
其中，图4示出了第二子接触层7在平行于漏极3所在平面上的正投影面积大于源极9的正投影面积的结构，此时栅绝缘层8设置于第二子接触层7的上方，并覆盖未被第二子接触层7覆盖的有源层6的上方；栅绝缘层8在对应着第二子接触层7的部分区域开设有电极通孔，源极9设置于电极通孔内，栅极10设置于栅绝缘层8外侧远离源极9的侧面和部分顶面。
图4中，有源层6和栅极10的形状为直角折角结构。第一子接触层4和第二子接触层7的设置，使得源极9与有源层6获得更佳的接触效果，进而能进一步增强源极9和漏极3之间的载流子的传递，提高导电性能，进一步保证良好的导电特性。栅极10在电压的控制下形成直角折角形的反型层，因此使得源极9和漏极3通过第二子接触层7、有源层6和第一子接触层4直接得以连接，在导通过程中载流子经有源层6并借助第二子接触层7与第一子接触层4沟通源极9和漏极3，具有较好的导电性能。
该薄膜晶体管的具体结构为：
第一子接触层4设置于漏极3的上方，且在平行于漏极3所在平面上的正投影面积等于漏极3的面积(第一子接触层4与漏极3的面积至少应为接近)；
辅助绝缘层5设置于第一子接触层4的上方，且至少部分未覆盖对应着第一子接触层4的区域；
有源层6设置于辅助绝缘层5的上方并延伸至第一子接触层4未被辅助绝缘层5覆盖的上方；
第二子接触层7设置于有源层6的上方(即，有源层6设置于第二子接触层7与辅助绝缘层5、第一子接触层4之间)；
源极9设置于有源层6的上方，源极9的正投影面积完全落入第二子接触层7的正投影面积内；
栅绝缘层8设置于第二子接触层7的上方，当源极9的面积小于第二子接触层7面积时，进一步覆盖未被源极9覆盖的第二子接触层7上方，栅绝缘层8中开设有电极通孔，源极9设置于电极通孔内；
栅极10设置于栅绝缘层8外侧对应着有源层6的侧面和至少部分上方，且栅极10与源极9相离。
本实施例中的薄膜晶体管，源极9与栅极10均设置于栅绝缘层8的上方，而二者相离设置。基于上述结构，由于有源层6为直角折角结构，漏极3和源极9可以以折角方式形成连接，同时栅极10也为直角折角结构，栅极10在电压的控制下形成直角折角形的反型层，因此使得源极9和漏极3通过有源层6和第一子接触层4、第二子接触层7直接得以连接，在导通过程中载流子经有源层6并借助第一子接触层4沟通源极9和漏极3，从而在导通过程中形成垂直弯折的导电沟槽，具有较好的导电性能，有效提高薄膜晶体管的导电特性。
优选的是，本实施例的薄膜晶体管中，有源层6采用a-Si材料形成；第一子接触层4和第二子接触层7采用相同的材料形成，该相同的材料为N型掺杂a-Si材料。
本实施例还提供还一种阵列基板，该阵列基板包括上述薄膜晶体管。本实施例的阵列基板中，如图5所示，在薄膜晶体管的下方设置有板状的像素电极2，在薄膜晶体管的上方设置有钝化层11，在钝化层11的上方设置有狭缝状的公共电极12。
在形成薄膜晶体管结构之前，在基板上沉积并刻蚀出特定图形的像素电极2。其中，像素电极2的形状可以与漏极3的形状相同(如采用本实施例中图4的薄膜晶体管)只要保证像素电极2与漏极3有效连接即可，这里不做限定。
相应的，本实施例提供一种薄膜晶体管的制备方法，该薄膜晶体管的制备方法能制备形成具有直角折角导电沟槽的薄膜晶体管，该薄膜晶体管具有更好的导通和关闭性能，而且，无需增加额外的工艺流程。
该薄膜晶体管的制备方法，包括形成栅极10、源极9、栅绝缘层8、漏极3和有源层6的步骤，还包括形成第一子接触层4、第二子接触层7和辅助绝缘层5的步骤，第一子接触层4和辅助绝缘层5相对有源层6同侧设置，辅助绝缘层5相对第一子接触层4更靠近有源层6，第二子接触层7与源极9接触、且相对有源层6与第一子接触层4异侧设置；第一子接触层4与有源层6具有相同的形状和面积，第二子接触层7在平行于漏极3所在平面上的正投影面积大于等于源极9在平行于漏极3所在平面上的正投影面积，辅助绝缘层5在平行于漏极3所在平面上的正投影面积小于第一子接触层4在平行于漏极3所在平面上的正投影面积，有源层6以折角方式连接源极9和漏极3；栅极10以与有源层6相同的折角方式设置于栅绝缘层8的外侧。
在本实施例中，第二子接触层7形成于有源层6的上方，栅极10和源极9形成于第二子接触层7的上方，源极9的正投影面积完全落入第二子接触层7的正投影面积内。
优选的是，在本实施例的薄膜晶体管的制备方法中，漏极3、第一子接触层4和辅助绝缘层5采用灰化工艺(half-tone)，在同一构图工艺中形成；有源层6、第二子接触层7采用灰化工艺，在同一构图工艺中形成。
在本实施例的薄膜晶体管的制备方法中，包括步骤：
1)在基板1上依次形成漏极膜层30、第一子接触膜层40，形成包括局部的漏极3的图形和局部的第一子接触层4的图形。
在该步骤中，如图6A所示，漏极膜层30采用Mo/Al/Mo或Cu材料形成，第一子接触膜层40采用N型掺杂a-Si材料形成，形成漏极膜层30或第一子接触膜层40采用溅射、蒸发镀膜或PECVD方式进行沉积。然后，根据像素电极2的形状，通过构图工艺形成包括像素电极2的图形，如图6B所示。
这里应该理解的是，本实施例以制备包括薄膜晶体管的阵列基板为例进行说明，将薄膜晶体管的漏极3和辅助绝缘层5以及阵列基板中的像素电极2同时行成，能进一步简化工艺步骤。
2)在局部的第一子接触膜层40的上方形成辅助绝缘膜层50、光刻胶层，采用半色调掩模板或灰色调掩模板，去除光刻胶层对应着形成漏极3的投影面积以外的部分、且使得光刻胶层对应着第一子接触层4未被辅助绝缘层5覆盖部分的厚度小于被辅助绝缘层5覆盖部分的厚度；接着，将辅助绝缘膜层50和第一子接触膜层40未被光刻胶层覆盖的区域去除；进而，采用剩余光刻胶层及辅助绝缘层5做掩模，对漏极膜层进行湿法刻蚀，形成包括漏极3的图形；然后，经过灰化工艺，再次采用剩余光刻胶做掩模板，对辅助绝缘层5进行干法刻蚀，形成包括辅助绝缘层5的图形。
在该步骤中，第一子接触层4形成于漏极3的上方，且在平行于漏极3所在平面上的正投影面积等于漏极3的面积；辅助绝缘层5形成于第一子接触层4的上方，且至少部分未覆盖对应着第一子接触层4的区域。制备过程中，在第一子接触膜层40的表面沉积一层辅助绝缘膜层50，辅助绝缘膜层50优选采用Al2O3材料形成(建议不要采用SiO2，因为当基板1为玻璃基板时，其中也含有SiO2，后期采用的HF酸会对玻璃基板造成腐蚀)，采用灰化工艺，根据漏极3、第一子接触层4和辅助绝缘层5之间的结构形成具有不同厚度梯度的光刻胶层100，如图6C所示；接着，将辅助绝缘层5、第一子接触层4及半灰度处理的光刻胶采用干法刻蚀工艺去除辅助绝缘膜层50的一部分，光刻胶层100经过一次灰化工艺后的剖面图形如图6D所示；采用剩余光刻胶层100及剩余的辅助绝缘膜层50做掩模，采用包括H3PO4、HNO3、CH3COOH的混合溶液(常温下该类溶液对SiO2腐蚀弱)对Al、Mo材料形成的漏极膜层30进行刻蚀，得到包括漏极3的图形，如图6E所示；然后，将光刻胶层100经过一次灰化工艺，再次采用剩余光刻胶层100做掩模，选用HF溶液(HF酸对底层像素电极2的腐蚀作用弱)对辅助绝缘膜层50进行刻蚀，得到包括辅助绝缘层5的图形，如图6F所示。
其中，在HF溶液刻蚀辅助绝缘层5过程的末端，HF溶液对第一子接触膜层40的表面还具备一定清洁处理作用(腐蚀制程中可能在第一子接触膜层40的N型掺杂a-Si材料层表面形成的氧化薄层等)，使得辅助绝缘层5与后续沉积并构图形成的有源层6形成更好的半导体接触界面。
3)在辅助绝缘层5的上方形成有源膜层60、第二子接触膜层70，采用半色调掩模板或灰色调掩模板，使得光刻胶层对应着形成接触层部分的厚度大于对应着第一子接触层4未被接触层覆盖部分的厚度、且去除其他部分的结构；接着，采用光刻胶层作为掩模，通过刻蚀工艺去除未被光刻胶层覆盖的有源膜层60，形成包括有源层6的图形；进而，经过灰化工艺，采用剩余光刻胶层做掩模板，通过刻蚀工艺形成包括接触层的图形，裸露出有源层6的部分顶壁和远离源极9的侧面。
在该步骤中，有源层6形成于辅助绝缘层5的上方并延伸至第一子接触层4未被辅助绝缘层5覆盖的上方。制备过程中，在辅助绝缘层5的上方采用PECVD等方法继续沉积有源膜层60和第二子接触膜层70，有源膜层60采用a-Si材料形成，第二子接触膜层70采用N型掺杂a-Si材料形成(第一子接触层4和第二子接触层7采用相同的材料形成)，有源膜层60和第二子接触膜层70采用PECVD方式进行沉积，如图6G所示；采用灰化工艺，将半灰度处理后的光刻胶层100采用干法刻蚀等形成如图6H所示结构；接着，采用剩余的光刻胶图形做掩模，将有源膜层60、第二子接触膜层70刻蚀去除未被光刻胶覆盖的部分；经过灰化工艺将光刻胶层100形成如图6I所示的结构，将有源膜层60的侧面裸露出来；然后，将光刻胶层100经过一次灰化工艺，采用剩余光光刻胶，将有源膜层60部分顶部(可轻微过刻蚀，工艺窗口易控制)裸露出来，形成如图6J所示的包括第二子接触层7的图形，此时有源层6的顶部及侧面形成薄膜晶体管在导通状态下的反型层(即形成导电沟槽)界面。这里，有源层6能在薄膜晶体管导通时形成反型层，而第二子接触层7有助于有源层6与后续形成的源极9形成欧姆接触，保证良好的载流子通道。
4)在第二子接触层7的上方形成栅绝缘膜层80，形成包括栅绝缘层8的图形，栅绝缘层8在对应着第二子接触层7的至少部分区域开设电极通孔。
在该步骤中，栅极10和源极9形成于有源层6的上方，栅极10设置于对应着有源层6的侧面和至少部分上方，且栅极10与源极9相离。制备过程中，栅绝缘膜层80采用包括SiNx、SiO2或其组合的材料形成，栅绝缘膜层80采用PECVD等方法方式进行沉积，如图6K所示。通过构图工艺，将对应着第二子接触层7的至少部分区域开孔，用于后续与源极9形成接触，如图6L所示。
5)在栅绝缘层8的上方形成栅源膜层90，形成包括源极9和栅极10的图形。
在该步骤中，栅源膜层90采用Al/Mo/Al材料形成。然后，采用剥离技术(采用离地剥离等技术)，同时形成包括源极9和栅极10的图形，源极9设置于电极通孔内，栅极10形成于栅绝缘层8的上方，源极9与栅极10相离设置，如图6M所示。
相应的，本实施例中的阵列基板的制备方法，包括本实施例薄膜晶体管的制备方法，在制备薄膜晶体管的方法的基础上，还包括在形成漏极3的同一构图工艺在薄膜晶体管的下方形成板状的像素电极2的步骤；以及，在栅极10的上方形成钝化层11，在钝化层11的上方形成狭缝状的公共电极12的步骤。
首先，在形成薄膜晶体管之前，先在基板1的上方形成一层ITO材料。为简化工艺，这里的ITO材料可与漏极膜层30、第一子接触层4膜层依次成膜，并在一次构图工艺中形成包括像素电极2的图形(正如本实施例上述步骤1)中所示例的)；
接着，依照本实施例中薄膜晶体管的制备方法形成薄膜晶体管；
最后，如图6N所示，在薄膜晶体管的上方形成钝化膜层和公共电极膜层，并采用构图工艺对公共电极膜层进行曝光刻蚀，形成钝化层和公共电极。具体的，采用PECVD方法或其他有机膜的成膜方法，在薄膜晶体管的上方沉积一层钝化膜层，然后沉积、刻蚀形成公共电极12。这里的钝化层11采用SiNx等材料形成，公共电极膜层采用ITO等材料形成。
通常情况下，反型层的产生或消失可利用栅极10电压加以控制，反型层导电沟槽由栅极10的电压吸引电子所产生。本实施例中的薄膜晶体管采用了一种呈L型垂直弯折的栅极10结构，进而形成直角折角的反型层结构，能有效提高薄膜晶体管的导电性能。参考图7所示的载流子输送示意图，在该薄膜晶体管中，有源层64在顶部和侧部覆盖栅绝缘层8和栅极10，从而在打开状态时形成一种直角折角的反型层，使得源极9和漏极3之间经该反型层直接导通(图7中，在“L型”的栅极10施加电压后，在“L型”的栅绝缘层8与有源层6界面上形成“L型”的导电沟槽，使得源极9和漏极3之间可通过“L型”的导电沟槽直接导通)，从而可在低阻值下获得高的开启电流；而在关闭状态时，漏极3顶部的辅助绝缘层5的隔绝设计增大了源极9和漏极3之间载流子的输运行程(水平界面传输和半导体垂直厚度方向的传输)，使得源极9和漏极3之间载流子的流动还需经过更深的有源层6厚度，而非现有的BCE底栅结构中由有源层6上方的界面导通，且漏极3对背光源的遮蔽，可使关闭电流最小化，有效抑制关闭电流。也即，当该薄膜晶体管应用于显示领域作为像素结构中的控制元件时，阵列基板底部的背光源发射的光照射到薄膜晶体管的沟槽，避免了因Si的带隙较小容易产生光生载流子，导致关闭状态下仍有电流产生的问题。
该薄膜晶体管及其阵列基板的结构特别适用于HADS型的液晶显示面板，能获得较佳的显示效果。
实施例4：
本实施例提供一种薄膜晶体管及其相应的薄膜晶体管的制备方法，该薄膜晶体管具有直角折角导电沟槽，具有更好的导通和关闭性能。
本实施例中的薄膜晶体管与实施例3中的薄膜晶体管的区别在于，如图8所示，源极9与栅极10不同层设置，源极9与栅极10在正投影方向上可以交叠，但交叠面积较小；并且，第二子接触层7的面积等于源极9的面积。栅绝缘层8设置于源极9的上方，覆盖未被第二子接触层7覆盖的有源层6的上方；栅极10设置于栅绝缘层8外侧远离源极9的侧面和部分顶面，源极9与栅极10通过栅绝缘层8隔离。
本实施例还提供一种阵列基板，该阵列基板包括上述薄膜晶体管。本实施例的阵列基板中，如图9所示，在薄膜晶体管的下方设置有板状的像素电极2，在薄膜晶体管的上方设置有钝化层11，在钝化层11的上方设置有狭缝状的公共电极12。
在形成薄膜晶体管结构之前，在基板上沉积并刻蚀出特定图形的像素电极2。其中，像素电极2的形状可以与漏极3的形状采用不同的结合方式，例如采用实施例1中图2A漏极3整体位于像素电极2的上方的结构，或者采用实施例1中图2B漏极3部分位于像素电极2的上方的结构，只要保证像素电极2与漏极3至少部分交叠并有效连接即可，这里不做限定。
相应的，与本实施例中薄膜晶体管对应的薄膜晶体管的制备方法中1)—3)同实施例1中的相应步骤，区别步骤包括：
4)在第二子接触层7的上方形成栅源膜层90，形成包括源极9的图形；
5)在源极9的上方形成栅绝缘层8；
6)在栅极10栅绝缘层8的上方形成栅极10膜层，形成包括栅极10的图形，源极9与栅极10不同层相离设置。
本实施例中薄膜晶体管的制备方法为：
1)参考图10A，沉积漏极膜层30、第一子接触膜层40和辅助绝缘膜层50，这里漏极膜层30可采用Mo/Al/Mo等常规电极结构或其他(Cu等)，辅助绝缘膜层50可采用Al2O3等可被HF酸以外的酸溶液刻蚀的绝缘透明材质，漏极膜层30、辅助绝缘膜层50的沉积方法可以是溅射、蒸发镀膜等，第一子接触膜层40的沉积方法可以是PECVD等。
2)参考图10B-图10E，采用灰化工艺进行曝光刻蚀。先形成半灰度的光刻胶层100作为光阻掩模，采用HCl等酸溶液对辅助绝缘膜层50进行湿法刻蚀，然后对第一子接触膜层40进行干法刻蚀，去除未被光刻胶层100覆盖着的第一子接触膜层40和辅助绝缘膜层50的部分，形成包括第一子接触层4的图形的结构；此后，经过一次灰化工艺，进一步采用HF酸以外的酸溶液，如HCl酸等溶液，采用光刻胶层100作为光阻掩模对辅助绝缘膜层50进行刻蚀，形成包括辅助绝缘层5的图形的结构；进而，采用第一子接触层4作为漏极膜层30的掩模对漏极膜层30进行湿法刻蚀，形成包括漏极3的图形的结构；
3)参考图10F，在图10E的基础上继续沉积有源膜层60、接触膜层70和源极膜层91，这里的有源膜层60采用a-Si材料形成，第二子接触层7采用N型掺杂a-Si材料形成，源极膜层91采用Mo/Al/Mo等常规电极结构或其他材料例如Cu等形成；
4)参考图10G-图10K，采用灰化工艺继续进行曝光刻蚀。先形成半灰度的光刻胶层100作为光阻掩模，对源极膜层91进行湿法刻蚀，再接着对第二子接触膜层70和有源膜层60进行干法刻蚀，直到源极膜层91裸露出来一部分，有源层6在光阻掩模覆盖范围外还残留较薄的一部分；然后，经过灰化工艺，使得光刻胶层100仅保留对应着形成第二子接触层7的部分，对源极膜层91进行第二次湿法刻蚀，对第二子接触膜层70和有源膜层60进行第二次干法刻蚀，使得第二子接触层7又裸露出来一部分，从而通过一次构图工艺形成包括源极9、第二子接触层7和有源层6的结构。这里有源层6形成未来沟槽区域，在刻蚀过程中可轻微过刻蚀。
5)参考图10L，在图10K的基础上，继续沉积栅绝缘膜层80和栅极10膜层，并采用构图工艺对栅极10膜层进行曝光刻蚀，这里的栅绝缘膜层80覆盖阵列基板上方的整层，也即栅绝缘层8；栅极10膜层形成包括栅极10的图形。其中，这里的栅绝缘膜层80采用SiOx、SiNx等材料形成，栅极10膜层采用Mo/Al/Mo等常规电极结构或其他材料例如Cu等形成。
本实施例的薄膜晶体管结构中，相比实施例1中薄膜晶体管的制备方法，其制备过程得到了简化。
本实施例中薄膜晶体管的载流子输送原理与前述的薄膜晶体管的载流子输送原理相同，具体的载流子示意请参考图11，这里不再详述。
相应的，本实施例中的阵列基板的制备方法，包括本实施例3的薄膜晶体管的制备方法，在制备薄膜晶体管的方法的基础上，还包括在形成漏极3的同一构图工艺在薄膜晶体管的下方形成板状的像素电极2的步骤；以及，在栅极10的上方形成钝化层11，在钝化层11的上方形成狭缝状的公共电极12的步骤，能进一步节省工艺步骤。
首先，在形成薄膜晶体管之前，先在基板1的上方形成一层ITO材料。为简化工艺，这里的ITO材料可与漏极膜层30、第一子接触膜层40依次成膜，并在一次构图工艺中形成包括像素电极2的图形；
接着，依照本实施例中薄膜晶体管的制备方法形成薄膜晶体管；
最后，如图10M所示，在薄膜晶体管的上方形成钝化膜层和公共电极膜层，并采用构图工艺对公共电极膜层进行曝光刻蚀，形成钝化层和公共电极。采用PECVD方法或其他有机膜的成膜方法，在薄膜晶体管的上方形成钝化层，然后沉积、刻蚀形成公共电极12。这里的钝化层11采用SiNx等材料形成，公共电极12采用ITO等材料形成。
本实施例中薄膜晶体管的导电性能可参考图11所示的载流子输送示意图，其在打开状态时时可在低阻值下获得高的开启电流，在关闭状态时使关闭电流最小化，有效抑制关闭电流。
实施例1-实施例4提供了一种具有垂直弯折导电沟槽的背沟槽刻蚀型底栅a-Si薄膜晶体管，该薄膜晶体管打开状态时，垂直弯折导电沟槽(反型层)的存在使得源极9/漏极3可直接导通，载流子的流动无需经过低导电性的非反型层区域，有效提高TFT的导电特性；而关闭状态时，特殊的绝缘隔绝设计增大了源极9/漏极3之间载流子的输运行程，需经过半导体厚度，可有效抑制关闭电流。相比于现有的背沟槽刻蚀型底栅a-SiTFT结构，该薄膜晶体管能获得更好的开关性能。
尤其是，上述实施例3-实施例4中的阵列基板为HADS模式，包括薄膜晶体管的制备工艺仅包括6Mask(实施例3中的薄膜晶体管)或5Mask(实施例4中的薄膜晶体管)制造工艺，而且像素开口率高。
实施例5：
作为本发明的另一方面，本实施例提供一种显示装置，包括上述实施例1-实施例4中的的阵列基板。
这里的显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示装置、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (19)

1.一种薄膜晶体管，包括栅极、栅绝缘层、源极、漏极和有源层，其特征在于，所述漏极、所述有源层和所述源极依次层叠设置，所述有源层在平行于所述漏极所在平面上的正投影面积等于所述漏极的面积，所述源极在平行于所述漏极所在平面上的正投影面积小于所述漏极的面积；所述栅绝缘层至少部分直接与所述有源层接触，所述栅极设置于所述栅绝缘层的外侧且包覆所述栅绝缘层远离所述源极的侧面和部分顶面。
2.根据权利要求1所述的薄膜晶体管，其特征在于，还包括接触层和/或辅助绝缘层，所述接触层和所述辅助绝缘层均设置于所述源极与所述漏极之间，所述接触层至少直接与所述源极和所述漏极中的任一接触、且所述接触层在平行于所述漏极所在平面上的正投影面积不大于与其接触的所述源极的面积或与其接触的所述漏极的面积；所述辅助绝缘层相对于所述接触层更靠近所述有源层、且所述辅助绝缘层在平行于所述漏极所在平面上的正投影面积小于所述有源层的面积。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述接触层包括第一子接触层，所述第一子接触层设置于所述漏极的上方，且所述第一子接触层在平行于所述漏极所在平面上的正投影面积大于等于所述漏极的面积；所述辅助绝缘层设置于所述漏极与所述有源层之间、且所述辅助绝缘层在平行于所述漏极所在平面上的正投影面积小于所述有源层的面积。
4.根据权利要求2所述的薄膜晶体管，其特征在于，所述接触层包括第二子接触层，所述第二子接触层设置于所述源极的下方，且所述第二子接触层在平行于所述漏极所在平面上的正投影面积等于所述源极的面积；所述辅助绝缘层设置于所述第二子接触层与所述有源层之间、且所述辅助绝缘层在平行于所述漏极所在平面上的正投影面积小于所述有源层的面积。
5.根据权利要求2所述的薄膜晶体管，其特征在于，所述接触层包括第一子接触层和第二子接触层，所述第一子接触层设置于所述漏极的上方，且所述第一子接触层在平行于所述漏极所在平面上的正投影面积大于等于所述漏极的面积；所述第二子接触层设置于所述源极的下方，且所述第二子接触层在平行于所述漏极所在平面上的正投影面积等于所述源极的面积；所述辅助绝缘层设置于所述第二子接触层与所述有源层之间、且所述辅助绝缘层在平行于所述漏极所在平面上的正投影面积小于所述有源层的面积。
6.根据权利要求4或5所述的薄膜晶体管，其特征在于，所述第二子接触层在平行于所述漏极所在平面上的正投影面积大于所述源极的正投影面积，所述栅绝缘层设置于所述第二子接触层的上方，并覆盖未被所述第二子接触层覆盖的所述有源层的上方；所述栅绝缘层在对应着所述第二子接触层的部分区域开设有电极通孔，所述源极设置于所述电极通孔内，所述栅极设置于所述栅绝缘层外侧远离所述源极的侧面和部分顶面；
或者，所述第二子接触层在平行于所述漏极所在平面上的正投影面积等于所述源极的正投影面积，所述栅绝缘层设置于所述源极的上方，并覆盖未被所述第二子接触层覆盖的所述有源层的上方，所述栅极设置于所述栅绝缘层外侧远离所述源极的侧面和部分顶面。
7.根据权利要求2所述的薄膜晶体管，其特征在于，所述有源层采用a-Si材料形成，所述接触层采用N型掺杂a-Si材料形成，所述辅助绝缘层采用Al2O3材料形成。
8.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅绝缘层设置于所述有源层的上方，所述栅绝缘层在对应着所述有源层的部分区域开设有电极通孔，所述源极设置于所述电极通孔内，所述栅极设置于所述栅绝缘层外侧远离所述源极的侧面和部分顶面；
或者，所述源极设置于所述有源层的上方，所述栅绝缘层设置于所述源极的上方，并覆盖未被所述源极覆盖的所述有源层的上方，所述栅极设置于所述栅绝缘层外侧远离所述源极的侧面和部分顶面。
9.一种阵列基板，其特征在于，包括权利要求1-8任一项所述的薄膜晶体管，且在所述薄膜晶体管的下方设置有板状的像素电极；以及，在所述薄膜晶体管的上方设置有钝化层，在所述钝化层的上方设置有狭缝状的公共电极。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。
11.一种薄膜晶体管的制备方法，包括形成栅极、栅绝缘层、源极、漏极和有源层的步骤，其特征在于，所述漏极、所述有源层和所述源极依次层叠形成，所述有源层形成在平行于所述漏极所在平面上的正投影面积等于所述漏极的面积，所述源极在平行于所述漏极所在平面上的正投影面积小于所述漏极的面积；所述栅绝缘层至少部分直接与所述有源层接触，所述栅极形成于所述栅绝缘层的外侧且包覆所述栅绝缘层远离所述源极的侧面和部分顶面。
12.根据权利要求11所述的薄膜晶体管的制备方法，其特征在于，还包括形成接触层和/或辅助绝缘层的步骤，所述接触层和所述辅助绝缘层均形成于所述源极与所述漏极之间，所述接触层至少直接与所述源极和所述漏极中的任一接触、且所述接触层在平行于所述漏极所在平面上的正投影面积不大于与其接触的所述源极的面积或所述漏极的面积；所述辅助绝缘层相对于所述接触层更靠近所述有源层、且所述辅助绝缘层在平行于所述漏极所在平面上的正投影面积小于所述有源层的面积。
13.根据权利要求12所述的薄膜晶体管的制备方法，其特征在于，所述接触层包括第一子接触层，所述制备方法还包括形成所述第一子接触层和所述辅助绝缘层的步骤：
所述第一子接触层形成于所述漏极的上方，且所述第一子接触层在平行于所述漏极所在平面上的正投影面积大于等于所述漏极的面积；
所述辅助绝缘层形成于所述第一子接触层的上方，且所述辅助绝缘层在平行于所述漏极所在平面上的正投影面积小于所述有源层的面积；
所述有源层形成于所述辅助绝缘层的上方并延伸至所述第一子接触层未被所述辅助绝缘层覆盖的上方；
所述源极形成于所述有源层的上方；
所述栅极形成于对应着所述有源层的侧面和至少部分上方，且所述栅极与所述源极相离。
14.根据权利要求12所述的薄膜晶体管的制备方法，其特征在于，所述接触层包括第二子接触层，所述制备方法还包括形成所述第二子接触层和所述辅助绝缘层的步骤：
所述辅助绝缘层形成于所述漏极的上方，且所述辅助绝缘层在平行于所述漏极所在平面上的正投影面积小于所述有源层的面积；
所述有源层形成于所述辅助绝缘层的上方并延伸至所述漏极未被所述辅助绝缘层覆盖的上方；
所述第二子接触层形成于所述有源层的上方，且所述第二子接触层在平行于所述漏极所在平面上的正投影面积等于所述源极的面积；
所述源极形成于所述有源层的上方；
所述栅极形成于对应着所述有源层的侧面和至少部分上方，且所述栅极与所述源极相离。
15.根据权利要求12所述的薄膜晶体管的制备方法，其特征在于，所述接触层包括第一子接触层和第二子接触层，所述制备方法还包括形成所述第一子接触层、所述第二子接触层和所述辅助绝缘层的步骤：
所述第一子接触层形成于所述漏极的上方，且所述第一子接触层在平行于所述漏极所在平面上的正投影面积大于等于所述漏极的面积；
所述辅助绝缘层形成于所述第一子接触层的上方，且所述辅助绝缘层在平行于所述漏极所在平面上的正投影面积小于所述有源层的面积；
所述有源层形成于所述辅助绝缘层的上方并延伸至所述第一子接触层未被所述辅助绝缘层覆盖的上方；
所述第二子接触层形成于所述有源层的上方，且所述第二子接触层在平行于所述漏极所在平面上的正投影面积等于所述源极的面积；
所述源极形成于所述有源层的上方；
所述栅极形成于对应着所述有源层的侧面和至少部分上方，且所述栅极与所述源极相离。
16.根据权利要求15所述的薄膜晶体管的制备方法，其特征在于，
所述漏极、所述第一子接触层和所述辅助绝缘层中的至少两层采用灰化工艺，在同一构图工艺中形成；
所述有源层、所述第二子接触层和所述源极中的至少两层采用灰化工艺，在同一构图工艺中形成。
17.根据权利要求11所述的薄膜晶体管的制备方法，其特征在于，所述栅绝缘层设置于所述有源层的上方，所述栅绝缘层在对应着所述有源层的部分区域开设有电极通孔，所述源极设置于所述电极通孔内，所述栅极设置于所述栅绝缘层外侧远离所述源极的侧面和部分顶面；
或者，所述源极设置于所述有源层的上方，所述栅绝缘层设置于所述源极的上方，并覆盖未被所述源极覆盖的所述有源层的上方，所述栅极设置于所述栅绝缘层外侧远离所述源极的侧面和部分顶面。
18.根据权利要求12所述的薄膜晶体管的制备方法，其特征在于，所述漏极、所述源极和所述栅极采用Mo/Al/Mo或Cu材料形成；所述接触层采用N型掺杂a-Si材料形成；所述辅助绝缘层采用Al2O3材料形成；所述有源层采用a-Si材料形成；所述栅绝缘膜层采用包括SiNx、SiO2或其组合的材料形成。
19.一种阵列基板的制备方法，其特征在于，包括权利要求11-18任一项所述的薄膜晶体管的制备方法，还包括：
在形成所述薄膜晶体管的下方形成板状的像素电极的步骤；
以及，在所述薄膜晶体管的所述栅极的上方形成钝化层，在所述钝化层的上方形成狭缝状的公共电极的步骤。
CN201610007285.0A 2016-01-06 2016-01-06 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 Active CN105514173B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610007285.0A CN105514173B (zh) 2016-01-06 2016-01-06 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610007285.0A CN105514173B (zh) 2016-01-06 2016-01-06 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置

Publications (2)

Publication Number Publication Date
CN105514173A true CN105514173A (zh) 2016-04-20
CN105514173B CN105514173B (zh) 2018-09-04

Family

ID=55722007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610007285.0A Active CN105514173B (zh) 2016-01-06 2016-01-06 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置

Country Status (1)

Country Link
CN (1) CN105514173B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321152A (zh) * 2018-04-04 2018-07-24 京东方科技集团股份有限公司 指纹识别传感器及其制备方法以及指纹识别设备
CN112041798A (zh) * 2018-04-17 2020-12-04 深圳市柔宇科技股份有限公司 触控显示面板及其制备方法、显示装置
CN112397579A (zh) * 2020-10-22 2021-02-23 云谷（固安）科技有限公司 显示面板
WO2023082330A1 (zh) * 2021-11-15 2023-05-19 武汉华星光电半导体显示技术有限公司 薄膜晶体管、电子装置及其制备方法及显示装置
WO2023082350A1 (zh) * 2021-11-15 2023-05-19 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示面板
WO2023097720A1 (zh) * 2021-11-30 2023-06-08 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668095A (zh) * 2009-10-30 2012-09-12 株式会社半导体能源研究所 晶体管
CN102842601A (zh) * 2012-08-17 2012-12-26 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN103855214A (zh) * 2012-12-05 2014-06-11 元太科技工业股份有限公司 半导体元件及其制作方法
US9105609B2 (en) * 2009-10-30 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Oxide-based semiconductor non-linear element having gate electrode electrically connected to source or drain electrode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668095A (zh) * 2009-10-30 2012-09-12 株式会社半导体能源研究所 晶体管
US9105609B2 (en) * 2009-10-30 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Oxide-based semiconductor non-linear element having gate electrode electrically connected to source or drain electrode
CN102842601A (zh) * 2012-08-17 2012-12-26 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN103855214A (zh) * 2012-12-05 2014-06-11 元太科技工业股份有限公司 半导体元件及其制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321152A (zh) * 2018-04-04 2018-07-24 京东方科技集团股份有限公司 指纹识别传感器及其制备方法以及指纹识别设备
CN112041798A (zh) * 2018-04-17 2020-12-04 深圳市柔宇科技股份有限公司 触控显示面板及其制备方法、显示装置
CN112397579A (zh) * 2020-10-22 2021-02-23 云谷（固安）科技有限公司 显示面板
CN112397579B (zh) * 2020-10-22 2022-12-06 云谷（固安）科技有限公司 显示面板
WO2023082330A1 (zh) * 2021-11-15 2023-05-19 武汉华星光电半导体显示技术有限公司 薄膜晶体管、电子装置及其制备方法及显示装置
WO2023082350A1 (zh) * 2021-11-15 2023-05-19 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示面板
WO2023097720A1 (zh) * 2021-11-30 2023-06-08 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
CN105514173B (zh) 2018-09-04

Similar Documents

Publication Publication Date Title
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN103383945B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN105514173A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN103928406B (zh) 阵列基板的制备方法、阵列基板、显示装置
CN107611139B (zh) 薄膜晶体管阵列基板及制作方法
CN103489918A (zh) 一种薄膜晶体管和阵列基板及其制造方法
CN103325792A (zh) 一种阵列基板及制备方法、显示装置
CN111223815B (zh) 薄膜晶体管阵列基板及其制作方法
CN103715135B (zh) 一种过孔及其制作方法、阵列基板
CN104409415B (zh) 一种阵列基板及其制备方法、显示装置
CN105118864B (zh) 薄膜晶体管及其制作方法、显示器件
CN103500738A (zh) 含刻蚀阻挡层的半导体器件及其制造方法和应用
US20140027760A1 (en) Semiconductor device and manufacturing method thereof
CN103018977A (zh) 一种阵列基板及其制造方法
US9178046B2 (en) Array substrate and manufacturing method thereof
CN104183603B (zh) 一种阵列基板及其制备方法、显示装置
CN104701254B (zh) 一种低温多晶硅薄膜晶体管阵列基板的制作方法
US11233074B2 (en) Array substrate and manufacturing method thereof
CN103730474B (zh) 一种阵列基板及其制造方法、显示装置
CN108122759B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN102637631B (zh) 一种薄膜晶体管液晶显示器阵列基板的制造方法
CN103715265B (zh) 薄膜晶体管、阵列基板和显示装置
CN106206615A (zh) 一种阵列基板及其制作方法、液晶显示面板
CN103715200A (zh) 阵列基板及其制备方法、显示装置
CN203465496U (zh) 阵列基板、液晶显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant