KR100600877B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100600877B1
KR100600877B1 KR1020040048560A KR20040048560A KR100600877B1 KR 100600877 B1 KR100600877 B1 KR 100600877B1 KR 1020040048560 A KR1020040048560 A KR 1020040048560A KR 20040048560 A KR20040048560 A KR 20040048560A KR 100600877 B1 KR100600877 B1 KR 100600877B1
Authority
KR
South Korea
Prior art keywords
dry etching
etching
profile
semiconductor device
insulating film
Prior art date
Application number
KR1020040048560A
Other languages
English (en)
Other versions
KR20050122902A (ko
Inventor
강태욱
정창용
김창수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040048560A priority Critical patent/KR100600877B1/ko
Priority to US11/134,417 priority patent/US20050260804A1/en
Publication of KR20050122902A publication Critical patent/KR20050122902A/ko
Application granted granted Critical
Publication of KR100600877B1 publication Critical patent/KR100600877B1/ko
Priority to US12/434,072 priority patent/US8168531B2/en
Priority to US12/434,048 priority patent/US7985992B2/en
Priority to US13/162,836 priority patent/US8749069B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체층과 소오스/드레인 전극의 콘택홀, 소오스/드레인 전극과 양극 전극의 비아홀, 금속 배선간의 바아홀 또는 비아 콘택홀을 형성할 때, 고식각비 건식 식각, 고선택비 건식 식각 및 습식 식각을 순차적으로 식각하여 상기 콘택홀, 비아홀 또는 비아 콘택홀의 상부는 테이퍼 각도가 저각도를 갖는 습식 식각 프로파일을 갖고, 하부는 고각도를 갖는 고선택비 건식 식각 프로파일 및 중각도를 갖는 고식각비 건식 식각 프로파일을 갖도록 하는 반도체 소자 및 그 형성 방법에 관한 것이다.
본 발명의 반도체 소자 및 그 제조 방법은 기판; 상기 기판상에 형성되고, 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막을 포함하여 형성된 박막트랜지스터; 및 상기 게이트 절연막 및 층간절연막을 관통하고, 상기 반도체층의 표면을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 중간부는 고선택비 건식 식각 프로파일을 갖고, 하부는 고식각비 건식 식각 프로파일을 갖는 콘택홀을 포함하여 이루어진 반도체 소자 및 그 제조 방법에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자 및 그 형성 방법은 콘택홀, 비아홀 또는 비아 콘택홀의 콘택부가 건식 식각으로 식각할 때 발생하기 쉬운 콘택의 불균일과 폴리머의 잔류물이 발생하는 것과 같은 문제점을 원천적으로 방지할 뿐만 아니라 콘택홀, 비아홀 또는 비아 콘택홀에 의해 노출되는 반도체층, 소오스/드레인 전극 및 금속 배선의 표면이 전혀 손상되지 않고, 표면에 형성된 자연 산화막을 제거하는 효과가 있다.
콘택홀, 비아홀, 비아 콘택홀, 건식 식각, 습식 식각, 3중 프로파일

Description

반도체 소자 및 그 제조 방법{Semiconductor device and method fabricating thereof}
도 1a 및 도 1b는 종래 기술에 의한 박막트랜지스터의 콘택홀 형성 방법의 공정 단면도.
도 2는 종래 기술에 의해 형성된 콘택홀의 문제점을 나타내는 단면도.
도 3a 내지 도 3g는 본 발명에 의한 콘택홀 형성 방법의 공정 단면도 및 상기 콘택홀을 이용한 공정의 단면도와 단면 사진.
도 4a 내지 도 4e는 본 발명에 의한 또 다른 실시 예로서, 비아홀 형성 방법의 공정 단면도 및 상기 비아홀을 이용한 공정의 단면도.
도 5a 내지 도 5e는 본 발명에 의한 또 다른 실시 예로서, 비아홀 형성 방법의 공정 단면도 및 상기 비아홀을 이용한 공정의 단면도.
도 6a 내지 도 6e는 본 발명에 의한 또 다른 실시 예로서, 비아 콘택홀 형성 방법의 공정 단면도 및 상기 비아 콘택홀을 이용하는 공정의 공정 단면도.
도 7은 본 발명에 의한 또 다른 실시예로서, 콘택홀 및 비아홀을 동시에 형성하는 방법의 공정 단면도 및 상기 콘택홀 및 비아홀을 이용한 공정의 단면도.
<도면의 주요부분에 대한 부호의 설명>
115, 417, 509 : 3중 프로파일 콘택홀
216, 311, 510 : 3중 프로파일 비아홀
417 : 3중 프로파일 비아 콘택홀
본 발명은 반도체 소자 및 그 형성 방법에 관한 것으로, 보다 자세하게는 반도체층과 소오스/드레인 전극의 콘택홀, 소오스/드레인 전극과 양극 전극의 비아홀, 금속 배선간의 바아홀 또는 반도체층과 금속 배선 또는 양극 전극의 비아 콘택홀을 형성할 때, 고식각비 건식 식각, 고선택비 건식 식각 및 습식 식각을 순차적으로 식각하여 상기 콘택홀, 비아홀 또는 비아 콘택홀의 상부는 테이퍼 각도가 저각도를 갖는 습식 식각 프로파일을 갖고, 하부는 고각도를 갖는 고선택비 건식 식각 프로파일 및 중각도를 갖는 고식각비 건식 식각 프로파일을 갖도록 하는 반도체 소자 및 그 형성 방법에 관한 것이다.
일반적으로, 실리콘 박막 트랜지스터는 평판 디스플레이, 이미지 센서, 복사기, 프린터 그리고 스캐너 등의 대면적 집적 회로에 적용되고 있다.
상기 평판 디스플레이로는 LCD(Liquid Crystal Display), 유기 전계발광 소자 등이 있는데, 유기 전계발광 소자는 평판 디스플레이의 대표적인 기술로서, 크 게 능동형(active type)과 수동형(passive type)의 두 가지 형태로 나누어지며, 능동형 소자는 각 화소 하나 하나를 박막 트랜지스터와 같은 능동소자가 제어하게 되어 있어 속도, 시야각 그리고 대조비(contrast ratio)에 있어서 수동형 표시소자보다 훨씬 뛰어나 고해상도의 화면을 구현할 수 있다.
유기 전계발광 소자에 실리콘 박막트랜지스터를 사용하는 주된 이유는 400℃ 이하의 저온에서 공정이 가능하고 소자 특성의 안정성이 우수하며, 대면적의 유리 기판에 손쉽게 직접화가 이루어질 수 있기 때문이다.
도 1a 및 도 1b는 종래 기술에 의한 박막트랜지스터의 콘택홀 형성 방법의 공정 단면도이다.
먼저, 도 1a는 기판상에 버퍼층, 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 절연 기판(11)상에 실리콘 산화막 또는 실리콘 질화막으로 버퍼층(12)을 형성하고, 비정질 실리콘층을 형성한다. 상기 비정질 실리콘층을 결정화하여 다결정 실리콘으로 형성한 후, 패터닝하여 반도체층(13)을 형성한다. 이어서, 상기 기판 전면에 게이트 절연막(14)을 형성하고, 게이트 전극 형성 물질을 증착한 후, 패터닝하여 게이트 전극(15)을 형성한다. 이어서, 상기 기판 전면에 하부의 소자들을 보호 또는 절연하기 위해 층간절연막(16)을 실리콘 산화막 또는 실리콘 질화막을 이용하여 형성한다.
다음, 도 1b는 상기 기판상에 포토레지스트 패턴을 이용하여 콘택홀을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 기판 전면에 포토레지스트를 도포 하고 노광 공정을 통해 콘택홀이 형성될 영역을 오픈시키는 포토레지스트 패턴(17)을 형성한 후, 상기 포토레지스트 패턴을 이용하여 건식 식각하여 콘택홀(18)을 형성한다. 이어서 상기 포토레지스트 패턴을 제거하고, 상기 콘택홀을 전도체를 체운후, 상기 층간절연막상게 소오스/드레인 전극을 형성한다.(도시 안함)
그러나, 상기의 콘택홀 형성 방법은 도 2에서 보는 바와 같이 층간절연막(17) 및 게이트 절연막(14)을 관통하고, 반도체층(13)의 표면을 노출시키는 콘택홀(18)의 하부에, 건식 식각에 의해 발생되는 폴리머(21)가 형성되고, 이러한 폴리머를 제거하기 위해 특수한 폴리머 제거 용액이 필요하게될 뿐만 아니라 폴리머 제거 공정이 추가되는 문제점이 발생할 뿐만 아니라, 반도체층 표면이 과도 식각(22)으로 손상을 받게되는 문제점이 발생하여 콘택 저항의 불균일이 발생하는 단점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 반도체층과 소오스/드레인 전극의 콘택홀, 소오스/드레인 전극과 양극 전극의 비아홀, 금속 배선간의 바아홀 또는 반도체층과 금속 배선 또는 양극 전극의 비아 콘택홀을 형성할 때, 고식각비 건식 식각, 고선택비 건식 식각 및 습식 식각을 순차적으로 식각하여 상기 콘택홀, 비아홀 또는 비아 콘택홀의 상부는 테이퍼 각도가 저각도를 갖는 습식 식각 프로파일을 갖고, 하부는 고각도를 갖는 고선택비 건식 식각 프로파일 및 중각도를 갖는 고식각비 건식 식각 프로파일을 갖도록 하는 반도체 소자 및 그 형성 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 기판; 상기 기판상에 형성되고, 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막을 포함하여 형성된 박막트랜지스터; 및 상기 게이트 절연막 및 층간절연막을 관통하고, 상기 반도체층의 표면을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 중간부는 제2 건식 식각 프로파일을 갖고, 하부는 제1 건식 식각 프로파일을 갖는 콘택홀로 이루어진 반도체 소자에 의해 달성된다.
또한, 본 발명의 상기 목적은 기판상에 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막을 형성하는 단계; 상기 게이트 절연막 및 층간절연막을 제1 건식 식각으로 식각하여 제1깊이로 식각하는 단계; 상기 제1깊이로 식각된 절연막 및 층간절연막을 제2 건식 식각으로 제2깊이로 식각하는 단계; 및 상기 제2깊이로 식각된 절연막 및 층간절연막을 습식 식각으로 식각하여 콘택홀을 형성하는 단계로 이루어진 반도체 소자 형성 방법에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 기판; 상기 기판상에 형성된 소오스/드레인 전극을 포함하는 박막트랜지스터; 상기 박막트랜지스터상에 형성된 패시베이션층; 및 상기 패시베이션층을 관통하고, 상기 소오스/드레인 전극을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 중간부는 제2 건식 식각 프로파일을 갖고, 하부는 제1 건식 식각 프로파일을 갖는 비아홀로 이루어진 반도체 소자에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 기판상에 소오스/드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계; 상기 박막트랜지스터상에 패시베이션층을 형성하는 단계; 상기 패시베이션층을 제1 건식 식각으로 식각하여 제1깊이로 식각하는 단계; 상기 제1깊이로 식각된 패시베이션층을 제2 건식 식각으로 식각하여 제2깊이로 식각하는 단계; 및 상기 제2깊이로 식각된 패시베이션층을 습식 식각하여 상기 소오스/드레인 전극이 노출되도록 비아홀을 형성하는 단계로 이루어진 반도체 소자 형성 방법에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 기판; 상기 기판상에 형성된 금속 배선 및 층간절연막; 및 상기 층간절연막을 관통하고, 상기 금속 배선을 노출시키고, 층간절연막의 상부는 습식 식각 프로파일을 갖고, 중간부는 제2 건식 식각 프로파일을 갖고, 하부는 제1 건식 식각 프로파일을 갖는 비아홀로이루어진 반도체 소자에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 기판상에 금속 배선 및 층간절연막을 형성하는 단계; 상기 층간절연막을 제1 건식 식각으로 식각하여 제1깊이로 식각하는 단계; 상기 제1깊이로 식각된 층간절연막을 제2 건식 식각으로 식각하여 제2깊이로 식각하는 단계; 및 상기 제2깊이로 식각된 층간절연막을 습식 식각하여 상기 금속 배선이 노출되록 비아홀을 형성하는 단계로 이루어진 반도체 소자 형성 방법에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 기판; 상기 기판상에 형성된 반도체층, 게이트 절연막, 게이트 전극 및 평탄화층; 및 상기 평탄화층 및 게이트 절연막을 관통하고, 상기 반도체층을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 중간부는 제2 건식 식각 프로파일을 갖고, 하부는 제1 건식 식각 프로파일을 갖는 비아 콘택홀로 이루어진 반도체 소자에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 기판상에 반도체층, 게이트 절연막, 게이트 전극 및 평탄화층을 형성하는 단계; 상기 평탄화층 및 게이트 절연막을 제1 건식 식각으로 식각하여 제1깊이로 식각하는 단계; 상기 제1깊이로 식각된 평탄화층 및 게이트 절연막을 제2 건식 식각으로 식각하여 제2깊이로 식각하는 단계; 및 상기 제2깊이로 식각된 평탄화층 및 게이트 절연막을 습식 식각으로 식각하여 상기 반도체층이 노출되도록 비아 콘택홀을 형성하는 단계로 이루어진 반도체 소자 형성 방법에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 기판; 상기 기판상에 형성된 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막; 및 상기 게이트 절연막 및 층간절연막을 관통하고, 상기 반도체층의 표면을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 중간부는 제2 건식 식각 프로파일을 갖고, 하부는 제1 건식 식각 프로파일을 갖는 콘택홀이 형성된 박막트랜지스터 영역;과 상기 박막트랜지스터 영역과 소정의 간격으로 이격되고, 상기 기판상에 형성된 금속 배선 및 층간절연막; 및 상기 층간절연막을 관통하고, 상부는 습식 식각 프로파일을 갖고, 중간부는 제2 건식 식각 프로파일을 갖고, 하부는 제1 건식 식각 프로파일을 갖는 비아홀을 갖는 금속 배선 영역으로 이루어진 반도체 소자에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 기판상의 박막트랜지스터 영역에 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막과 상기 박막트랜지스터 영역과는 소정의 간격을 두고 이격된 금속 배선 영역에 금속 배선 및 층간절연막을 형성하는 단계; 상기 박막트랜지스터 영역의 층간절연막 및 게이트 절연막과 금속 배선 영역의 층간절연막을 제1 건식 식각으로 식각하여 각 영역을 제1깊이로 식각하는 단계; 상기 제1깊이로 식각된 박막트랜지스터 영역의 층간절연막 및 게이트 절연막과 금속 배선 영역의 층간절연막을 제2 건식 식각하여 각 영역을 제2깊이로 식각하는 단계; 및 상기 제2깊이로 식각된 박막트랜지스터 영역의 층간절연막 및 게이트 절연막과 금속 배선 영역의 층간절연막을 습식 식각하여 상기 박막트랜지스터 영역의 반도체층과 금속 배선 영역의 금속 배선이 노출되도록 콘택홀 및 비아홀을 완성하는 단계로 이루어진 반도체 소자 형성 방법에 의해서도 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
<실시 예 1>
도 3a 내지 도 3g는 본 발명에 의한 콘택홀 형성 방법의 공정 단면도 및 상기 콘택홀을 이용한 공정의 단면도와 단면 사진이다.
먼저, 도 3a는 기판상에 버퍼층, 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막을 형성하 단계의 공정 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 절연 기판(101)상에 버퍼층(102)을 형성한다. 상기 버퍼층은 하부 기판에서 발생하는 수분 또는 불순물의 확산을 방지하거나, 결정화시 열의 전달의 속도를 조절함으로서, 반도체층의 결정화가 잘 이루어질 수 있도록 하는 역활을 한다.
이어서, 상기 버퍼층상에 비정질 실리콘을 형성하고, 상기 비정질 실리콘층을 결정화하여 다결정 또는 단결정 실리콘을 형성한 후, 패터닝하여 반도체층(103)을 형성한다. 이때 상기 비정질 실리콘은 화학적 기상 증착법(Chemical Vapor Deposition) 또는 물리적 기상 증착법(Physical Vapor Deposition)을 이용할 수 있다. 또한 상기 비정질 실리콘을 형성할 때 또는 형성한 후에 탈수소처리하여 수소의 농도를 낮추는 공정을 진행할 수 있다.
이어서, 상기 반도체층이 형성된 기판 전면에 게이트 절연막(104)을 형성하고, 상기 게이트 절연막상에 게이트 전극 형성 물질을 형성한 후, 패터닝하여 게이트 전극(105)을 형성한다. 게이트 전극을 형성한 후, 상기 게이트 전극을 마스크로 이용하여 불순물 이온 주입 공정을 진행하여 상기 반도체층에 소오스/드레인 및 채널 영역을 정의하는 공정을 진행할 수 있다.
이어서, 상기 기판 전면에 층간절연막(106)을 형성하는데, 상기 층간절연막은 하부에 형성된 소자들을 보호하는 역활 또는 전기적 절연을 위해 형성된다.
이때, 상기 버퍼층, 게이트 절연막 및 층간절연막은 실리콘 산화막 또는 실리콘 질화막과 같은 산화막 또는 질화막을 이용하여 형성한다.
이때, 상기 버퍼층은 필요에 의해서 형성되는 것으로 불필요할 경우에는 형성하지 않아도 무방하다.
다음, 도 3b는 상기 기판상에 콘택홀을 형성하기 위한 포토레지스트 패턴을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 버퍼층, 반도체층, 게이트 절연막 및 게이트 전극이 형성된 기판에 콘택홀을 형성하기 위한 포토레지스트 패턴(107)을 형성한다.
상기 포토레지스트 패턴을 스핀(Spin) 방식 또는 스프레이(Spray) 방식을 이용하여 상기 기판상에 도포하고, 노광 및 현상 공정을 진행하여 형성한다.
다음, 도 3c는 상기 게이트 절연막 및 층간절연막의 일부를 제1 건식 식각 즉, 고식각비 건식 식각으로 식각하여 제1깊이로 식각하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 포토레지스트 패턴(107)을 이용하여 상기 층간절연막(106) 및 게이트 절연막(104)을 제1 건식 식각하여 제1깊이의 제1콘택홀(108)을 형성한다.
이때, 도 3c의 A 영역에서 보는 바와 같이 상기 층간절연막은 관통하고, 상기 게이트 절연막은 일부분만을 식각하는 방법과 B 영역에서 보는 바와 같이 상기 층간절연막의 일부분만을 식각하는 방법이 있을 수 있다. 또는 도에서는 도시하지 않았지만, 층간절연막은 관통하고, 게이트 절연막은 식각하지 않고 콘택홀을 형성할 수도 있다. 즉, 상기 제1 건식 식각에 의한 콘택홀 형성은 고식각비를 갖는 건식 식각으로 필요한 만큼의 깊이로만 식각하여 형성하는데, 이는 하부의 반도체층이 건식 식각에 의한 손상을 입히지 않고 콘택홀을 형성하기 위한 것, 하부의 반도체층이 노출되고 노출된 반도체층 상에 폴리머와 같은 잔류물이 부착되는 것을 방지하고, 콘택홀의 프로파일을 원하는 형상으로 형성하기 위해서이다.
또한, 상기 제1 건식 식각은 층간절연막 및 게이트 절연막을 고식각비로 식각함으로서, 상기 층간절연막 및 게이트 절연막을 빠른 속도로 식각할 수 있다. 이때 상기 건식 식각에 의해 형성된 제1깊이의 제1콘택홀의 테이퍼 각도(109)는 30 내지 70도의 각도를 갖는 것이 무난하나, 30 내지 50도를 갖는 것이 바람직하다.
이때, 상기 제1 건식 식각은 이온빔 식각 또는 RF 스퍼터 식각과 같은 이온 식각 또는 반응 이온 식각(Reactive Ion Etcher) 또는 유도 결합 플라즈마(Induced Coupled Plasma) 식각과 같은 반응 식각 등을 이용할 수 있다.
다음, 도 3d는 상기 제1깊이로 식각된 절연막 및 층간절연막을 반도체층에 대해 제2 건식 식각 즉, 고선택비 건식 식각으로 제2깊이로 식각하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 제1 건식 식각으로 제1깊이로 식각된 제1깊이의 제1콘택홀을 상기 절연막 및 층간절연막에 대해 반도체층이 고선택비를 갖는 제2 건식 식각으로 상기 절연막 및 층간절연막을 식각하여 제2깊이의 제2콘택홀(110)을 형성한다. 이때 상기 제2콘택홀의 하부에는 상기 제1콘택홀의 프로파일을 그대로 유지하게 되는데, 이는 상기 제2 건식 식각은 식각 속도가 느린 반면 상기 절연막 또는 층간절연막에 대한 식각 선택비가 높아 이러한 현상을 보이게 된다.
이때, 상기 제2 건식 식각은 상기 절연막 및 층간절연막의 식각율은 높고, 상기 반도체층은 식각율이 낮은 식각이므로 상기 제2 건식 식각에 의해 상기 절연막 및 층간절연막은 식각되고, 상기 반도체층은 거의 식각되지 않을 뿐만 아니라, 포토레지스트 패턴의 후퇴가 적어 제2 건식 식각에 의해 형성된 제2깊이의 제2콘택홀의 테이퍼 각도(111)는 거의 수직에 가까운 프로파일을 갖게 되고, 상기 제1깊이의 제1콘택홀의 각도 보다는 높은 각도로 형성되게 된다. 즉, 상기 제2 건식 식각에 의해 형성된 제2깊이의 제2콘택홀의 테이퍼 각도는 60 내지 90도의 각도를 갖게 된다. 이때 상기 제2깊이의 제2콘택홀의 테이퍼 각도는 바람직하게는 70 내지 90도의 각도로 형성된다.
도 3d의 A 영역에서 보는 바와 같이 상기 제2깊이의 제2콘택홀은 반도체층을 노출시키지 않는 깊이까지 형성하거나, B 영역에서 보는 바와 같이 반도체층을 노출시키는 깊이까지 형성해도 무방하다. 이는 상기 제2 건식 식각이 상기 반도체층은 거의 식각시키지 않고, 상기 절연막 및 층간절연막만을 식각함으로서 B 영역에서 처럼 반도체층이 노출되어도 반도체층의 표면이 거의 손상을 많이 받지 않기 때문이다. 그러나, 상기 제2 건식 식각이 반도체층을 전혀 식각하지 않는다고 할 수 없음으로 A 영역에서 처럼 반도체층을 노출시키지 않는 깊이까지 식각하여 반도체층이 손상 받거나 과도 식각(Over etch)되는 것을 원천적으로 방지할 수 있다.
이때, 상기 제2 건식 식각은 상기 제1 건식 식각과 같은 공정인 이온빔 식각 또는 RF 스퍼터 식각과 같은 이온 식각 또는 반응 이온 식각 또는 유도 결합 플라즈마와 같은 반응 식각 등을 이용할 수 있다. 또한 본 발명에서는 특별한 언급이 없는 한 상기 제1 건식 식각 및 제2 건식 식각은 상기 이온 식각 또는 반응 식각을 이용하고, 사용되는 가스는 제1 건식 식각인 경우에는 CF4/O2 또는 SF6/O2 가스를 이용하고, 제2 건식 식각인 경우에는 C4F8, CHF3 또는 C2HF5 등과 같이 CF비가 큰 가스를 이용한다.
다음, 도 3e는 상기 제2깊이로 식각된 영역을 습식 식각으로 식각하여 제3콘택홀을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 제1 건식 식각 및 제2 건식 식각에 의해 형성된 제1콘택홀 및 제2콘택홀을 습식 식각하여 제3콘택홀(112)을 형성하여 콘택홀을 완성한다. 상기 습식 식각은 반도체층을 전혀 식각하지 않는 DHF(Dilute HydroFluoric acid) 또는 BHF(Buffered HydroFluoric acid)등과 같은 습식 식각 용액으로 식각하는 것이 바람직하다. 그리고, 상기 반도체층의 표면 또는 콘택홀들의 측변에 불순물 또는 폴리머 잔류물이 남지 않도록하는 식각 용액으로 식각하여 반도체층에 불순물이 남지 않도록 한다.
이때, 도 3e의 A 영역에서 보는 바와 같이 포토레지스트 패턴을 제거하지 않고, 상기 제1 건식 식각 및 제2 건식 식각으로 형성된 제1콘택홀 및 제2콘택홀을 습식 식각하여 반도체층의 표면이 노출되도록 하고(이미 노출되어 있으면, 상기 제1콘택홀 및 제2콘택홀의 너비를 더 넓히고), 습식 식각의 등방성 식각에 의해 제3콘택홀의 테이퍼의 각도(113)가 낮게 형성되도록 하거나, B 영역에서 보는 바와 같이 포토레지스트 패턴을 제거하고, 습식 식각의 등방성 식각에 의해 제3콘택홀의 테이퍼의 각도가 낮게 형성되도록할 수 있다. 상기 포토레지스트 패턴을 제거하고, 습식 식각을 진행할 경우, 상기 층간절연막의 표면이 식각되어 층간절연막의 두께가 감소하는 경향을 보이기는 하겠지만, 상기 층간절연막을 형성할 때 위와 같은 현상을 감안하여 형성한다면 아무 문제가 없을 것으로 사료된다.
이때 상기 습식 식각에 의한 제3콘택홀의 테이퍼 각도는 5 내지 50도의 각도로 형성되나, 5 내지 35도의 각도를 갖는 것이 바람직하다. 또한 상기 습식 식각은 반도체층을 층간절연막 또는 게이트 절연막에 대해 고선택비를 갖는 식각 용액으로 습식 식각하여, 상기 반도체층의 표면이 노출되거나, 이미 노출되어 있는 반도체층의 표면은 상기 습식 식각 용액에 의한 손상을 전혀 입지 않도록 할 뿐만 아니라, 일부 발생한 폴리머 잔류물을 제거할 수 있도록 한다.
따라서, 상기 제1콘택홀, 제2콘택홀 및 제3콘택홀에 의해 상부는 습식 식각 프로파일을 갖고, 중간부는 높은 각도의 테이퍼를 갖는 제2 건식 식각 프로파일을 갖고, 하부는 낮은 각도의 테이퍼를 갖는 제1 건식 식각 프로파일을 갖는 3중 프로파일 콘택홀이 형성된다.
다음, 도 3f는 상기 형성된 3중 프로파일을 갖는 콘택홀을 이용하여 박막트랜지스터를 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 상기 형성된 3중 프로파일을 갖는 콘택홀이 형성된 기판 전면에 소오스/드레인 전극 형성 물질을 형성하고, 패턴하여 소오스/드레인 전극(114)을 형성하여 박막트랜지스터를 완성한다. 따라서, 상기 소오스/드레인 전극과 반도체층간의 콘택홀은 상부는 습식 식각 프로파일을 갖고, 중간부는 높은 각도의 테이퍼를 갖는 제2 건식 식각 프로파일을 갖고, 하부는 낮은 각도의 테이퍼를 갖는 제1 건식 식각 프로파일을 갖는 3중 프로파일 콘택홀(115)에 의해 콘택 됨으로서, 폴리머의 잔류물이 전혀 남지 않아 잔류물에 의한 콘택 저항이 전혀 없고, 상기 반도체층의 표면이 식각되지 않음으로서, 손상을 받지 않고, 콘택홀이 3중 프로파일을 갖음으로서, 상기 소오스/드레인 전극 형성 물질로 콘택홀의 매립이 쉬워질 뿐만 아니라, 공정 중에 발생하기 쉬운 자연 산화막을 상기 습식 식각으로 제거함으로서, 자연 산화막에 의한 콘택 저항을 낮출수 있다.
다음, 도 3g는 상기 3중 프로파일을 갖는 콘택홀을 이용하여 소오스/드레인 전극을 형성한 단면의 사진이다. 도 3g는 도 3f의 A 영역을 확대한 사진으로서, 도에서 보는 바와 같이 유리 기판(121)상에 산화막 또는 질화막으로 제1버퍼층(122) 및 제2버퍼층(123)을 형성하고, 상기 제2버퍼층 상부에 반도체층(124)을 형성한다.
이어서, 상기 반도체층에 게이트 절연막(125)을 형성하고, 사진에서는 보이지 않지만, 게이트 전극을 형성한 후, 층간절연막(126)을 형성한다.
이어서, 본 발명의 <실시 예 1>에서 상술한 제1 건식 식각, 제2 건식 식각 및 습식 식각으로 상기 층간절연막 및 게이트 절연막을 식각하여 3중 프로파일을 갖는 콘택홀(127)을 형성하고, 소오스/드레인 전극(128)을 형성한다. 이때, 상기 3중 프로파일의 형상은 붉은색 점선(129)으로 표시되어 있다.
이어서, 상기 기판 전면에 패시베이션층(130)을 형성하고, 이후 공정을 진행하여 박막트랜지스터를 형성하고, 상기 박막트랜지스터를 이용하여 표시 소자를 형성할 수 있다.
이때, 상기 3중 프로파일을 갖는 콘택홀에 형성된 소오스/드레인 전극은 사진에서 보는 바와 같이 제1 건식 식각 프로파일을 갖는 제1콘택홀(127a), 제2 건식 식각 프로파일을 갖는 제2콘택홀(127b) 및 습식 식각 프로파일 갖는 제3콘택홀(127c)을 갖음으로서 완만한 스텝 커버리지(Step coverage)로 형성된 3중 프로파일 콘택홀에 의해 완만하게 형성되어 있음을 알 수 있다. 또한 상기 3중 프로파일 콘택홀의 제1콘택홀의 제1깊이(131a), 제2콘택홀의 제2깊이(131b) 및 제3콘택홀의 제3깊이(131c)를 조절하여 상기 3중 프로파일 콘택홀의 스텝 커버리지를 자유롭게 조절할 수 있다. 이때 상기 제3깊이는 앞에서 설명하지는 않았지만, 콘택홀의 깊이에서 제1깊이 및 제2깊이를 제외한 나머지 깊이이다.
<실시 예 2>
도 4a 내지 도 4e는 본 발명에 의한 또 다른 실시 예로서, 비아홀 형성 방법의 공정 단면도 및 상기 비아홀을 이용한 공정의 단면도이다.
먼저, 도 4a는 기판상에 버퍼층, 반도체층, 게이트 절연막. 게이트 전극, 층간절연막, 소오스/드레인 전극, 패시베이션층 및 평탄화층을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 절연 기판(201)상에 버퍼층(202)을 형성한다. 이때 상기 평탄화층은 상기 패시베이션층이 평탄화층의 역활을 동시에 수행할 수 있어, 불필요한 경우에는 형성하지 않아도 무방하다.
이어서, 상기 버퍼층상에 비정질 실리콘을 형성하고, 상기 비정질 실리콘층을 결정화하여 다결정 또는 단결정 실리콘을 형성한 후, 패터닝하여 반도체층(203)을 형성한다. 이때 상기 비정질 실리콘은 화학적 기상 증착법 또는 물리적 기상 증착법을 이용할 수 있다.
이어서, 상기 반도체층이 형성된 기판 전면에 게이트 절연막(204)을 형성하 고, 상기 게이트 절연막상에 게이트 전극 형성 물질을 형성한 후, 패터닝하여 게이트 전극(205)을 형성한다. 게이트 전극을 형성한 후, 상기 게이트 전극을 마스크로 이용하여 불순물 이온 주입 공정을 진행하여 상기 반도체층에 소오스/드레인 및 채널 영역을 정의하는 공정을 진행할 수 있다. 또한, 상기 버퍼층은 불필요한 경우에는 형성하지 않아도 무방하다.
이어서, 상기 기판 전면에 층간절연막(206)을 형성한다. 이때, 상기 버퍼층, 게이트 절연막 및 층간절연막은 실리콘 산화막 또는 실리콘 질화막과 같은 산화막 또는 질화막을 이용하여 형성한다.
이어서, 상기 층간절연막 및 게이트 절연막을 <실시 예 1>의 방법을 이용하여 3중 프로파일을 갖는 콘택홀을 형성하여 소오스/드레인 전극(207)을 형성하거나, 일반적인 공정으로 콘택홀을 형성한 후, 소오스/드레인 전극을 형성하여 박막트래지스터를 형성 할 수 있다.
이어서, 상기 박막트래지스터가 형성된 기판상에 패시베이션층(208) 및 평탄화층(209)을 순차적으로 형성한다.
이어서, 상기 평탄화층 상부에 포토레지스트를 도포하고, 노광 및 현상 공정으로 비아홀 형성을 위한 포토레지스트 패턴(210)을 형성한다.
다음, 도 4b는 상기 포토레지스트 패턴을 이용하여 상기 평탄화층 및 패시베이션층의 일부를 제1 건식 식각으로 식각하여 제1깊이를 갖는 제1비아홀을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 포토레지스트 패턴(210)을 이용하여 고식각비를 갖는 건식 식각으로 상기 평탄화층(209) 및 패시베이션층(208)의 일부를 식각하여 제1비아홀(211)을 형성한다. 이때 상기 평탄화층 및 패시베이션층에 형성되는 제1비아홀의 제1깊이는 도 4b에서 보는 바와 같이 평탄화층은 관통되고, 패시베이션층의 일부분이 식각되는 깊이뿐만 아니라, <실시 예 1>에서 설명한 바와 같이 평탄화층만 식각되거나, 평탄화층의 일부분 식각되어 비아홀이 형성되어도 무방하다. 또한 상기 제1 건식 식각은 저선택비, 고식각비를 갖는 식각 공정으로 실시한다.
상기 제1 건식 식각에 의해 형성된 제1비아홀의 테이퍼 각도(212)는 상기 패시베이션층 또는 평탄화층을 고식각비로 식각하여 형성하는데, 30 내지 70도로 형성하는데, 바람직하게는 30 내지 50도로 형성한다. 이때 상기 건식 식각은 <실시 예 1>에서 실시한 이온 식각 또는 반응 식각을 이용할 수 있다.
다음, 도 4c는 상기 제1깊이를 갖는 제1비아홀을 고선택비 건식 식각으로 식각하여 제2비아홀을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 건식 식각으로 제1깊이만큼 식각된 제1비아홀을 고선택비 건식 식각을 이용하여 <실시 예 1>에서 설명한 바와 같이 상기 소오스/드레인 전극에 대해 평탄화층 및 패시베이션층을 고선택비로 식각하는 고선택비 건식 식각으로 상기 소오스/드레인 전극의 표면을 노출시키거나, 상기 소오스/드레인 전극의 표면이 노출되지 않는 제2깊이만큼을 식각하여 제2비아홀(213)을 형성한다. 이때, 도에는 도시하지 않았지만, <실시 예 1>에서 설명한 바와 같은 이유로 상기 소오스/드레인 전극의 표면이 노출되어도 무방하다.
이때, 상기 고선택비 건식 식각은 상기 평탄화층 및 패시베이션층의 식각율 은 높고, 상기 소오스/드레인 전극은 식각율이 낮은 식각이다. 따라서, 상기 고선택비 건식 식각에 의해 상기 평탄화층 및 패시베이션층은 식각되고, 상기 반도체층은 거의 식각되지 않을 뿐만 아니라, 고선택비 건식 식각에 의해 형성된 제2깊이의 제2비아홀의 테이퍼 각도(214)는 상기 제1깊이의 제1비아홀의 각도 보다는 높은 각도로 형성되게 된다. 즉, 상기 고선택비 건식 식각에 의해 형성된 제2깊이의 제2비아홀의 테이퍼 각도는 60 내지 90도의 각도를 갖게 된다. 이때 상기 제2깊이의 제2비아홀의 테이퍼 각도는 바람직하게는 70 내지 90도의 각도로 형성된다.
다음, 도 4d는 상기 제2깊이로 식각된 영역을 습식 식각으로 식각하여 제3비아홀을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 제1 건식 식각 및 고선택비 건식 식각에 의해 형성된 제1콘택홀 및 제2콘택홀을 습식 식각하여 제3비아홀(215)을 형성하여 비아홀을 완성한다.
이때, 도에서 보는 바와 같이 포토레지스트 패턴을 제거하지 않고, 상기 제1 건식 식각 및 고선택비 건식 식각으로 형성된 제1비아홀 및 제2비아홀을 습식 식각하여 소오스/드레인 전극의 표면이 노출되도록 하고(이미 노출되어 있으면, 상기 제1비아홀 및 제2비아홀의 너비를 더 넓히고), 습식 식각의 등방성 식각에 의해 제3비아홀의 테이퍼의 각도(216)가 낮게 형성되도록 하거나, 도에는 도시 하지 않았지만 <실시 예 1>에서 설명한 봐와 같이 포토레지스트 패턴을 제거하고, 습식 식각의 등방성 식각에 의해 제3비아홀의 테이퍼의 각도가 낮게 형성되도록할 수 있다.
상기 습식 식각은 소오스/드레인 전극을 전혀 식각하지 않는 습식 식각 용액 으로 식각하는 것이 바람직하다. 그리고, 상기 소오스/드레인 전극의 표면 또는 콘택홀들의 측벽에 자연 산화막, 불순물 또는 폴리머 잔류물이 남지 않도록하는 식각 용액으로 식각하여 반도체층의 표면에 불순물이 남지 않도록 한다.
이때 상기 습식 식각에 의한 제3비아홀의 테이퍼 각도는 5 내지 50도의 각도로 형성되나, 5 내지 35도의 각도를 갖는 것이 바람직하다. 또한 상기 습식 식각은 평탄화층 및 패시베이션층을 소오스/드레인 전극에 대해 고선택비를 갖는 식각 용액으로 습식 식각하여, 상기 소오스/드레인 전극의 표면이 노출되거나, 이미 노출되어 있는 소오스/드레인 전극의 표면은 상기 습식 식각 용액에 의한 손상을 전혀 입지 않도록 할 뿐만 아니라, 일부 발생한 폴리머 잔류물을 제거할 수 있도록 한다.
따라서, 상기 제1비아홀, 제2비아홀 및 제3비아홀에 의해 상부는 습식 식각 프로파일을 갖고, 중간부는 높은 각도의 테이퍼를 갖는 제2 건식 식각 프로파일을 갖고, 하부는 낮은 각도의 테이퍼를 갖는 제1 건식 식각 프로파일을 갖는 3중 프로파일 비아홀이 형성된다.
도 4e는 상기 3중 프로파일 비아홀을 이용하여 표시 소자를 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 기판상에 박막트랜지스터와 같은 소자가 형성되어 있고, 상기 박막트랜지스터의 소오스/드레인 전극(207)이 노출되도록 비아홀을 형성할 때 본 발명의 3중 프로파일을 갖는 비아홀(217)을 이용하여 상기 소오스/드레인 전극을 노출시키고, 상기 기판 전면에 화소 전극(218)인 투명 전극을 형성한다. 이때 상기 비아홀은 상기 소오스/드레인 전극과 상기 화소 전극을 전 기적으로 연결하는 콘택이 형성되도록 한다.
이후 공정인 발광층 및 공통 전극인 음극 전극을 형성하는 것은 도시하지 않아지만, 상기 발광층 및 공통 전극을 형성하여 유기 전계 발광 소자와 같은 표시 소자를 형성한다. 종래의 비아홀이 형성된 평탄화층에 양극 전극인 투명 전극을 형성할 때, 상기 비아홀의 테이퍼 각도가 너무 커서 상기 투명 전극을 균일하게 형성하는 것이 힘들다는 문제점을 상기와 같이 3중 프로파일을 갖는 비아홀이 형성된 평탄화층에 투명 전극을 증착함으로서, 모폴로지의 변화가 적어 투명 전극을 균일하게 형성하여 문제점을 해결할 수 있을 뿐만 아니라 폴리머 잔류물과 같은 불순물을 완전히 제거할 수 있고, 상시 소오스/드레인 전극의 표면이 손상되지 않는 유기 전계 발광 소자를 형성할 수 있다.
<실시 예 3>
도 5a 내지 도 5e는 본 발명에 의한 또 다른 실시 예로서, 비아홀 형성 방법의 공정 단면도 및 상기 비아홀을 이용한 공정의 단면도이다.
먼저, 도 5a는 기판상에 금속 배선 및 층간절연막을 형성하고, 상기 층간절연막상에 비아홀을 형성하기 위한 포토레지스트 패턴을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 절연 기판(301)상에 금속 배선(302) 및 층간절연막(303)을 순차적으로 형성한 후, 상기 절연막 상부에 비아홀을 형성하기 위한 포토레지스트 패턴(304)을 형성한다.
이때, 상기 포토레지스트 패턴은 기판상에 포토레지스트를 도포하고, 노광 및 현상 공정으로 비아홀 형성을 위한 포토레지스트 패턴을 형성한다.
다음, 도 5b는 상기 포토레지스트 패턴을 이용하여 상기 층간절연막의 일부를 제1 건식 식각으로 식각하여 제1깊이를 갖는 제1비아홀을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 포토레지스트 패턴(304)을 이용하여 고식각비를 갖는 건식 식각으로 상기 층간절연막(303)의 일부를 식각하여 제1깊이의 제1비아홀(305)을 형성한다. 이때, 상기 건식 식각은 저선택비, 고식각비를 갖는 식각 공정으로 실시한다.
상기 제1 건식 식각에 의해 형성된 제1비아홀의 테이퍼 각도(306)는 30 내지 70도로 형성하는데, 바람직하게는 30 내지 50도로 형성한다. 이때 상기 제1 건식 식각은 <실시 예 1>에서 실시한 이온 식각 또는 반응 식각을 이용할 수 있다.
다음, 도 5c는 상기 제1깊이를 갖는 제1비아홀을 제2 건식 식각으로 식각하여 제2비아홀을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 건식 식각으로 제1깊이만큼 식각된 제1비아홀을 제2 건식 식각을 이용하여 <실시 예 1>에서 설명한 바와 같이 상기 금속 배선에 대해 층간절연막을 고선택비로 식각하는 제2 건식 식각으로 금속 배선의 표면을 노출시키거나, 상기 금속 배선의 표면이 노출되지 않는 제2깊이만큼을 식각하여 제2비아홀(307)을 형성한다. 이때, 상기 제2 건식 식각은 상기 층간절연막의 식각율은 높고, 상기 금속 배선은 식각율이 낮은 식각이다. 따라서, 상기 제2 건식 식각에 의해 상기 층간절연막은 식각되고, 상기 금속 배선은 거의 식각되지 않을 뿐만 아니라, 제2 건식 식각에 의해 형성된 제2비아홀의 테이퍼 각도(308)는 상기 제1비아홀의 각도 보다는 높은 각도로 형성되게 된다. 즉, 상기 제2 건식 식각에 의해 형성된 제2비아홀의 테이퍼 각도는 60 내지 90도의 각도를 갖게된다. 이때 상기 제2비아홀의 테이퍼 각도는 바람직하게는 70 내지 90도의 각도로 형성된다.
다음, 도 5d는 상기 제2깊이로 식각된 영역을 습식 식각으로 식각하여 제3비아홀을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 제1 건식 식각 및 제2 건식 식각에 의해 형성된 제1비아홀 및 제2비아홀을 습식 식각하여 제3비아홀(309)을 형성하여 비아홀을 완성한다.
이때, 도에서는 도시 하지 않았지만 <실시 예 1>에서 설명한 바와 같이 포토레지스트 패턴을 제거하지 않고, 상기 제1 건식 식각 및 제2 건식 식각으로 형성된 제1비아홀 및 제2비아홀을 습식 식각하여 제1도전체의 표면이 노출되도록 하고(이미 노출되어 있으면, 상기 제1비아홀 및 제2비아홀의 너비를 더 넓히고), 습식 식각의 등방성 식각에 의해 제3비아홀의 테이퍼의 각도(310)가 낮게 형성되도록 하거나, 포토레지스트 패턴을 제거하고, 습식 식각의 등방성 식각에 의해 제3비아홀의 테이퍼의 각도가 낮게 형성되도록할 수 있다.
상기 습식 식각은 금속 배선을 전혀 식각하지 않는 습식 식각 용액으로 식각하는 것이 바람직하다. 그리고, 상기 금속 배선의 표면 또는 비아홀들의 측벽에 자연 산화막, 불순물 또는 폴리머 잔류물이 남지 않도록하는 식각 용액으로 식각하여 금속 배선에 불순물이 남지 않도록 한다.
이때 상기 습식 식각에 의한 제3비아홀의 테이퍼 각도는 5 내지 50도의 각도 로 형성되나, 5 내지 35도의 각도를 갖는 것이 바람직하다. 또한 상기 습식 식각은 층간절연막을 금속 배선에 대해 고선택비를 갖는 식각 용액으로 습식 식각하여, 상기 금속 배선의 표면이 노출되거나, 이미 노출되어 있는 금속 배선의 표면은 상기 습식 식각 용액에 의한 손상을 전혀입지 않도록 할 뿐만 아니라, 일부 발생한 폴리머 잔류물을 제거할 수 있도록 한다.
따라서, 상기 제1비아홀, 제2비아홀 및 제3비아홀에 의해 상부는 습식 식각 프로파일을 갖고, 중간부는 높은 각도의 테이퍼를 갖는 제2 건식 식각 프로파일을 갖고, 하부는 낮은 각도의 테이퍼를 갖는 제1 건식 식각 프로파일을 갖는 3중 프로파일 비아홀이 형성된다.
도 5e는 상기 3중 프로파일 비아홀을 이용하여 표시 소자를 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 기판상에 금속 배선 및 층간절연막이 순차적으로 형성하고, 상기 금속 배선이 노출되도록 비아홀을 형성할 때 본 발명의 3중 프로파일을 갖는 비아홀(311)을 이용하여 상기 금속 배선을 노출시키고, 상기 기판 전면에 상부 금속 배선(312)을 형성한다. 따라서, 상기 비아홀은 상기 금속 배선과 상기 상부 금속 배선을 전기적으로 연결하는 콘택이 형성되도록 한다.
이때, 상기 제1 건식 식각, 제2 건식 식각 및 습식 식각을 순차적으로 진행하여 상부는 습식 식각 프로파일을 갖고, 하부는 건식 식각 프로파일을 갖는 3중 프로파일을 갖는 비아홀을 형성한 후, 상부 금속 배선이 형성된 것을 볼 수 있다. 또한, 필요에 따라서는 도에서 표시된 점선(313)과 같이 두께가 균일한 상부 금속 배선을 형성할 수도 있다.
<실시 예 4>
도 6a 내지 도 6e는 본 발명에 의한 또 다른 실시 예로서, 비아 콘택홀 형성 방법의 공정 단면도 및 상기 비아 콘택홀을 이용하는 공정의 공정 단면도이다.
먼저, 도 6a는 기판상에 버퍼층, 반도체층, 게이트 절연막, 게이트 전극, 층간절연막 및 포토레지스트 패턴을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 절연 기판(401)상에 버퍼층(402)을 형성한다. 상기 버퍼층은 하부 기판에서 발생하는 수분 또는 불순물의 확산을 방지하거나, 결정화시 열의 전달의 속도를 조절함으로서, 반도체층의 결정화가 잘 이루어질 수 있도록 하는 역활을 한다.
이어서, 상기 버퍼층상에 비정질 실리콘을 형성하고, 상기 비정질 실리콘층을 결정화하여 다결정 또는 단결정 실리콘을 형성한 후, 패터닝하여 반도체층(403)을 형성한다. 이때 상기 비정질 실리콘은 화학적 기상 증착법 또는 물리적 기상 증착법을 이용할 수 있다. 또한 상기 비정질 실리콘을 형성할 때 또는 형성한 후에 탈수소처리하여 수소의 농도를 낮추는 공정을 진행할 수 있다.
이어서, 상기 반도체층이 형성된 기판 전면에 게이트 절연막(404)을 형성하고, 상기 게이트 절연막상에 게이트 전극 형성 물질을 형성한 후, 패터닝하여 게이트 전극(405)을 형성한다. 게이트 전극을 형성한 후, 상기 게이트 전극을 마스크로 이용하여 불순물 이온 주입 공정을 진행하여 상기 반도체층에 소오스/드레인 및 채널 영역을 정의하는 공정을 진행할 수 있다.
이어서, 도의 A 영역에서 보는 바와 같이 상기 기판상에 평탄화층(406)을 형성한 후, 상기 평탄화층 상부에 비아 콘택홀을 위한 포토레지스트 패턴(407)을 형성한다. 반면 도의 B 영역에서 보는 바와 같이 상기 기판상에 층간절연막(406)을 먼저 형성하고, 상기 평탄화층(406) 및 포토레지스트 패턴(407)을 형성할 수도 있다. 즉, 상기 층간절연막은 필요에 의해서 형성될 수도 있고, 형성할 필요가 없을 수도 있다.
이때 상기 층간절연막 또는 평탄화층은 실리콘 산화막 또는 실리콘 질화막과 같은 절연막으로 형성한다.
상기 포토레지스트 패턴을 스핀 방식 또는 스프레이 방식을 이용하여 상기 기판상에 도포하고, 노광 및 현상 공정을 진행하여 형성한다.
다음, 도 6b는 상기 평탄화층의 일부를 제1 건식 식각으로 식각하여 제1깊이를 갖는 제1 비아 콘택홀을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 포토레지스트 패턴(407)을 이용하여 A 영역의 상기 평탄화층 또는 게이트 절연막 또는 B 영역의 평탄화층, 층간절연막 또는 게이트 절연막을 건식 식각하여 제1깊이의 제1 비아 콘택홀(409)을 형성한다.
이때, A 영역에서는 상기 평탄화층의 일부분만을 식각하는 방법, 상기 평탄화층은 관통되고, 상기 게이트 절연막은 식각되지 않는 방법 또는 상기 게이트 절연막의 일부분까지 식각하는 방법 등과 같은 식각 방법 중 어떠한 방법을 사용하여도 무방하고, B 영역에서도 A 영역과 같은 방법으로 상기 평탄화층, 층간절연막 또는 게이트 절연막을 원하는 만큼 식각하여 제1 비아 콘택홀을 형성한다.
즉, 상기 고식각비를 갖는 건식 식각에 의한 제1 비아 콘택홀 형성은 제1 건식 식각으로 필요한 만큼의 깊이인 제1깊이로 식각하여 형성한다. 또한, 상기 제1 건식 식각은 평탄화층 또는 게이트 절연막 또는 평탄화층, 층간절연막 또는 게이트 절연막을 고식각비로 식각함으로서, 제1 비아 콘택홀의 깊이뿐만 아니라 제1 비아 콘택홀의 테이퍼의 각도를 조절할 수 있다. 이때 상기 제1 건식 식각에 의해 형성된 제1 비아 콘택홀의 테이퍼 각도(410)는 30 내지 70도의 각도를 갖는 것이 무난하나, 30 내지 50도를 갖는 것이 바람직하다.
이때, 상기 제1 건식 식각은 이온 식각 또는 반응 식각 등을 이용할 수 있다.
다음, 도 6c는 상기 제1깊이를 갖는 제1 비아 콘택홀을 제2 건식 식각으로 식각하여 제2 비아 콘택홀을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 제1 비아 콘택홀이 형성된 도의 A 영역의 평탄화층 및 게이트 절연막 또는 B 영역의 평탄화층, 패시베이션층 및 게이트 절연막을 제2 건식 식각으로 식각하여 <실시 예 1>에서 설명한 바와 같이 상기 반도체층을 노출시키거나, 노출시키지 않는 제2깊이로 제2 비아 콘택홀(411)을 형성한다.
이때, 상기 제2 건식 식각은 상기 평탄화층, 패시베이션층 및 게이트 절연막의 식각율은 높고, 상기 반도체층은 식각율이 낮은 식각이다. 따라서, 상기 제2 건식 식각에 의해 상기 평탄화층, 패시베이션층 및 게이트 절연막은 식각되고, 상기 반도체층은 거의 식각되지 않을 뿐만 아니라, 제2 건식 식각에 의해 형성된 제2깊이의 제2 비아 콘택홀의 테이퍼 각도(412)는 상기 제1깊이의 제1콘택홀의 각도 보다 높은 각도로 형성되게 된다.
즉, 상기 제2 건식 식각에 의해 형성된 제2깊이의 제2 비아 콘택홀의 테이퍼 각도는 60 내지 90도의 각도를 갖게 되어 거의 수직에 가깝게 형성된다. 이때 상기 제2깊이의 제2 비아 콘택홀의 테이퍼 각도는 바람직하게는 70 내지 90도의 각도로 형성된다.
도 6c의 A 영역에서 보는 바와 같이 상기 제2깊이의 제2 비아 콘택홀은 반도체층을 노출시키지 않는 깊이까지 형성하거나, B 영역에서 보는 바와 같이 반도체층을 노출시키는 깊이까지 형성해도 무방하다. 이는 상기 제2 건식 식각이 상기 반도체층은 거의 식각시키지 않고, 상기 절연막 및 층간절연막만을 식각함으로서 B 영역에서 처럼 반도체층이 노출되어도 반도체층의 표면이 거의 손상을 많이 받지 않기 때문이다. 그러나, 상기 제2 건식 식각이 반도체층을 전혀 식각하지 않는다고 할 수 없음으로 A 영역에서 처럼 반도체층을 노출시키지 않는 깊이까지 식각하여 반도체층이 손상 받거나 과도 식각되는 것을 원천적으로 방지할 수 있다.
도 6d는 상기 제2깊이로 식각된 영역을 습식 식각으로 식각하여 제3 비아 콘택홀을 형성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 상기 건식 식각으로 제2깊이로 식각된 제2 비아 콘택홀을 습식 식각으로 상기 반도체층(403)의 표면이 노출되도록 제3 비아 콘택홀(413)을 형성한다.
이때 도의 A 영역에서 보는 바와 같이 포토레지스트 패턴을 제거하고, 상기 제1 건식 식각 및 제2 건식 식각으로 형성된 제1 비아 콘택홀 및 제2 비아 콘택홀을 습식 식각하여 반도체층의 표면이 노출되도록 하는(이미 노출된 반도체층의 표면을 더 넓히는), 습식 식각의 등방성 식각에 의해 제3 비아 콘택홀의 테이퍼의 각도(414)가 낮게 형성되도록 하거나, B 영역에서 보는 바와 같이 포토레지스트 패턴(407)을 제거하지 않고, 습식 식각의 등방성 식각에 의해 제3 비아 콘택홀의 테이퍼의 각도가 낮게 형성되도록 할 수 있다.
이때 상기 습식 식각에 의한 제3 비아 콘택홀의 테이퍼 각도는 5 내지 50도의 각도로 형성되나, 5 내지 35도의 각도를 갖는 것이 바람직하다. 또한 상기 습식 식각은 평탄화층 및 게이트 절연막 또는 평탄화층, 층간절연막 및 게이트 절연막을 반도체층에 대해 고선택비를 갖는 식각 용액으로 습식 식각하여, 상기 반도체층의 표면이 노출되어도 상기 습식 식각 용액에 의한 손상을 전혀 입지 않도록 할 뿐만 아니라, 자연 산화막 또는 일부 발생한 폴리머 잔류물을 제거할 수 있도록 한다.
따라서, 상기 제1비아홀, 제2비아홀 및 제3비아홀에 의해 상부는 습식 식각 프로파일을 갖고, 중간부는 높은 각도의 테이퍼를 갖는 제2 건식 식각 프로파일을 갖고, 하부는 낮은 각도의 테이퍼를 갖는 제1 건식 식각 프로파일을 갖는 3중 프로파일 비아홀이 형성된다.
다음, 도 6e는 상기 형성된 3중 프로파일을 갖는 비아 콘택홀을 이용하여 박막트랜지스터 또는 표시 소자를 형성하는 공정의 단면도이다. 도의 A 영역에서 보는 바와 같이 상기 형성된 3중 프로파일을 갖는 비아 콘택홀이 형성된 기판 전면에 화소 전극 형성 물질을 형성하고, 패턴함으로서, 상기 반도체층(403)과 직접 콘택하는 화소 전극(415)을 형성할 수 있다. 이후 도에서는 도시하지 않아지만, 발광층 및 공통 전극을 형성하여 유기 전계 발광 소자와 같은 표시 소자를 형성할 수 있다. 또한 도의 B 영역에서 보는 바와 같이 기판 전면에 금속 배선 형성 물질을 형성하고, 패턴하여 금속 배선(416)을 형성하여 비아 콘택홀로 소오스/드레인 전극이 필요없고, 반도체층이 금속 배선과 직접 연결되는 박막트랜지스터를 형성할 수 있다.
따라서, 상기 비아 콘택홀은 상부는 습식 식각 프로파일을 갖고, 중간부는 높은 각도의 테이퍼를 갖는 제2 건식 식각 프로파일을 갖고, 하부는 낮은 각도의 테이퍼를 갖는 제1 건식 식각 프로파일을 갖는 3중 프로파일 비아홀(417)에 의해 콘택 됨으로서, 폴리머의 잔류물이 전혀 남지 않아 잔류물에 의한 콘택 저항이 전혀 없고, 상기 반도체층의 표면이 식각되지 않음으로서, 손상을 받지 않고, 비아 콘택홀이 3중 프로파일을 갖음으로서, 상기 화소 전극 형성 물질 또는 금속 배선 형성 물질로 비아 콘택홀의 매립이 쉬워지게 한다.
도 7은 본 발명에 의한 또 다른 실시예로서, 콘택홀 및 비아홀을 동시에 형성하는 방법의 공정 단면도 및 상기 콘택홀 및 비아홀을 이용한 공정의 단면도이다. 도에서 보는 바와 같이 A 영역은 <실시 예 1>에 의해 형성된 3중 프로파일을 갖는 콘택홀을 이용하여 소오스/드레인 전극을 형성한 박막트랜지스터가 형성된 박막트랜지스터 영역이고, B 영역은 <실시 예 3>에 의해 형성된 3중 프로파일을 갖는 비아홀을 이용하여 금속 배선을 형성한 금속 배선 영역을 나타내고 있는데, 본 실시 예에서는 두 영역을 동시에 형성하는 것이다. 즉, 플라스틱 또는 유리와 같은 절연 기판(501)상에 버퍼층(502)을 형성하고, 상기 기판의 소정의 영역인 A 영역에 는 <실시 예 1>에서 상술한 바와 같은 방법으로 반도체층(503)을 형성한 후, 상기 기판상에 게이트 절연막(504)을 형성하고, 상기 기판상에 게이트 전극 형성 물질을 형성한 후 패턴하여 게이트 전극(505)을 형성한다.
이때 상기 A 영역과 소정의 간격을 두고 형성된 B 영역에서는 제1금속 배선(506)이 형성된다. 이때 상기 제1금속 배선은 A 영역에서 기판 전면에 형성된 게이트 전극 물질을 패턴하여 게이트 전극을 형성할 때 패턴을 이용하여 형성할 수 있다. 즉, 상기 게이트 전극 및 제1금속 배선은 같은 물질로 형성되며 동시에 형성할 수 있다. 또한 B 영역의 기판상에는, 도시되지는 않았지만, 상기 A 영역의 버퍼층 및 게이트 절연막을 형성할 때 적층된 층들이 제거되지 않고 남아 있을 수 도 있다.
이어서, 상기 A 영역에서는 A 영역의 층간절연막(507)이 형성된다. 이때 상기 B 영역에서도 B 영역의 층간절연막(508)이 형성되는데, 두 층간절연막은 동시에 형성될 수 있다.
그리고, <실시 예 1> 및 <실시 예 2>에서 상술한 바와 같은 방법으로 상기 A 영역의 층간절연막 및 게이트 절연막을 제1 건식 식각, 제2 건식 식각 및 선택비를 갖는 습식 식각으로 3중 프로파일 콘택홀(509)을 형성하고, B 영역의 층간절연막을 제1 건식 식각, 제2 건식 식각 및 선택비를 갖는 습식 식각으로 3중 프로파일 비아홀(510)을 형성한다. 이때 상기 A 영역 및 B 영역의 제1 건식 식각 및 제2 건식 식각과 상기 A 영역 및 B 영역의 습식 식각은 동시에 실시되고, 따라서, 상기 3중 프로파일 콘택홀 및 3중 프로파일 비아홀은 동시에 형성된다. 이때 상기 제1 건식 식각 프로파일의 테이퍼 각도는 30 내지 70도의 각도를 갖는 것이 무난하나, 30 내지 50도를 갖는 것이 바람직하고, 상기 제2 건식 식각 프로파일의 테이퍼 각도는 60 내지 90도의 각도를 갖는 것이 무난하나, 70 내지 90도를 갖는 것이 바람지가하고, 상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 50도의 각도를 갖는 것이 무난하나, 5 내지 35도의 각도를 갖는 것이 바람직하다.
이어서, A 영역에서는 소오스/드레인 전극 형성 물질이 형성된 후, 패턴하여 소오스/드레인 전극(511)을 형성하고, B 영역에서도 제2금속 배선 형성 물질을 형성한 후, 패턴하여 제2금속 배선(512)을 형성한다. 이때 상기 소오스/드레인 전극 형성 물질을 기판 전면에 도포하고, 소오스/드레인 전극 패턴 및 제2금속 배선 패턴을 이용하여 동시에 소오스/드레인 전극 및 제2금속 배선 패턴을 형성할 수 있다. 즉, 상기 소오스/드레인 전극 및 제2금속 배선은 같은 물질로 한 번의 공정으로 형성될 수 있는 것이다.
이어서, 도에는 도시하지 않았지만 상기 기판상에 패시베이션층 및 평탄화층 등을 형성하고, 화소 전극, 발광층 및 공통 전극을 형성하여 유기 전계 발광 소자와 같은 표시 소자를 형성할 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 소자 및 그 제조 방법은 콘택홀, 비아홀 또는 비아 콘택홀의 콘택부가 건식 식각으로 식각할 때 발생하기 쉬운 콘택의 불균일과 폴리머의 잔류물이 발생하는 것과 같은 문제점을 원천적으로 방지할 뿐만 아니라 콘택홀, 비아홀 또는 비아 콘택홀에 의해 노출되는 반도체층, 소오스/드레인 전극 및 금속 배선의 표면이 전혀 손상되지 않고, 표면에 형성된 자연 산화막을 제거하는 효과가 있다.

Claims (50)

  1. 기판;
    상기 기판상에 형성되고, 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막을 포함하여 형성된 박막트랜지스터; 및
    상기 게이트 절연막 및 층간절연막을 관통하고, 상기 반도체층의 표면을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 중간부는 제2 건식 식각 프로파일을 갖고, 하부는 제1 건식 식각 프로파일을 갖는 콘택홀
    을 포함하는 것을 특징으로 하는 반도체 소자.
  2. 제 1항에 있어서,
    상기 콘택홀은 상기 반도체층의 소오스/드레인 영역과 소오스/드레인 전극을 콘택하게 함을 특징으로 하는 반도체 소자.
  3. 제 1항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 50도임을 특징으로 하는 반도체 소자.
  4. 제 1항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 35도임을 특징으로 하는 반도체 소자.
  5. 제 1항에 있어서,
    상기 제2 건식 식각 프로파일의 테이퍼 각도는 60 내지 90도임을 특징으로 하는반도체 소자.
  6. 제 1항에 있어서,
    상기 제2 건식 식각 프로파일의 테이퍼 각도는 70 내지 90도임을 특징으로 하는 반도체 소자.
  7. 제 1항에 있어서,
    상기 제1 건식 식각 프로파일의 테이퍼 각도는 30 내지 70도임을 특징으로 하는 반도체 소자.
  8. 제 1항에 있어서,
    상기 제1 건식 식각 프로파일의 테이퍼 각도는 30 내지 50도임을 특징으로 하는 반도체 소자.
  9. 기판상에 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막을 형성하는 단계;
    상기 게이트 절연막 및 층간절연막을 제1 건식 식각으로 식각하여 제1깊이로 식각하는 단계;
    상기 제1깊이로 식각된 절연막 및 층간절연막을 제2 건식 식각으로 제2깊이로 식각하는 단계; 및
    상기 제2깊이로 식각된 절연막 및 층간절연막을 습식 식각으로 식각하여 콘택홀을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
  10. 제 9항에 있어서,
    상기 제1 건식 식각 공정 및 제2 건식 식각은 이온 식각 또는 반응 식각 공정임을 특징으로 하는 반도체 소자 형성 방법.
  11. 기판;
    상기 기판상에 형성된 소오스/드레인 전극을 포함하는 박막트랜지스터;
    상기 박막트랜지스터상에 형성된 패시베이션층; 및
    상기 패시베이션층을 관통하고, 상기 소오스/드레인 전극을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 중간부는 제2 건식 식각 프로파일을 갖고, 하부는 제1 건식 식각 프로파일을 갖는 비아홀
    을 포함하는 것을 특징으로 하는 반도체 소자.
  12. 제 11항에 있어서,
    상기 비아홀은 상기 소오스/드레인 전극과 화소 전극을 콘택하게 함을 특징으로 하는 반도체 소자.
  13. 제 11항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 50도임을 특징으로 하는 반도체 소자.
  14. 제 11항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 35도임을 특징으로 하는 반도체 소자.
  15. 제 11항에 있어서,
    상기 제2 건식 식각 프로파일의 테이퍼 각도는 60 내지 90도임을 특징으로 하는반도체 소자.
  16. 제 11항에 있어서,
    상기 제2 건식 식각 프로파일의 테이퍼 각도는 70 내지 90도임을 특징으로 하는 반도체 소자.
  17. 제 11항에 있어서,
    상기 제1 건식 식각 프로파일의 테이퍼 각도는 30 내지 70도임을 특징으로 하는 반도체 소자.
  18. 제 11항에 있어서,
    상기 제1 건식 식각 프로파일의 테이퍼 각도는 30 내지 50도임을 특징으로 하는 반도체 소자.
  19. 기판상에 소오스/드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계;
    상기 박막트랜지스터상에 패시베이션층을 형성하는 단계;
    상기 패시베이션층을 제1 건식 식각으로 식각하여 제1깊이로 식각하는 단계;
    상기 제1깊이로 식각된 패시베이션층을 제2 건식 식각으로 식각하여 제2깊이로 식각하는 단계; 및
    상기 제2깊이로 식각된 패시베이션층을 습식 식각하여 상기 소오스/드레인 전극이 노출되도록 비아홀을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
  20. 제 19항에 있어서,
    상기 제1 건식 식각 및 제2 건식 식각 공정은 이온 식각 또는 반응 식각 공정임을 특징으로 하는 반도체 소자 형성 방법.
  21. 기판;
    상기 기판상에 형성된 금속 배선 및 층간절연막; 및
    상기 층간절연막을 관통하고, 상기 금속 배선을 노출시키고, 층간절연막의
    상부는 습식 식각 프로파일을 갖고, 중간부는 제2 건식 식각 프로파일을 갖고, 하부는 제1 건식 식각 프로파일을 갖는 비아홀
    을 포함하는 것을 특징으로 하는 반도체 소자.
  22. 제 21항에 있어서,
    상기 비아홀은 상기 금속 배선과 상부 금속 배선을 콘택하게 함을 특징으로 하는 반도체 소자.
  23. 제 21항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 50도임을 특징으로 하는 반도체 소자.
  24. 제 21항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 35도임을 특징으로 하는 반도체 소자.
  25. 제 21항에 있어서,
    상기 제2 건식 식각 프로파일의 테이퍼 각도는 60 내지 90도임을 특징으로 하는반도체 소자.
  26. 제 21항에 있어서,
    상기 제2 건식 식각 프로파일의 테이퍼 각도는 70 내지 90도임을 특징으로 하는 반도체 소자.
  27. 제 21항에 있어서,
    상기 제1 건식 식각 프로파일의 테이퍼 각도는 30 내지 70도임을 특징으로 하는 반도체 소자.
  28. 제 21항에 있어서,
    상기 제1 건식 식각 프로파일의 테이퍼 각도는 30 내지 50도임을 특징으로 하는 반도체 소자.
  29. 기판상에 금속 배선 및 층간절연막을 형성하는 단계;
    상기 층간절연막을 제1 건식 식각으로 식각하여 제1깊이로 식각하는 단계;
    상기 제1깊이로 식각된 층간절연막을 제2 건식 식각으로 식각하여 제2깊이로 식각하는 단계; 및
    상기 제2깊이로 식각된 층간절연막을 습식 식각하여 상기 금속 배선이 노출되록 비아홀을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
  30. 제 29항에 있어서,
    상기 제1 건식 식각 및 제2 건식 식각 공정은 이온 식각 또는 반응 식각 공정임을 특징으로 하는 반도체 소자 형성 방법.
  31. 기판;
    상기 기판상에 형성된 반도체층, 게이트 절연막, 게이트 전극 및 평탄화층; 및
    상기 평탄화층 및 게이트 절연막을 관통하고, 상기 반도체층을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 중간부는 제2 건식 식각 프로파일을 갖고, 하부는 제1 건식 식각 프로파일을 갖는 비아 콘택홀
    을 포함하는 것을 특징으로 하는 반도체 소자.
  32. 제 31항에 있어서,
    상기 비아 콘택홀은 상기 반도체층의 소오스/드레인 영역과 금속 배선 또는 화소 전극을 콘택하게 함을 특징으로 하는 반도체 소자.
  33. 제 31항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 50도임을 특징으로 하는 반도체 소자.
  34. 제 31항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 35도임을 특징으로 하는 반도체 소자.
  35. 제 31항에 있어서,
    상기 제2 건식 식각 프로파일의 테이퍼 각도는 60 내지 90도임을 특징으로 하는반도체 소자.
  36. 제 31항에 있어서,
    상기 제2 건식 식각 프로파일의 테이퍼 각도는 70 내지 90도임을 특징으로 하는 반도체 소자.
  37. 제 31항에 있어서,
    상기 제1 건식 식각 프로파일의 테이퍼 각도는 30 내지 70도임을 특징으로 하는 반도체 소자.
  38. 제 31항에 있어서,
    상기 제1 건식 식각 프로파일의 테이퍼 각도는 30 내지 50도임을 특징으로 하는 반도체 소자.
  39. 기판상에 반도체층, 게이트 절연막, 게이트 전극 및 평탄화층을 형성하는 단계;
    상기 평탄화층 및 게이트 절연막을 제1 건식 식각으로 식각하여 제1깊이로 식각하는 단계;
    상기 제1깊이로 식각된 평탄화층 및 게이트 절연막을 제2 건식 식각으로 식각하여 제2깊이로 식각하는 단계; 및
    상기 제2깊이로 식각된 평탄화층 및 게이트 절연막을 습식 식각으로 식각하여 상기 반도체층이 노출되도록 비아 콘택홀을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
  40. 제 39항에 있어서,
    상기 제1 건식 식각 및 제2 건식 식각 공정은 이온 식각 또는 반응 식각 공정임을 특징으로 하는 반도체 소자 형성 방법.
  41. 기판;
    상기 기판상에 형성된 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막; 및
    상기 게이트 절연막 및 층간절연막을 관통하고, 상기 반도체층의 표면을 노출시키고, 상부는 습식 식각 프로파일을 갖고, 중간부는 제2 건식 식각 프로파일을 갖고, 하부는 제1 건식 식각 프로파일을 갖는 콘택홀이 형성된 박막트랜지스터 영역;과
    상기 박막트랜지스터 영역과 소정의 간격으로 이격되고, 상기 기판상에 형성된 금속 배선 및 층간절연막; 및
    상기 층간절연막을 관통하고, 상부는 습식 식각 프로파일을 갖고, 중간부는 제2 건식 식각 프로파일을 갖고, 하부는 제1 건식 식각 프로파일을 갖는 비아홀을 갖는 금속 배선 영역
    을 포함하는 것을 특징으로 하는 반도체 소자.
  42. 제 41항에 있어서,
    상기 콘택홀은 상기 반도체층의 소오스/드레인 영역과 소오스/드레인 전극을 콘택시키고, 상기 비아홀은 상기 금속 배선과 상부 금속 배선을 콘택하게 함을 특징으로 하는 반도체 소자.
  43. 제 41항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 50도임을 특징으로 하는 반도체 소자.
  44. 제 41항에 있어서,
    상기 습식 식각 프로파일의 테이퍼 각도는 5 내지 35도임을 특징으로 하는 반도체 소자.
  45. 제 41항에 있어서,
    상기 제2 건식 식각 프로파일의 테이퍼 각도는 60 내지 90도임을 특징으로 하는반도체 소자.
  46. 제 41항에 있어서,
    상기 제2 건식 식각 프로파일의 테이퍼 각도는 70 내지 90도임을 특징으로 하는 반도체 소자.
  47. 제 41항에 있어서,
    상기 제1 건식 식각 프로파일의 테이퍼 각도는 30 내지 70도임을 특징으로 하는 반도체 소자.
  48. 제 41항에 있어서,
    상기 제1 건식 식각 프로파일의 테이퍼 각도는 30 내지 50도임을 특징으로 하는 반도체 소자.
  49. 기판상의 박막트랜지스터 영역에 반도체층, 게이트 절연막, 게이트 전극 및 층간절연막과 상기 박막트랜지스터 영역과는 소정의 간격을 두고 이격된 금속 배선 영역에 금속 배선 및 층간절연막을 형성하는 단계;
    상기 박막트랜지스터 영역의 층간절연막 및 게이트 절연막과 금속 배선 영역의 층간절연막을 제1 건식 식각으로 식각하여 각 영역을 제1깊이로 식각하는 단계;
    상기 제1깊이로 식각된 박막트랜지스터 영역의 층간절연막 및 게이트 절연막과 금속 배선 영역의 층간절연막을 제2 건식 식각하여 각 영역을 제2깊이로 식각하는 단계; 및
    상기 제2깊이로 식각된 박막트랜지스터 영역의 층간절연막 및 게이트 절연막과 금속 배선 영역의 층간절연막을 습식 식각하여 상기 박막트랜지스터 영역의 반도체층과 금속 배선 영역의 금속 배선이 노출되도록 콘택홀 및 비아홀을 완성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
  50. 제 49항에 있어서,
    상기 제1 건식 식각 및 제2 건식 식각 공정은 이온 식각 또는 반응 식각 공정임을 특징으로 하는 반도체 소자 형성 방법.
KR1020040048560A 2004-05-24 2004-06-25 반도체 소자 및 그 제조 방법 KR100600877B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040048560A KR100600877B1 (ko) 2004-06-25 2004-06-25 반도체 소자 및 그 제조 방법
US11/134,417 US20050260804A1 (en) 2004-05-24 2005-05-23 Semiconductor device and method of fabricating the same
US12/434,072 US8168531B2 (en) 2004-05-24 2009-05-01 Semiconductor device and method of fabricating the same
US12/434,048 US7985992B2 (en) 2004-05-24 2009-05-01 Semiconductor device and method of fabricating the same
US13/162,836 US8749069B2 (en) 2004-05-24 2011-06-17 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040048560A KR100600877B1 (ko) 2004-06-25 2004-06-25 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050122902A KR20050122902A (ko) 2005-12-29
KR100600877B1 true KR100600877B1 (ko) 2006-07-14

Family

ID=37294660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040048560A KR100600877B1 (ko) 2004-05-24 2004-06-25 반도체 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100600877B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116364766A (zh) * 2023-02-17 2023-06-30 天狼芯半导体(成都)有限公司 半导体器件的制备方法、半导体器件和电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211919A (ja) * 1993-10-04 1995-08-11 General Electric Co <Ge> 薄膜トランジスタを製造する方法
JP2000349294A (ja) 1999-06-03 2000-12-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211919A (ja) * 1993-10-04 1995-08-11 General Electric Co <Ge> 薄膜トランジスタを製造する方法
JP2000349294A (ja) 1999-06-03 2000-12-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
07211919

Also Published As

Publication number Publication date
KR20050122902A (ko) 2005-12-29

Similar Documents

Publication Publication Date Title
JP4430568B2 (ja) 半導体素子及びその製造方法
US8749069B2 (en) Semiconductor device and method of fabricating the same
JP4999799B2 (ja) 半導体装置の作製方法
US6757031B2 (en) Metal contact structure and method for thin film transistor array in liquid crystal display
US20170278867A1 (en) Display device and manufacturing method thereof
KR20070009329A (ko) 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
KR100831227B1 (ko) 다결정 규소를 이용한 박막 트랜지스터의 제조 방법
US20120064678A1 (en) Manufacturing method of thin film transistor array panel
KR100600877B1 (ko) 반도체 소자 및 그 제조 방법
KR100600875B1 (ko) 평판 표시 장치용 반도체 소자 및 그 형성 방법
JP4209477B2 (ja) 半導体装置の作製方法
EP0936668B1 (en) Method of producing thin film transistor
WO2023148852A1 (ja) 表示装置および表示装置の製造方法
JP4209822B2 (ja) 液晶表示装置の作製方法及びｅｌ表示装置の作製方法
KR100848102B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100678730B1 (ko) 액정 디스플레이 패널에서 식각 공정 마진의 확보방법
KR100778834B1 (ko) 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법
KR100687334B1 (ko) 박막트랜지스터의 제조방법
US8686423B2 (en) Thin film transistor substrate and manufacturing method thereof
KR20020055990A (ko) 폴리실리콘형 박막트랜지스터의 제조방법
KR20070117269A (ko) 표시 장치 및 그 제조 방법
KR20060078010A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20040091484A (ko) 박막 트랜지스터 표시판의 제조 방법
JPH11214697A (ja) 半導体素子の製造方法とその半導体素子
KR20050063011A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 14