KR100687334B1 - 박막트랜지스터의 제조방법 - Google Patents
박막트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR100687334B1 KR100687334B1 KR1020000087530A KR20000087530A KR100687334B1 KR 100687334 B1 KR100687334 B1 KR 100687334B1 KR 1020000087530 A KR1020000087530 A KR 1020000087530A KR 20000087530 A KR20000087530 A KR 20000087530A KR 100687334 B1 KR100687334 B1 KR 100687334B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- titanium
- molybdenum
- aluminum
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 title abstract description 19
- 239000010936 titanium Substances 0.000 claims abstract description 47
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 44
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 39
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000011733 molybdenum Substances 0.000 claims abstract description 35
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 19
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 14
- 239000011737 fluorine Substances 0.000 claims abstract description 14
- 239000010408 film Substances 0.000 claims abstract description 12
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 8
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 8
- 239000000460 chlorine Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 abstract description 91
- 239000011241 protective layer Substances 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 125000001153 fluoro group Chemical group F* 0.000 description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/0518—Molybdenum [Mo] as principal constituent
Abstract
본 발명은 박막트랜지스터에 관한 것으로서, 기판 상부에 게이트 전극 및 게이트 전극을 덮는 게이트 절연막을 형성하는 단계, 게이트 절연막의 상부의 게이트 전극과 대응하는 부분에 비정질실리콘으로 이루어진 액티브층 및 도핑된 비정질실리콘으로 이루어진 오믹층을 순차적으로 형성하는 단계, 오믹층을 포함한 기판의 전면에 몰리브덴층, 알루미늄층 및 티타늄층을 연속하여 순차적으로 형성하는 단계, 티타늄층과 알루미늄층의 선택된 일부분을 염소계 가스로 식각하여 알루미늄층의 하부에 형성된 몰리브덴층의 표면을 노출시키는 단계 및 노출된 몰리브덴층을 불소계 가스로 식각하여 몰리브덴층, 알루미늄층 및 티타늄층으로 구성되고 채널부를 형성하도록 양편으로 서로 이격 배치된 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하여 구성되며, 식각공정의 단순화, 하부층에 대한 어택(Attack)감소 및 보호막 식각시 소오스/드레인전극에 대한 어택(Attack)을 줄일 수 있는 것이다.
Description
도 1 내지 3은 본 발명에 따른 박막트랜지스터의 제조방법을 나타내는 각 공정별 단면도.
<도면의 주요부분에 대한 부호의 설명>
1: 오믹층 3: 하부 몰리브덴층
5: 알루미늄층 7: 상부 티타늄층
9: 포토레지스트 11a: 소오스
11b: 드레인
본 발명은 박막트랜지스터에 관한 것으로, 보다 상세하게는 티타늄(Ti)/알루미늄(Al)/몰리브덴(Mo)을 소오스 및 드레인의 재료로 사용하므로써, 식각공정의 단순화, 하부층에 대한 어택(Attack)감소 및 보호막 식각시 소오스/드레인전극에 대한 어택(Attack)을 줄일 수 있는 박막트랜지스터의 제조방법에 관한 것이다.
일반적으로 액정표시장치는 그 스위칭소자로서 박막트랜지스터를 사용하는 데, 이러한 박막트랜지스터중 소오스/드레인전극은 액정표시장치의 화소전극과 콘택되어 액정화면에 전기적 신호를 전달하여 액정화면을 구동시키는 역할을 한다.
상기 박막트랜지스터를 제조하는데 있어서, 종래 소오스/드레인전극을 건식식각하기 위한 알루미늄 베이스(base)전극으로는 몰리브덴/알루미늄/몰리브덴 또는 티타늄/알루미늄/티타늄을 주로 적용해왔다. 이때, 상기 소오스/드레인전극 재료가 다름에 따라 소오스/드레인을 형성시의 식각공정에서 상이한 점이 있다.
구체적으로는 첫 번째의 예에 있어서는, 몰리브덴/알루미늄/몰리브덴 각각에 대해 불소계/염소계/불소계 가스로서 건식식각을 하며, 두 번째의 예에 있어서는, 티타늄/알루미늄/티타늄 모두 염소계 가스로 건식식각을 행한다. 특히, 후자의 두 번째의 예는 전자의 첫 번째의 예와 달리 하나의 공정으로 모두를 식각할 수 있는 장점이 있다.
그러나, 상기한 바와 같은 종래의 박막트랜지스터의 소오스/드레인전극 형성에 있어서는 다음과 같은 문제점이 있다.
첫 번째의 예는 상기한 것처럼 3단계의 식각을 하여야 하는 공정상의 문제점이 있다. 또한, 통상 실리콘질화물 SiNx로 이루어진 보호막을 건식식각할 때 불소계 가스를 이용하는데, 이 경우 비아홀 부분의 몰리브덴이 상기 불소계 가스에 어택(Attack)을 받는 문제점도 있다.
두 번째의 예는 식각공정시 하부층과의 선택도(Selectivity)가 좋지않을 경우 하부층의 어택(Attack)이 심하다. 즉, 티타늄과 알루미늄 모두를 동일한 염소계 가스로 한단계의 식각을 하는 것이므로 전두께에 대한 10 퍼센트 오버식각을 해야한다. 따라서, 오버식각시간이 길어지게 되고 하부층에 대한 어택(attack)이 증가되는 문제점이 있다.
이에 본 발명은 종래기술의 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 티타늄/알루미늄/몰리브덴 구조로 소오스 및 드레인을 형성하여 식각공정의 단순화, 하부층에 대한 어택(Attack)감소 및 보호막 식각시 소오스/드레인전극에 대한 어택(Attack)을 줄일 수 있는 박막트랜지스터의 제조방법을 제공함에 있다.
상기 본 발명의 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터는, 기판 상부에 게이트 전극 및 게이트 전극을 덮는 게이트 절연막을 형성하는 단계, 게이트 절연막의 상부의 게이트 전극과 대응하는 부분에 비정질실리콘으로 이루어진 액티브층 및 도핑된 비정질실리콘으로 이루어진 오믹층을 순차적으로 형성하는 단계, 오믹층을 포함한 기판의 전면에 몰리브덴층, 알루미늄층 및 티타늄층을 연속하여 순차적으로 형성하는 단계, 티타늄층과 알루미늄층의 선택된 일부분을 염소계 가스로 식각하여 알루미늄층의 하부에 형성된 몰리브덴층의 표면을 노출시키는 단계 및 노출된 몰리브덴층을 불소계 가스로 식각하여 몰리브덴층, 알루미늄층 및 티타늄층으로 구성되고 채널부를 형성하도록 양편으로 서로 이격 배치된 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
이하, 본 발명에 따른 박막트랜지스터의 제조방법을 첨부한 도면에 의거하여 상세히 설명한다.
도 1 내지 3은 본 발명에 따른 박막트랜지스터의 제조방법을 설명하기위한 각 공정별 단면도이다.
본 발명에 따른 박막트랜지스터는, 기판(도시 안됨) 상에 게이트 전극(도시 안됨)을 형성하고, 게이트 전극의 상부에 게이트 전극을 포함한 기판의 전면을 덮는 게이트 절연막(도시 안됨)을 형성한다. 이후, 게이트 절연막의 상부면 중 게이트 전극과 대응하는 부분에 비정질실리콘으로 이루어진 액티브층(도시 안됨)을 형성하고, 액티브층의 상부면에 도 1에 도시된 바와 같이, 비정질실리콘으로 이루어진 오믹층(1)을 형성한다. 그리고, 오믹층(1)의 상부에 소오스/드레인전극을 형성하기 위해 먼저, 오믹층(1)을 포함한 기판의 전면에 몰리브덴을 증착시켜 하부 몰리브덴층(3)을 형성한다. 이어, 상기 하부 몰리브덴층(3) 상부에 알루미늄층(5)을 형성한다. 그 다음, 상기 알루미늄층(5) 상부에 티타늄을 증착시켜 상부 티타늄층(7)을 형성한다. 그 결과, 상부로부터 시작하여 티타늄/알루미늄/몰리브덴의 3개층이 형성된다.
티타늄/알루미늄/몰리브덴의 3개층이 형성되면, 소오스 및 드레인전극을 형성하기 위하여 티타늄층(7)의 상부면에 포토레지스트(9)를 도포하고 원하는 형태의 마스크를 이용하여 상기 포토레지스트(9)를 패터닝한다.
그 다음, 도 2에 도시된 바와 같이, 상기 남겨진 포토레지스트를 마스크로 하여 상부 티타늄층(7)과 중간의 알루미늄층(5)의 일정부분, 즉 오믹층(1)과 대응하지 않는 부분 및 오믹층(1)의 중앙부분과 대응되는 부분을 제거한다. 바람직하게, 상부 티타늄층(7)과 중간의 알루미늄층(5)은 염소계 가스를 사용하여 제 1단계 건식식각 공정을 행한다. 여기서, 최상층을 티타늄으로 증착하면, 소오스/드레인전극의 상부에 형성되어 소오스/드레인전극을 덮는 보호막(도시되지 않음)을 불소계 가스로 식각할 경우 상부의 티타늄이 어택(attack)을 받지 않는다. 따라서, 보호막을 식각할 때 상부 티타늄층(7)을 오버식각하지 않아도 되기 때문에 알루미늄층(5)의 상부에 증착되는 티타늄의 두께를 줄일 수 있다.
상기 제 1단계 식각공정을 행하여 하부의 몰리브덴층(3) 표면이 상부 티타늄층(7a)(7b)과 중간의 알루미늄층(5a)(5b)의 외부로 노출되면, 상부 티타늄층(7a)(7b)과 알루미늄층(5a)(5b)은 오믹층(1)의 중앙을 중심으로 각각 양편으로 서로 이격된다. 여기서, 오믹층(1)의 중앙부분과 대응하여 상부 티타늄층(7a)(7b)과 알루미늄층(5a)(5b)이 제거된 부분은 박막트랜지스터의 채널부 예정영역이 된다.
그 다음, 도 3을 참조하여, 상기 남겨진 포토레지스트(9), 상부 티타늄층(7a)(7b) 및 알루미늄층(5a)(5b)를 마스크로 이용하여 상기 노출된 하부 몰리브덴층(3)을 불소계 가스로 제 2단계 건식식각 공정을 행한다. 그리하면, 하부 몰리브덴층(3) 중 상부 티타늄층(7a)(7b) 및 알루미늄층(5a)(5b)의 외부로 노출된 부분만이 건식식각되어 하부 몰리브덴층(3a)(3b), 중간의 알루미늄층(5a)(5b) 및 상부 티타늄층(7a)(7b)으로 구성된 소오스전극(11a)과 드레인전극(11b)이 완성된다. 여기서, 소오스전극(11a) 및 드레인전극(11b)은 제 1 및 제 2단계 건식식각 공정에 의해 오믹층(1)의 중앙을 중심으로 각각 양편으로 서로 이격 배치되며, 소오스전극(11a) 및 드레인전극(11b) 사이의 이격된 부분은 박막트랜지스터의 채널부가 된다.
여기서, 하부층에 대한 어택(attack)가능성은 보호막과 동일한 건식식각 가스를 사용하는 하부 몰리브덴층(3)에 의해서만 결정되므로 종래의 티타늄/알루미늄/티타늄을 일단계 식각하는 경우보다 하부층 어택(attack)이 작다.
결과적으로 티타늄/알루미늄층을 염소계 가스로 일단계 식각하고, 하부 몰리브덴층을 불소계 가스로 식각하는 이단계 식각공정으로 소오스전극 및 드레인전극을 형성할 경우 종래의 몰리브덴/알루미늄/몰리브덴층을 불소계/염소계/불소계 가스로 삼단계 건식식각하는 공정단계보다 공정이 단순화된다.
상기 실시예는 본 발명에 따른 박막트랜지스터 제조방법의 일형태를 예시한 것이며, 본 발명을 이에 한정하려는 의도는 아니다. 기타, 본 발명의 요지를 벗어나지 않는 범위내에서 다양하게 변경하여 실시할 수 있다.
이상에서 설명한 바와 같이 본 발명에 다른 에 있어서는 다음과 같은 효과가 있다.
본 발명에 있어서는 다음과 같은 효과가 있다.
첫째, 하부층에 대한 어택(attack) 가능성은 보호막과 동일한 건식식각 가스를 사용하는 하부 몰리브덴층에 의해서만 결정되므로 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)을 일단계 식각하는 경우보다 하부층 어택(attack)이 작다.
둘째, 상부층을 티타늄을 사용함으로써 보호막을 불소계 가스로 식각할 경우 상부층의 티타늄이 어택(attack)을 받지 않는다. 따라서 보호막을 식각할 때 상부 티타늄층을 오버식각하지 않아도 되기 대문에 티타늄의 두께를 줄일 수 있다.
둘째, 상부층을 티타늄을 사용함으로써 보호막을 불소계 가스로 식각할 경우 상부층의 티타늄이 어택(attack)을 받지 않는다. 따라서 보호막을 식각할 때 상부 티타늄층을 오버식각하지 않아도 되기 대문에 티타늄의 두께를 줄일 수 있다.
셋째, 전체적으로는 티타늄/알루미늄을 염소계 가스로 일단계 식각하고, 하부 몰리브덴을 불소계 가스로 식각하는 이단계 식각공정으로 소오스전극 및 드레인전극을 형성할 경우 몰리브덴/알루미늄/몰리브덴을 삼단계 식각하는 공정보다 공정이 단순화된다.
Claims (1)
- 기판 상부에 게이트 전극 및 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계;상기 게이트 절연막의 상부의 게이트 전극과 대응하는 부분에 비정질실리콘으로 이루어진 액티브층 및 도핑된 비정질실리콘으로 이루어진 오믹층을 순차적으로 형성하는 단계;상기 오믹층을 포함한 상기 기판의 전면에 몰리브덴층, 알루미늄층 및 티타늄층을 연속하여 순차적으로 형성하는 단계;상기 티타늄층과 상기 알루미늄층의 선택된 일부분을 염소계 가스로 식각하여 상기 알루미늄층의 하부에 형성된 상기 몰리브덴층의 표면을 노출시키는 단계; 및상기 노출된 몰리브덴층을 불소계 가스로 식각하여 상기 몰리브덴층, 상기 알루미늄층 및 상기 티타늄층으로 구성되고 채널부를 형성하도록 양편으로 서로 이격 배치된 소오스 전극 및 드레인 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000087530A KR100687334B1 (ko) | 2000-12-30 | 2000-12-30 | 박막트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000087530A KR100687334B1 (ko) | 2000-12-30 | 2000-12-30 | 박막트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020057239A KR20020057239A (ko) | 2002-07-11 |
| KR100687334B1 true KR100687334B1 (ko) | 2007-02-27 |
Family
ID=27690370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000087530A KR100687334B1 (ko) | 2000-12-30 | 2000-12-30 | 박막트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100687334B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070092455A (ko) | 2006-03-10 | 2007-09-13 | 삼성전자주식회사 | 표시 장치 및 그 제조 방법 |
-
2000
- 2000-12-30 KR KR1020000087530A patent/KR100687334B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020057239A (ko) | 2002-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100359795B1 (ko) | 액정표시장치및그제조방법 | |
| CN109509707B (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
| CN112071867A (zh) | 主动开关阵列基板、薄膜晶体管阵列基板的制造方法 | |
| US6998640B2 (en) | Thin film transistor structure | |
| KR101087398B1 (ko) | 액정표시장치의 패드 구조 및 그 제조방법 | |
| KR100308515B1 (ko) | 반도체장치의제조방법 | |
| KR100552296B1 (ko) | 다결정규소박막트랜지스터기판의제조방법 | |
| KR100687334B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR19990075407A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR100648214B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR20020037417A (ko) | 수직형 박막 트랜지스터의 액정표시소자 제조방법 | |
| KR100544115B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100705616B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| JP4152396B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| KR20020091695A (ko) | 박막트랜지스터 제조방법 | |
| US20060079036A1 (en) | Method of manufacturing gate, thin film transistor and pixel | |
| KR100678730B1 (ko) | 액정 디스플레이 패널에서 식각 공정 마진의 확보방법 | |
| JPH10242469A (ja) | 薄膜トランジスタの製造方法 | |
| KR100658057B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR100852831B1 (ko) | 액정표시장치의 어레이 기판 제조방법 | |
| KR100414375B1 (ko) | 마스크롬 제조 방법 | |
| KR100848102B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JP4299380B2 (ja) | 半導体装置及びその製造方法 | |
| KR100314800B1 (ko) | 반도체소자의박막트랜지스터제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130107 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180118 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20200128 Year of fee payment: 14 |