KR100359795B1 - 액정표시장치및그제조방법 - Google Patents

액정표시장치및그제조방법 Download PDF

Info

Publication number
KR100359795B1
KR100359795B1 KR1019950025950A KR19950025950A KR100359795B1 KR 100359795 B1 KR100359795 B1 KR 100359795B1 KR 1019950025950 A KR1019950025950 A KR 1019950025950A KR 19950025950 A KR19950025950 A KR 19950025950A KR 100359795 B1 KR100359795 B1 KR 100359795B1
Authority
KR
South Korea
Prior art keywords
forming
layer
gate
conductive layer
electrode
Prior art date
Application number
KR1019950025950A
Other languages
English (en)
Other versions
KR970011965A (ko
Inventor
배성식
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019950025950A priority Critical patent/KR100359795B1/ko
Priority to US08/700,789 priority patent/US5742363A/en
Publication of KR970011965A publication Critical patent/KR970011965A/ko
Application granted granted Critical
Publication of KR100359795B1 publication Critical patent/KR100359795B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 폴리실리콘 박막트랜지스터에 있어서 오프셋(offset)영역을 마스크없이 형성하고, 트랜지스터의 누설전류를 줄이기 위한 것이다.
본 발명은 절연기판과; 상기 절연기판상에 형성되며 소정영역에 고농도 불순물 영역을 가진 활성층; 상기 활성층 상부에 형성된 게이트절연막; 상기 게이트절연막 상부에 차례로 형성되며 서로 다른 폭을 갖는 하부게이트전극과 상부게이트전극; 상기 활성층의 고농도 불순물영역을 노출시키는 콘택홀을 가지면서, 콘택홀 이외의 전면에 형성된 층간절연막; 상기 콘택홀을 통해 상기 활성층의 고농도 불순물영역에 각각 접속되는 소오스전극 및 드레인전극을 포함하여 이루어지는 것을 특징으로 한다.

Description

액정표시장치 및 그 제조방법
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 폴리실리콘 박막 트랜지스터에 있어서 오프셋(offset)영역을 마스크없이 형성하고, 트랜지스터의 누설전류를 줄이는데 적당하도록 한 것이다.
제1도에 종래의 오프셋형 폴리실리콘 액정표시장치의 단면구조를 나타내었다.
제1도의 액정표시장치를 형성하기 위한 제조공정을 제2도를 참조하여 설명하면 다음과 같다.
먼저, 제2도 (a)에 도시된 바와 같이 절연기판(1)상에 버퍼층(2)과 폴리실리콘층(3)을 차례로 형성한다.
이어서 제2도 (b)에 도시된 바와 같이 상기 폴리실리콘층(3)을 사진식각공정에 의해 소정 패턴으로 패터닝하여 활성층(3)을 형성한 후, 그 전면에 개이트절연막(4)과 게이트 형성용 도전층(5)을 차례로 형성한다.
다음에 제2도 (c)에 도시된 바와 같이 상기 게이트 형성용 도전층(5) 및 게이트절연막(4)을 게이트 패턴으로 패터닝한 후, 감광막을 도포하고 이를 선택적으로 노광 및 현상하여 활성층(3)의 오프셋영역을 형성하기 위한 감광막패턴(6)을 형성한 다음, 이 감광막패턴(6)을 마스크로 이용하여 상기 활성층(3)에 선택적으로 이온도핑을 행하여 소오스 및 드레인영역을 형성한다. 여기서, 상기 감광막패턴(6)이 남아 있는 활성층(3)의 게이트 양단부위가 오프셋영역이 된다,
이어서 제2도 (d)에 도시된 바와 같이 상기 감광막패턴을 제거한 후, 기판 전면에 층간절연막(7)을 형성하고, 이를 선택적으로 식각하여 상기 활성층(3)의 소오스 및 드레인영역을 각각 노출시키는 콘택홀을 형성한다.
다음에 제2도 (e)에 도시된 바와 같이 금속을 증착한 후, 이를 소정패턴으로 패터닝하여 상기 콘택홀을 통해 상기 활성층(3)의 소오스 및 드레인영역에 각각 접속되는 소오스전극(8)과 드레인전극(9)을 형성한다.
상기 종래의 오프셋형 폴리실리콘 박막트랜지스터에 있어서는 오프셋영역을 형성하기 위해 게이트전극상에 오프셋영역 형성용 마스크(감광제패턴(6))를 사용해야 한다. 따라서 마스크수가 증가하게 되고, 또한 공정중의 미스얼라인(mis-align)으로 인해 양 전극간의 오프셋영역이 다르게 되는 경우가 발생할 수도 있다.
본 발명은 이와 같은 문제를 해결하기 위한 것으로, 이중게이트에 의한 단락을 방지하고 누설전류를 줄일 수 있는 박막트랜지스터구조 및 마스크업이 오프셋영역을 형성할 수 있는 액정표시장치 제조방법을 제공하는데 그 목적이 있다. 상기 목적을 달성하기 위한 본 발명의 액정표시장치는 절연기판과, 상기 절연기판상에 형성되며 소정영역에 고농도 불순물영역을 가진 활성층, 상기 활성층 상부에 형성된 게이트절연막, 상기 게이트절연막 상부에 차례로 형성되며 서로 다른 폭을 갖는 하부게이트전극과 상부게이트전극, 상기 활성층의 고농도 불순물영역을 노출시키는 콘택홀을 가지면서 콘택홀이외의 전면에 형성된 층간절연막, 상기 콘택홀을 통해 상기 활성층의 고농도 불순물영역에 각각 접속되는 소오스전극 및 드레인전극을 포함하여 이루어진다.
상기 목적을 달성하기 위한 본 발명의 액정표시장치 제조방법은 절연기판상에 활성층을 형성하는 단계와, 상기 전면에 게이트절연막을 형성하는 단계, 상기 게이트절연막위에 제1도전층 및 제2도전층을 차례로 형성하는 단계, 상기 제2도전층 및 제1도전층을 선택적으로 식각하여 제1, 제2게이트패턴을 동시에 형성하는 단계, 상기 제2게이트패턴을 마스크로 이용하여 상기 제1도전층을 오버에칭하여 상기 제2게이트패턴으로 이루어진 상부게이트전극과 제1게이트패턴으로 이루어진 하부게이트전극을 형성하는 단계, 상기 상부게이트전극을 마스크로 사용하여 상기 게이트 절연막 패턴을 형성하는 단계; 상기 활성층의 노출된 부위에 고농도 불순물영역을 형성하는 단계, 상기 전면에 층간절연막을 형성하는 단계, 상기 층간절연막을 선택적으로 식각하여 상기 활성층의 고농도 불순물영역을 노출시키는 콘택홀을 형성하는 단계, 상기 층간절연막 전면에 금속층물 형성하는 단계, 및 상기 금속층을 패터닝하여 상기 콘택홀을 통해 상기 고농도 불순물영역에 각각 접속되는 소오스전극과 드레인전극을 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제3도에 본 발명에 의한 오프셋영역을 갖춘 폴리실리콘 박막트랜지스터의 단면구조를 도시하였다.
본 발명의 액정표시장치는 도시된 바와 같이 투명절연기판(1)상에 버퍼층(2)을 형성하고, 양단부분에 형성된 소오스 및 드레인영역과 소오스 및 드레인영역 내측으로 소오스 및 드레인영역과 각각 인접하여 형성된 오프셋영역(10) 및 오프셋영역 사이에 형성된 채널층으로 이루어진 활성층(3)이 형성되고, 활성층(3)상부에 게이트절연막(4)과 하부게이트전극(5") 및 상부게이트전극(5')이 차례로 형성되고, 상기 활성층(3) 및 게이트전극 상부에 상기 활성층의 소오스 및 드레인영역을 노출시키는 콘택홀을 가진 층간절연막(7)을 형성하여 소오스전극(8)과 드레인전극(9)이 상기 콘택홀을 통해 소오스 및 드레인영역과 각각 접속되어 형성된 구조로 되어 있다.
상기 상부게이트전극(5')과 하부게이트전극(5")은 각기 다른 폭을 가지는데, 상부게이트전극(5')의 폭이 하부게이트전극(5")의 폭보다 크다.
상기 오프셋영역(10)은 상기 상부게이트전극(5')과 하부게이트전극(5")의 폭이 차이가 남에 따라 하부게이트전극(5")의 양단으로 돌출되는 상부게이트전극(5')부분 하부에 해당하는 활성층(3) 영역에 형성된다.
다음에 제4도를 참조하여 본 발명의 액정표시장치 제조방법을 설명한다.
먼저, 제4도 (a)에 도시된 바와 같이 투명절연기판(1)상에 버퍼층(2)파 폴리실리콘층(3)을 차례로 형성한다.
이어서 제4도 (b)에 도시된 바와 같이 상기 폴리실리콘층(3)을 사진식각공정에 의해 소정 패턴으로 패터닝하여 활성층(3)을 형성한 후, 그 전면에 게이트절연막(4)을 형성하고, 이위에 게이트전극 형성용 도전층으로서, 식각 선택성이 있는 제1도전층(5") 및 제2도전층(5')을 차례로 적층하여 형성한다.
다음에 제4도 (c)에 도시된 바와 같이 상기 제2도전층(5') 전면에 감광막(도시되지않음)을 도포하고 상기 감광막을 사진식각공정을 통해 소정의 게이트전극을형성하기 위한 감광막패턴으로 패터닝한 다음, 상기 감광막 패턴을 마스크로 이용하여 게이트전극을 형성하는바, 제2도전층(5') 및 제1도전층(5")을 동일 패턴으로 식각(건식 또는 습식)하여 제2도전층으로 된 상부 게이트전극(5')을 먼저 형성하고, 이어서 제1도전층(5")을 식각(건식 또는 습식)에 의해 오버에치(overetch)하여 하부 게이트전극(5")을 형성한다. 상기 상부 게이트와 하부 게이트는 Al, TiSi2, Cr, Ta, Mo중에서 식각 선택성이 있는 물질로 적층하여 형성하는 것이 바람직하다.
다음에 제4도 (d)에 도시된 바와 같이 상기 감광막 패턴을 제거하고, 상기 상부게이트(5')를 마스크로 하여 상기 게이트절연막(4)을 식각(건식 또는 습식)한다(또한, 상기 감광막 패턴을 제거하지 않고 마스크로 사용하여 상기 게이트절연막을 식각할 수 있다). 이때, 게이트전극을 형성하기 위한 감광막 패턴을 마스크로 사용하여 상부게이트전극(5')을 식각에 의해 형성한 후, 상기 감광막을 제거한 후 상부 게이트전극을 마스크로 이용하거나 또는 상기 감광막을 제거하지 않고 마스크로 사용하여 제1도전층(5")과 게이트절연막(4)을 연속적으로 식각한 다음 제1도전층(5")만 오버에칭할 수도 있다.
이어서 노출된 활성중(3) 부위에 이온도핑을 행하여 소오스 및 드레인영역을 형성한다. 상기 이온도핑은 이온주입기, 이온 샤워 또는 이온 도핑장비를 이용하여 행한다. 이때, 상부게이트(5')와 오버에칭된 하부게이트(5")의 길이의 차이만큼의 길이를 갖는 오프셋영역(10)이 활성층에 설정되게 된다.
상기 오프셋영역을 형성하기 위해서는 별도의 마스크 공정이 필요없이 하부게이트전극의 식각 정도에 따라 오프셋영역의 폭이 조절된다.
다음에 제4도 (e)에 도시된 바와 같이 기판 전면에 층간절연막(SiO2, SiN4)(7)을 형성하고, 이를 선택적으로 식각하여 상기 활성층(3)의 소오스 및 드레인영역을 각각 노출시키는 콘택홀을 형성한다. 여기서, 하부게이트 전극이 Al이고 상부 게이트전극이 Cr인 경우 CVD로 증착된 층간 절연막이 SiO2이면 Al의 힐록이 방지된다. 이어서 상기 그 전면에 금속을 증착한 다음 이를 소정패턴으로 패터닝하여 상기 콘택홀을 통해 상기 활성층(3)의 소오스 및 드레인영역에 각각 접속되는 소오스전극(8)과 드레인전극(9)을 형성한다.
한편, 상기 게이트전극 형성용 도전층(5", 5')을 이용하여 액정표시장치의 스토리지전극을 형성할 수 있는바, 제5도를 참조하여 이를 설명하면 다음과 같다.
먼저, 제5도 (a)와 같이 절연기판(1)상에 버퍼층(2)을 형성하고 이위에 식각 선택성이 있는 제1도전층(5") 및 제2절연층(5')을 적층, 형성한 후, 상기 제4도의 본 발명의 박막트렌지스터의 이중 게이트 형성공정과 동일한 공정을 진행하여 제1스토리지전극(5")과 제2스토리지전극(5')으로 구성되는 스토리지전극(5)을 형성한다.
이어서 제5도 (b)와 같이 기판 전면에 스토리지전극 절연막(7)(제4도의 박막트랜지스터 제조공정시의 층간절연막(7) 형성시 동시에 형성됨)을 형성하고, 이위에 금속(제4도의 박막트렌지스터의 소오스 및 드레인전극 형성용 금속)을 증착한 다음 소정 패턴으로 패터닝한다.
다음에 제5도 (c)와 같이 기판 전면에 보호막(11)을 형성한 후 제5도 (d)와 같이 상기 보호막(11)과 금속층(10)을 선택적으로 식각한 다음, 전면에 ITO를 증착하고 패터닝하여 화소전극(12)을 형성한다.
상기 보호막(11)과 금속층(10)은 식각 선택성이 있는 물질이기 때문에 층간절연막(7)의 에칭을 방지할 수 있다.
이와같이 행해지는 스토리지전극 형성공정은 상기 박막트랜지스터 형성공정이 진행될때 동시에 진행되며 그 결과는 제6도에 도시된 바와같은 구조로 나타나게 된다.
상기와 갈이 스토리지전극을 형성하면 스토리지전극이 2층 구조를 가지므로 단락을 방지할 수 있으며, 종래 게이트 절연막을 스토리지전극 절연막으로 사용하던 것과는 달리, 게이트절연막(통상 SiO2)보다 유전율이 높은 층간절연막(통상 Si3N4)을 스토리지전극 절연막으로 사용하므로 스토리지전극 특성을 안정화시킬수 있다.
이상 상술한 바와 같이 본 발명은 이중 게이트전극을 이용하여 오프셋 구조를 형성함으로써 마스크수를 줄일 수 있으며, 오프셋구조를 이용함으로써 누설전류를 감소시킬 수 있다. 또한 이중 게이트구조에 의해 단락의 확률을 줄일 수 있으므로 박막트랜지스터의 성능 향상 및 수율 증대 효과를 얻을 수 있다.
제1도는 종래의 오프셋영역을 갖는 액정표시장치 단면구조도
제2도는 종래의 오프셋영역을 갖는 액정표시장치 제조방법을 도시한 공정순서도
제3도는 본 발명의 오프셋영역을 갖는 액정표시장치 단면구조도
제4도는 본 발명의 오프셋영역을 갖는 액정표시장치 제조방법을 도시한 공정순서도
제5도는 본 발명의 액정표시장치의 스토리지전극 형성방법을 도시한 공정순서도
제6도는 본 발명의 액정표시장치의 단면구조도
*도면의 주요부분에 대한 부호의 설명*
1.절연기판 2.버퍼층
3.활성층 4.게이트절연막
5'.상부게이트전극 5".하부게이트전극
7.층간절연막 8.소오스전극
9.드레인전극 10.도전층
11.보호막 12.화소전극

Claims (7)

  1. 절연기판과;
    상기 절연기판상에 형성되며 소정영역에 고농도 불순물영역을 가진 활성층;
    상기 활성층 상부에 형성된 게이트절연막;
    상기 게이트절연막 상부에 차례로 형성되며 서로 다른 폭을 갖는 하부게이트전극과 상부게이트전극;
    상기 활성층의 고농도 불순물영역을 노출시키는 콘택홀을 가지면서, 콘택홀이외의 전면에 형성된 층간절연막;
    상기 콘택홀을 통해 상기 활성층의 고농도 불순물영역에 각각 접속되는 소오스전극 및 드레인전극을 포함하여 이루어지는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 상부게이트전극은 상기 하부게이트전극보다 큰 폭을 갖는 것을 특징으로 하는 액정표시장치.
  3. 제2항에 있어서, 상기게이트전극은 상기 하부게이트전극의 상측 양단부위에서 각각 일정거리 돌출되어 형성된 것을 특징으로 하는 액정표시장치.
  4. 절연기판상에 활성층을 형성하는 단계와;
    상기 절연기판 전면에 게이트절연막을 형성하는 단계;
    상지 게이트절연막위에 제1도전층 및 제2도전층을 차례로 형성하는 단계;
    상기 제2도전층 및 제1도전층을 선택적으로 식각하여 제1, 제2게이트패턴을 동시에 형성하는 단계;
    상기 제2게이트패턴을 마스크로 이용하여 상기 제1도전층을 오버에칭하여 상기 제2게이트패턴으로 이루어진 상부게이트전극과 제1게이트패턴으로 이루어진 하부게이트전극을 형성하는 단계;
    상기 상부게이트 전극을 마스크로 사용하여 상기 게이트 절연막 패턴을 형성하는 단계;
    상기 활성층의 노출된 부위에 고농도 불순물영역을 형성하는 단계;
    상기 절연기판 전면에 층간절연막을 형성하는 단계;
    상기 층간절연막을 선택적으로, 식각하여 상기 활성중의 고농도 불순물영역을 노출시키는 콘택홀을 형성하는 단계;
    상기 층간절연악 전면에 금속층을 형성하는 단계; 및
    상기 금속층을 패터닝하여 상기 콘택홀을 통해 상기 고농도 불순물영역에 각각 접속되는 소오스전극과 드레인전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
  5. 제4항에 있어서, 상기 제1도전층/제2도전층은 각각 Al, TiSix, Cr, Ta, Mo중에서 식각 선택성이 있는 물질로 적층하여 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  6. 제4항에 있어서, 상기 제1, 제2게이트패턴과 상기 게이트 절연막 패턴은 게이트 전극용 마스크를 이용하여 상기 제2도전층, 상기 제1도전층, 상기 게이트절연막을 연속적으로 식각하여 형성함을 특징으로 하는 액정표시장치 제조방법.
  7. 절연기판상에 활성층을 형성하는 단계와;
    상기 전면에 게이트절연막을 형성하는 단계;
    상기 게이트절연막위에 제1도전층 및 제2도전층을 차례로 형성하는 단계;
    상기 제2도전층 및 제1도전층을 선택적으로 식각하여 상부 게이트전극과 하부게이트전극을 형성함과 동시에 제1, 제2스토리지전극을 형성하는 단계;
    상기 활성층의 노출된 부위에 고농도 불순물영역을 형성하는 단계;
    상기 전면에 층간절연막을 형성하는 단계;
    상기 층간절연막을 선택적으로 식각하여 상기 활성층의 고농도 불순물영역을 노출시키는 콘택홀을 형성하는 단계;
    상기 층간절연막 전면에 금속층을 형성하는 단계;
    상기 금속층을 패터닝하여 상기 콘택홀을 통해 상기 고농도 불순물영역에 각각 접속되는 소오스전극과 드레인전극을 형성함과 동시에 상기 제1, 제2스토리지전극 상부에 도전층을 형성하는 단계;
    기판 전면에 보호막을 형성하는 단계;
    상기 제2스토리지전극 상부의 상기 보호막과 상기 도전층의 소정 부분을 선택적으로 제거하는 단계; 및
    상기 스토리지전극 부분을 포함하는 상기 보호막 상부영역에 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
KR1019950025950A 1995-08-22 1995-08-22 액정표시장치및그제조방법 KR100359795B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950025950A KR100359795B1 (ko) 1995-08-22 1995-08-22 액정표시장치및그제조방법
US08/700,789 US5742363A (en) 1995-08-22 1996-08-21 Liquid crystal display and method for fabricating the same in which the gate electrode is formed from two layers having differing widths

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950025950A KR100359795B1 (ko) 1995-08-22 1995-08-22 액정표시장치및그제조방법

Publications (2)

Publication Number Publication Date
KR970011965A KR970011965A (ko) 1997-03-29
KR100359795B1 true KR100359795B1 (ko) 2003-01-14

Family

ID=19424086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950025950A KR100359795B1 (ko) 1995-08-22 1995-08-22 액정표시장치및그제조방법

Country Status (2)

Country Link
US (1) US5742363A (ko)
KR (1) KR100359795B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106773418A (zh) * 2012-05-09 2017-05-31 株式会社日本显示器 显示装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100205388B1 (ko) * 1995-09-12 1999-07-01 구자홍 액정표시장치 및 그 제조방법
JPH10163501A (ja) * 1996-11-29 1998-06-19 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型トランジスタ
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
KR100243297B1 (ko) * 1997-07-28 2000-02-01 윤종용 다결정실리콘 박막 트랜지스터-액정표시장치 및그 제조방법
JP3935246B2 (ja) * 1997-08-18 2007-06-20 エルジー フィリップス エルシーディー カンパニー リミテッド 液晶表示装置
US6104077A (en) * 1998-04-14 2000-08-15 Advanced Micro Devices, Inc. Semiconductor device having gate electrode with a sidewall air gap
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
US6140162A (en) * 1998-06-19 2000-10-31 Lg Electronics Inc. Reduction of masking and doping steps in a method of fabricating a liquid crystal display
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100288772B1 (ko) * 1998-11-12 2001-05-02 윤종용 액정 표시 장치 및 그 제조 방법
US6518594B1 (en) * 1998-11-16 2003-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP1006589B1 (en) 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
KR100361467B1 (ko) * 2000-02-24 2002-11-21 엘지.필립스 엘시디 주식회사 액정표시장치의 박막트랜지스터 기판
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR100342306B1 (ko) * 2000-09-05 2002-07-02 윤종용 트랜지스터 및 이의 형성 방법
JP3520417B2 (ja) 2000-12-14 2004-04-19 セイコーエプソン株式会社 電気光学パネルおよび電子機器
US6686605B2 (en) * 2001-07-27 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method of manufacturing the same
JP4101533B2 (ja) * 2002-03-01 2008-06-18 株式会社半導体エネルギー研究所 半透過型の液晶表示装置の作製方法
KR100915233B1 (ko) * 2002-11-05 2009-09-02 삼성전자주식회사 박막 트랜지스터 어레이 기판
KR100532087B1 (ko) * 2003-06-20 2005-11-30 엘지.필립스 엘시디 주식회사 액정표시장치
US7105391B2 (en) * 2004-03-04 2006-09-12 International Business Machines Corporation Planar pedestal multi gate device
KR101043991B1 (ko) * 2004-07-28 2011-06-24 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP6063766B2 (ja) * 2013-02-20 2017-01-18 株式会社ジャパンディスプレイ 半導体装置
KR102285384B1 (ko) * 2014-09-15 2021-08-04 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치
CN104952934B (zh) * 2015-06-25 2018-05-01 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板
CN113224172B (zh) * 2021-04-30 2022-11-08 合肥维信诺科技有限公司 薄膜晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920003084A (ko) * 1990-07-12 1992-02-29 아오이 죠이찌 액정표시장치
KR940010306A (ko) * 1992-10-14 1994-05-24 이헌조 박막트랜지스터 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543646A (en) * 1988-09-08 1996-08-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor with a shaped gate electrode
JP2702338B2 (ja) * 1991-10-14 1998-01-21 三菱電機株式会社 半導体装置、及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920003084A (ko) * 1990-07-12 1992-02-29 아오이 죠이찌 액정표시장치
KR940010306A (ko) * 1992-10-14 1994-05-24 이헌조 박막트랜지스터 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106773418A (zh) * 2012-05-09 2017-05-31 株式会社日本显示器 显示装置

Also Published As

Publication number Publication date
US5742363A (en) 1998-04-21
KR970011965A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
KR100359795B1 (ko) 액정표시장치및그제조방법
US6537843B2 (en) Thin film transistor and method of manufacturing the same
KR0136569B1 (ko) 고집적 반도체 소자의 콘택홀 형성 방법
KR100256800B1 (ko) 콘택홀 제조방법
US5874330A (en) Method for fabricating semiconductor device
KR20010055071A (ko) 박막 트랜지스터의 제조 방법
US6316295B1 (en) Thin film transistor and its fabrication
US20060079036A1 (en) Method of manufacturing gate, thin film transistor and pixel
KR100244411B1 (ko) 반도체장치 제조방법
KR100284071B1 (ko) 반도체소자의 콘택 제조방법
KR20000045437A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
US6537899B2 (en) Semiconductor device and a method of fabricating the same
KR100256259B1 (ko) 반도체 소자의 공통 게이트 형성방법
KR100254924B1 (ko) 화상표시장치의 제조방법
KR100529569B1 (ko) 액정 표시 장치용 박막 트랜지스터의 제조 방법
KR100396685B1 (ko) 반도체소자의배선및그제조방법
KR100687334B1 (ko) 박막트랜지스터의 제조방법
KR100848102B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100198637B1 (ko) 반도체 소자의 제조 방법
KR0161724B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100281889B1 (ko) 필드 실드 분리영역을 갖는 반도체장치 및 그 제조방법
KR0166504B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
KR0137551B1 (ko) 박막트랜지스터 제조 방법
KR960015487B1 (ko) 자기정렬 배선형성 방법
KR100257753B1 (ko) 반도체 장치의 콘택 패드 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee