KR100243297B1 - 다결정실리콘 박막 트랜지스터-액정표시장치 및그 제조방법 - Google Patents

다결정실리콘 박막 트랜지스터-액정표시장치 및그 제조방법 Download PDF

Info

Publication number
KR100243297B1
KR100243297B1 KR1019970035598A KR19970035598A KR100243297B1 KR 100243297 B1 KR100243297 B1 KR 100243297B1 KR 1019970035598 A KR1019970035598 A KR 1019970035598A KR 19970035598 A KR19970035598 A KR 19970035598A KR 100243297 B1 KR100243297 B1 KR 100243297B1
Authority
KR
South Korea
Prior art keywords
electrode
insulating film
liquid crystal
crystal display
display device
Prior art date
Application number
KR1019970035598A
Other languages
English (en)
Other versions
KR19990012257A (ko
Inventor
이주형
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970035598A priority Critical patent/KR100243297B1/ko
Priority to US09/123,035 priority patent/US6310670B1/en
Publication of KR19990012257A publication Critical patent/KR19990012257A/ko
Application granted granted Critical
Publication of KR100243297B1 publication Critical patent/KR100243297B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Abstract

실온 이상의 온도에서도 누설전류에 대해 안정적인 특성을 가지며, 소요되는 마스크의 수가 줄어든 다결정실리콘 TFT-LCD 및 그 제조방법에 대해 기재되어 있다. 이 TFT-LCD는 기판상에 형성되며, 금속막으로 이루어진 소오스전극/드레인전극, 데이터라인 및 공통전극과, 소오스전극/드레인전극, 데이터라인 및 공통전극이 형성된 기판을 덮는 층간절연막과, 상기 층간절연막 상에 형성된 반도체막에 불순물이 도우프되어 형성된 소오스/ 드레인과, 상기 소오스/드레인 사이의 상기 반도체막에 형성된 채널영역 및 상기 채널영역과 소오스/드레인 사이의 반도체막에 형성된 LDD영역과, 채널영역 및 LDD영역이 형성된 기판을 덮는 게이트절연막과, 상기 게이트절연막 상에 형성되며 상기 데이터라인과 직교하는 게이트전극과, 상기 드레인의 일부를 노출시키도록 형성된 보호막, 및 상기 드레인과 접속된 화소전극을 구비하여 이루어진다.

Description

다결정실리콘 박막 트랜지스터-액정 표시장치 및 그 제조방법
본 발명은 액정 표시장치 및 그 제조방법에 관한 것으로, 특히 저온 다결정실리콘 박막 트랜지스터-액정 표시장치 및 그 제조방법에 관한 것이다.
박막 트랜지스터를 능동소자로 사용하는 박막 트랜지스터 - 액정 표시장치(Thin Film Transistor - LCD; 이하, "TFT - LCD"라 칭함)는 저소비전력, 저전압 구동력, 박형, 경량의 장점을 갖추고 있다. 박막 트랜지스터 중 다결정실리콘을 활성층의 재료로 사용하는 다결정실리콘 TFT는, 이동도(mobility)와 온 전류(on current)가 커서 액티브 매트릭스형 액정 표시장치 (Active Matrix LCD; 이하 "AMLCD"라 칭함)에 널리 사용되고 있다.
대면적의 다결정실리콘 TFT LCD 기술을 실현하기 위해서는 레이저 결정화기술, 게이트산화막 증착기술, 이온도핑 주입기술 등의 단위 공정뿐만 아니라, 높은 콘트라스트(contrast)의 확보를 위해 TFT의 누설전류를 안정화할 필요하다. 다결정실리콘 TFT의 누설전류의 주요 메커니즘으로는, 드레인(drain) 근처에 강한 전계가 형성됨으로써 자유전자의 방출이 생기기 때문이라는 것이 유력하게 알려져 있다. 이렇게 드레인에 강한 전계가 형성되는 것을 억제하기 위하여, 오프-셋 (off-set) 게이트 구조 또는 엘디디(LDD; Lightly Doped Drain) 구조, 다중 게이트 (Multi-gate) 구조 등이 제시된 바 있다. 상기 오프셋 또는 LDD 구조는 자기정합(self-align) 방식으로 형성하여야 기생 캐패시턴스(parastic capacitance)에 의한 화질의 저하를 최소화할 수 있으므로, 이에 대한 많은 연구가 진행되고 있다.
도 1 내지 도 4는 종래의 LDD 구조를 갖는 다결정실리콘 TFT-LCD의 제조방법을 설명하기 위한 단면도들로서, 하부 게이트(bottom gate)형 TFT-LCD의 단면도들이다 (참조문헌; AKT News-96-61, 제목; "Low - Temperature TFT-LCD Manufacturing Process by Annealing and ion Implantation").
도 1을 참조하면, 유리기판(10)상에 몰리브덴(Mo)/탄탈륨(Ta)을 증착하여 금속막을 형성한 후 1차 사진식각 공정으로 상기 금속막을 패터닝함으로써 게이트전극(12)을 형성한다. 이어서, 2차 사진공정을 이용하여 상기 게이트전극(32)을 감싸는 양극산화막(14)을 형성함으로써, 상기 게이트전극(12)을 분리시킨다.
도 2를 참조하면, 결과물의 전면에, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 방법을 사용하여 질화막(16)과 산화막(18)을 차례로 증착함으로써, 게이트절연막을 형성한다. 이어서, 상기 게이트절연막(16+18)상에, 예컨대 PE-CVD 방법으로 약 350℃ 정도의 저온에서 비정질실리콘을 소정 두께 증착한다. 다음에, 증착된 비정질실리콘막에 엑시머 레이저(excimer laser)를 조사하여 상기 비정질실리콘막을 결정화한 후, 3차 사진식각 공정으로 패터닝하여 TFT의 활성층으로 사용되는 반도체막(20)을 형성한다.
도 3을 참조하면, 반도체막이 형성된 결과물상에 PE-CVD 방법으로 산화막을 증착한 후, 4차 사진식각 공정으로 패터닝하여 이온주입 마스크로 사용되는 산화막 패턴(22)을 형성한다. 상기 산화막을 패터닝할 때, 기판상에 형성된 게이트전극(12)을 마스크로 사용하는 후면노광 방법을 사용하면 사진공정을 생략할 수 있다. 다음에, 상기 산화막 패턴(22)을 마스크로 사용하여 반도체막에 불순물이온을 저농도로 주입하여 상기 반도체막을 도우프시킨다. 이 때, 상기 산화막 패턴(22)에 가려져 불순물이온이 주입되지 않은 영역은 TFT의 채널(20)이 되고, 상기 불순물이 저농도로 주입된 영역은 TFT의 LDD(20c)가 된다.
계속해서, 5차 사진 공정을 실시하여 N채널 TFT영역을 한정한 후 N형의 불순물이온을 고농도로 주입하여 소오스(20a) 및 드레인(20b)을 형성한다. 다음에, 6차 사진공정을 실시하여 P채널 TFT 영역을 한정한 다음, P형의 불순물이온을 고농도로 주입하여 P채널 TFT 영역을 도우프시킨다. 다음에, 급속열처리(Rapid Thermal Annealing; RTA) 또는 레이저 어닐링 방법을 사용하여 상기 소오스(20a), 드레인(20b) 및 LDD(20c)를 활성화시킨다.
도 4를 참조하면, 도 3의 결과물상에 층간절연막(24)을 소정 두께 증착한 후 7차 사진식각 공정을 적용하여 상기 층간절연막(24)을 패터닝함으로써, 상기 소오스(20a) 및 드레인(20b)의 일부를 노출시키는 콘택홀을 형성한다. 다음에, 콘택홀이 형성된 결과물상에 알루미늄(Al)을 증착한 후, 8차 사진공정을 적용하여 상기 알루미늄(Al)막을 패터닝하여 상기 소오스(20a) 및 드레인(20b)과 각각 접속된 소오스전극(26a), 드레인전극(26b) 및 데이터라인(도시되지 않음)을 형성한다.
다음에, 결과물상에 질화막을 증착하여 보호막(28)을 형성한 후, 9차 사진식각 공정으로 상기 보호막을 식각하여 드레인전극(26b)의 일부를 노출시키는 비아홀(via hole)을 형성한다. 계속해서, 비아홀이 형성된 결과물상에 인듐 주석 산화막(Indium Tin Oxide; ITO)을 증착한 후, 10차 사진식각 공정으로 패터닝하여 상기 드레인전극(26b)과 접속된 화소전극(30)을 형성한다.
상기한 종래의 방법에 따르면, 상기 LDD(20c)를 형성하여 줌으로써, 소오스/드레인에 강한 전계가 형성됨으로써 누설전류가 발생되는 것을 억제할 수 있다. 그러나, TFT-LCD를 제조하기 위하여 9 ∼ 10매의 마스크가 소요되므로 제조비용이 증가하고 공정이 복잡해지는 문제점이 있다. 또한, 상기 LDD(20c)를 형성하기 위한 이온주입 마스크인 절연막 패턴(22)을 형성할 때 미스얼라인(misalign)이 발생할 경우, 상기 게이트전극(12)의 좌, 우에 형성되는 LDD의 길이가 서로 달라지는 문제점이 있다.
한편, 다결정실리콘 TFT-LCD는 비정질실리콘 TFT-LCD에 비해 빛에 대해 안정적인 특성을 갖는 것으로 알려져 있다. 즉, 강한 빛에 노출되었을 때 광-유도 전류(photo-induced current)라는 원치 않는 누설전류가 발생하지 않는다는 것이다. 그러나, 자동차 항법 시스템(Car Navigation System), 뷰캠(View Cam) 또는 개인 디지털 보조장치 (Personal Digital Assistant)와 같이 외부에서 주로 사용되는 제품에서는 빛뿐만 아니라 온도에 대해서도 안정적인 특성을 갖는 것이 요구된다. 실제로 이러한 제품들이 요구하는 온도는 최고 70℃ ∼ 85℃ 수준에 이른다. 기존에 발표된 자료들에 의하면, 적절한 LDD의 길이가 1.0㎛ ∼ 1.2㎛ 정도인 것으로 알려져 있으나, 이러한 자료들은 모두 실온(room temperature)을 기준으로 한 값들이다. 실험한 바에 의하면, 최고 70℃ ∼ 85℃ 정도의 높은 온도에서 누설전류에 대해 안정적인 특성을 갖기 위해서는 1.5㎛ ∼ 2.0㎛ 정도가 되어야 하는데, 이를 그래프를 통해 설명한다.
도 5 내지 도 7은 온도와 LDD의 길이에 따른 오프(off)시 전류(Ioff)를 나타낸 그래프들로서, 소오스/드레인간의 전압을 각각 5V, 10V 그리고 15V로 인가했을 경우이다.
도 5 내지 도 7에서 알 수 있는 바와 같이, 거의 모든 온도범위에서 LDD의 길이가 1.5㎛ 이상일 경우에 오프시 전류(Ioff)가 낮고 안정적인 것으로 나타난다. 그러나, LDD의 길이가 2.0㎛ 이상으로 증가할 경우에는 온(on) 전류가 급격하게 감소하게 되므로, LDD의 길이를 1.5㎛ ∼ 2.0㎛ 정도로 유지하면서, LDD 길이의 증가에 따른 온(on) 전류의 감소를 적절하게 보상해 주는 것이 매우 중요하다. 결국, 마스크의 수를 줄이면서도 적절한 LDD 구조를 실현함으로써, 온(on), 오프(off)에 대한 소자의 특성을 모두 만족시킬 수 있는 기술이 필요하다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 고온에서의 신뢰성을 확보하면서 동시에 제조공정에 사용되는 마스크의 수를 줄일 수 있는 TFT-LCD를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 고온에서의 신뢰성을 확보하면서 동시에 제조공정에 사용되는 마스크의 수를 줄일 수 있는 TFT-LCD의 적합한 제조방법을 제공하는 것이다.
도 1 내지 도 4는 종래의 LDD 구조를 갖는 다결정실리콘 TFT-LCD의 제조방법을 설명하기 위한 단면도들이다.
도 5 내지 도 7은 온도와 LDD의 길이에 따른 오프(off)시 전류(Ioff)를 나타낸 그래프들이다.
도 8은 본 발명의 제1 실시예에 의한 다결정실리콘 TFT-LCD를 제조하기 위한 레이아웃도이다.
도 9 내지 도 13은 본 발명의 제1 실시예에 의한 다결정실리콘 TFT-LCD의 제조방법을 설명하기 위한 것으로, 도 8의 Ⅰ-Ⅰ'선을 자른 단면도들이다.
도 14는 본 발명의 제2 실시예에 의한 다결정실리콘 TFT-LCD를 제조하기 위한 레이아웃도이다.
도 15a 및 도 15b는 본 발명의 제2 실시예에 의한 다결정실리콘 TFT-LCD를 도시한 것으로, 도 14의 Ⅱ-Ⅱ'선 및 Ⅲ-Ⅲ'선을 각각 자른 단면도이다.
도 16은 본 발명의 제3 실시예에 의한 다결정실리콘 TFT-LCD를 제조하기 위한 레이아웃도이다.
도 17a 및 도 17b는 본 발명의 제3 실시예에 의한 다결정실리콘 TFT-LCD를 도시한 것으로, 도 16의 Ⅳ-Ⅳ'선 및 Ⅴ-Ⅴ'선을 각각 자른 단면도들이다.
〈 도면의 주요 부분에 대한 부호의 설명 〉
10, 50.....유리기판 12, 66.....게이트전극
14, 54.....층간절연막 16,18,64...게이트절연막
20, 56, 56'.....반도체막 22, 58.....에치 스토퍼(etch stopper)
20a,56a/ 20b,56b......소오스/드레인
26a/ 26b...소오스전극/드레인전극
28, 68.....보호막 30, 70.....화소전극(ITO)
52.....공통전극 80.....금속막
100.....게이트라인용 마스크패턴 105.....데이터라인용 마스크패턴
110,110'..공통전극용 마스크패턴 115,135...반도체막용 마스크패턴
120.....화소전극용 마스크패턴 125,130....콘택용 마스크패턴
상기 과제를 이루기 위하여 본 발명에 의한 TFT-LCD는, 기판상에 형성되며, 금속막으로 이루어진 소오스전극/드레인전극, 데이터라인 및 공통전극과, 소오스전극/드레인전극, 데이터라인 및 공통전극이 형성된 기판을 덮는 층간절연막과, 상기 층간절연막 상에 형성된 반도체막에 불순물이 도우프되어 형성된 소오스/ 드레인과, 상기 소오스/드레인 사이의 상기 반도체막에 형성된 채널영역 및 상기 채널영역과 소오스/드레인 사이의 반도체막에 형성된 LDD영역과, 채널영역 및 LDD영역이 형성된 기판을 덮는 게이트절연막과, 상기 게이트절연막 상에 형성되며 상기 데이터라인과 직교하는 게이트전극과, 상기 드레인의 일부를 노출시키도록 형성된 보호막, 및 상기 드레인과 접속된 화소전극을 구비하는 것을 특징으로 한다.
상기 공통전극은 상기 데이터라인과 평행하되, TFT 부분으로 연장된 돌출부를 가지며, 이 돌출부는 소정 간격 이격된 두 개의 바(bar) 모양을 갖는 것이 바람직하다. 이 때, 상기 바(bar)의 간격은 TFT의 채널의 길이와 동일한 것이 바람직하며, 상기 공통전극은 그 대부분이 상기 화소전극과 오버랩(overlap)된다. 그리고, 상기 공통전극과 화소전극 사이에 도우프되지 않은 반도체막을 더 구비할 수도 있다.
상기 LDD 영역의 길이는 1.3㎛ ∼ 2.0㎛ 정도이고, 상기 LDD 영역 상에 상기 LDD 영역의 길이와 동일한 폭을 갖는 절연막 패턴을 더 구비하는 것이 바람직하다.
상기 공통전극은 소정 간격 이격되며 그 일단(一端)이 결합된 두 개의 바(bar) 형태이고, 상기 게이트절연막 상에 상기 게이트전극과 평행한 바(bar) 형태를 가지며, 스토리지 캐패시터의 하부전극으로 사용될 금속라인을 더 구비할 수도 있다.
상기 다른 과제를 이루기 위하여 본 발명에 의한 TFT-LCD의 제조방법은, (a) 기판상에 금속막으로 이루어진 소오스전극/드레인전극, 데이터라인 및 공통전극을 형성하는 단계와, (b) 결과물을 덮는 층간절연막을 형성하는 단계와, (c) 상기 소오스전극/드레인전극을 노출시키는 콘택홀을 형성하는 단계와, (d) 콘택홀이 형성된 기판상에, 상기 소오스전극/드레인전극과 접속된 반도체막 패턴을 형성하는 단계와, (e) N채널 및 P채널 TFT영역의 상기 반도체막 패턴을 각각 고농도로 도우프시키는 단계와, (f) 결과물상에 게이트절연막을 형성하는 단계와, (g) 상기 게이트절연막 상에, 상기 데이터라인과 직교하는 게이트전극을 형성하는 단계와, (h) 결과물상에 보호막을 형성한 후, 상기 반도체막 패턴의 일부를 노출시키는 콘택홀을 형성하는 단계, 및 (i) 상기 콘택홀을 통해 상기 반도체막 패턴과 접속된 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 (a) 단계에서 공통전극은 상기 데이터라인과 평행하되, TFT 부분으로 연장된 돌출부를 가지며, 이 돌출부는 소정 간격 이격된 두 개의 바(bar) 모양을 갖도록 형성하는 것이 바람직하다. 이 때, 상기 바(bar)의 폭은 1.3㎛∼2.0㎛ 정도로 형성하고, 상기 바(bar)의 간격은 TFT의 채널의 길이와 동일하게 형성하는 것이 바람직하다. 그리고, 상기 (a) 단계의 공통전극은 상기 화소전극과 그 대부분이 오버랩(overlap)되도록 형성할 수도 있다.
상기 (d) 단계는 콘택홀이 형성된 상기 기판상에 비정질의 실리콘막을 500Å ∼ 1,500Å 정도의 두께로 형성하는 단계와, 레이저를 이용하여 상기 비정질의 실리콘막을 결정화시키는 단계, 및 상기 결정화된 실리콘막을 패터닝하는 단계로 이루어지는 것이 바람직하다.
상기 (d) 단계와 (e) 단계 사이에, 상기 반도체막 패턴이 형성된 기판상에 절연막을 형성하는 단계와, 상기 절연막 상에 포토레지스트를 도포하는 단계와, 상기 기판의 후면으로부터 빛을 조사하여 상기 포토레지스트를 노광시킨 후 현상하여 포토레지스트 패턴을 형성하는 단계, 및 상기 절연막을 패터닝하는 단계를 더 구비하는 것이 바람직하다.
상기 (d) 단계의 반도체막 패턴은 상기 TFT 부분과 상기 데이터라인과 평행한 부분의 공통전극의 상부를 덮도록 형성하는 것이 바람직하다.
상기 (a) 단계의 공통전극은 소정 간격 이격되며 그 일단(一端)이 결합된 두 개의 바(bar) 형태로 형성하고, 상기 (g) 단계에서, 상기 게이트전극과 평행한 바(bar) 형태를 가지며, 스토리지 캐패시터의 하부전극으로 사용될 금속라인을 함께 형성할 수도 있다.
본 발명에 따르면, 공통전극을 이용하여 TFT의 LDD의 길이를 1.3㎛ ∼ 2.0㎛ 정도로 형성함으로써 70℃ ∼ 85℃ 정도의 높은 온도에서도 누설전류에 대해 안정적인 특성을 갖는다. 또한, 다결정실리콘 TFT의 취약점인 누설전류의 발생을 억제할 수 있는 LDD 구조를 실현하면서도 제조공정에 사용되는 마스크의 수를 8매로 줄일 수 있으므로, 공정의 단순화는 물론 제조단가를 대폭 절감할 수 있다. 또한, 소오스/드레인전극용 금속 또는 게이트전극용 금속과 화소전극을 이용하여 스토리지 캐패시터를 형성함으로써, 스토리지 캐패시터의 전극을 형성하기 위한 불순물 이온주입 공정 또는 금속증착 공정을 생략할 수 있으므로 공정을 단순화할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.
제1 실시예
도 8은 본 발명의 제1 실시예에 의한 다결정실리콘 TFT-LCD를 제조하기 위한 레이아웃도이다.
도면 참조부호 "100"은 게이트라인을 형성하기 위한 마스크패턴을, "105"는 데이터라인을 형성하기 위한 마스크패턴을, "110"은 공통전극을 형성하기 위한 마스크패턴을, "115"는 활성층을 형성하기 위한 마스크패턴을, "120"은 화소전극을 형성하기 위한 마스크패턴을, "125"는 데이터라인과 소오스를 연결시키는 콘택홀을 형성하기 위한 마스크패턴을, 그리고 "130"은 화소전극과 드레인을 연결시키는 콘택홀을 형성하기 위한 마스크패턴을 각각 나타낸다. 게이트라인(100)과 데이터라인(105)에 의해 한정되는 영역이 하나의 화소(pixel)가 된다.
도 8을 참조하면, 게이트라인용 마스크패턴(100)과 데이터라인용 마스크패턴(105)이 서로 직교하도록 배치되고, 상기 데이터라인용 마스크패턴(105)과 평행하도록 공통전극용 마스크패턴(110)이 배치되어 있다. 상기 공통전극용 마스크패턴(110)은 TFT 부분으로 연장되며 소정 간격 이격된 두 개의 바(bar) 모양을 갖는데, 상기 바(bar)의 간격은 TFT의 채널의 길이와 동일하며, 상기 데이터라인용 마스크패턴(105)과 평행한 부분은 화소전극용 마스크패턴(120)과 중첩되어 있다.
도 9 내지 도 13은 본 발명의 제1 실시예에 의한 다결정실리콘 TFT-LCD의 제조방법을 설명하기 위한 것으로, 도 8의 Ⅰ-Ⅰ'선을 자른 단면도들이다.
도 9를 참조하면, 유리기판(50)상에, 예를 들어 크롬(Cr)을 1,500 ∼ 5,000Å 정도의 두께로 증착하여 금속막을 형성한 후, 1차 사진식각 공정을 실시하여 상기 금속막을 패터닝함으로써 소오스전극/드레인전극(도시되지 않음), 데이터라인(도시되지 않음) 및 공통전극(52)을 동시에 형성한다. 상기 1차 사진식각 공정에서 도 8의 데이터라인용 마스크패턴(105) 및 공통전극용 마스크패턴(110)이 동시에 이용된다.
후속 공정에서 상기 공통전극(52) 사이에 해당되는 영역에 게이트전극이 형성되므로, 공통전극(52)의 간격이 TFT의 채널길이가 되고, 공통전극(52)의 폭이 LDD의 길이가 된다. 따라서, 언급한 바와 같이 최고 70℃ ∼ 85℃ 정도의 높은 온도에서도 누설전류에 대해 안정적인 특성을 갖기 위해서는 상기 공통전극(52)의 폭을 1.3㎛ ∼ 2.0㎛ 정도로 형성하는 것이 바람직하다.
도 10을 참조하면, 결과물의 전면에, 예를 들어 산화막을 2,000Å ∼ 5,000Å 정도 증착하여 층간절연막(54)을 형성한다. 2차 사진식각 공정을 실시하여 상기 층간절연막을 패터닝함으로써, 소오스전극 및 드레인전극의 일부를 노출시키는 콘택홀(도시되지 않음)을 형성한다. 다음, 콘택홀이 형성된 결과물의 전면에, 예를 들어 PE-CVD 방법으로 비정질실리콘막을 500Å ∼ 1,500Å 정도의 두께로 증착함으로써, 상기 소오스전극 및 드레인전극과 연결되며 TFT의 활성층으로 사용될 반도체막(56)을 형성한다. 다음에, 상기 반도체막(56)에 소정 펄스(pulse)의 레이저를 조사하여 결정화시킨 후, 3차 사진식각 공정을 실시하여 상기 반도체막(56)을 패터닝한다.
이어서, 반도체막이 패터닝된 상기 결과물상에 산화막 또는 질화막을 2,000Å ∼ 4,000Å 정도 증착하여 절연막(58)을 형성한 다음, 상기 절연막 상에 포토레지스트 도포, 노광 및 현상 등의 사진공정을 실시하여 상기 공통전극(52)이 형성된 영역을 덮는 포토레지스트 패턴(60)을 형성한다. 이 때, 상기 포토레지스트 패턴(60)을 형성하기 위한 사진공정은, 포토레지스트가 도포된 상태에서 기판(50)의 이면으로부터 빛을 조사하여 노광하는, 이른바 후면 노광방법으로 진행한다. 이렇게 하면, 공통전극(52)이 마스크 역할을 하여 마스크를 사용하지 않고도 공통전극(52)이 형성된 부위에만 포토레지스트 패턴(60)이 형성되도록 할 수 있다.
도 11을 참조하면, 상기 포토레지스트 패턴(도 10의 60)을 마스크로 사용하여 절연막(58)을 식각한 다음, 포토레지스트 패턴을 제거한다. 이어서, 4차 사진공정을 실시하여 N채널 TFT영역을 한정하는 포토레지스트 패턴(62)을 형성한 후, 이를 마스크로 사용하여 반도체막에 N형의 불순물이온을 고농도로 주입함으로써, N채널 TFT의 소오스(56a) 및 드레인(56b)을 형성한다. 다음, 이와 같은 방법으로 5차 사진공정을 이용하여 P채널 TFT의 소오스(도시되지 않음) 및 드레인(도시되지 않음)을 형성한다. 공통전극(52)에 전압이 인가되면, 공통전극 상부에 형성된 반도체막(56c)에 전하가 유도되어 이 부분이 TFT의 LDD가 된다.
도 12를 참조하면, P채널 및 N채널 TFT의 소오스/ 드레인이 형성된 결과물의 전면에 예를 들어 산화막을 1,000Å ∼ 1,500Å 정도의 두께로 증착하여 게이트절연막(64)을 형성한다. 다음에, 상기 게이트절연막(64)상에 예를 들어 알루미늄(Al)을 소정 두께 증착한 후, 6차 사진식각 공정으로 상기 알루미늄막을 패터닝함으로써 게이트전극(66)을 형성한다.
공통전극(52)의 간격이 TFT의 채널 길이가 되는데, 이는 이미 공통전극 형성시 정해진 길이이기 때문에 상기 6차 사진공정에서 약간의 미스얼라인이 발생하여도 LDD 길이에 영향을 미치지 않는다. 따라서, 게이트전극을 형성하기 위한 사진공정의 공정 마진(margin)을 확보할 수 있으며, 좌, 우 LDD의 길이가 다르게 형성되는 문제를 방지할 수 있다.
그리고, 공통전극(52)과 게이트전극(66) 사이에는 층간절연막(54), 절연막 패턴(58), 게이트절연막(64) 등이 형성되어 있기 때문에, 상기 두 전극이 중첩되는 부분에서 형성되는 기생 캐패시턴스는 무시할 정도가 된다.
도 13을 참조하면, 게이트전극(66)이 형성된 결과물의 전면에 예를 들어 질화막을 1,000Å ∼ 4,000Å 정도 증착하여 보호막(68)을 형성한 다음, 7차 사진식각 공정으로 상기 보호막을 식각함으로써 드레인전극(도시되지 않음)의 일부를 노출시키는 콘택홀을 형성한다. 다음에, 드레인전극의 일부를 노출시키는 콘택홀이 형성된 결과물의 전면에 투명도전막, 예를 들어 ITO막을 형성한 후 8차 사진식각 공정으로 상기 ITO막을 패터닝함으로써 화소전극(도시되지 않음)을 형성한다.
도시되지는 않았지만, 화소전극 부분에는 상기 화소전극 및 공통전극을 각각 상부전극 및 하부전극으로 하고, 이 두 전극 사이에 형성된 게이트절연막 및 보호막을 유전체막으로 하는 캐패시터가 형성되어 LCD의 스토리지 캐패시터가 형성된다. 이와 같이 소오스전극/ 드레인전극용 금속과 화소전극을 이용하여 스토리지 캐패시터를 형성하면, 종래에 스토리지 캐패시터의 전극을 형성하기 위한 이온주입 공정 또는 금속막 증착 공정을 생략할 수 있으므로 공정을 단순화할 수 있다.
제2 실시예
도 14는 본 발명의 제2 실시예에 의한 다결정실리콘 TFT-LCD를 제조하기 위한 간략한 레이아웃도로서, 도 8과 동일한 참조부호는 동일한 부분을 나타낸다.
데이터라인용 마스크패턴(105)과 평행하게 배치된 공통전극용 마스크패턴(110)이 배치되어 있고, 상기 공통전극용 마스크패턴(110)과 중첩되게 반도체막 패턴을 형성하기 위한 마스크패턴(135)이 배치되어 있다. 상기 마스크패턴(135)은 반도체 활성층을 패터닝하기 위한 마스크패턴(115)과 같은 마스크(mask layer)에 배치된다.
도 15a 및 도 15b는 본 발명의 제2 실시예에 의한 다결정실리콘 TFT-LCD를 도시한 것으로, 도 14의 Ⅱ-Ⅱ'선 및 Ⅲ-Ⅲ'선을 각각 자른 단면도이다.
도 15a는 TFT 부분을 나타낸 것으로, 도 13에 도시된 제1 실시예의 TFT부분과 동일한 구조이므로 설명을 생략한다.
도 15b는 화소전극 부분을 나타낸 것으로, 층간절연막(64)상에 도우프되지 않은 반도체막(56')이 공통전극(52)과 중첩되도록 형성되어 있고, 상기 반도체막(56') 상부의 게이트절연막(64)과 보호막(68)이 제거되어 있고, 화소전극(70)과 반도체막(56')이 접촉하도록 형성되어 있다. 즉, 상기 화소전극(70)과 공통전극(52) 사이에 형성되는 전체 절연막의 두께를 게이트절연막 및 보호막의 두께만큼 줄일 수 있다. 캐패시턴스는 두 전극 사이에 형성된 유전체막의 두께에 반비례하므로, 상기 화소전극(70)과 공통전극(52)에 의해 형성되는 스토리지 캐패시턴스가 증가되는 효과가 있다.
제3 실시예
도 16은 본 발명의 제3 실시예에 의한 다결정실리콘 TFT-LCD를 제조하기 위한 레이아웃도로서, 도 8 및 도 14와 동일한 참조부호는 동일한 부분을 나타낸다.
TFT부분에 "ㄷ"자 모양의 공통전극용 마스크패턴(110)이 배치되어 있고,화소전극용 마스크패턴(120)의 주변부에, 상기 화소전극용 마스크패턴(120)과 중첩되고 게이트라인용 마스크패턴(100)과 평행하도록 마스크패턴(110')이 배치되어 있다. 상기 마스크패턴(110')은 스토리지 캐패시터의 하부전극을 형성하기 위한 것으로, 시야각의 감소를 방지하기 위하여 화소전극용 마스크패턴(120)의 주변부에 배치되어 있다. 상기 마스크패턴(110')은 도시된 바와 같이 게이트라인용 마스크패턴(110)과 완전히 평행한 모양으로 배치할 수도 있고, TFT부분에서 반도체막과 중첩되지 않도록 구부러져 게이트라인용 마스크패턴과 평행하게(점선으로 표시됨) 배치할 수도 있다.
도 17a 및 도 17b는 본 발명의 제3 실시예에 의한 다결정실리콘 TFT-LCD를 도시한 것으로, 도 16의 Ⅳ-Ⅳ'선 및 Ⅴ-Ⅴ'선을 각각 자른 단면도들이다.
도 17a 및 도 17b는 각각 TFT 부분과 화소전극 부분을 나타낸 것으로, 게이트전극(66)과 일정 거리 이격된 게이트절연막(64) 상에, 상기 게이트전극(66)과 동일한 물질, 예를 들어 알루미늄(Al)막으로 이루어진 금속막(80)이 형성되어 있다. 상기 금속막(80)은 화소전극(70)을 상부전극으로 하고 보호막(68)을 유전체막으로 하는 스토리지 캐패시터의 하부전극으로 사용된다.
이상 구체적인 실시예를 들어 본 발명을 상세히 설명하였으나 본 발명은 상기 실시예에 한정되지 않으며, 본 발명이 속하는 기술적 사상내에서 당분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.
상술한 본 발명에 의한 다결정실리콘 TFT-LCD 및 그 제조방법에 의하면, 공통전극을 이용하여 TFT의 LDD의 길이를 1.3㎛ ∼ 2.0㎛ 정도로 종래의 1.0㎛ ∼ 1.2㎛에 비해 훨씬 길게 형성한다. 이러한 LDD 길이를 갖는 TFT-LCD는 실온뿐만 아니라, 외부에서 주로 사용되는 제품, 예를 들어 자동차 항법 시스템, 뷰캠 또는 개인 디지털 보조장치 등의 제품에서 요구되는 70℃ ∼ 85℃ 정도의 높은 온도에서도 누설전류에 대해 안정적인 특성을 갖는다.
그리고, 공통전극을 형성할 때 LDD의 길이가 정해지기 때문에, 게이트전극을 형성하기 위한 사진공정에서 미스얼라인이 발생되더라도 LDD 길이에 영향을 미치지 않는다. 따라서, 게이트전극을 형성하기 위한 사진공정의 공정 마진을 확보하고 좌, 우 LDD의 길이가 다르게 형성되는 문제를 방지할 수 있다.
또한, LDD 구조를 실현하면서도 제조공정에 사용되는 마스크의 수를 종래의 9 ∼ 10매의 수준에서 8매로 줄일 수 있으므로, 공정의 단순화는 물론 제조단가를 절감할 수 있다.
또한, 소오스전극/ 드레인전극용 금속 또는 게이트전극용 금속과 화소전극을 이용하여 스토리지 캐패시터를 형성함으로써, 스토리지 캐패시터의 전극을 형성하기 위한 불순물 이온주입 공정 또는 금속막 증착 공정을 생략할 수 있으므로, 공정을 단순화할 수 있다.

Claims (27)

  1. 기판상에 형성되며, 금속막으로 이루어진 소오스전극/드레인전극, 데이터라인 및 공통전극;
    소오스전극/드레인전극, 데이터라인 및 공통전극이 형성된 기판을 덮는 층간절연막;
    상기 층간절연막 상에 형성된 반도체막에 불순물이 도우프되어 형성된 소오스/ 드레인;
    상기 소오스/드레인 사이의 상기 반도체막에 형성된 채널영역 및 상기 채널영역과 소오스/드레인 사이의 반도체막에 형성된 LDD영역;
    채널영역 및 LDD영역이 형성된 기판을 덮는 게이트절연막;
    상기 게이트절연막 상에 형성되며, 상기 데이터라인과 직교하는 게이트전극;
    상기 드레인의 일부를 노출시키도록 형성된 보호막; 및
    상기 드레인과 접속된 화소전극을 구비하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치.
  2. 제 1 항에 있어서, 상기 공통전극은 상기 데이터라인과 평행하되, TFT 부분으로 연장된 돌출부를 가지며,
    상기 TFT 부분으로 연장된 돌출부는 소정 간격 이격된 두 개의 바(bar) 모양을 갖는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치.
  3. 제 2 항에 있어서, 상기 바(bar)의 폭은,
    1.3㎛∼2.0㎛ 정도인 것을 특징으로 하는 박막 트랜지스터-액정 표시장치.
  4. 제 2 항에 있어서, 상기 두 개의 바(bar) 사이의 간격은,
    TFT의 채널의 길이와 동일한 것을 특징으로 하는 박막 트랜지스터-액정 표시장치.
  5. 제 1 항에 있어서, 상기 공통전극은,
    그 대부분이 상기 화소전극과 오버랩(overlap)되는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치.
  6. 제 5 항에 있어서, 상기 공통전극과 화소전극 사이에,
    도우프되지 않은 반도체막을 더 구비하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치.
  7. 제 1 항에 있어서, 상기 금속막의 두께는,
    1,500Å ∼ 5,000Å 정도인 것을 특징으로 하는 박막 트랜지스터-액정 표시장치.
  8. 제 1 항에 있어서, 상기 층간절연막의 두께는,
    2,000Å ∼ 5,000Å 정도인 것을 특징으로 하는 박막 트랜지스터-액정 표시장치.
  9. 제 1 항에 있어서, 상기 LDD 영역의 길이는,
    1.3㎛ ∼ 2.0㎛ 정도인 것을 특징으로 하는 박막 트랜지스터-액정 표시장치.
  10. 제 1 항에 있어서, 상기 LDD 영역 상에,
    상기 LDD 영역의 길이와 동일한 폭을 갖는 절연막 패턴을 더 구비하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치.
  11. 제 10 항에 있어서, 상기 절연막 패턴의 두께는,
    2,000Å ∼ 4,000Å 정도인 것을 특징으로 하는 박막 트랜지스터-액정 표시장치.
  12. 제 1 항에 있어서, 상기 게이트절연막의 두께는 1,000Å ∼ 1,500Å 정도이고,
    상기 보호막의 두께는 1,000Å ∼ 4,000Å 정도인 것을 특징으로 하는 박막 트랜지스터-액정 표시장치.
  13. 제 1 항에 있어서, 상기 공통전극은 소정 간격 이격되며 그 일단(一端)이 결합된 두 개의 바(bar) 형태이고,
    상기 게이트절연막 상에, 상기 게이트전극과 평행한 바(bar) 형태를 가지며, 스토리지 캐패시터의 하부전극으로 사용될 금속라인을 더 구비하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치.
  14. (a) 기판상에 금속막으로 이루어진 소오스전극/드레인전극, 데이터라인 및 공통전극을 형성하는 단계;
    (b) 결과물을 덮는 층간절연막을 형성하는 단계;
    (c) 상기 소오스전극/드레인전극을 노출시키는 콘택홀을 형성하는 단계;
    (d) 콘택홀이 형성된 기판상에, 상기 소오스전극/드레인전극과 접속된 반도체막 패턴을 형성하는 단계;
    (e) N채널 및 P채널 TFT영역의 상기 반도체막 패턴을 각각 고농도로 도우프시키는 단계;
    (f) 결과물상에 게이트절연막을 형성하는 단계;
    (g) 상기 게이트절연막 상에, 상기 데이터라인과 직교하는 게이트전극을 형성하는 단계;
    (h) 결과물상에 보호막을 형성한 후, 상기 반도체막 패턴의 일부를 노출시키는 콘택홀을 형성하는 단계; 및
    (i) 상기 콘택홀을 통해 상기 반도체막 패턴과 접속된 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  15. 제 14 항에 있어서, 상기 (a) 단계에서 공통전극은,
    상기 데이터라인과 평행하되, TFT 부분으로 연장된 돌출부를 가지며, 상기 TFT 부분으로 연장된 돌출부는 소정 간격 이격된 두 개의 바(bar) 모양을 갖도록 형성하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  16. 제 15 항에 있어서, 상기 바(bar)의 폭은,
    1.3㎛∼2.0㎛ 정도인 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  17. 제 15 항에 있어서, 상기 바(bar)의 간격은,
    TFT의 채널의 길이와 동일하게 형성하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  18. 제 14 항에 있어서, 상기 (a) 단계의 공통전극은,
    상기 화소전극과 그 대부분이 오버랩(overlap)되도록 형성하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  19. 제 14 항에 있어서, 상기 (a) 단계의 금속막은,
    1,500Å ∼ 5,000Å 정도의 두께로 형성하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  20. 제 14 항에 있어서, 상기 (b) 단계의 층간절연막은,
    2,000Å ∼ 5,000Å 정도의 두께로 형성하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  21. 제 14 항에 있어서, 상기 (d) 단계는,
    콘택홀이 형성된 상기 기판상에 비정질의 실리콘막을 500Å ∼ 1,500Å 정도의 두께로 형성하는 단계와,
    레이저를 이용하여 상기 비정질의 실리콘막을 결정화시키는 단계, 및
    상기 결정화된 실리콘막을 패터닝하는 단계로 이루어지는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  22. 제 14 항에 있어서, 상기 (d) 단계와 (e) 단계 사이에,
    상기 공통전극 상부의 상기 반도체막 패턴 상에 절연막 패턴을 형성하는 단계를 더 구비하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  23. 제 22 항에 있어서, 상기 절연막 패턴을 형성하는 단계는,
    상기 반도체막 패턴이 형성된 기판상에 절연막을 형성하는 단계와,
    상기 절연막 상에 포토레지스트를 도포하는 단계와,
    상기 기판의 후면으로부터 빛을 조사하여 상기 포토레지스트를 노광시킨 후 현상하여 포토레지스트 패턴을 형성하는 단계, 및
    상기 절연막을 패터닝하는 단계로 이루어지는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  24. 제 22 항에 있어서, 상기 절연막 패턴은,
    2,000Å ∼ 4,000Å 정도의 두께로 형성하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  25. 제 14 항에 있어서, 상기 (f) 단계의 게이트절연막은 1,000Å ∼ 1,500Å 정도의 두께로 형성하고,
    상기 (h) 단계의 보호막은 1,000Å ∼ 4,000Å 정도의 두께로 형성하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  26. 제 14 항에 있어서, 상기 (d) 단계의 반도체막 패턴은,
    상기 TFT 부분과, 상기 데이터라인과 평행한 부분의 공통전극의 상부를 덮도록 형성하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  27. 제 14 항에 있어서, 상기 (a) 단계의 공통전극은 소정 간격 이격되며 그 일단(一端)이 결합된 두 개의 바(bar) 형태로 형성하고,
    상기 (g) 단계에서, 상기 게이트전극과 평행한 바(bar) 형태를 가지며, 스토리지 캐패시터의 하부전극으로 사용될 금속라인을 함께 형성하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
KR1019970035598A 1997-07-28 1997-07-28 다결정실리콘 박막 트랜지스터-액정표시장치 및그 제조방법 KR100243297B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970035598A KR100243297B1 (ko) 1997-07-28 1997-07-28 다결정실리콘 박막 트랜지스터-액정표시장치 및그 제조방법
US09/123,035 US6310670B1 (en) 1997-07-28 1998-07-27 Thin-film transistor (TFT) liquid crystal display (LCD) devices having field-induced LDD regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970035598A KR100243297B1 (ko) 1997-07-28 1997-07-28 다결정실리콘 박막 트랜지스터-액정표시장치 및그 제조방법

Publications (2)

Publication Number Publication Date
KR19990012257A KR19990012257A (ko) 1999-02-25
KR100243297B1 true KR100243297B1 (ko) 2000-02-01

Family

ID=19515978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970035598A KR100243297B1 (ko) 1997-07-28 1997-07-28 다결정실리콘 박막 트랜지스터-액정표시장치 및그 제조방법

Country Status (2)

Country Link
US (1) US6310670B1 (ko)
KR (1) KR100243297B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346160A (zh) * 2013-07-10 2013-10-09 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697903B1 (ko) * 1997-04-11 2007-03-20 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
JP2000305483A (ja) * 1999-04-20 2000-11-02 Toshiba Corp アクティブマトリクス基板の製造方法
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
KR100313125B1 (ko) * 1999-12-08 2001-11-07 김순택 박막 트랜지스터의 제조 방법
TW493282B (en) * 2000-04-17 2002-07-01 Semiconductor Energy Lab Self-luminous device and electric machine using the same
US6734924B2 (en) 2000-09-08 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7167226B2 (en) * 2000-11-02 2007-01-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having particular configuration of pixel electrodes
TW517286B (en) * 2000-12-19 2003-01-11 Hoya Corp Gray tone mask and method for producing the same
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
CN100403107C (zh) * 2001-12-11 2008-07-16 索尼公司 液晶显示器
KR100688372B1 (ko) * 2002-04-16 2007-03-02 샤프 가부시키가이샤 기판, 그 기판을 구비한 액정 표시 장치 및 기판을제조하는 방법
JP4123832B2 (ja) 2002-05-31 2008-07-23 セイコーエプソン株式会社 電気光学装置及び電子機器
US6773467B2 (en) * 2002-06-03 2004-08-10 Toppoly Optoelectronics Corp. Storage capacitor of planar display and process for fabricating same
US20040124421A1 (en) * 2002-09-20 2004-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
CN1310337C (zh) * 2003-01-08 2007-04-11 台湾积体电路制造股份有限公司 隧道偏压金属氧化物半导体晶体管
KR100930916B1 (ko) 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
JP4749678B2 (ja) * 2003-04-30 2011-08-17 サムスン エレクトロニクス カンパニー リミテッド 液晶表示装置及びこの製造方法
US7344928B2 (en) * 2005-07-28 2008-03-18 Palo Alto Research Center Incorporated Patterned-print thin-film transistors with top gate geometry
JP5409024B2 (ja) * 2008-02-15 2014-02-05 株式会社半導体エネルギー研究所 表示装置
GB2459647A (en) * 2008-04-28 2009-11-04 Sharp Kk Photosensitive structure with a light shading layer
KR101819197B1 (ko) 2010-02-05 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR101353284B1 (ko) * 2012-04-25 2014-01-21 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조방법
KR101846477B1 (ko) * 2017-04-27 2018-04-09 재단법인 대구경북과학기술원 국소 열처리를 통한 트랜지스터 특성 복원방법
CN115188831B (zh) * 2022-09-09 2022-12-23 惠科股份有限公司 薄膜晶体管结构、显示面板以及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526058B2 (ja) * 1992-08-19 2004-05-10 セイコーインスツルメンツ株式会社 光弁用半導体装置
KR100359795B1 (ko) * 1995-08-22 2003-01-14 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346160A (zh) * 2013-07-10 2013-10-09 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103346160B (zh) * 2013-07-10 2016-04-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
KR19990012257A (ko) 1999-02-25
US6310670B1 (en) 2001-10-30

Similar Documents

Publication Publication Date Title
KR100243297B1 (ko) 다결정실리콘 박막 트랜지스터-액정표시장치 및그 제조방법
EP2881785B1 (en) Array substrate, manufacturing method therefor, and display apparatus
KR100305005B1 (ko) 반도체장치
US5998841A (en) Semiconductor device including active matrix circuit
US8440483B2 (en) Method of fabricating array substrate
KR101221951B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US5877514A (en) Liquid crystal display device integrated with driving circuit and method for fabricating the same
KR100345527B1 (ko) 일단계의 광석판 인쇄 공정으로 드레인과 소오스를형성시키는 자기 정렬된 박막 트랜지스터의 제조 방법
JPH0990405A (ja) 薄膜トランジスタ
US5602047A (en) Process for polysilicon thin film transistors using backside irradiation and plasma doping
US20070252151A1 (en) Polysilicon thin film transistor device and method of fabricating the same
KR0145899B1 (ko) 완전 자기 정렬형 액정 표시 장치용 박막 트랜지스터 기판의 제조방법
KR20010025104A (ko) 박막 트랜지스터와 이의 제조
US7508037B2 (en) Polycrystalline silicon liquid crystal display device and fabrication method thereof
US6888161B2 (en) Structure of TFT planar display panel
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
US5879976A (en) Thin film transistor and method for producing the same
KR100303711B1 (ko) 다결정/비정질 실리콘 이중 활성층을 가지는 박막트랜지스터 및
US5898187A (en) Thin film transistor
US7163868B2 (en) Method for forming a lightly doped drain in a thin film transistor
US20090057679A1 (en) Thin film transistor and manufacturing method thereof
KR20010028231A (ko) 다결정 실리콘 박막트랜지스터의 제조방법
JP3536518B2 (ja) 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板
KR100269290B1 (ko) 자기정합된오프셋구조를갖는박막트랜지스터의제조방법및이를이용한액정표시장치의제조방법
KR0139371B1 (ko) 박막 트랜지스터 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee