KR20010025104A - 박막 트랜지스터와 이의 제조 - Google Patents

박막 트랜지스터와 이의 제조 Download PDF

Info

Publication number
KR20010025104A
KR20010025104A KR1020007013210A KR20007013210A KR20010025104A KR 20010025104 A KR20010025104 A KR 20010025104A KR 1020007013210 A KR1020007013210 A KR 1020007013210A KR 20007013210 A KR20007013210 A KR 20007013210A KR 20010025104 A KR20010025104 A KR 20010025104A
Authority
KR
South Korea
Prior art keywords
layer
gate electrode
electrode layer
transistor
source
Prior art date
Application number
KR1020007013210A
Other languages
English (en)
Other versions
KR100844392B1 (ko
Inventor
바테르스비스테펜요트.
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR20010025104A publication Critical patent/KR20010025104A/ko
Application granted granted Critical
Publication of KR100844392B1 publication Critical patent/KR100844392B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

톱 게이트 자기 정렬 박막 트랜지스터를 제조하는 방법은 네거티브 레지스트(26)의 후면 노광의 이용을 포함하는데, 이 때 하부 소스 및 드레인 전극 패턴(11, 12)을 포토마스크로서 이용한다. 투명한 비 결정질 실리콘 층(24)은 상기 TFT 구조의 게이트 전극층으로서 사용되고, 이 게이트 전극층(24)의 저항은 후속하는 처리에 의해 감소된다. 예를 들어, 규소 화합물 층(32)은 게이트 전극층(24)위에 형성 될 수 있는데, 이 전극층은 상기 TFT의 절연 게이트 구조(22, 24)의 투명도를 감소시키는 추가적인 이점을 가지며, 이것에 의해 광 조건들에 대한 상기 TFT 특성들의 의존성은 감소한다.

Description

박막 트랜지스터와 이의 제조{THIN FILM TRANSISTORS AND THEIR MANUFACTURE}
대형 화면 전자 애플리케이션을 위한 절연 기판 상에 TFT를 포함하는 박막 회로를 개발하는데 많은 관심을 보인다. 예를 들어, 비 결정질이나 다 결정질 반도체 필름의 부분들로 제조되는 TFT는, 액정 디스플레이 픽셀의 매트릭스나 대형 화면 영상 센서 어레이(large-area image sensor array)에 있는 스위칭 소자를 형성할 수 있다.
본 발명은 톱 게이트 박막 트랜지스터 구조에 관한 것이다. 바닥 게이트(bottom-gate) TFT와 비교하여, 톱 게이트 TFT의 중요한 장점은 저 저항 게이트 라인이 알루미늄 같은 고 전도성 톱 게이트 금속으로 쉽게 만들 수 있다는 것이다. 비결정질 실리콘 TFT를 넓고 큰 분해능을 가진 디스플레이의 활성 매트릭스 어드레싱에 적합하게 하기 위하여 상기 TFT의 성능을 고려할 때, 게이트 라인 저항성은 특히 중요한 점이다. 또한 자기 정렬 TFT 구조를 형성하는 능력도 중요한 점이다. 이런 구조는 기생 소스 드레인 커패시턴스를 감소시키고, 잔류 커패시턴스의 대형 화면 균일성(large area uniformity)을 개선시킨다.
자기 정렬 톱 게이트 TFT 구조를 형성하기 위한 공지된 기술은 네거티브 레지스트층(negative resist layer)의 기판을 통과하는 소위 "후면 노광(back exposure)"의 사용을 포함하고, 그 다음에 이 레지스트 패턴은 게이트 전극 패턴을 형성하는 후속 에칭을 하는 동안 마스크로 사용된다. 일본 특허(JP-A-63-47981)는 이 방법을 사용하여 제조된 톱 게이트 박막 트랜지스터를 개시한다. 하부 소스 및 드레인 전극 패턴(lower source and drain electrode pattern)은, 기판을 통과한 네거티브 레지스트 노광이 소스 및 드레인 전극들 사이의 간격으로 정렬되게 하기 위하여, 불투명한 재료로 형성되어야 한다. 이렇게 하여 자기 정렬 TFT 구조를 생성한다. 그러나, 게이트 전극을 포함하는 이 TFT 구조는 네거티브 레지스트의 이들 층을 통해 노광시킬수 있도록 투명해야 한다. 그러므로 이 후면 노광 기술을, 불투명한 알루미늄 게이트 라인 같은 저 저항 금속 게이트 라인과 함께 사용하기는 불가능하다. 일본 특허(JP-A-63-47981)는 투명한 인듐 산화 주석(indium tin oxide:ITO) 게이트 전극 패턴의 사용을 개시하는데, 이를 통해 네거티브 레지스트 노광이 발생할 수 있다.
투명한 ITO 게이트는 TFT 스택에 사용되는 것과 별도의 시스템에서 별도의 증착 단계를 요구한다. 예를 들어, 이 TFT 스택은 PECVD 시스템을 사용하여 형성될 수 있는 반면, ITO 층은 스퍼터링(sputtering)된다.
본 발명은 박막 트랜지스터(이후부터 TFT)에 관한 것이고, 구체적으로는 톱 게이트 자기 정렬(top-gate self-aligned) TFT에 관한 것이다. 예를 들어, 이런 트랜지스터는 활성 매트릭스 액정 디스플레이(active-matrix liquid-crystal displays)나, 또는 다른 대형 화면 전자 장치에 이용될 수 있다. 본 발명은 주로 이런 트랜지스터의 제조 방법에 관한 것이다.
도 1 내지 도 6은 본 발명에 따른 방법으로 제조되는 단계에서의 자기 정렬 톱 게이트(self-aligned top-gate) TFT의 단면도.
본 발명에 따라, 기판에 실질적으로 불투명한 소스 및 드레인 전극 패턴을 형성하는 단계와,
트랜지스터의 채널 영역을 포함하는 상기 트랜지스터 본체를 제공하기 위해 상기 소스 및 드레인 전극 패턴에 실질적으로 투명한 실리콘 필름을 증착시키는 단계와,
실질적으로 투명한 게이트 절연층과 실질적으로 투명한 비 결정질 실리콘 게이트 전극층을 상기 채널 영역에 증착시키는 단계와,
상기 게이트 전극층에 네거티브 레지스트층을 증착시키는 단계와,
상기 기판을 통과하는 후면 노광을 이용하여 상기 네거티브 레지스트층을 노광하고, 그럼으로써 상기 소스 및 드레인 전극 사이의 간격으로 실질적으로 정렬되는 노광 영역을 한정하는 단계와,
노광되지 않은 레지스트층과 상기 노광되지 않은 레지스트층 아래의 상기 게이트 전극층을 제거하는 단계와,
상기 노광된 레지스트층을 제거하는 단계와,
저항을 낮추기 위해 남아있는 비 결정질 실리콘 게이트 전극층을 처리하는 단계를 포함하는, 박막 트랜지스터를 제조하는 방법이 제공된다.
본 발명은 비 결정질 실리콘 층의 사용으로 게이트 전극층을 형성할 수 있도록 한다. 비 결정질 실리콘 TFT에 있어, 이 층은 진공 상태를 해제(breaking) 시킴 없이 PECVD 증착 시스템만을 가동하여 TFT의 일부분으로 증착될 수 있다. 비 결정질 실리콘 층들의 증착과 처리는 TFT 제조에 이미 사용되므로, 추가적인 장비를 필요치 않고, 작업 처리량(throughput)은 거의 변하지 않는다. 자신의 저항을 낮추기 위한 비결정질 실리콘 게이트 전극층의 처리 단계는 이 게이트의 기능을 올바르게 수행할 수 있게 한다.
톱 게이트 TFT에서 투명 게이트 전극층의 사용상 문제점은 이 투명도가 빛의 노출에 대한 상기 트랜지스터의 큰 민감성을 일으킨다는 것이다. 이것은 액정 디스플레이 픽셀 어레이를 위한 스위칭 장치로서 또는, 대형 화면 영상 센서 장치의 스위칭 장치로서 상기 TFT 사용에 있어 특별한 문제가 될 수 있다. 그러나, 투명 게이트 전극층은 네거티브 레지스트의 후면 노광을 허용하도록 요구된다. 그러므로 바람직하게는, 상기 처리는 게이트 전극층에 의한 전자기 방사의 감쇠를 추가로 증가시킨다. 이는 비결정질 실리콘 게이트 전극층을 좀 더 불투명한 층으로 변환되도록 하는데, 이 층은 상기 TFT의 채널 영역에 대한 부분적인 광 차폐(light shield)로서 작용한다.
이러한 목적을 위하여, 처리 단계는,
상기 트랜지스터에 크롬층을 증착시키는 단계와,
상기 비 결정질 실리콘 게이트 전극층의 인접 영역에 크롬 규소화합물을 형성하기 위하여 크롬층을 반응시키는 단계와,
반응하지 않은 크롬을 제거하는 단계를 포함한다.
크롬 규소화합물 층은 게이트 접촉 저항을 감소시키고, 또한 비 결정질 실리콘 게이트 전극층을 불투명한 층으로 변환시킨다. 크롬 규소 화합물 층은 비 결정질 실리콘 게이트 전극층에 자기 정렬된다. 추가적인 전도 층은 상부 행(또는 열) 컨덕터를 정의하기 위하여 제공될 수 있지만, 이 층들은 TFT 구조와 정확히 정렬될 필요는 없는데, 이는 이 층들이 TFT에 대한 광 차폐 기능을 수행하지 않기 때문이다.
본 발명은 또한,
기판 상에 실질적으로 불투명한 소스 및 드레인 전극들과,
실리콘 트랜지스터의 채널 영역을 정의하는 상기 소스 및 드레인 전극 상의 상기 트랜지스터 본체와,
상기 채널 영역상의 게이트 절연층과 게이트 전극층을 포함하며, 상기 게이트 전극층은 크롬 규소 화합물 층으로 된, 박막 트랜지스터를 제공한다.
본 발명의 한 예가 첨부된 도면들을 참고하여 이제 상세하게 설명될 것이다.
첨부된 도면들은 도식적이고, 축적을 이용하여 그리지 않았다는 것이 주목되어야 한다. 이들 도면의 부분들의 상대적인 치수와 비율은, 도면의 내용을 명확히 하거나 편의상, 크기가 과장되거나 줄여서 도시했다.
본 발명의 프로세스는 다음의 단계들을 포함한다.
a) 기판(10)상의 불투명 소스 및 드레인 전극 패턴(11, 12)을 형성하는 단계(도 1)와,
b) 상기 TFT의 채널 영역을 포함하는 트랜지스터 본체를 제공하기 위하여 상기 소스 및 드레인 전극 패턴(11, 12)상에 실리콘 필름(20)을 증착 시키는 단계와,
c) 게이트 전극 층(24)이 비 결정질 실리콘을 포함하는, 적어도 상기 TFT의 채널 영역에 절연 게이트 구조(22, 24)를 형성하는 단계(도 2)와,
d) 상기 절연 게이트 구조에 네거티브 레지스트층(26)을 증착하는 단계와, 상기 기판(10)의 반대편에서 조사(illumination)하여 상기 네거티브 레지스트를 노광시키는 단계(도 3)와,
e) 노광되지 않은 네거티브 레지스트 아래의 상기 노광되지 않은 레지스트와 상기 비결정질 실리콘 게이트 전극층을 제거하는 단계(도 4)와,
f) 자신의 저항을 감소시키기 위하여 남아있는 상기 비 결정질 실리콘 게이트 전극 패드를 처리하는 단계로서, 이 단계는 또한 바람직하게 자신의 광 차폐 능력(quality)을 향상시킨다.
본 발명에 따른 상기 방법에 있어서, 절연 게이트 구조의 톱 전극층은 비 결정질 실리콘 층으로서 형성되는데, 이는 선택된 레지스트 재료를 노광시키는데 사용되는 전자기 방사에 대해 충분히 투명하지만, 상기 TFT 게이트가 바르게 기능할 수 있도록 하기 위하여 상기 제조 방법의 마지막에 감소된 저항을 갖는다. 상기 비결정질 실리콘 게이트 전극층 상에 수행되는 처리는 또한, TFT가 광의 노출에 덜 응답하게 하기 위하여 상기 전자기 방사의 감쇠를 바람직하게 증가시킨다.
처리 단계의 한 바람직한 시퀀스가 도 1 내지 도 6에 도시되어있다. 공지된 포토리소그래피(photolithography) 및 에칭 기술을 이용하여, 도 1의 전극 패턴(11, 12)은 절연 기판(10)에 증착된 불투명 전극 재료 필름으로부터 절연 기판(10)에 형성된다. 다음의 설명과 청구항에서, 투명 층에 대한 임의의 참조는 본 발명의 상기 방법에 사용하기 위해 선택된 네거티브 레지스트층을 노광시키기 위해 요구되는 전자기 방사의 파장(예를 들면, 자외선)에 대한 투명도를 지시하기 위해 의도된다. 불투명 층에 대한 참조들은, 상기 층이 TFT가 가장 민감한 전자기 방사 파장(예를 들면, 가시광)의 일부 감쇠를 제공하는 것을 지시하기 위해 의도된다. 이 이유는 다음의 설명으로 명확히 될 것이다.
그 다음에 도핑되지 않은 실리콘 필름(undoped silicon film)(20)은 증착되고, 규소 질화물 같은 적어도 제 1 절연 필름(22)이 위에 증착된다. 이어서, 상부 게이트 전극을 정의할 비 결정질 실리콘 게이트 전극 층(24)은 게이트 절연 층(22)에 증착되어, 도 2에 도시된 구조를 정의한다.
본 발명의 방법은 특히 비 결정질 실리콘 TFT에 적용가능한데, 여기서 도핑되지 않은 실리콘 필름(20)은 비 결정질 실리콘을 포함한다. 상기 TFT의 채널을 형성하는 비 결정질 실리콘 필름(20)은 통상적으로 40nm의 두께를 가질 수 있고, 이 두께면, 이 층은 자외선에 대해 실질적으로 투명하므로, 레지스트 재료의 노광에 일반적으로 이용된다. 상기 규소 질화물 게이트 절연 층(22)은 통상적으로 220 nm 정도의 두께이고, 이 두께의 층 또한 자외선에 대해 실질적으로 투명하다. 도 2에는 단지 단일 게이트 절연층만이 도시되었지만, 다층 게이트 절연 구조가 대안으로 제공될 수 있다.
도면들에는 도시되지는 않았지만, 도 1에 도시된 소스 및 드레인 전극 패턴(11, 12)은 트랜지스터 본체를 형성하는 반도체 층(20)의 증착 전에, 인으로 상기 소스 및 드레인을 코팅하기 위하여 인을 함유하는 플라스마에 노출될 수 있다. 이는 포스핀 플래시 도핑(phosphine flash doping)에 의해 수행될 수 있는데, 소스 및 드레인 전극(11, 12)과 트랜지스터의 실리콘 본체 사이의 접촉 저항 특성을 향상시키기 위함이다.
네거티브 포토레지스터 층(26)은 도 2에 도시된 TFT 구조에 제공된다. 네거티브 포토레지스트 필름(26)은 기판(10)을 통과하는 자외선 전자기 방사(28)로 조사되어 선택적으로 노광되는데, 이때 포토마스크로서 소스 및 드레인(11, 12)에 의해 정의되는 불투명 영역을 이용한다. 이로 인해 레지스트층(26)의 B 영역만 노광되고, A 영역은 노광되지 않은 채로 남게된다. B 영역을 노광시키기 위하여, 포토 레지스트(26) 아래의 트랜지스터 장치 층은 충분히 낮은 자외선 방사(28)의 감쇠를 일으키는데, 조합된 이들 감쇠는 포토레지스트 층(26)의 노광이 만족스럽게 수행될 수 있도록 충분히 낮다.
적절한 부식액(etchant)을 선택하여, 레지스트 필름(26)의 노광되지 않은 영역은 제거되고, 동일한 에칭 단계나 후속하는 에칭 단계에서, 레지스트 필름(26)의 노광되지 않은 영역(A) 바로 아래인 게이트 전극 층(24) 또한 제거된다. 게이트 전극 층(24)의 이들 영역을 에칭하는 동안, 레지스트 필름(26)의 노광된 영역(B)은 마스크로서 작용하고, 도 4에 도시된 구조가 초래된다. 절연 게이트 구조를 정의하는 게이트 절연 층(22)의 상기 부분이 아닌, TFT의 영역에서 게이트 절연 층(22)을 제거하는 것은 바람직하거나, 또는 바람직하지 않을 수 있다. 이에 대해서는 도 4에 도시되어 있지 않다.
도 4에 도시된 구조는 자기 정렬 절연 톱 게이트 구성을 가지며, 게이트 전극은 비 결정질 실리콘 필름으로부터 형성되는데, 이 필름은 처리 동작들을 매우 용이하게 하고, 후면 노광을 통해 자기 정렬되는 공지된 톱 게이트 TFT 구조와 비교하여 비용을 감소시킨다. 그러나 비 결정질 실리콘 게이트 전극 층(24)의 저항은 TFT 성능을 떨어뜨리는데, 이는 도 4에 도시된 구조를 갖는 TFT가 대형 화면 전자 애플리케이션에 이용될 때 특별한 문제가 발생할 수 있다.
그러므로, 본 발명은 상기 저항을 감소시키기 위한 게이트 전극 층(24)의 추가 처리를 제공하고, 이것에 의해 TFT의 성능을 향상시켜, 대형 화면 전자 애플리케이션 같은 다양한 애플리케이션에서 상기 장치의 사용을 가능하게 한다.
도면에 도시되지는 않았지만, 비 결정질 실리콘 게이트 전극 층(24)에 수행될 수 있는 가능한 하나의 처리 단계는, 예를 들어 레이저 결정화(laser crystallisation)에 의해 비 결정질 실리콘 층을 다결정 실리콘 층으로 변환시키는 것이다. 레이저 결정화 프로세스는 비 결정질 실리콘 층이 이전에 네거티브로 도핑되었다면 더 효과적이다. 최종 다 결정질 실리콘 층은 저항을 현저히 감소시켜 TFT 성능을 개선시킬 수 있었다.
비 결정질 실리콘 게이트 전극층에 대한 대안적이고 바람직한 처리 단계가 도 5와 도 6을 참고로 설명된다.
레지스트층(26)의 남아있는 노광된 부분을 제거한 후에, 크롬 같은 규소화합물 형성 금속은 도 5에 도시된 바와 같이 상기 구조 위에 증착된다. 최종 크롬 필름(30)은 적어도 절연 게이트 구조(22, 24)위에 확장된다. 크롬 필름은 증발이나 스퍼터링(sputtering)에 의해 증착될 수 있고, 그 다음 박막 구조는 비결정질 실리콘 게이트 전극 층(24)과 크롬층(30) 사이의 경계면에 규소화합물 영역(32)을 형성하기 위하여 가열될 수 있다. 이어서, 크롬 부식액은 반응되지 않은 크롬을 제거함으로써, 도 6에 도시된 바와 같이 규소 화합물 영역(32)이 남게되도록 사용된다.
이 규소 화합물 층(32)은 게이트 컨덕터 패턴의 저항을 감소시키는 한편, 이 게이트 구조의 광 감쇠를 증가시켜, 최종 TFT가 광이 에워싼 상황에서 변화로 인한 성능 특성 변화에 덜 영향 받도록 한다. 비 결정질 실리콘 TFT는 가시광에 가장 민감하기 때문에, 상기 처리는 바람직하게 가시광의 감쇠를 증가시킨다. 규소 화합물 층(32)의 형성은 또한 게이트 구조에 자기 정렬된다.
실리사이데이션(silicidation) 바로 전에 규소 화합물의 금속성 선구물질(metallic precursor)을 통해 이온들을 주입하여(implanting), 규소 화합물 형성이 향상될 수 있는 것이 발견됐다. 크롬이 적절한 규소 화합물 형성 금속으로서 설명되었지만, 다른 금속의 규소 화합물이 본 방법에 사용될 수 있는데, 예를 들면, Mo, Ni, Bd, Pt, Au 등이다.
게이트 전극은 어레이 장치(array device)의 행 컨덕터에 접속될 수 있고, 이들 행 컨덕터는 추가적인 상부 층으로 형성될 것이다. 그러나, 이들 행 컨덕터는TFT 스택에 정확한 정렬을 요구하지 않는데, 광 차폐가 이미 형성되어 TFT의 오버라이(overlie)를 필요로 하지 않기 때문이다. 그러므로 행 컨덕터는 TFT 구조의 자기 정렬 이점들을 줄이지 않고 알루미늄 같은 고 전도성 재료로부터 형성될 수 있다.
채택될 수 있는 다양한 처리 단계들이 당업자에게 명백히 나타날 것인데. 예를 들면 트랜지스터 본체의 소스 및 드레인 영역 도핑과, TFT에 요구되는 특정 성능 특성에 따른 다양한 추가적인 층의 사용 등이다. 이러한 가능성은 본 명세서에 설명되지 않을 것이지만, 많은 다른 수정과 변경들이 본 발명의 범주 내에서 가능하다. 유사하게, 비 결정질 실리콘 게이트 전극층의 사용은 본 발명의 프로세스가 특히 비 결정질 실리콘 TFT에 적절하게 설명되었지만, 이 방법은 폴리실리콘(polysilicon) TFT 구조에도 동일하게 적용될 수 있다.

Claims (8)

  1. 박막 트랜지스터를 제조하는 방법으로서,
    기판에 실질적으로 불투명한 소스 및 드레인 전극 패턴을 형성하는 단계와,
    트랜지스터의 채널 영역을 포함하는 상기 트랜지스터 본체를 제공하기 위해 상기 소스 및 드레인 전극 패턴에 실질적으로 투명한 실리콘 필름을 증착 시키는 단계와,
    실질적으로 투명한 게이트 절연층과 실질적으로 투명한 비 결정질 실리콘 게이트 전극층을 상기 채널 영역에 증착시키는 단계와,
    상기 게이트 전극층에 네거티브 레지스트층을 증착시키는 단계와,
    기판을 통과하는 후면 노광을 이용하여 네거티브 레지스트층을 노광하고, 그럼으로써 상기 소스 및 드레인 전극 사이의 간격으로 실질적으로 정렬되는 노광 영역을 한정하는 단계와,
    노광되지 않은 레지스트층과 상기 노광되지 않은 레지스트층 아래의 상기 게이트 전극층을 제거하는 단계와,
    상기 노광된 레지스트층을 제거하는 단계와,
    저항을 낮추기 위해 남아있는 비 결정질 실리콘 게이트 전극층을 처리하는 단계를 포함하는, 박막 트랜지스터를 제조하는 방법.
  2. 제 1 항에 있어서, 상기 처리는 레이저 결정화(laser crystallisation)를 포함하는 박막 트랜지스터를 제조하는 방법.
  3. 제 1 항에 있어서, 상기 처리는 상기 게이트 전극 층에 의해 전자기적 방사의 상기 감쇠를 추가로 증가시키는, 박막 트랜지스터를 제조하는 방법.
  4. 제 3 항에 있어서, 상기 처리 단계는,
    상기 트랜지스터에 크롬층을 증착시키는 단계와,
    상기 비결정질 실리콘 게이트 전극층의 인접 영역에 크롬 규소화합물을 형성하도록 상기 크롬층을 반응시키는 단계와,
    반응하지 않은 크롬을 제거하는 단계를 포함하는, 박막 트랜지스터를 제조하는 방법.
  5. 제 4 항에 있어서, 상기 반응 단계는 어닐링(annealing)을 포함하는 박막 트랜지스터를 제조하는 방법.
  6. 제 1 항 내지 제 5항 어느 한 항에 있어서, 복수의 상기 트랜지스터가 장치 매트릭스(device matrix)에서 스위칭 소자로서 상기 기판에 형성되는, 박막 트랜지스터를 제조하는 방법.
  7. 제 1 항 내지 제 6항 어느 한 항에 있어서, 상기 소스 및 드레인 전극 패턴은 상기 트랜지스터 본체 실리콘 필름의 증착 전에 인으로 코팅되는, 박막 트랜지스터를 제조하는 방법.
  8. 박막 트랜지스터로서,
    기판 상에 실질적으로 불투명한 소스 및 드레인 전극들과,
    상기 트랜지스터의 채널 영역을 정의하는 상기 소스 및 드레인 전극 상의 실리콘 트랜지스터 본체와,
    상기 채널 영역상의 게이트 절연층과 게이트 전극층을 포함하며, 상기 게이트 전극층은 크롬 규소 화합물 층으로 된, 박막 트랜지스터.
KR1020007013210A 1999-03-27 2000-03-09 박막 트랜지스터와 이의 제조 방법 KR100844392B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB9907019.5A GB9907019D0 (en) 1999-03-27 1999-03-27 Thin film transistors and their manufacture
GB9907019.5 1999-03-27

Publications (2)

Publication Number Publication Date
KR20010025104A true KR20010025104A (ko) 2001-03-26
KR100844392B1 KR100844392B1 (ko) 2008-07-08

Family

ID=10850436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007013210A KR100844392B1 (ko) 1999-03-27 2000-03-09 박막 트랜지스터와 이의 제조 방법

Country Status (7)

Country Link
US (1) US6380009B1 (ko)
EP (1) EP1086490B1 (ko)
JP (1) JP4509392B2 (ko)
KR (1) KR100844392B1 (ko)
DE (1) DE60037707T2 (ko)
GB (1) GB9907019D0 (ko)
WO (1) WO2000059027A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779425B1 (ko) * 2001-12-29 2007-11-26 엘지.필립스 엘시디 주식회사 배면 노광을 이용한 비오에이 구조 액정표시장치 및 그의제조방법
KR101126798B1 (ko) * 2009-08-21 2012-03-23 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426245B1 (en) * 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7078321B2 (en) 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US20040004251A1 (en) * 2002-07-08 2004-01-08 Madurawe Raminda U. Insulated-gate field-effect thin film transistors
KR20040025949A (ko) * 2002-09-17 2004-03-27 아남반도체 주식회사 반도체 소자의 게이트 형성 방법
US7332431B2 (en) * 2002-10-17 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN100416840C (zh) * 2002-11-01 2008-09-03 株式会社半导体能源研究所 半导体装置及半导体装置的制作方法
JP4373115B2 (ja) * 2003-04-04 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100347813C (zh) * 2004-03-08 2007-11-07 友达光电股份有限公司 薄膜晶体管阵列基板及薄膜叠层结构的制造方法
US7303959B2 (en) * 2005-03-11 2007-12-04 Sandisk 3D Llc Bottom-gate SONOS-type cell having a silicide gate
US7344928B2 (en) 2005-07-28 2008-03-18 Palo Alto Research Center Incorporated Patterned-print thin-film transistors with top gate geometry
TWI294689B (en) * 2005-09-14 2008-03-11 Ind Tech Res Inst Method of tft manufacturing and a base-board substrate structure
TWI752316B (zh) * 2006-05-16 2022-01-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
CN101325219B (zh) * 2007-06-15 2010-09-29 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法
US8110450B2 (en) 2007-12-19 2012-02-07 Palo Alto Research Center Incorporated Printed TFT and TFT array with self-aligned gate
KR20090124527A (ko) 2008-05-30 2009-12-03 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
GB2466495B (en) 2008-12-23 2013-09-04 Cambridge Display Tech Ltd Method of fabricating a self-aligned top-gate organic transistor
US7977151B2 (en) * 2009-04-21 2011-07-12 Cbrite Inc. Double self-aligned metal oxide TFT
EP2513966B1 (en) 2009-12-18 2020-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012191008A (ja) * 2011-03-10 2012-10-04 Sony Corp 表示装置および電子機器
GB2522565B (en) 2011-06-27 2016-02-03 Pragmatic Printing Ltd Transistor and its method of manufacture
GB201202544D0 (en) 2012-02-14 2012-03-28 Pragmatic Printing Ltd Electronic devices
GB2499606B (en) 2012-02-21 2016-06-22 Pragmatic Printing Ltd Substantially planar electronic devices and circuits
JP6706570B2 (ja) * 2016-12-05 2020-06-10 株式会社Ｊｏｌｅｄ 半導体装置、半導体装置の製造方法および表示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59165459A (ja) 1983-03-09 1984-09-18 Hosiden Electronics Co Ltd 薄膜トランジスタの製造方法
FR2593631B1 (fr) * 1986-01-27 1989-02-17 Maurice Francois Ecran d'affichage a matrice active a resistance de grille et procedes de fabrication de cet ecran
JPS6347981A (ja) * 1986-08-18 1988-02-29 Alps Electric Co Ltd 薄膜トランジスタおよびその製造方法
JPS6370576A (ja) * 1986-09-12 1988-03-30 Komatsu Ltd 薄膜トランジスタおよびその製造方法
JPH0760233B2 (ja) 1987-10-22 1995-06-28 富士通株式会社 薄膜トランジスタマトリクスの製造方法
JPH01225363A (ja) 1988-03-04 1989-09-08 Nec Corp 薄膜トランジスタ及びその製造方法
JPH03120872A (ja) * 1989-10-04 1991-05-23 Seiko Epson Corp 半導体装置及びその製造方法
GB2235326A (en) * 1989-08-16 1991-02-27 Philips Electronic Associated Active matrix liquid crystal colour display devices
JPH0413390A (ja) * 1990-05-02 1992-01-17 Oki Electric Ind Co Ltd 画像パケット多重化装置
JPH0662706A (ja) * 1991-12-17 1994-03-08 Shinko Metal Prod Kk 航空機搭載用の活魚の運搬コンテナー
US5191631A (en) * 1991-12-19 1993-03-02 At&T Bell Laboratories Hybrid optical fiber and method of increasing the effective area of optical transmission using same
JPH0722626A (ja) 1993-07-07 1995-01-24 Fujitsu Ltd スタガー型薄膜トランジスタの製造方法
JPH07153964A (ja) * 1993-11-30 1995-06-16 Sanyo Electric Co Ltd 多結晶シリコン薄膜トランジスタ及びその製造方法
GB9325984D0 (en) * 1993-12-20 1994-02-23 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film transistors
JPH08186269A (ja) * 1994-05-30 1996-07-16 Sanyo Electric Co Ltd 半導体装置の製造方法，半導体装置，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置
JPH07325323A (ja) * 1994-06-02 1995-12-12 Matsushita Electric Ind Co Ltd 液晶表示装置
US5817548A (en) * 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
US5597747A (en) * 1995-12-15 1997-01-28 Industrial Technology Research Institute Method of making inverted thin film transistor using backsick exposure and negative photoresist
GB9626344D0 (en) * 1996-12-19 1997-02-05 Philips Electronics Nv Electronic devices and their manufacture
GB9726511D0 (en) * 1997-12-13 1998-02-11 Philips Electronics Nv Thin film transistors and electronic devices comprising such

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779425B1 (ko) * 2001-12-29 2007-11-26 엘지.필립스 엘시디 주식회사 배면 노광을 이용한 비오에이 구조 액정표시장치 및 그의제조방법
KR101126798B1 (ko) * 2009-08-21 2012-03-23 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP2002540630A (ja) 2002-11-26
KR100844392B1 (ko) 2008-07-08
DE60037707T2 (de) 2008-12-24
EP1086490A1 (en) 2001-03-28
EP1086490B1 (en) 2008-01-09
JP4509392B2 (ja) 2010-07-21
DE60037707D1 (de) 2008-02-21
GB9907019D0 (en) 1999-05-19
WO2000059027A1 (en) 2000-10-05
US6380009B1 (en) 2002-04-30

Similar Documents

Publication Publication Date Title
KR100844392B1 (ko) 박막 트랜지스터와 이의 제조 방법
US7907226B2 (en) Method of fabricating an array substrate for liquid crystal display device
US8735888B2 (en) TFT-LCD array substrate and manufacturing method thereof
USRE41632E1 (en) Liquid crystal display device and method of manufacturing the same
US5913113A (en) Method for fabricating a thin film transistor of a liquid crystal display device
KR100345527B1 (ko) 일단계의 광석판 인쇄 공정으로 드레인과 소오스를형성시키는 자기 정렬된 박막 트랜지스터의 제조 방법
US6759711B2 (en) Method of manufacturing a transistor
US7785992B2 (en) Array substrate for flat display device and method for fabricating the same
KR100910445B1 (ko) 어레이 기판의 제조방법
US6888161B2 (en) Structure of TFT planar display panel
US6495386B2 (en) Method of manufacturing an active matrix device
US6391499B1 (en) Light exposure mask and method of manufacturing the same
US20050148123A1 (en) Method for fabricating self-aligned thin-film transistor
KR20000003173A (ko) 박막 트랜지스터 액정표시소자의 제조방법
US20070145436A1 (en) Thin film transistor substrate of liquid crystal display and method for fabricating same
US7932979B2 (en) Method for fabricating a liquid crystal display device wherein the storage electrode is simultaneously formed with the active pattern
KR100837884B1 (ko) 액정표시장치의 제조방법
JP3536518B2 (ja) 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板
CN113690180B (zh) 阵列基板及制作方法
KR100218578B1 (ko) 액정표시장치의 구조와 그 제조방법
KR20080015619A (ko) 마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20030015063A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee