JP4999799B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4999799B2
JP4999799B2 JP2008203838A JP2008203838A JP4999799B2 JP 4999799 B2 JP4999799 B2 JP 4999799B2 JP 2008203838 A JP2008203838 A JP 2008203838A JP 2008203838 A JP2008203838 A JP 2008203838A JP 4999799 B2 JP4999799 B2 JP 4999799B2
Authority
JP
Japan
Prior art keywords
film
insulating film
interlayer insulating
resin material
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008203838A
Other languages
English (en)
Other versions
JP2008306208A (ja
Inventor
舜平 山崎
健司 福永
英臣 須沢
美佐子 廣末
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008203838A priority Critical patent/JP4999799B2/ja
Publication of JP2008306208A publication Critical patent/JP2008306208A/ja
Application granted granted Critical
Publication of JP4999799B2 publication Critical patent/JP4999799B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2217/00—Gas-filled discharge tubes
    • H01J2217/38—Cold-cathode tubes
    • H01J2217/49—Display panels, e.g. not making use of alternating current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本明細書で開示する発明は、樹脂材料を層間絶縁膜に利用した半導体装置の構成に関する。またその作製方法に関する。
従来よりガラス基板や石英基板上に形成された薄膜半導体を用いて薄膜トランジスタを作製する技術が知られている。
図３（Ａ）〜（Ｂ）に従来より知られている薄膜トランジスタの作製工程を示す。図３に示すのは、アクティブマトリス型の液晶表示装置の画素領域に配置される薄膜トランジスタの作製工程である。
まずガラス基板や石英基板３０１上に下地膜３０２として酸化珪素膜をプラズマＣＶＤ法により３０００Åの厚さに成膜する。
次に薄膜トランジスタの活性層を構成するための出発膜として図示しない非晶質珪素膜をプラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜する。非晶質珪素膜の厚さは５００〜１５００Å程度の厚さに選択される。
図示しない非晶質珪素膜を成膜したら、加熱処理またはレーザー光の照射を行って非晶質珪素膜を結晶化させる。こうして図示しない結晶性珪素膜を得る。
次にこの結晶性珪素膜をパターニングして、後に薄膜トランジスタの活性層となる領域を形成する。（図３（Ａ）では３０３、３０４、３０５で活性層は示される）
次に活性層を覆ってゲイト絶縁膜として機能する酸化珪素膜３０６をプラズマＣＶＤ法でもって成膜する。酸化珪素膜３０６の厚さは１０００〜１５００Åの厚さに選択される。
さらにゲイト電極３０７を金属材料やシリサイド材料で形成する。こうして図３（Ａ）に示す状態を得る。
さらにこの状態で不純物イオンのドーピングを行い、ソース領域３０３とドレイン領域３０５とチャネル形成領域３０４とを自己整合的に形成する。さらに加熱処理やレーザー光の照射を行い、不純物イオンの注入された領域のアニールを行う。
次に第１の層間絶縁膜３０８として窒化珪素膜または酸化珪素膜をプラズマＣＶＤ法でもって成膜する。この第１の層間絶縁膜３０８の膜厚は２０００Å〜６０００Åの範囲から選択される。
次にコンタクトホールの形成を行い、適当な金属材料でもって、ソース電極およびそこから延在した配線３０９が形成される。（図３（Ｂ））
次に第２の層間絶縁膜３１０を酸化珪素膜や窒化珪素膜で形成する。この第２の層間絶縁膜の厚さはその表面の平坦性を確保するために７０００Å以上の厚さとする。
さらにコンタクトホール３１１の形成を行う。こうして図３（Ｃ）に示す状態を得る。
そして画素電極を構成するＩＴＯ電極３１２を形成する。こうしてアクティブマトリクス領域の画素領域に配置される薄膜トランジスタ部分が完成する。
このような作製工程において、画素電極３１２を形成する状況において以下に説明するような問題が生じる。
近年、配線パターンや薄膜トランジスタのパターンの大きさが、ますます小さくなる傾向になる。これは装置の集積化をさらに高めることが要求されているからである。またアクティブマトリクス型の液晶表示装置においては、画素の開口率を高めるためにこのパターンを縮小化することが要求されている。
このようなパターンの縮小化を進めて行くと、３１１で示されるような開孔の大きさも当然小さくする必要が生じる。しかし、コンタクトホール３１１を小さくしてゆくと、画素電極３１２を形成する際にその構成材料（ＩＴＯ材料）が寸法の小さい開孔の中に被覆性よく成膜されないという問題が生じる。そしてこの結果、必要とするコンタクトをとることが困難になるという問題が生じる。
即ち、コンタクトホールが細長くなってしまうので、その内部においてコンタクトをとるための材料が途中で切れたりしてしまう状態が生じ、結果としてコンタクト不良が発生してしまう。
本明細書で開示する発明は、パターンの微細化に従って発生するコンタクト不良の問題を解決する技術を提供することを課題とする。
本明細書で開示する発明の一つは、図１にその具体的な例を示すように、
多層に構成された絶縁膜１１４と１１６と１１７とを有した半導体装置であって、
前記多層膜の最上層１１７は樹脂材料でなり、
前記多層膜にはコンタクトホール１１９が形成されており、
前記コンタクトホール１１９の前記樹脂材料部分１００はオーバーエッチングされていることを特徴とする。
上記の構成を採用することにより、パターンが微細化し、コンタクト部分の面積が小さくなっても電極１２０によるソース領域１１０へのコンタクトを確実なものとすることができる。また１００の部分をテーパー形状にすることで、この部分の電極（配線）１２０の段切れを防止することができる。
また１１７として樹脂材料を用いることで、その表面の平坦性を確保することができる。例えば１２０で示される画素電極を形成した最に部分的に画素電極から印加される電界が乱れたりすることのない構成とすることができる。
他の発明の構成は、図１にその具体的な例を示すように、
珪化膜でなる絶縁膜１１６を形成する工程と、
前記珪化膜上に樹脂材料でなる絶縁膜１１７を形成し珪化膜１１６と樹脂材料１１７とでなる積層膜を形成する工程と、
前記積層膜にコンタクトホール１１９を形成する工程と、
樹脂材料を選択的にエッチングする手段を用いて前記樹脂材料１１７を等方的にエッチングし、前記コンタクトホール１１９の開孔部を広げ２０１で示される開孔を形成するる工程と、
を有することを特徴とする。
樹脂材料だけを選択的にエッチングすることにより、１１９で示される開孔は間口の広い、コンタクトのとり易い形状とすることができる。また、等方性のエッチングを用いることにより、１００で示されるようなテーパー形状を形成することができ、その上に形成される電極や配線が切断されることがない構成とすることができる。
珪化膜としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素から選ばれた膜を利用することができる。
図２（Ａ）に２０１で示されるように、コンタクトホールの間口の部分を広くすることで、微細なパターンに対するコンタクトホールであってもコンタクトを容易にすることができる。特に図２（Ａ）に示す開孔２０１の形成は、先に形成された開孔１１９を利用して自己整合的に行われるので、新たなマスクを利用しなくてよいという特徴を有している。そして装置の生産歩留りや信頼性を大きく高めることができる。
本明細書で開示する発明は、アクティブマトリクス型の液晶表示装置にのみ利用できるものではなく、アクティブマトリクス型のＥＬ表示装置やアクティブマトリクス型のプラズマディスプレイにも利用することができる。
また、微細化が進められているＩＣのような集積回路における多層膜構造に対しても十分に応用することができる。
本実施例では、アクティブマトリクス型の液晶表示装置の画素領域に配置される薄膜トランジスタの作製工程を示す。
図１に本実施例の薄膜トランジスタの作製工程を示す。まずガラス基板または石英基板１０１上に下地膜として酸化珪素膜１０２をプラズマＣＶＤ法により、３０００Åの厚さに成膜する。
次に図示しない非晶質珪素膜を５００Åの厚さに成膜する。この非晶質珪素膜は後に薄膜トランジスタの活性層を構成するための出発膜となる。この非晶質珪素膜の成膜は、プラズマＣＶＤ法または減圧熱ＣＶＤ法でもって成膜する。
次にレーザー光の照射または加熱処理により、図示しない非晶質珪素膜を結晶化させ、結晶性珪素膜を得る。この結晶性珪素膜が後に薄膜トランジスタの活性層を構成する。
図示しない結晶性珪素膜を得たら、パターニングを施すことにより、薄膜トランジスタの活性層１０３を形成する。こうして図１（Ａ）に示す状態を得る。
図１（Ａ）に示す状態を得たら、図３（Ａ）に示すようにゲイト絶縁膜として機能する酸化珪素膜１０４をプラズマＣＶＤ法でもって成膜する。この酸化珪素膜１０４の膜厚は１０００Åとする。
さらに後にゲイト電極を構成するアルミニウム膜１０５を４０００Åの厚さに成膜する。成膜方法はスパッタ法を用いる。こうして図５（Ａ）に示す状態を得る。（以下図５に従って工程を説明する）
図５（Ａ）に示すアルミニウム膜１０５中には、スカンジウムを0.1 〜0.3 重量％の割合で含有させる。これは、後の工程においてアルミニウムの以上成長が進行し、ヒロックやウィスカーと呼ばれる突起物が形成されてしまうことを抑制するためである。
アルミニウム膜１０５を成膜したら、その表面に１００Å厚程度の極薄い陽極酸化膜（図示せず）を形成する。この陽極酸化膜は、電解溶液として３％のエチレングリコール溶液をアンモニア水で中和したものを用いて行う。この陽極酸化膜の膜厚の制御は、印加電圧を選択することによって行うことができる。
次に図５（Ｂ）に示すようにアルミニウム膜１０５をパターニングすることにより、ゲイト電極１０６を形成する。さらにゲイト電極１０６を陽極とした陽極酸化を再び行うことによって、多孔質状の陽極酸化膜１０７を形成する。
この陽極酸化は、電解溶液として３％のシュウ酸水溶液を用いて行う。この陽極酸化工程で形成される陽極酸化膜は、多孔質状を有したものとなる。またその成長距離は、数μｍ程度までの間で選択することができる。なおこの場合の陽極酸化膜の成長距離は陽極酸化時間により制御することができる。
こうして図５（Ｂ）に示す状態を得る。図５（Ｂ）に示す状態を得たら、再び緻密な陽極酸化膜の形成を行う。即ち、電解溶液として３％のエチレングリコール溶液をアンモニア水で中和したものを用い、ゲイト電極１０６を陽極として陽極酸化を行う。
この陽極酸化工程においては、緻密な陽極酸化膜１０８が形成される。この工程では、多孔質状の陽極酸化膜１０７に内部に電解溶液が侵入するので、ゲイト電極１０６の表面を覆うようにして緻密な陽極酸化膜１０８が形成される。
この緻密な陽極酸化膜１０８の膜厚は、５００Åとする。この緻密な陽極酸化膜は、ヒロックやウィスカーの防止、さらに後に形成されるオフセットゲイト領域の形成に寄与、といった役割を有している。
こうして図５（Ｃ）に示す状態を得る。図５（Ｃ）に示す状態を得たら、一導電型を付与するための不純物イオンの注入を行う。ここでは、Ｎチャネル型の薄膜トランジスタを作製するためにＰ（リン）イオンの注入を行う。
この不純物イオンの注入を行うことによって、ソース領域１０９とドレイン領域１１０が自己整合的に形成される。（図５（Ｃ））
次に多孔質状の陽極酸化膜１０７を除去し、図５（Ｄ）に示す状態を得る。この状態で、チャネル形成領域１１２、さらにオフセットゲイト領域１１１と１１３が画定する。
オフセットゲイト領域１１１と１１３は、多孔質状の陽極酸化膜１０７と緻密な陽極酸化膜１０８の膜厚でもって形成される。
図５（Ｄ）に示す状態を得たら、レーザー光の照射を行い、不純物イオンの注入された領域のアニールを行う。
次に図１（Ｂ）に示すように第１の層間絶縁膜１１４として窒化珪素膜をプラズマＣＶＤ法でもって３０００Åの厚さに成膜する。そしてさらに第２の層間絶縁膜１１６として酸化珪素膜をプラズマＣＶＤ法でもって３０００Åの厚さに成膜する。
次にソース領域１０９に通じるコンタクトホールの形成を行い、適当な金属材料でもって、ソース電極およびそこから延在した配線１１５を形成する。
次に樹脂材料でもって第３の層間絶縁膜１１７を３μｍの厚さに形成する。この第３の層間絶縁膜１１７は、その表面の平坦性を確保するためと、低比誘電率の材料を必要とすることから、樹脂材料を用いることが重要となる。
上記の平坦性を確保する必要性は、その表面に画素電極が形成されることに関係する。即ち、画素電極を平坦な表面上に形成することで、液晶に印加される電界を均一なものとし、表示に乱れのないものとするために上記の第３の層間絶縁膜の平坦性が必要とされる。
また、樹脂材料は酸化珪素や窒化珪素に比較して低い比誘電率を有したものを選択できるので、後に形成される画素電極と薄膜トランジスタとの間に形成される容量の影響を低減させることができ、この意味でも樹脂材料を用いることは重要となる。
樹脂材料でなる第３の層間絶縁膜１１７を成膜したら、フォトレジスト１１８をマスクとして、コンタクトホール（開孔）１１９を形成する。図１（Ｃ）
このコンタクトホール１１９の形成は、ドライエッチングによって行う。ここでコンタクトホール１１９は薄膜トランジスタの寸法の微細化に従って、小さなものとする必要がある。
例えば、コンタクト部分の寸法は１μｍφまたはそれ以下とすることが必要とされる。しかし、コンタクトホール１１９は細長いものとなるので、ドレイン領域１１０に対して直接コンタクトを採ることが困難になる。
そこで本実施例においては、図１（Ｃ）に示す工程において樹脂材料１１７にコンタクトホール１１９を形成した後、さらに樹脂材料に対して選択的な等方的なエッチングをドライエッチングによって行う。
本実施例で注目すべきは、この等方的エッチングがフォトレジスト１１８を除去した後に行われる点である。即ち、樹脂材料の選択的なエッチングが酸素雰囲気において容易に実施できる点を利用する。
この工程によりコンタクトホール部（開孔部）１１９の樹脂材料でなる第３の層間絶縁膜１１７の分だけが選択的にエッチングされ、その入口の部分が広げられたコンタクトホール部２０１が形成される。（図２（Ａ））
このエッチングは、酸素を主成分とするガスを用いたプラズマエッチングによって行う。
この際、樹脂材料でなる第３の層間絶縁膜１１７はその膜厚も減少する。また、等方的に層間絶縁膜１１７が後退していくので、開口の縁の部分１００がテーパー状にあるいはＲがついた状態となる。
このような形状とすることで、後にコンタクトをとるために形成される電極が縁部分で段切れたりすることがない構成とすることができる。
このコンタクトホール部２０１の寸法は例えば２μｍφとすることができる。
こうして図２（Ａ）に示す状態を得る。次に図２（Ｂ）に示すように画素電極２０２をＩＴＯでもって構成する。
この際、第３の層間絶縁膜１１７に樹脂材料を用いてその表面の平坦性を確保しているので、画素電極２０２の平坦性をも確保することができる。また、第３の層間絶縁膜１１７の膜厚を厚くし、その比誘電率を小さなものとすることができるので、図に示すように画素電極と薄膜トランジスタ部とが重なるように画素電極を配置することができる。
さらに、コンタクトホール２０１の間口を大きくすることができるので、パターンを微細化していった場合でも画素電極２０２とドレイン領域１１０とのコンタクトを確実なものとすることができる。
こうして図２（Ｂ）に示すアクティブマトリクス型の液晶表示装置の画素領域に配置される薄膜トランジスタが完成する。
本実施例は、実施例１に示す構成において、下地膜１０２とゲイト絶縁膜１０４を共に酸化窒化珪素膜（ＳｉＯx Ｎy ）で構成したことを特徴とする。
半導体でなる活性層１０３とそれを包む状態で配置される下地膜１０２及びゲイト絶縁膜１０４との界面の状態は、薄膜トランジスタの動作に大きな影響を与える。
一般に下地膜としては、酸化珪素膜等が利用される。しかし、その膜質に特に注意が払われるものではない。一方ゲイト絶縁膜については、薄膜トランジスタの特性を大きく左右するものとしてその膜質に大きな注意が払われている。
本発明者等の知見によれば、活性層の下に位置する下地膜についてもゲイト絶縁膜と同様にその膜質について大きな注意は払うことが必要である。これは、下地膜の膜質が薄膜トランジスタの長期の信頼性に対して大きな影響を与えることに起因する。
そこで本実施例においては、電気的な安定性に優れた酸化窒化珪素膜を下地膜とゲイト絶縁膜とに用いることによって、信頼性の高い薄膜トランジスタを得ることができる。
酸化窒化珪素膜の作製方法としては、ＴＥＯＳガスにＮ2 Ｏガスを混合したガスを用いたプラズマＣＶＤ法により成膜することができる。
また酸素とアンモニアとを混合したガスを用いたプラズマＣＶＤ法によって成膜することもできる。
本実施例は、樹脂材料で構成された層間絶縁膜の開孔を広げる別な技術手段に関する。
図４に本実施例の開孔の形成方法を示す。まず図４（Ａ）に示すように酸化珪素膜または窒化珪素膜等の珪化膜でなる第１の層間絶縁膜４０１を形成する。ここでは、第１の層間膜の下側の層は特に示さないが、第１の層間絶縁膜の下側の層を半導体層や電極や配線、また他の絶縁層とすることは任意である。
第１の層間絶縁膜４０１を形成したら、その上に樹脂材料でなる第２の層間絶縁膜４０２を形成する。さらに第２の層間絶縁膜４０２の上にフォトレジストでなるマスク４０３を形成する。このレジストマスク４０３は、開孔部４０４を有しており、この部分で樹脂材料でなる第２の層間絶縁膜４０２を露呈する構成となっている。（図４（Ａ））
次にレジストマスク４０３を用いて第１の層間絶縁膜４０１と第２の層間絶縁膜４０２とをエッチングし、開孔４０５を得る。このエッチングは、ＲＩＥ法を用いたドライエッチングによって行う。
このエッチング工程においては、垂直方向に異方性を有したエッチングが行われるので、４０５で示されるような開孔が形成される。（図４（Ｂ））
次に等方性を有したエッチング技術である酸素プラズマアッシングを行い、レジストマスク４０３と第２の層間絶縁膜４０２をアッシングする。この際、レジストマスクはその膜厚が後退する。また同時に開孔部がテーパー状あるいはＲが付いた状態になる。
さらに第２の層間絶縁膜も樹脂材料であるので、その開孔部は４０６で示されるようなテーパー状あるいはＲのついた形状に形成される。
この時、実施例１に示した方法と異なり、樹脂材料でなる第２の層間絶縁膜の膜厚は薄くならない。（その代わり、レジストマスク４０３の膜厚が薄くなる）
こうして図４（Ｃ）に示す状態を得る。そしてレジストマスク４０３を除去する。さらにコンタクトをとるための電極または配線４０７を形成する。
こうして図４（Ｄ）に示す状態を得る。本実施例が特徴とするのは、最初に開孔４０５を形成するために用いたマスクを再度利用して、４０６で示されるような、コンタクトのとりやすいテーパーの付いた開孔部を形成することにある。
即ち、特に新たにマスクを用いずに図４（Ｄ）に示すような断面形状を有した開孔を形成することを特徴とする。
また本実施例に示す構成においては、樹脂材料でなる第２の層間絶縁膜４０２の膜厚が薄くなることがない点も特徴である。
本実施例は、樹脂材料で構成された層間絶縁膜の開孔を広げる別な技術手段に関する。
図６に本実施例の開孔の形成方法を示す。図６はソース／ドレインコンタクトホール部の拡大図である。
図６（Ａ）の構造は、まず活性層６０１上に酸化珪素膜からなるゲイト絶縁膜６０２が1500Åの厚さに積まれ、その上に窒化珪素からなる第１の層間絶縁膜６０３が3000Åの厚さに、酸化珪素膜からなる第２の層間絶縁膜６０４が3000Åの厚さに積まれている。
さらに、その上には樹脂材料からなる第３の層間絶縁膜６０５が３μｍの厚さに積まれている。
この状態において、ＴＦＴの全体図は図１（Ｂ）の様な構造となっている。
次に、図６（Ａ）に示す様に第３の層間絶縁膜６０５の上に金属薄膜６０６を500 〜2000Åの厚さに形成する。この金属薄膜６０６は後に第１、第２、第３の層間絶縁膜６０３、６０４、６０５をドライエッチングする際のマスクとしての役割を持つ。
本実施例では、金属薄膜６０６としてスパッタ法によりＴｉ（チタン）を500 Åの厚さに形成した。
次に、フォトレジスト６０７でマスクして金属薄膜６０６を選択的にエッチングする。このエッチングは、SiCl4 、Cl2 、BCl3をエッチングガスとしてドライエッチング法により行う。ガス圧力は80mTorr 、印加電力は1400Ｗとする。
以上の工程により、図６（Ａ）の状態が得られる。図６（Ａ）の状態が得られたら、フォトレジスト６０７を専用の剥離液で除去する。
次に、図６（Ｂ）に示す様に、ゲイト絶縁膜６０２及び第１、第２、第３の層間絶縁膜６０３、６０４、６０５をＲＩＥモードのドライエッチング法によりエッチングする。このエッチングはエッチングガスを切り換えることで連続的に行うことができる。
エッチングは13.56MHzの高周波パルスで形成されたプラズマを利用して行う。エッチングガスはＯ2 ：75sccmとＣＦ4 ：25sccmを用い、ガス圧力は100mTorrとする。また、印加電力は500 Ｗとする。
こうして、図６（Ｂ）に示す様に活性層６０１のコンタクト部が露出した状態が得られる。この状態ではコンタクトホールの径が１μｍφ程度であるのに対して、コンタクトホールの深さは約3.8 μｍとなり、非常に活性層とのコンタクトを取りにくい構造となっている。
そこで、図６（Ｂ）の状態でＯ2 プラズマを用いた等方的なプラズマエッチングを行う。すると、樹脂材料からなる第３の層間絶縁膜６０５が選択的にエッチングされ、図６（Ｃ）の様な状態が得られる。
この時、金属薄膜６０６と第３の層間絶縁膜６０５との密着性が良く、第３の層間絶縁膜６０５とその下に位置する他の絶縁膜（ゲイト絶縁膜６０２、第１、第２の層間絶縁膜６０３、６０４）との選択比が５以上であることが望ましい。
上記の条件を満たす場合、図７（Ａ）に示す様な形状が得られる。また、選択比が５以上であっても、密着性に欠ければ図７（Ｂ）の様になだらかなテーパー７０１が形成され、必要以上に大きく拡がった形状となる。これでは、素子の微細化を進める上で障害となる。
また逆に、密着性が良くても選択比に差がなければ図７（Ｃ）の様に全ての絶縁膜が同時にサイドエッチングされる。また、選択比が１以下であれば図７（Ｄ）の様なえぐれ部分７０２が形成されてしまう。
図６（Ｃ）の状態が得られたら、ドライエッチング法により金属薄膜６０６を除去する。次いで、配線または電極となる導電性薄膜６０８を形成すれば、図６（Ｄ）の状態が得られる。
本実施例が特徴とするのは、樹脂材料からなる第３の層間絶縁膜６０５のサイドエッチングを利用して、コンタクトのとりやすい形状から構成される開孔部を形成することにある。
また、本実施例において、図６（Ｂ）の状態で樹脂材料からなる第３の層間絶縁膜６０５をエッチングする工程から、図６（Ｃ）の状態で金属薄膜６０６を除去する工程までを連続的に行えることも特徴である。
即ち、上記複数の工程を全てドライエッチングで行った場合、エッチングガス等の条件をプログラムで自動変更することにより、大気開放せずにコンタクトホールを形成することが出来る。
このことは、スループットの向上と同時に生産歩留りの上昇といった効果を付与する点で重要である。
本実施例は、実施例４において、金属薄膜の代わりに珪化膜でなる絶縁膜を用いた場合の例である。珪化膜でなる絶縁膜はエッチング除去が金属薄膜よりも容易、かつ、簡便であるため汎用性が高い利点を有する。
上記の珪化膜でなる絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜（ＳｉＯx Ｎy ）が挙げられる。これらの絶縁膜はプラズマＣＶＤ法、減圧熱ＣＶＤ法等の手段により形成する。
また、ＰＳＧやＢＳＧ等に代表される酸化珪素系被膜形成用塗布液を用いてスピン法による被膜形成を行っても良い。スピン法による被膜形成は以下の手順で行う。
まず、被膜形成用塗布液を基体上に塗布した後、基体を保持するステージを回転させる。この行程において余分な被膜形成用塗布液は全て排除され、基体上には薄く、均一な被膜が形成される。また、ステージの回転数を変えることで、所望の膜厚の被膜を形成することができる。
次に１５０℃程度のベークを行い、塗布された被膜の晶質化を行う。この際、ベークの温度や時間を変えることで被膜の膜質を調節することが可能である。
以上の様に、スピン法による場合、比較的簡便に酸化珪素膜を形成することができる。即ち、スループットを大幅に向上することが可能である。
本実施例は、本明細書に開示する発明を利用して多層配線を有する集積回路を構成する例である。単結晶珪素ウエハーを用いた集積回路において、その集積化を高めるために、素子を多層に構成し、また配線も多層に構成することが必要とされている。
このような多層構造においてもコンタクトを確実にとることが要求される。そこで、本明細書に開示する発明を利用することにより、微細で多層に構成された集積回路においても確実なコンタクトをとることができる。
図８に例として３層構造からなる集積回路の構成を示す。まず、金属材料からなる第１の配線電極８０１を形成する。ここでは、第１の配線電極８０１の下側の層は特に示さないが、第１の配線電極８０１の下側の層を半導体層や電極や配線、また他の絶縁層とすることは任意である。
次に、第１の配線電極８０１を覆って珪化膜からなる絶縁膜８０２を形成し、さらにその上に樹脂材料からなる絶縁膜８０３を形成する。
前記絶縁膜８０２及び８０３からなる積層膜は第１の層間絶縁膜として機能する。
次に、第１の層間絶縁膜にコンタクトホール８０４を形成して、図８（Ａ）の状態を得る。
次いで、樹脂材料からなる絶縁膜８０３を選択的にオーバーエッチングしてコンタクトホールの開孔口を拡げる。この工程は、実施例１、３、４のいずれの手段によっても良い。
次に、金属材料からなる第２の配線電極８０５を形成して、図８（Ｂ）の状態を得る。この際、コンタクトホールの開孔口が広いため被覆性良く第１の配線電極８０１とのコンタクトが取れる。
図８（Ｂ）の状態を得たら、第２の配線電極８０５を覆って珪化膜からなる絶縁膜８０６を形成し、さらにその上に樹脂材料からなる絶縁膜８０７を形成する。
前記絶縁膜８０６及び８０７からなる積層膜は第２の層間絶縁膜として機能する。
次に、第２の層間絶縁膜にコンタクトホール８０８を形成して、図８（Ｃ）の状態を得る。
次いで、樹脂材料からなる絶縁膜８０７を選択的にオーバーエッチングしてコンタクトホールの開孔口を拡げる。この工程は、実施例１、３、４のいずれの手段によっても良い。
次に、金属材料からなる第３の配線電極８０９を形成して、図８（Ｄ）の状態を得る。この際、コンタクトホールの開孔口が広いため被覆性良く第２の配線電極８０５とのコンタクトが取れる。
本実施例は図８（Ｄ）に示す様に、三層の配線電極を内包する多層構造の例であるが、集積化に伴ってさらに積層回数が増した場合についても応用が効くことは言うまでもない。
以上の様に、本明細書で開示する発明を利用することで、層毎に平坦性を確保するこができ、また確実なコンタクトを採ることができ、また配線の信頼性を高めることができる。
本実施例は、本明細書に開示する発明を利用して多層配線を有する集積回路を構成する例である。実施例５との相違点は、一部の配線電極同士の接続をＷ（タングステン）の選択成長を利用して行う点である。
Ｗの選択成長技術は、配線形成技術、特にその微細加工技術の一つとしてここ数年注目されてきた技術である。
概要は、主に原料ガスとしてＷＦ6 とＳｉＨ4 とを用いた熱ＣＶＤ法により、Ｗの薄膜を選択的に成膜するものである。
この際、酸化珪素膜上に成膜されにくいという特徴がある。
即ち、酸化珪素膜に形成されたコンタクトホールの内部のみを選択的にＷで埋め込むことが可能であり、集積回路の設計においてコンタクトホールのマージンを稼ぐことができるという利点がある。
だがこの技術は比較的高温で行われるため、樹脂材料を層間絶縁膜として用いることが困難となる場合が多い。
また、深いコンタクトホールにＷを埋め込む場合にスループットの低下といった問題も発生する。
従って、最終的な高温加熱工程の後に層間絶縁膜として樹脂材料を用いて本発明を実施することは、特に回路設計の上で有利である。
例えば、浅いコンタクトホールはＷの選択成長で埋め込み、深いコンタクトホールが必要な場合は、予め汎用性の高い樹脂材料を層間絶縁膜として用いて本発明を利用すれば良い。
本実施例は、樹脂材料で構成された層間絶縁膜の開孔を広げる別な技術手段に関する。
図９に本実施例の開孔の形成方法を示す。まず図９（Ａ）に示すように酸化珪素膜または窒化珪素膜等の珪化膜でなる第１の層間絶縁膜４０１を形成する。ここでは、第１の層間膜の下側の層は特に示さないが、第１の層間絶縁膜の下側の層を半導体層や電極や配線、また他の絶縁層とすることは任意である。
第１の層間絶縁膜４０１を形成したら、その上に樹脂材料でなる第２の層間絶縁膜４０２を形成する。さらに第２の層間絶縁膜４０２の上にフォトレジストでなるマスク４０３を形成する。このレジストマスク４０３は、開孔部４０４を有しており、この部分で樹脂材料でなる第２の層間絶縁膜４０２を露呈する構成となっている。（図９（Ａ））
次にレジストマスク４０３を用いて第１の層間絶縁膜４０１と第２の層間絶縁膜４０２とをエッチングし、開孔４０５を得る。このエッチングは、ＲＩＥ法を用いたドライエッチングによって行う。
このエッチング工程においては、垂直方向に異方性を有したエッチングが行われるので、４０５で示されるような開孔が形成される。（図９（Ｂ））
次に等方性を有したエッチング技術である酸素プラズマアッシングを行い、レジストマスク４０３と第２の層間絶縁膜４０２をアッシングする。この際、レジストマスクはその膜厚が後退する。また同時に開孔部がテーパー状あるいはＲが付いた状態になる。
さらに第２の層間絶縁膜も樹脂材料であるので、その開孔部は４０６で示されるようなテーパー状あるいはＲのついた形状に形成される。
この時、実施例１に示した方法と異なり、樹脂材料でなる第２の層間絶縁膜の膜厚は薄くならない。（その代わり、レジストマスク４０３の膜厚が薄くなる）
また、アッシングの後にさらにドライエッチングを行うことで、９０１で示されるようなテーパーを有した形状に酸化珪素膜または窒化珪素膜でなる第１の層間絶縁膜４０１の開孔を広げる。
こうして図９（Ｃ）に示す状態を得る。そしてレジストマスク４０３を除去する。さらにコンタクトをとるための電極または配線４０７を形成する。
こうして図９（Ｄ）に示す状態を得る。本実施例が特徴とするのは、最初に開孔４０５を形成するために用いたマスクを再度利用して、４０６、９０１で示されるような、コンタクトのとりやすいテーパーの付いた開孔部を形成することにある。
薄膜トランジスタの作製工程を示す図。 薄膜トランジスタの作製工程を示す図。 従来における薄膜トランジスタの作製工程を示す図。 コンタクトホールの形成工程を示す図。 薄膜トランジスタの作製工程を示す図。 コンタクトホールの形成工程を示す図。 コンタクトホールの形状を示す図。 多層配線構造を示す図。 コンタクトホールの形成工程を示す図。
符号の説明
１０１ ガラス基板（または石英基板）
１０２ 下地膜（酸化珪素膜）
１０３ 活性層
１０４ ゲイト絶縁膜（酸化珪素膜）
１０５ アルミニウム膜
１０６ ゲイト電極
１０７ 多孔質状の陽極酸化膜
１０８ 緻密な陽極酸化膜
１０９ ソース領域
１１０ ドレイン領域
１１１、１１３ オフセットゲイト領域
１１４ 第１の層間絶縁膜（窒化珪素膜）
１１５ ソース電極（ソース配線）
１１６ 第２の層間絶縁膜（酸化珪素膜）
１１７ 第３の層間絶縁膜（樹脂材料）
１１８ フォトレジスト
１１９ コンタクトホール（開孔）
２０１ コンタクトホール（開孔）
１００ 開孔の縁の部分
２０２ 画素電極（ＩＴＯ電極）
６０６ 金属薄膜
７０１ テーパー部分
７０２ えぐれ部分

Claims (1)

  1. トランジスタ上に第１の珪化膜を形成し、
    前記第１の珪化膜上に第２の珪化膜を形成し、
    前記第２の珪化膜上に樹脂膜を形成し、
    前記樹脂膜上に金属膜を形成し、
    前記金属膜上にフォトレジストを形成し、
    前記フォトレジストをマスクとして、前記金属膜を選択的にエッチングし、
    前記フォトレジストを除去し、
    前記金属膜をマスクとして、前記樹脂膜、前記第２の珪化膜、及び前記第１の珪化膜を順次エッチングしてコンタクトホールを形成し、
    酸素プラズマを用いた等方性を有するエッチングをすることにより、前記樹脂膜をサイドエッチングし、
    前記金属膜を除去し、
    前記樹脂膜上に電極又は配線を形成することを特徴とする半導体装置の作製方法。
JP2008203838A 1995-11-27 2008-08-07 半導体装置の作製方法 Expired - Fee Related JP4999799B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008203838A JP4999799B2 (ja) 1995-11-27 2008-08-07 半導体装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP1995332630 1995-11-27
JP33263095 1995-11-27
JP1995345631 1995-12-09
JP34563195 1995-12-09
JP2008203838A JP4999799B2 (ja) 1995-11-27 2008-08-07 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP33289596A Division JP4209477B2 (ja) 1995-11-27 1996-11-27 半導体装置の作製方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2012065787A Division JP5063820B2 (ja) 1995-11-27 2012-03-22 半導体装置の作製方法
JP2012089085A Division JP5719798B2 (ja) 1995-11-27 2012-04-10 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2008306208A JP2008306208A (ja) 2008-12-18
JP4999799B2 true JP4999799B2 (ja) 2012-08-15

Family

ID=26574243

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2008203838A Expired - Fee Related JP4999799B2 (ja) 1995-11-27 2008-08-07 半導体装置の作製方法
JP2012065787A Expired - Lifetime JP5063820B2 (ja) 1995-11-27 2012-03-22 半導体装置の作製方法
JP2012089085A Expired - Lifetime JP5719798B2 (ja) 1995-11-27 2012-04-10 半導体装置の作製方法
JP2014019564A Withdrawn JP2014078762A (ja) 1995-11-27 2014-02-04 半導体装置の作製方法
JP2015107454A Expired - Lifetime JP6089374B2 (ja) 1995-11-27 2015-05-27 半導体装置の作製方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2012065787A Expired - Lifetime JP5063820B2 (ja) 1995-11-27 2012-03-22 半導体装置の作製方法
JP2012089085A Expired - Lifetime JP5719798B2 (ja) 1995-11-27 2012-04-10 半導体装置の作製方法
JP2014019564A Withdrawn JP2014078762A (ja) 1995-11-27 2014-02-04 半導体装置の作製方法
JP2015107454A Expired - Lifetime JP6089374B2 (ja) 1995-11-27 2015-05-27 半導体装置の作製方法

Country Status (3)

Country Link
US (5) US6294799B1 (ja)
JP (5) JP4999799B2 (ja)
KR (1) KR100318839B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7425256B2 (ja) 2020-07-13 2024-01-30 甸碩水産科技（化州）有限公司 エビ殻剥き装置

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814529A (en) * 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
TWI228625B (en) * 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
US6800875B1 (en) * 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
TW309633B (ja) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JPH10104663A (ja) * 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
US6462722B1 (en) * 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
WO1998036407A1 (en) * 1997-02-17 1998-08-20 Seiko Epson Corporation Display device
JP4294745B2 (ja) * 1997-09-26 2009-07-15 株式会社半導体エネルギー研究所 光電変換装置の作製方法
US6518591B1 (en) * 1998-12-02 2003-02-11 Cypress Semiconductor Corporation Contact monitor, method of forming same and method of analizing contact-, via- and/or trench-forming processes in an integrated circuit
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1058310A3 (en) * 1999-06-02 2009-11-18 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7187947B1 (en) 2000-03-28 2007-03-06 Affinity Labs, Llc System and method for communicating selected information to an electronic device
JP2002076364A (ja) * 2000-06-15 2002-03-15 Seiko Epson Corp 基板装置及びその製造方法並びに電気光学装置
JP2002305242A (ja) * 2001-04-05 2002-10-18 Canon Sales Co Inc 半導体装置の製造方法
JP2003324201A (ja) * 2002-02-26 2003-11-14 Hitachi Ltd 薄膜トランジスタ及びそれを用いた表示装置
TW200304227A (en) * 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4463493B2 (ja) 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
JP4408012B2 (ja) * 2002-07-01 2010-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8263983B2 (en) * 2003-10-28 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate and semiconductor device
KR100611148B1 (ko) * 2003-11-25 2006-08-09 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 사용하는 유기전계발광소자
KR100571409B1 (ko) * 2003-12-31 2006-04-14 동부아남반도체 주식회사 반도체 소자의 배선 형성 방법
TWI228782B (en) * 2004-01-19 2005-03-01 Toppoly Optoelectronics Corp Method of fabricating display panel
KR20060078849A (ko) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 반도체 장치 및 그의 제조 방법
US7105445B2 (en) * 2005-01-14 2006-09-12 International Business Machines Corporation Interconnect structures with encasing cap and methods of making thereof
US8930002B2 (en) * 2006-10-11 2015-01-06 Core Wireless Licensing S.A.R.L. Mobile communication terminal and method therefor
JPWO2008081748A1 (ja) * 2006-12-28 2010-04-30 国立大学法人東北大学 半導体又は平面デイスプレイの製造装置に使用される構造部材とその製造方法
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5512930B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7947606B2 (en) * 2008-05-29 2011-05-24 Infineon Technologies Ag Methods of forming conductive features and structures thereof
US8357571B2 (en) * 2010-09-10 2013-01-22 Cree, Inc. Methods of forming semiconductor contacts
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
JP6190150B2 (ja) 2012-05-02 2017-08-30 株式会社半導体エネルギー研究所 記憶装置
TWI661553B (zh) 2012-11-16 2019-06-01 日商半導體能源研究所股份有限公司 半導體裝置
US8969927B2 (en) 2013-03-13 2015-03-03 Cree, Inc. Gate contact for a semiconductor device and methods of fabrication thereof
US9343561B2 (en) 2013-03-13 2016-05-17 Cree, Inc. Semiconductor device with self-aligned ohmic contacts
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
CN103456740B (zh) * 2013-08-22 2016-02-24 京东方科技集团股份有限公司 像素单元及其制造方法、阵列基板和显示装置
KR102080484B1 (ko) * 2013-10-31 2020-02-24 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그의 제조방법
JP6485024B2 (ja) * 2014-12-10 2019-03-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
CN108292683A (zh) 2015-11-20 2018-07-17 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置以及包括该半导体装置的电子设备
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
US10522468B2 (en) * 2017-07-31 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
DE102017216937A1 (de) * 2017-09-25 2019-03-28 Robert Bosch Gmbh Verfahren zum Herstellen zumindest einer Durchkontaktierung in einem Wafer
CN107994035A (zh) * 2017-12-14 2018-05-04 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN110190073B (zh) * 2019-07-25 2019-11-19 武汉华星光电半导体显示技术有限公司 阵列基板

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5131185B2 (ja) * 1972-10-18 1976-09-04
JPS5421073B2 (ja) * 1974-04-15 1979-07-27
US4103297A (en) 1976-12-20 1978-07-25 Hughes Aircraft Company Light-insensitive matrix addressed liquid crystal display system
JPS5519850A (en) * 1978-07-31 1980-02-12 Hitachi Ltd Semiconductor
JPS55163860A (en) * 1979-06-06 1980-12-20 Toshiba Corp Manufacture of semiconductor device
US4371423A (en) * 1979-09-04 1983-02-01 Vlsi Technology Research Association Method of manufacturing semiconductor device utilizing a lift-off technique
JPS57126147A (en) * 1981-01-28 1982-08-05 Fujitsu Ltd Manufacture of semiconductor device
US4342617A (en) * 1981-02-23 1982-08-03 Intel Corporation Process for forming opening having tapered sides in a plasma nitride layer
US4495220A (en) * 1983-10-07 1985-01-22 Trw Inc. Polyimide inter-metal dielectric process
JPH0727966B2 (ja) * 1986-07-04 1995-03-29 日立化成工業株式会社 半導体装置
USRE33622E (en) * 1986-09-04 1991-06-25 At&T Bell Laboratories Integrated circuits having stepped dielectric regions
JPS6365642A (ja) * 1986-09-05 1988-03-24 Hitachi Ltd 接続孔の形成方法
DE3686721D1 (de) 1986-10-08 1992-10-15 Ibm Verfahren zur herstellung einer kontaktoeffnung mit gewuenschter schraege in einer zusammengesetzten schicht, die mit photoresist maskiert ist.
JPS63296353A (ja) 1987-05-28 1988-12-02 Matsushita Electric Ind Co Ltd コンタクトホ−ル形成方法
US5264731A (en) * 1987-06-25 1993-11-23 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
JPS6433971U (ja) 1987-08-25 1989-03-02
US5327001A (en) 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
US5032883A (en) 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JPH0654774B2 (ja) * 1987-11-30 1994-07-20 株式会社東芝 半導体装置及びその製造方法
JP2628339B2 (ja) 1988-05-13 1997-07-09 日本電信電話株式会社 半導体装置の製造方法
JPH0225024A (ja) 1988-07-13 1990-01-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0244769A (ja) 1988-08-05 1990-02-14 Hitachi Ltd 薄膜トランジスタ
CA1313563C (en) 1988-10-26 1993-02-09 Makoto Sasaki Thin film transistor panel
NL8900989A (nl) * 1989-04-20 1990-11-16 Philips Nv Halfgeleiderinrichting met een in een kunststof omhulling ingebed halfgeleiderlichaam.
JPH02278749A (ja) 1989-04-20 1990-11-15 Matsushita Electron Corp 画像表示装置およびその製造方法
US5264077A (en) 1989-06-15 1993-11-23 Semiconductor Energy Laboratory Co., Ltd. Method for producing a conductive oxide pattern
JPH03190232A (ja) * 1989-12-20 1991-08-20 Fujitsu Ltd 半導体装置の製造方法
JPH03286524A (ja) 1990-04-03 1991-12-17 Kawasaki Steel Corp 半導体装置の製造方法
JPH0821582B2 (ja) 1990-04-25 1996-03-04 三洋電機株式会社 半導体集積回路とその製造方法
JPH0410420A (ja) * 1990-04-26 1992-01-14 Sanyo Electric Co Ltd 半導体集積回路の製造方法
US5056895A (en) 1990-05-21 1991-10-15 Greyhawk Systems, Inc. Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
US5182624A (en) 1990-08-08 1993-01-26 Minnesota Mining And Manufacturing Company Solid state electromagnetic radiation detector fet array
JPH04102321A (ja) * 1990-08-22 1992-04-03 Fujitsu Ltd 半導体装置の製造方法
JPH04116954A (ja) 1990-09-07 1992-04-17 Nec Corp 半導体装置の製造方法
JPH04142740A (ja) 1990-10-03 1992-05-15 Oki Electric Ind Co Ltd コンタクトホールの形成方法
JP2695689B2 (ja) 1990-10-18 1998-01-14 シャープ株式会社 多層層間絶縁膜のエッチング方法
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
KR950001360B1 (ko) 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
JPH04240771A (ja) * 1991-01-24 1992-08-28 Fujitsu Ltd 積層型固体撮像素子
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2794499B2 (ja) 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH04298030A (ja) * 1991-03-27 1992-10-21 Sony Corp メタルプラグの形成方法
JPH04358129A (ja) 1991-05-22 1992-12-11 Oki Electric Ind Co Ltd 薄膜トランジスタ型液晶表示装置
US5155053A (en) * 1991-05-28 1992-10-13 Hughes Aircraft Company Method of forming t-gate structure on microelectronic device substrate
US5414442A (en) 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JPH0590420A (ja) * 1991-09-25 1993-04-09 Sony Corp 接続孔の形成方法
JPH0590197A (ja) * 1991-09-27 1993-04-09 Nippon Steel Corp 半導体装置の製造方法
KR950012918B1 (ko) * 1991-10-21 1995-10-23 현대전자산업주식회사 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5246883A (en) * 1992-02-06 1993-09-21 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure and method
JP2950059B2 (ja) * 1992-10-30 1999-09-20 日本電気株式会社 半導体装置の製造方法
JPH06163453A (ja) * 1992-11-25 1994-06-10 Mitsubishi Electric Corp 半導体装置の製造方法
EP0603866B1 (en) 1992-12-25 2002-07-24 Sony Corporation Active matrix substrate
JPH06232406A (ja) * 1993-02-01 1994-08-19 Canon Inc 半導体素子基板
US5302547A (en) * 1993-02-08 1994-04-12 General Electric Company Systems for patterning dielectrics by laser ablation
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
US5320981A (en) * 1993-08-10 1994-06-14 Micron Semiconductor, Inc. High accuracy via formation for semiconductor devices
JP3309517B2 (ja) * 1993-09-28 2002-07-29 セイコーエプソン株式会社 薄膜トランジスタの製造方法及び液晶表示装置の製造方法
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP3214186B2 (ja) * 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
US6475903B1 (en) * 1993-12-28 2002-11-05 Intel Corporation Copper reflow process
KR100321541B1 (ko) * 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
JPH07302912A (ja) 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3059915B2 (ja) * 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
US5453403A (en) * 1994-10-24 1995-09-26 Chartered Semiconductor Manufacturing Pte, Ltd. Method of beveled contact opening formation
US5550405A (en) * 1994-12-21 1996-08-27 Advanced Micro Devices, Incorporated Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS
JPH08250743A (ja) * 1995-03-07 1996-09-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5614765A (en) * 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
JP3295679B2 (ja) 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR970011972A (ko) 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JPH10509285A (ja) * 1995-09-14 1998-09-08 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 縮小したフィーチャーサイズのためのダマスクプロセス
US5753952A (en) * 1995-09-22 1998-05-19 Texas Instruments Incorporated Nonvolatile memory cell with P-N junction formed in polysilicon floating gate
JP3299869B2 (ja) * 1995-09-27 2002-07-08 シャープ株式会社 液晶表示装置とその製造方法
JP3272212B2 (ja) * 1995-09-29 2002-04-08 シャープ株式会社 透過型液晶表示装置およびその製造方法
TW371776B (en) 1995-10-15 1999-10-11 Semiconductor Energy Lab Co Ltd Laser irradiation apparatus and method
US5552343A (en) * 1995-10-19 1996-09-03 Taiwan Semiconductor Manufacturing Company Method for tapered contact formation
US6027960A (en) 1995-10-25 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
JP3209317B2 (ja) * 1995-10-31 2001-09-17 シャープ株式会社 透過型液晶表示装置およびその製造方法
US6015724A (en) 1995-11-02 2000-01-18 Semiconductor Energy Laboratory Co. Manufacturing method of a semiconductor device
TW329500B (en) 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
TWI228625B (en) 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US5730835A (en) * 1996-01-31 1998-03-24 Micron Technology, Inc. Facet etch for improved step coverage of integrated circuit contacts
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
US6927826B2 (en) * 1997-03-26 2005-08-09 Semiconductor Energy Labaratory Co., Ltd. Display device
US5989966A (en) * 1997-12-15 1999-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and a deep sub-micron field effect transistor structure for suppressing short channel effects
TW383463B (en) * 1998-06-01 2000-03-01 United Microelectronics Corp Manufacturing method for dual damascene structure
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6211068B1 (en) * 1999-05-25 2001-04-03 United Microelectronics Corp. Dual damascene process for manufacturing interconnects
JP2001230317A (ja) * 2000-02-15 2001-08-24 Nec Corp 多層配線構造の形成方法及び半導体装置の多層配線構造
JP4858895B2 (ja) * 2000-07-21 2012-01-18 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4037117B2 (ja) * 2001-02-06 2008-01-23 株式会社日立製作所 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7425256B2 (ja) 2020-07-13 2024-01-30 甸碩水産科技（化州）有限公司 エビ殻剥き装置

Also Published As

Publication number Publication date
US20100200999A1 (en) 2010-08-12
US6294799B1 (en) 2001-09-25
JP5063820B2 (ja) 2012-10-31
JP2012134568A (ja) 2012-07-12
US6740599B2 (en) 2004-05-25
KR100318839B1 (ko) 2002-10-04
JP2014078762A (ja) 2014-05-01
JP2015164226A (ja) 2015-09-10
JP2008306208A (ja) 2008-12-18
KR970030682A (ko) 1997-06-26
US20020006690A1 (en) 2002-01-17
US6972263B2 (en) 2005-12-06
JP2012151492A (ja) 2012-08-09
JP5719798B2 (ja) 2015-05-20
US20040192025A1 (en) 2004-09-30
US7727898B2 (en) 2010-06-01
JP6089374B2 (ja) 2017-03-08
US20060060861A1 (en) 2006-03-23

Similar Documents

Publication Publication Date Title
JP6089374B2 (ja) 半導体装置の作製方法
JP2005340776A (ja) 半導体素子及びその製造方法
KR100533971B1 (ko) 반도체 소자의 캐패시터 제조방법
JP4209477B2 (ja) 半導体装置の作製方法
KR20020081807A (ko) 반도체 소자의 강유전체 커패시터 제조 방법
JP4209822B2 (ja) 液晶表示装置の作製方法及びｅｌ表示装置の作製方法
KR100300046B1 (ko) 반도체소자의제조방법
US6558999B2 (en) Method for forming a storage electrode on a semiconductor device
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100323723B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2003086572A (ja) 半導体装置のビットライン形成方法
KR20000003511A (ko) 질화티타늄막을 이용한 반도체 소자의 캐패시터 형성 방법
KR100359786B1 (ko) 반도체 소자의 제조방법
KR20010038942A (ko) 커패시터 형성방법
KR100600877B1 (ko) 반도체 소자 및 그 제조 방법
KR100460992B1 (ko) 반도체 소자의 모니터링 패턴 제조 방법
JPH09186101A (ja) 半導体装置の作製方法
JPH1022233A (ja) 半導体装置の製造方法
JP2002237595A (ja) 薄膜トランジスタの製造方法
KR20020056205A (ko) 반도체 소자의 캐패시터 제조 방법
KR20010083707A (ko) 반도체 소자 및 그 제조방법
KR20000032183A (ko) 디램 셀용 스토리지 전극 제조를 위한 스토리지콘택 형성방법
JP2001274356A (ja) 半導体装置及びその製造方法
KR20040055163A (ko) 캐패시터의 플레이트 전극 콘택 형성 방법
KR20040059937A (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120515

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees