KR100831227B1 - 다결정 규소를 이용한 박막 트랜지스터의 제조 방법 - Google Patents

다결정 규소를 이용한 박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR100831227B1
KR100831227B1 KR1020010080074A KR20010080074A KR100831227B1 KR 100831227 B1 KR100831227 B1 KR 100831227B1 KR 1020010080074 A KR1020010080074 A KR 1020010080074A KR 20010080074 A KR20010080074 A KR 20010080074A KR 100831227 B1 KR100831227 B1 KR 100831227B1
Authority
KR
South Korea
Prior art keywords
thin film
regions
slit
silicon thin
semiconductor layer
Prior art date
Application number
KR1020010080074A
Other languages
English (en)
Other versions
KR20030049764A (ko
Inventor
송진호
최준후
최범락
강명구
강숙영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010080074A priority Critical patent/KR100831227B1/ko
Priority to AU2002230241A priority patent/AU2002230241A1/en
Priority to JP2003553631A priority patent/JP4034732B2/ja
Priority to PCT/KR2002/000131 priority patent/WO2003052833A1/en
Priority to CNB028252799A priority patent/CN100397660C/zh
Priority to US10/499,090 priority patent/US7229860B2/en
Publication of KR20030049764A publication Critical patent/KR20030049764A/ko
Application granted granted Critical
Publication of KR100831227B1 publication Critical patent/KR100831227B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

본 발명에 따른 박막 트랜지스터의 제조 방법에서는, 우선, 절연 기판의 상부에 비정질 규소 박막을 형성하고, 레이저를 조사하여 고상 결정 공정으로 비정질 규소 박막을 결정화하여 다결정 규소 박막을 형성한다. 이어, Cl2, SF6, Ar 기체가 3:1:2의 비율로 혼합된 혼합 기체를 이용한 플라스마 공정으로 건식 식각을 실시하여 다결정 규소 박막(25)의 표면으로 돌출되어 있는 돌출부를 제거하여 다결정 규소 박막(25)의 표면을 평탄화한 다음, 패터닝하여 반도체층을 형성한다. 이어, 반도체층을 덮는 게이트 절연막을 형성한 다음, 반도체층의 게이트 절연막의 상부에 게이트 전극을 형성한다. 이어, 반도체층에 불순물을 주입하여 게이트 전극을 중심으로 양쪽에 소스 및 드레인 영역을 형성하고, 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성한다.
다결정, 고상결정, 평탄화, 레이저

Description

다결정 규소를 이용한 박막 트랜지스터의 제조 방법{A METHOD FOR MANUFACTURING A THIN FILM TRANSISTOR USING POLY SILICON}
도 1은 본 발명의 실시예에 따른 다결정 규소를 이용한 박막 트랜지스터의 구조를 도시한 단면도이고,
도 2a 내지 도 2f는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,
도 3a는 측면 고상 결정 공정을 진행하여 형성한 다결정 규소 박막의 표면을 촬영한 사진이고,
도 3b는 본 발명의 실험예에 따라 플라스마 공정으로 건식 식각을 진행한 다결정 규소 박막의 표면을 촬영한 사진이고,
도 4 및 도 5는 본 발명의 실시예에 따른 박막 트랜지스터의 제조 공정에서 사용되는 마스크의 구조를 각각 도시한 도면이다.
이 발명은 다결정 규소를 이용한 박막 트랜지스터의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는 전극이 형성되어 있는 두 기판 및 그 사이에 주입되어 있는 액정 물질을 포함하며, 두 기판은 가장자리에 둘레에 인쇄되어 있으며 액정 물질을 가두는 봉인재로 결합되어 있으며, 두 기판 사이에 산포되어 있는 간격재에 의해 지지되고 있다.
이러한 액정 표시 장치는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전극을 이용하여 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 화상을 표시하는 장치이다. 이때, 전극에 전달되는 신호를 제어하기 위해 박막 트랜지스터를 사용한다.
액정 표시 장치에 사용되는 가장 일반적인 박막 트랜지스터는 비정질 규소를 반도체층으로 사용한다.
이러한 비정질 규소 박막 트랜지스터는 대략 0.5 ?? 1 ㎠/Vsec 정도의 이동도(mobility)를 가지고 있는 바, 액정 표시 장치의 스위칭 소자로는 사용이 가능하지만, 이동도가 작아 액정 패널의 상부에 직접 구동 회로를 형성하기는 부적합한 단점이 있다.
따라서 이러한 문제점을 극복하기 위해 전류 이동도가 대략 20 ?? 150 ㎠/Vsec 정도가 되는 다결정 규소를 반도체층으로 사용하는 다결정 규소박막 트랜지스터 액정 표시 장치가 개발되었는바, 다결정 규소 박막 트랜지스터는 비교적 높은 전류 이동도를 갖고 있으므로 구동 회로를 액정 패널에 내장하는 칩 인 글래스(Chip In Glass)를 구현할 수 있다.
다결정 규소의 박막을 형성하는 기술로는, 기판의 상부에 직접 다결정 규소 를 고온에서 증착하는 방법, 비정질 규소를 적층하고 600℃ 정도의 고온으로 결정화하는 고상 결정화 방법, 비정질 규소를 적층하고 레이저 등을 이용하여 열처리하는 방법 등이 개발되었다. 그러나 이러한 방법들은 고온 공정이 요구되기 때문에 액정 패널용 유리 기판에 적용하기는 어려움이 있으며, 결정입계를 균일하게 조절할 수 없어 박막 트랜지스터사이의 전기적인 특성에 대한 균일도를 저하시키는 단점을 가지고 있다.
이러한 문제점을 해결하기 위해서 결정립계의 분포를 인위적으로 조절할 수 있는 순차적 측면 고상 결정(sequential lateral solidification) 공정이 개발되었다. 이는 다결정 규소의 그레인이 레이저가 조사된 액상 영역과 레이저가 조사되지 않은 고상 영역의 경계에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 기술이다. 이를 위해서, 레이저빔은 슬릿 패턴을 가지는 마스크를 이용하여 국부적으로 비정질 규소를 완전히 녹여 비정질 규소층에 슬릿 모양의 액상 영역을 형성한다. 이어, 액상의 비정질 규소는 냉각되면서 결정화가 이루어지는데, 결정은 레이저가 조사되지 않은 고상 영역의 경계에서부터 그 경계면에 대하여 수직 방향으로 성장하고 그레인들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 된다. 이러한 공정을 반복적으로 마스크의 슬릿을 그레인의 성장 방향으로 이동하면서 진행하면 순차적 측면 고상 결정은 전 영역을 통하여 진행할 수 있다.
하지만, 순차적 측면 고상 결정을 통하여 결정화된 다결정 규소층의 그레인 경계면에는 돌출부가 형성된다. 이로 인하여 다결정 규소층의 상부에 감광막을 도포할 때 감광막이 완전히 도포도지 않는 형성되지 않은 문제점이 발생한다. 이러 한 문제점을 해결하기 위해 유기 세정이나 HF를 이용한 세정을 실시하였으나 돌출부가 완전히 제거되지 않아 효과적이지 못한 것으로 나타났다.
본 발명의 목적은 다결정 공정시 형성되는 돌출부를 효과적으로 제거할 수 있는 다결정 규소를 이용한 박막 트랜지스터의 제조 방법을 제공하는 것이다.
위와 같은 과제를 해결하기 위하여 본 발명에서는 비정질 규소를 다결정 규소로 결정화한 다음 플라스마 공정을 이용한 건식 식각으로 다결정 규소층의 표면을 평탄화한다.
더욱 상세하게, 우선, 절연 기판의 상부에 비정질 규소 박막을 형성한 후, 비정질 규소 박막에 레이저를 조사하여 측면 고상 결정 공정으로 비정질 규소 박막을 결정화하여 다결정 규소 박막을 형성한다. 이어, 플라스마를 이용한 건식 식각으로 다결정 규소 박막의 표면을 평탄화하고, 다결정 규소 박막을 패터닝하여 반도체층을 형성한다. 이어, 반도체층을 덮는 게이트 절연막을 형성하고, 반도체층의 게이트 절연막의 상부에 게이트 전극을 형성한 다음, 반도체층에 불순물을 주입하여 게이트 전극을 중심으로 양쪽에 소스 및 드레인 영역을 형성한다. 이어, 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성한다.
여기서, 드레인 전극과 연결되어 있는 화소 전극과 드레인 전극과 화소 전극 사이에 질화 규소 또는 SiOC 또는 SiOF 또는 유기 절연 물질로 이루어진 보호막을 형성할 수 있다.
플라스마를 이용한 건식 식각은 산소, 수소 또는 헬륨을 이용할 수 있으며, Cl2, SF6, Ar 기체가 2.5-3.5:0.5-1.5:1.5-2.5 범위로 혼합된 혼합 기체를 이용할 있다. 이때, 플라스마를 이용한 건식 식각은 5 mT 이하의 압력에서 실시하는 것이 바람직하다.
측면 고상 결정 공정에서 조사되는 레이저의 투과 영역을 정의하는 슬릿 패턴은 그레인이 적어도 둘 이상의 방향으로 성장하도록 적어도 둘 이상의 영역에서 제1 방향과 제1 방향에 대하여 수직한 제2 방향으로 배열되어 있는 마스크를 사용할 수 있다. 이때, 둘 이상의 영역에서 제1 및 제2 방향으로 배열되어 있는 각각의 슬릿 패턴은 서로 엇갈리도록 배치될 수 있으며,
또한, 측면 고상 결정 공정에서는 조사되는 레이저의 투과 영역을 정의하며, 한 방향에 대하여 순차적으로 감소하거나 증가하는 폭으로 형성되어 있는 다수의 슬릿 패턴이 배열되어 있는 마스크를 사용할 수 있다. 이때, 슬릿 패턴은 적어도 둘 이상의 영역으로 분리되어 배열되어 있으며 각각의 영역에서 슬릿 패턴은 동일한 폭으로 형성되어 있으며, 다수의 영역에서 특정한 방향으로 배열되어 있는 다수의 슬릿 패턴은 동일한 중심선 상에 위치한다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 다결정 규소를 이용한 박막 트랜지스터의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
본 발명의 실시예에서는 국부적으로 엑시머 레이저를 조사하여 비정질 규소를 완전히 용융시켜 액상 영역을 형성하고 냉각하면서 결정화 공정을 진행한다. 이때, 결정화 공정에서 결정립계의 경계면 또는 결정의 성장이 마주치는 부분에서 형성되는 돌출부를 제거하기 위해 플라스마 공정을 실시한다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 1을 참조하여 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 구조를 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 구조를 도시한 단면도이다.
도 1에서 보는 바와 같이, 절연 기판(10)의 상부에는 채널 영역(21)과 채널 영역(21)을 중심으로 양쪽에 각각 형성되어 있는 소스 및 드레인 영역(22, 23)을 가지며 다결정 규소로 이루어진 반도체층(20)이 형성되어 있다. 여기서, 소스 및 드레인 영역(22, 23)은 n형 또는 p형의 불순물이 도핑되어 있으며 실리사이드층을 포함할 수 있다.
기판(10)의 상부에는 반도체층(20)을 덮는 산화 규소(SiO2)나 질화 규소 (SiNx)로 이루어진 게이트 절연막(30)이 형성되어 있으며, 채널 영역(21) 상부의 게이트 절연막(30) 상부에는 게이트 전극(40)이 형성되어 있다. 이때, 도면에는 나타나 있지 않지만 게이트 절연막(30)의 상부에는 게이트 전극(40)과 연결되어 있는 게이트선이 추가될 수 있다.
게이트 절연막(30)의 상부에는 게이트 전극(40)을 덮는 층간 절연막(50)이 형성되어 있으며 게이트 절연막(30)과 층간 절연막(50)은 반도체층(20)의 소스 및 드레인 영역(22, 23)을 드러내는 접촉구(52, 53)를 가지고 있다.
층간 절연막(50)의 상부에는 접촉구(52)를 통하여 소스 영역(22)과 연결되어 있는 소스 전극(62)과 게이트 전극(40)을 중심으로 소스 전극(62)과 마주하며 접촉구(53)를 통하여 드레인 영역(23)과 연결되어 있는 드레인 전극(63)이 형성되어 있다. 이때, 층간 절연막(50)의 상부에는 도면에 나타나 있지 않지만 소스 전극(62)과 연결되어 있는 데이터선이 추가로 형성될 수 있다.
층간 절연막(50)의 상부에는 질화 규소 또는 산화 규소 또는 SiOC 또는 SiOF 또는 유기 절연 물질로 이루어진 보호막(70)이 형성되어 있으며, 그 상부에는 보호막(70)의 접촉 구멍(72)을 통하여 드레인 전극(63)과 연결되어 있는 화소 전극(80)이 형성되어 있다.
이때, 이러한 박막 트랜지스터에는 기판(10)과 반도체층(20) 사이에 버퍼층이 추가될 수 있다.
다음은, 이러한 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법에 대하여 도 1 및 도 2a 내지 2f를 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
우선, 도 2a에서 보는 바와 같이 기판(10)의 상부에 비정질 규소를 저압 화학 기상 증착 또는 플라스마 화학 기상 증착 또는 스퍼터링 방법으로 비정질 규소 박막을 적층한 다음 비정질 규소 박막에 엑시머 레이저를 조사하여 비정질 규소를 액상으로 녹인 다음 냉각하면서 그레인을 성장시키는 측면 고상 결정 공정을 진행하여 다결정 규소 박막(25)을 형성한다. 이때, 박막 트랜지스터의 전류 이동도를 극대화하기 위해서는 다결정 규소의 그레인을 원하는 만큼 크게 형성해야 하는 것이 바람직하다. 이를 위해서는 측면 고상 결정 공정에서 레이저가 투과되는 슬릿 패턴은 각각의 영역에서는 동일한 폭을 가지며, 다수의 영역에 대해서는 특정한 방향에 진행할수록 슬릿 패턴은 점차적으로 증가하거나 감소하는 폭을 가지는 것이 바람직하다. 또한, 박막 트랜지스터를 형성할 때 다수의 방향에 대하여 등방적인 전류 이동도를 가질 수 있도록 하기 위해서 마스크는 각각의 영역에서는 슬릿 패턴이 동일한 방향으로 배열되어 있으며, 다른 영역에서는 슬릿 패턴이 다른 방향으로 배열되어 있는 것이 바람직하다. 이에 대하여 도면을 참조하여 이후에 구체적으로 설명하기로 한다.
이어, 도 2b에서 보는 바와 같이, 산소(O2), 헬륨(He) 또는 수소(H2)를 이용하거나, Cl2, SF6, Ar 기체가 2.5-3.5:0.5-1.5:1.5-2.5범위로 혼합된 혼합 기체를 이용한 플라스마 공정으로 건식 식각을 실시하여 다결정 규소 박막(25)의 표면으로 돌출되어 있는 돌출부를 제거하여 다결정 규소 박막(25)의 표면을 평탄화한다. 이에 대해서는 이후에 실험예를 통하여 구체적으로 설명하기로 한다. 이렇게, 다결정 규소 박막(25)의 표면을 플라스마 공정을 이용한 건식 식각을 통하여 균일하게 평탄화함으로써 이후의 사진 식각 공정에서 감광막을 전면적으로 도포할 수 있다.
이어, 도 2c에서 보는 바와 같이, 다결정 규소 박막(25)의 상부에 감광막을 도포한 다음, 액티브용 마스크를 이용한 사진 식각 공정으로 감광막 패턴을 형성한 다음 이를 식각 마스크로 다결정 규소 박막(25)을 패터닝하여 반도체층(20)을 형성한다. 이어, 산화 규소(SiO2)나 질화 규소를 증착하여 게이트 절연막(30)을 형성한 다음, 게이트 배선용 전도성 물질을 증착한 후 마스크를 이용한 사진 식각 공정으로 패터닝하여 반도체층(20)의 채널 영역(21) 상부에 게이트 전극(40)을 형성한다. 이어, 게이트 전극(40)을 마스크로 하여 반도체층(20)에 n형 또는 p형의 불순물을 이온 주입하고 활성화하여 채널 영역(21)을 중심으로 양쪽에 소스 및 드레인 영역(22, 23)을 형성한다.
이어, 도 2d에서 보는 바와 같이, 게이트 절연막(30)의 상부에 게이트 전극(40)을 덮는 층간 절연막(50)을 형성한 다음, 게이트 절연막(30)과 함께 패터닝하여 반도체층(20)의 소스 및 드레인 영역(22, 23)을 드러내는 접촉구(52, 53)를 형성한다.
이어, 도 2e에서 보는 바와 같이, 절연 기판(10)의 상부에 데이터 배선용 금속을 증착하고 패터닝하여, 접촉구(52, 53)를 통하여 소스 및 드레인 영역(22, 23)과 각각 연결되는 소스 및 드레인 전극(62, 63)을 형성한다.
이어, 도 2f에서 보는 바와 같이, 절연 기판(10)의 상부에 절연 물질을 적층하여 보호막(70)을 형성하고, 패터닝하여 드레인 전극(63)을 드러내는 접촉 구멍(72)을 형성한다.
이어, 도 1에서 보는 바와 같이 보호막(70)의 상부에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등과 같은 투명한 도전 물질 또는 반사도를 가지는 도전 물질을 적층하고 패터닝하여 화소 전극(80)을 형성한다.
다음은, 앞에서 설명한 바와 같이 본 발명의 실험예를 통하여 다결정 규소 박막을 플라스마 건식 식각한 결과에 해하여 설명하기로 한다.
실험예
본 발명의 실험예에서는 Cl2, SF6, Ar 기체가 3:1:2의 비율로 혼합하여 플라스마 공정으로 건식 식각을 진행하였다.
도 3a는 측면 고상 결정 공정을 진행하여 형성한 다결정 규소 박막의 표면을 촬영한 사진이고, 도 3b는 본 발명의 실험예에 따라 플라스마 공정으로 건식 식각을 진행한 다결정 규소 박막의 표면을 촬영한 사진이다.
도 3a에서 보는 바와 같이, 측면 고상 결정 공정을 진행하여 형성한 후에는 다결정 규소 박막의 표면이 매우 불균일하게 나타났으나, 도 3b에서 보는 바와 같이, 플라스마 공정으로 건식 식각을 진행한 후에는 건식 식각 공정에서 돌출부가 제거되어 다결정 규소 박막의 표면을 평탄화된 것을 알 수 있다.
다음은, 앞에서 설명한 바와 같이, 본 발명의 실시예에서 측면 고상 결정 공정에서 사용하는 마스크의 구조에 대하여 구체적으로 설명하기로 한다.
도 4 및 도 5는 본 발명의 실시예에 따른 박막 트랜지스터의 제조 공정에서 사용되는 마스크의 구조를 각각 도시한 도면이다.
도 4에서 보는 바와 같이, 본 발명의 실시예에 따른 박막 트랜지스터의 제조 공정에서 사용하는 하나의 다결정 규소용 마스크(100)에는 가로 방향으로 형성되어 있는 슬릿(slit) 패턴(11, 12, 13, 14)이 각각 세로 방향으로 동일한 폭으로 다수 배열되어 있는 제1 내지 제4 슬릿 영역(101, 102, 103, 104)을 가진다. 이때, 제1 내지 제4 슬릿 영역(101, 102, 103, 104)에 배열되어 있는 슬릿 패턴(11, 12, 13, 14)의 폭은 가로 방향으로 진행할수록 순차적으로 제1 슬릿 영역(101)의 슬릿 패턴(11) 폭(d)의 배수로 증가하는 폭으로 형성되어 있다. 여기서, 가로 방향으로 배열되어 있는 슬릿 패턴(11, 12, 13, 14)의 중심선은 동일선상에 위치하며 각각의 영역(101, 102, 103, 104)에 배치되어 있는 각각의 슬릿 패턴(11, 12, 13, 14)은 8*d의 간격으로 배열되어 있다. 여기서는 슬릿 패턴(11, 12, 13, 14)의 폭이 순차적으로 증가하도록 제1 내지 제4 슬릿 영역(101, 102, 103, 104)을 배치하였지만, 반대로 배치할 수도 있으며, 가로 방향으로 배열된 제1 내지 제4 슬릿 영역(101, 102, 103, 104)을 세로 방향으로 배치할 수도 있다. 물론, 슬릿 영역을 추가 또는 감소시켜 최대 슬릿 패턴의 4d 이상 또는 이하로 형성할 수도 있으며, 이러한 조건에 따라 각각의 영역(101, 102, 103, 104)에 형성되어 잇는 슬릿 패턴(11, 12, 13, 14) 사이의 간격도 변한다.
또한, 도 5에서 보는 바와 같이, 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에서 사용하는 다른 다결정 규소용 마스크에는 세로 방향으로 형성되어 있는 슬릿(slit) 패턴(11, 12)이 가로 방향으로 다수 배열되어 있는 제1 및 제2 수직 슬릿 영역(101, 102)과 가로 방향으로 형성되어 있는 슬릿 패턴(13, 14)이 세 로 방향으로 다수 배열되어 있는 제3 및 제4 수평 슬릿 영역(103, 104)을 가진다. 이때. 제1 수직 슬릿 영역(101)의 슬릿 패턴(11)과 제1 수직 슬릿 영역(102)의 슬릿 패턴(12)은 슬릿 패턴(11, 12) 사이의 간격인 피치(pitch)만큼 어긋나도록 배치되어 있으며, 제3 수평 슬릿 영역(103)의 슬릿 패턴(13)과 제4 수평 슬릿 영역(104)의 슬릿 패턴(14) 또한 이들 사이의 간격인 피치(pitch)만큼 어긋나도록 배치되어 있다. 이러한 본 발명의 실시예에 따른 마스크를 d/4 거리만큼 이동하면서 레이저를 조사하여 순차적 측면 고상 결정 공정을 진행하면 제1 및 제2 수직 슬릿 영역(101, 102)의 슬릿 패턴(11, 12)이 서로 어긋나도록 배치되어 있어 그레인은 수평 방향으로 2번 성장을 진행한다. 또한, 제3 및 제4 수평 슬릿 영역(103, 104)의 슬릿 패턴(13, 14)들이 서로 어긋나도록 배치되어 있어 그레인은 수직 방향으로 2번 성장하여 수평 및 수직 방향에 대하여 등방적으로 크기를 가지는 그레인을 성장시킬 수 있다. 따라서, 이와 같은 마스크를 이용하여 비정질 규소를 다양한 방향으로 그레인이 성장할 수 있도록 다결정 규소를 결정화함으로써 다결정 규소로 이루어진 반도체층을 가지는 박막 트랜지스터는 수직 및 수평 방향에 대하여 등방적인 전류 이동도를 가질 수 있으므로 액정 패널의 상부에 박막 트랜지스터를 형성할 때, 박막 트랜지스터를 다양한 방향으로 배열하더라도 박막 트랜지스터의 특성을 균일하게 얻을 수 있다.
이처럼, 본 발명에서는 비정질 규소층을 다결정 규소층으로 결정화한 다음 플라스마 공정을 이용한 건식 식각으로 평탄화하여 다결정 규소층의 평탄도를 향상 시켜 감광막을 균일하게 도포할 수 있으며, 이를 통하여 박막 트랜지스터 및 이를 포함하는 표시 장치의 특성을 향상시킬 수 있다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 절연 기판의 상부에 비정질 규소 박막을 형성하는 단계,
    상기 비정질 규소 박막은 레이저의 투과 영역을 정의하는 슬릿 패턴이 적어도 둘 이상의 방향으로 그레인이 성장하도록 적어도 둘 이상의 영역에서 제1 방향과 상기 제1 방향에 대하여 수직한 제2 방향으로 배열되어 있는 상기 슬릿 패턴을 포함하는 마스크를 사용한 측면 고상 결정 공정으로 상기 비정질 규소 박막을 결정화하여 다결정 규소 박막을 형성하는 단계,
    플라스마를 이용한 건식 식각으로 상기 다결정 규소 박막의 표면을 평탄화하는 단계,
    상기 다결정 규소 박막을 패터닝하여 반도체층을 형성하는 단계,
    상기 반도체층을 덮는 게이트 절연막을 형성하는 단계,
    상기 반도체층의 상기 게이트 절연막의 상부에 게이트 전극을 형성하는 단계,
    상기 반도체층에 불순물을 주입하여 상기 게이트 전극을 중심으로 양쪽에 소스 및 드레인 영역을 형성하는 단계,
    상기 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성하는 단계를 포함하고,
    상기 플라스마를 이용한 건식 식각은 산소, 수소 또는 헬륨 기체 중 하나를 이용하거나, Cl2, SF6, Ar 기체가 2.5-3.5:0.5-1.5:1.5-2.5 범위로 혼합된 혼합 기체를 이용하는 박막 트랜지스터의 제조 방법.
  7. 제6항에서,
    둘 이상의 상기 영역에서 상기 제1 및 제2 방향으로 배열되어 있는 각각의 상기 슬릿 패턴은 서로 엇갈리도록 배치되어 있는 박막 트랜지스터의 제조 방법.
  8. 제7항에서,
    상기 제1 및 제2 방향으로 배열되어 있는 영역은 각각 둘인 박막 트랜지스터의 제조 방법.
  9. 제8항에서,
    상기 제1 및 제2 방향으로 배열되어 있는 상기 슬릿 패턴은 상기 슬릿 패턴 사이의 간격만큼 엇갈리도록 배치되어 있는 박막 트랜지스터의 제조 방법.
  10. 제6항에서,
    상기 측면 고상 결정 공정에서 조사되는 상기 레이저의 투과 영역을 정의하며, 한 방향에 대하여 순차적으로 감소하거나 증가하는 폭으로 형성되어 있는 다수의 슬릿 패턴이 배열되어 있는 마스크를 사용하는 박막 트랜지스터의 제조 방법.
  11. 제10항에서,
    상기 슬릿 패턴은 적어도 둘 이상의 영역으로 분리되어 배열되어 있으며 각각의 상기 영역에서 상기 슬릿 패턴은 동일한 폭으로 형성되어 있는 박막 트랜지스터의 제조 방법.
  12. 제11항에서,
    다수의 상기 영역에서 상기 방향으로 배열되어 있는 다수의 슬릿 패턴은 동일한 중심선 상에 위치하는 박막 트랜지스터의 제조 방법.
  13. 제12항에서,
    각각의 상기 영역에서 상기 방향으로 배열되어 있는 슬릿 패턴의 폭은 최소의 상기 슬릿 패턴 폭에 대하여 배수의 폭을 가지는 박막 트랜지스터의 제조 방법.
  14. 제6항에서,
    상기 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계와
    상기 드레인 전극과 상기 화소 전극 사이에 질화 규소 또는 SiOC 또는 SiOF 또는 유기 절연 물질로 이루어진 보호막을 형성하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법.
  15. 제6항에서,
    상기 플라스마를 이용한 건식 식각은 5 mT 이하의 압력에서 실시하는 박막 트랜지스터의 제조 방법.
KR1020010080074A 2001-12-17 2001-12-17 다결정 규소를 이용한 박막 트랜지스터의 제조 방법 KR100831227B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020010080074A KR100831227B1 (ko) 2001-12-17 2001-12-17 다결정 규소를 이용한 박막 트랜지스터의 제조 방법
AU2002230241A AU2002230241A1 (en) 2001-12-17 2002-01-29 A method for manufacturing a thin film transistor using poly silicon
JP2003553631A JP4034732B2 (ja) 2001-12-17 2002-01-29 多結晶シリコンを利用した薄膜トランジスタの製造方法
PCT/KR2002/000131 WO2003052833A1 (en) 2001-12-17 2002-01-29 A method for manufacturing a thin film transistor using poly silicon
CNB028252799A CN100397660C (zh) 2001-12-17 2002-01-29 利用多晶硅的薄膜晶体管制造方法
US10/499,090 US7229860B2 (en) 2001-12-17 2002-01-29 Method for manufacturing a thin film transistor using poly silicon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010080074A KR100831227B1 (ko) 2001-12-17 2001-12-17 다결정 규소를 이용한 박막 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030049764A KR20030049764A (ko) 2003-06-25
KR100831227B1 true KR100831227B1 (ko) 2008-05-21

Family

ID=19717122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010080074A KR100831227B1 (ko) 2001-12-17 2001-12-17 다결정 규소를 이용한 박막 트랜지스터의 제조 방법

Country Status (6)

Country Link
US (1) US7229860B2 (ko)
JP (1) JP4034732B2 (ko)
KR (1) KR100831227B1 (ko)
CN (1) CN100397660C (ko)
AU (1) AU2002230241A1 (ko)
WO (1) WO2003052833A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796758B1 (ko) * 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100947180B1 (ko) * 2003-06-03 2010-03-15 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터의 제조방법
KR100753568B1 (ko) * 2003-06-30 2007-08-30 엘지.필립스 엘시디 주식회사 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법
US7524728B2 (en) * 2004-11-08 2009-04-28 Sanyo Electric Co., Ltd. Thin film transistor manufacturing method and organic electroluminescent display device
WO2010053894A1 (en) * 2008-11-05 2010-05-14 Next Biometrics As Voltage reading technique for large sensor arrays through reduced noise differential path
WO2010080751A1 (en) 2009-01-06 2010-07-15 Next Biometrics As Low noise reading architecture for active sensor arrays
US20110068342A1 (en) * 2009-09-18 2011-03-24 Themistokles Afentakis Laser Process for Minimizing Variations in Transistor Threshold Voltages
KR101666661B1 (ko) 2010-08-26 2016-10-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 평판 표시 장치
KR20130006945A (ko) * 2011-06-27 2013-01-18 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조방법
CN103762178A (zh) * 2013-12-25 2014-04-30 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
CN104752203A (zh) * 2013-12-27 2015-07-01 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管的制作方法
KR101463032B1 (ko) * 2014-02-05 2014-11-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN105702742A (zh) * 2016-02-25 2016-06-22 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4214946A (en) * 1979-02-21 1980-07-29 International Business Machines Corporation Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant
KR20000040705A (ko) * 1998-12-19 2000-07-05 구본준 폴리실리콘-박막트랜지스터소자 및 그 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160408A (en) * 1990-04-27 1992-11-03 Micron Technology, Inc. Method of isotropically dry etching a polysilicon containing runner with pulsed power
JPH05226654A (ja) 1992-02-17 1993-09-03 Toshiba Corp Ｔｆｔアレイのエッチング加工方法
JP3250589B2 (ja) 1994-05-26 2002-01-28 日特建設株式会社 吹付機用自動プラント
US6326248B1 (en) * 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH09213630A (ja) * 1996-02-05 1997-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5998838A (en) * 1997-03-03 1999-12-07 Nec Corporation Thin film transistor
US6074954A (en) * 1998-08-31 2000-06-13 Applied Materials, Inc Process for control of the shape of the etch front in the etching of polysilicon
JP2000133634A (ja) 1998-10-23 2000-05-12 Toshiba Corp 多結晶シリコン薄膜を平坦化する方法
JP4588833B2 (ja) 1999-04-07 2010-12-01 株式会社半導体エネルギー研究所 電気光学装置および電子機器
JP2001023918A (ja) * 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
JP4322373B2 (ja) 1999-11-15 2009-08-26 日本電気株式会社 膜体部改質装置及び膜体部改質方法
JP4057215B2 (ja) 2000-03-07 2008-03-05 三菱電機株式会社 半導体装置の製造方法および液晶表示装置の製造方法
US6207483B1 (en) * 2000-03-17 2001-03-27 Taiwan Semiconductor Manufacturing Company Method for smoothing polysilicon gate structures in CMOS devices
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
JP3859978B2 (ja) * 2001-02-28 2006-12-20 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置
US20050037550A1 (en) * 2001-10-15 2005-02-17 Myung-Koo Kang Thin film transistor using polysilicon and a method for manufacturing the same
US6767804B2 (en) * 2001-11-08 2004-07-27 Sharp Laboratories Of America, Inc. 2N mask design and method of sequential lateral solidification
KR100885013B1 (ko) * 2002-01-03 2009-02-20 삼성전자주식회사 박막 트랜지스터 및 액정 표시 장치
KR100707026B1 (ko) * 2003-11-26 2007-04-11 비오이 하이디스 테크놀로지 주식회사 비정질실리콘막의 결정화 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4214946A (en) * 1979-02-21 1980-07-29 International Business Machines Corporation Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant
KR20000040705A (ko) * 1998-12-19 2000-07-05 구본준 폴리실리콘-박막트랜지스터소자 및 그 제조방법

Also Published As

Publication number Publication date
US7229860B2 (en) 2007-06-12
CN100397660C (zh) 2008-06-25
KR20030049764A (ko) 2003-06-25
JP2005513785A (ja) 2005-05-12
CN1639872A (zh) 2005-07-13
WO2003052833A1 (en) 2003-06-26
AU2002230241A1 (en) 2003-06-30
US20050130357A1 (en) 2005-06-16
JP4034732B2 (ja) 2008-01-16

Similar Documents

Publication Publication Date Title
KR100796758B1 (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100816344B1 (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100878240B1 (ko) 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법
KR100879040B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법 및 표시장치
KR100831227B1 (ko) 다결정 규소를 이용한 박막 트랜지스터의 제조 방법
JP2005513785A5 (ko)
US20050037550A1 (en) Thin film transistor using polysilicon and a method for manufacturing the same
KR100878243B1 (ko) 다결정 규소 박막 트랜지스터의 제조 방법
KR20030031398A (ko) 다결정 규소를 이용한 박막 트랜지스터 및 그의 제조 방법
KR100767380B1 (ko) 박막 트랜지스터
KR100796755B1 (ko) 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법
KR101348759B1 (ko) 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법
KR20050083303A (ko) 다결정 규소 박막 트랜지스터 및 그의 제조 방법
KR20060029365A (ko) 다결정용 마스크, 이를 이용한 박막 트랜지스터 표시판 및그의 제조 방법
KR20070117269A (ko) 표시 장치 및 그 제조 방법
KR20050066258A (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한박막트랜지스터의 형성방법
KR20060032396A (ko) 박막 트랜지스터 표시판 및 그것의 제조 방법
KR20050053146A (ko) 결정화 방법 및 이를 이용한 박막 트랜지스터 표시판 제조방법
KR20050062156A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050058826A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 12