CN100397660C - 利用多晶硅的薄膜晶体管制造方法 - Google Patents
利用多晶硅的薄膜晶体管制造方法 Download PDFInfo
- Publication number
- CN100397660C CN100397660C CNB028252799A CN02825279A CN100397660C CN 100397660 C CN100397660 C CN 100397660C CN B028252799 A CNB028252799 A CN B028252799A CN 02825279 A CN02825279 A CN 02825279A CN 100397660 C CN100397660 C CN 100397660C
- Authority
- CN
- China
- Prior art keywords
- slit pattern
- semiconductor layer
- thin film
- polysilicon
- along
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 52
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000010409 thin film Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 23
- 238000007711 solidification Methods 0.000 claims abstract description 15
- 230000008023 solidification Effects 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000012528 membrane Substances 0.000 claims description 28
- 239000012212 insulator Substances 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 12
- 238000002425 crystallisation Methods 0.000 claims description 9
- 230000008025 crystallization Effects 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 4
- 229910004205 SiNX Inorganic materials 0.000 claims description 3
- 229910020177 SiOF Inorganic materials 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- -1 SiOC Inorganic materials 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001307 helium Substances 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000003595 mist Substances 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 14
- 239000000758 substrate Substances 0.000 abstract description 10
- 239000012535 impurity Substances 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 2
- 238000005286 illumination Methods 0.000 abstract 1
- 239000000203 mixture Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 35
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 239000007791 liquid phase Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Abstract
本发明提供一种薄膜晶体管制造方法。在绝缘基片上形成非晶硅薄膜，并且通过横向结晶工序进行结晶，同时用激光照射非晶硅薄膜以形成多晶硅薄膜。接着，利用包含按3∶1∶2比例混合的Cl2、SF6、Ar混合气体通过等离子干蚀刻除去从多晶硅薄膜表面突出的突出部，以对多晶硅薄膜表面进行平坦化处理，然后制作布线图案形成半导体层。形成覆盖半导体层的栅极绝缘层后，在半导体层对面的栅极绝缘层上形成栅极。通过向半导体层注入杂质，以栅极为中心两侧形成源极和漏极区域，并形成分别与源极和漏极区域电连接的源极和漏极。
Description
技术领域
本发明涉及一种多晶硅薄膜晶体管的制造方法。
背景技术
通常，液晶显示器(“LCD”)包括具有电极的两个面板，以及置于两个面板之间的液晶层。将两个面板彼此间通过印刷在面板边缘周围的密封剂进行密封，同时用隔板将两个面板相互分开。
该液晶显示器是利用电极向置于在两面板之间的具有介电各相异性的液晶层施加电场，通过调节该电场强度以控制光透射比，从而显示图像的装置。薄膜晶体管(“TFTs”)用于控制传送到电极的信号。
在液晶显示器上使用最普通的薄膜晶体管是将非晶硅作为半导体层使用。
这种非晶硅薄膜晶体管具有约0.5-1cm2/Vsec的迁移率，可以作为液晶显示器开关元件使用。然而，由于薄膜晶体管具有低的迁移率，因而不适于在液晶面板上直接形成驱动电路。
为了克服这类问题，已经开发了将电流迁移率约为20-150cm2/Vsec的多晶硅作为半导体层使用的多晶硅薄膜晶体管液晶显示器。因为多晶硅薄膜晶体管具有较高的电流迁移率，所以可以实现在液晶面板内设置驱动电路的将芯片固定在玻璃上(Chip InGlass)的技术。
形成多晶硅薄膜的技术有以下几种：在基片上高温下直接沉积多晶硅的方法；沉积非晶硅并用约600℃高温进行结晶的固体结晶方法；沉积非晶硅且利用激光束等进行热处理的方法。然而，这些方法需要高温工序，所以对于在液晶面板的玻璃基片上适用它比较困难。此外，由于非均匀的晶界(grain boundaries)，使薄膜晶体管之间电特性的均匀性变差。
为了解决这种弊端，开发出人为能够控制晶界分布的连续横向结晶工序(sequential lateral solidification process)。这是利用了多晶硅晶粒在照射激光的液相区域和未照射激光的固相区域边界中对其边界面垂直方向生长的事实。为此，激光束利用具有狭缝图案的掩膜完全溶化局部的非晶硅，以在非晶硅层上形成狭缝形态的液相区域。接着，液体非晶硅冷却结晶，结晶从未照射激光的固相区域边界沿着其边界面垂直方向生长。若晶粒在液相区域中央相互碰面，就停止生长。若向晶粒生长方向移动掩膜狭缝的同时反复进行该工序，则可以在全区域中进行连续横向结晶。
然而，在通过连续横向结晶方式结晶的多晶硅层晶粒边界面上形成突起部。因此，在多晶硅层的上表面涂布感光层时，产生感光层不能完全涂布的现象。为了解决这种问题实施了有机清洗或利用HF的清洗，但不能完全除去突起部，因而效果并不好。
发明内容
本发明的目的在于提供一种可以有效除去多晶硅工序中形成的突起部的、利用多晶硅的薄膜晶体管制造方法。
为了实现该目的，在将非晶硅结晶成多晶硅后，用等离子干蚀刻对多晶硅表面进行平坦化处理。
更详细地说，首先，利用横向结晶工序通过用激光束照射非晶硅薄膜结晶非晶硅薄膜以形成多晶硅薄膜。接着，用等离子干蚀刻工序对多晶硅薄膜表面进行平坦化处理。然后，通过对多晶硅薄膜制作布线图案形成半导体层。接着，形成覆盖半导体层的栅极绝缘层，在半导体层对面的栅极绝缘层上形成栅极。通过向半导体层注入杂质，以栅极为中心，在两侧形成源极和漏极区域，接着，分别形成与源极区域和漏极区域电连接的源极和漏极。
优选地，在漏极和像素电极之间形成由SiNx、SiOC、SiOF、或有机绝缘材料组成的钝化层。
优选地，等离子干蚀刻利用包括按2.5-3.5∶0.5-1.5∶1.5-2.5比例混合的Cl2、SF6、和Ar混合气体。该等离子干蚀刻在等于或小于5mT压力下进行。
根据本发明的具体实施例，横向结晶工序利用具有限定激光束的透射区域的多个狭缝图案的掩膜，而狭缝图案在至少两个区域沿着第一方向和与第一方向垂直的第二方向排列，以致多晶硅层的晶粒沿着至少两个方向生长。在至少两个区域中沿着第一方向排列的各狭缝图案相互分开布置，并且至少两个区域中沿着第二方向排列的各狭缝图案相互分开布置。沿着所述第一方向排列的所述狭缝图案以所述狭缝图案之间距离分开布置，沿着所述第二方向排列的所述狭缝图案以所述狭缝图案之间距离分开布置。
根据本发明的具体实施例，横向结晶工序利用具有限定激光束的透射区域的多个狭缝图案的掩膜，而狭缝图案的宽度依次沿着一方向减小或增加。优选地，该掩膜包括具有狭缝图案的至少两个区域，且在各自区域的狭缝图案具有相同的宽度。优选地，在这些区域中沿着该方向排列的多个狭缝图案位于同一中心线上。
附图说明
图1是根据本发明实施例的多晶硅薄膜晶体管的截面图；
图2A至图2F是根据本发明实施例的多晶硅薄膜晶体管制造方法按工序示出的多晶硅薄膜晶体管的截面图；
图3A是通过横向结晶工序形成的多晶硅薄膜表面的照片；
图3B是根据本发明实施例在进行等离子干蚀刻后的多晶硅薄膜表面的照片；以及
图4及图5示出了用于根据本发明实施例的多晶硅薄膜晶体管制造工序中使用的掩膜结构。
具体实施方式
为了使本领域普通技术人员能够实施本发明，现参照附图详细说明本发明的实施例，但是本发明可表现为不同形式，它不局限于在此说明的实施例。
本发明实施例中局部地照射准分子激光束，完全溶解非晶硅形成液相区域，冷却进行结晶化工序。这时，在结晶化工序中为了除去在晶界之间界面形成的突出部或结晶生长相碰面的部分上形成的突起部，实施等离子工序。对该方法将参照附图进行详细说明。
首先，参照图1说明根据本发明实施例的多晶硅薄膜晶体管结构。
图1是利用根据本发明实施例的多晶硅薄膜晶体管的截面图。
如图1所示，在绝缘基片10上形成具有通道区域21和以通道区域为中心分别在两侧形成源极区域22和漏极区域23的由多晶硅组成的半导体层20。在这里，源极区域22和漏极区域23掺杂n型或p型杂质，也可以包含硅化物层。
在基片10上形成覆盖半导体20层的由氧化硅或氮化硅组成的栅极绝缘层30，在通道区域21上的栅极绝缘层30上形成栅极40。在栅极绝缘层30上可以另外设置与栅极40连接的栅极线(未示出)。
在栅极绝缘层30上形成覆盖栅极40的层间绝缘层50，在栅极绝缘层30和层间绝缘层50具有露出半导体层20的源极区域22和漏极区域23的接触孔52、53。
在层间绝缘层50上形成通过接触孔52与源极区域22连接的源极62和以栅极40为中心与源极62面对并通过接触孔53与漏极区域23连接的漏极63。这时，在层间绝缘层50上可以另外设置与源极62连接的数据线(未示出)。
在层间绝缘层50上形成由氮化硅(SiNx)、氧化硅(SiO2)、SiOC、SiOF、或有机绝缘材料组成的钝化层70，而在钝化层70上形成像素电极80。像素电极80通过钝化层70接触孔72与漏极63连接。
在这种薄膜晶体管中，在基片10和半导体层20之间可以设置缓冲层。
下面，参照图1及图2A至图2F说明根据本发明实施例的多晶硅薄膜晶体管制造方法。
图2A至图2F是按工序的根据本发明实施例的多晶硅薄膜晶体管制造方法截面图。
如图2A所示，通过横向结晶工序在基片10上形成多晶硅薄膜25。即，在基片10上通过低压化学汽相沉积(“CVD”)、等离子化学汽相沉积、或溅射方法沉积非晶硅薄膜后，向非晶硅薄膜照射准分子激光束，将非晶硅融化成液态，而且将液态非晶硅进行冷却以生长晶粒。这时，优选地，为了使薄膜晶体管电流迁移率最大，形成的多晶硅晶粒应达到所需要的大小。为此，优选地，在横向结晶工序中透过激光的狭缝图案在各区域中应具有相同宽度，对于多个区域沿特定方向，狭缝图案的宽度递增或递减。而且，优选地，当形成薄膜晶体管时，为了使其对多个方向具有相同电流迁移率，掩膜在每个区域中狭缝图案以相同方向排列，在不同区域狭缝图案以不同方向排列。对此，随后将参照图进行具体说明。
如图2B所示，利用氧(O2)、氢(H2)、或氦(He)或以2.5-3.5∶0.5-1.5∶1.5-2.5比例混合的Cl2、SF6、Ar气体等离子工序实施干蚀刻，除去多晶硅薄膜25表面突出的突出部，对多晶硅薄膜25表面进行平坦化处理。对此随后将通过实施例进行具体说明。像这样，通过等离子工序干蚀刻均匀地平坦化处理多晶硅薄膜25表面，从而可以在后续的光学蚀刻工序中全面涂布感光层。
如图2C所示，向多晶硅薄膜25上涂布感光层后，用有效掩膜的光学蚀刻工序形成感光层图案，然后用蚀刻掩膜对多晶硅薄膜25制作布线图案，形成半导体层20。接着，沉积氧化硅或氮化硅形成栅极绝缘层30，然后沉积栅极布线用导电性材料，然后用掩膜蚀刻工序制作布线图案，在半导体层20的通道区域21上形成栅极40。通过向半导体层20注入n型或p型杂质的离子注入和活化，以通道区域21为中心在两侧形成源极和漏极区域22、23。
如图2D所示，在栅极绝缘层30上形成覆盖栅极40的层间绝缘层50，然后与栅极绝缘层30一起制作布线图案，形成露出源极和漏极区域22、23的接触孔52、53。
如图2E所示，在绝缘基片10上沉积数据布线用金属，并制作布线图案，通过接触孔52、53形成分别与源极区域22和漏极区域23连接的源极和漏极62和63。
如图2F所示，在绝缘基片10上沉积绝缘材料以形成钝化层70，制作布线图案，形成露出漏极63的接触孔72。
参照图1，在钝化层70上沉积诸如ITO(氧化铟锡)或IZO(氧化锌锡)这样的透明导电材料或反射性导电材料，并制作布线图案以形成像素电极80。
如上所述，通过本发明实施例对多晶硅薄膜进行等离子干蚀刻的结果进行说明。
实施例
在本发明实施例中，以3∶2∶1的比例混合了Cl2、SF6、和Ar气体，用等离子工序进行干蚀刻。
图3A是通过横向结晶工序形成的多晶硅薄膜表面的照片。图3B是根据本发明实施例的用等离子工序进行干蚀刻的多晶硅薄膜的照片。
如图3A所示，通过横向结晶工序形成后，多晶硅薄膜表面显得很不均匀。然而，如图3B所示，用等离子工序进行干蚀刻后，在干蚀刻工序中除去了突起部，多晶硅表面显得很平坦。
下面，具体说明如上所述的本发明实施例中，在横向结晶工序中使用的掩膜结构。
图4及图5示出了根据本发明实施例的薄膜晶体管制造工序中使用的掩膜结构。
如图4所示，用于根据本发明实施例的薄膜晶体管工序中使用的多晶硅掩膜具有多个狭缝区域101-104。在每个狭缝区域101-104中，沿着横向延伸的多个狭缝图案11-14沿着纵向排列且具有相同的宽度。在狭缝区域101-104上排列的狭缝图案11-14的宽度越往横向前进，形成狭缝区域101狭缝图案11宽度d的倍数递增的宽度。在这里，横向排列的狭缝图案11-14的中心线位于同一线上，在每个狭缝区域101-104上布置的各狭缝图案11-14以8*d(d的8倍)间距排列。在这里，使狭缝图案11-14宽度递增的方式布置了狭缝区域101-104，但也可以相反布置，也可以将横向排列的狭缝区域101-104纵向布置。当然，减少或增加狭缝区域，以最大狭缝图案的4d以上或以下形成。随着这种条件，在各狭缝区域101-104上形成的狭缝图案11-14之间的间距也有变化。
如图5所示，用于根据本发明另一实施例的薄膜晶体管工序中使用的多晶硅掩膜具有第一至第四狭缝区域101-104，即，纵向狭缝区域101和102及横向狭缝区域103和104。多个纵向形成的狭缝图案11和12排列在纵向狭缝区域101、102，同时多个横向形成的狭缝图案13和14排列在横向狭缝区域103、104。第一狭缝区域101的狭缝图案11和第二狭缝区域102的狭缝图案12分开相当于狭缝图案11、12之间距离的间距布置。第三狭缝区域103的狭缝图案13和第四狭缝区域104的狭缝图案14也分开相当于它们之间距离的间距布置。
若将这种根据本发明实施例的掩膜以d/4距离移动的同时照射激光，进行连续横向结晶工序，因纵向狭缝区域101、102的狭缝图案11、12相互分开布置，所以晶粒沿着横向生长两次。而且，横向狭缝区域103、104的狭缝图案13、14也相互分开布置，晶粒沿着纵向也生长两次。结果，相对于横向及纵向晶粒可以具有各向同性尺寸。
因此，利用这类掩膜将非晶硅多结晶为多晶硅，以沿着不同方向生长晶粒。由于包括通过该方法制成的多晶硅的半导体层的薄膜晶体管可以在纵向和横向具有各向同性电流迁移率，因此在液晶显示器上沿着不同方向排列的多个薄膜晶体管可以具有均匀性。
根据本发明，将非晶硅层结晶成多晶硅层，并且通过等离子干刻蚀将多晶硅进行平坦化处理以提高该多晶硅层的平坦度，从而能够使感光层均匀以进行均匀涂布。结果，可以提高薄膜晶体管及包括该薄膜晶体管的液晶显示装置的性能。
Claims (13)
1.一种薄膜晶体管制造方法，包括以下步骤：
利用横向结晶工序通过用激光束照射非晶硅薄膜结晶所述非晶硅薄膜以形成多晶硅薄膜，所述横向结晶工序利用具有限定所述激光束的透射区域的多个狭缝图案的掩膜，而所述狭缝图案在至少两个区域沿着第一方向和与所述第一方向垂直的第二方向排列，以致所述多晶硅层的晶粒沿着至少两个方向生长；
用等离子干蚀刻工序对所述多晶硅薄膜表面进行平坦化处理；
通过对所述多晶硅薄膜制作布线图案形成半导体层；
形成覆盖所述半导体层的栅极绝缘层；
在所述半导体层对面的所述栅极绝缘层上形成栅极；
通过向所述半导体层注入杂质，以所述栅极为中心，在两侧形成源极和漏极区域；以及
分别形成与所述源极区域和所述漏极区域电连接的源极和漏极。
2.根据权利要求1所述的方法，其特征在于，还包括以下步骤：
形成与所述漏极连接的像素电极；以及
在所述漏极和所述像素电极之间形成由SiNx、SiOC、SiOF或有机绝缘材料组成的钝化层。
3.根据权利要求1所述的方法，其特征在于，所述等离子干蚀刻利用氧、氢或氦。
4.根据权利要求1所述的方法，其特征在于，所述等离子干蚀刻利用包括按2.5-3.5∶0.5-1.5∶1.5-2.5比例混合的Cl2、SF6和Ar混合气体。
5.根据权利要求1所述的方法，其特征在于，所述等离子干蚀刻在等于或小于5mT压力下进行。
6.根据权利要求1所述的方法，其特征在于，在所述至少两个区域中沿着所述第一方向排列的各所述狭缝图案相互分开布置，在所述至少两个区域中沿着所述第二方向排列的各所述狭缝图案相互分开布置。
7.根据权利要求6所述的方法，其特征在于，所述狭缝图案在其中沿着所述第一方向排列的所述区域的数目为两个，且所述狭缝图案在其中沿着所述第二方向排列的所述区域的数目为两个。
8.根据权利要求7所述的方法，其特征在于，沿着所述第一方向排列的所述狭缝图案以所述狭缝图案之间距离分开布置，沿着所述所述第二方向排列的所述狭缝图案以所述狭缝图案之间距离分开布置。
9.一种薄膜晶体管制造方法，包括以下步骤：
利用横向结晶工序通过用激光束照射非晶硅薄膜结晶所述非晶硅薄膜以形成多晶硅薄膜，所述横向结晶工序利用具有限定所述激光束的透射区域的多个所述狭缝图案的掩膜，而所述狭缝图案的宽度依次沿着一方向减小或增加；
用等离子干蚀刻工序对所述多晶硅薄膜表面进行平坦化处理；
通过对所述多晶硅薄膜制作布线图案形成半导体层；
形成覆盖所述半导体层的栅极绝缘层；
在所述半导体层对面的所述栅极绝缘层上形成栅极；
通过向所述半导体层注入杂质，以所述栅极为中心，在两侧形成源极和漏极区域；以及
分别形成与所述源极区域和所述漏极区域电连接的源极和漏极。
10.根据权利要求9所述的方法，其特征在于，所述掩膜包括具有所述狭缝图案的至少两个区域，而在各自区域的所述狭缝图案具有相同的宽度。
11.根据权利要求10所述的方法，其特征在于，在所述区域中沿着所述方向排列的所述多个狭缝图案位于同一中心线上。
12.根据权利要求11所述的方法，其特征在于，在相应的所述区域中的所述狭缝图案的宽度与所述狭缝图案的最小宽度具有倍数关系。
13.根据权利要求10所述的方法，其特征在于，所述掩膜的每个区域中狭缝图案以相同方向排列，在不同区域狭缝图案以不同方向排列。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010080074A KR100831227B1 (ko) | 2001-12-17 | 2001-12-17 | 다결정 규소를 이용한 박막 트랜지스터의 제조 방법 |
| KR2001/80074 | 2001-12-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1639872A CN1639872A (zh) | 2005-07-13 |
| CN100397660C true CN100397660C (zh) | 2008-06-25 |
Family
ID=19717122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028252799A Expired - Lifetime CN100397660C (zh) | 2001-12-17 | 2002-01-29 | 利用多晶硅的薄膜晶体管制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7229860B2 (zh) |
| JP (1) | JP4034732B2 (zh) |
| KR (1) | KR100831227B1 (zh) |
| CN (1) | CN100397660C (zh) |
| AU (1) | AU2002230241A1 (zh) |
| WO (1) | WO2003052833A1 (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100796758B1 (ko) * | 2001-11-14 | 2008-01-22 | 삼성전자주식회사 | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 |
| KR100947180B1 (ko) * | 2003-06-03 | 2010-03-15 | 엘지디스플레이 주식회사 | 폴리실리콘 박막트랜지스터의 제조방법 |
| KR100753568B1 (ko) * | 2003-06-30 | 2007-08-30 | 엘지.필립스 엘시디 주식회사 | 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법 |
| US7524728B2 (en) * | 2004-11-08 | 2009-04-28 | Sanyo Electric Co., Ltd. | Thin film transistor manufacturing method and organic electroluminescent display device |
| CN102272816B (zh) * | 2008-11-05 | 2014-07-02 | 奈克斯特生物测定学公司 | 通过降低噪声的差分通道的用于大型传感器阵列的电压读取技术 |
| WO2010080751A1 (en) | 2009-01-06 | 2010-07-15 | Next Biometrics As | Low noise reading architecture for active sensor arrays |
| US20110068342A1 (en) * | 2009-09-18 | 2011-03-24 | Themistokles Afentakis | Laser Process for Minimizing Variations in Transistor Threshold Voltages |
| KR101666661B1 (ko) | 2010-08-26 | 2016-10-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 평판 표시 장치 |
| KR20130006945A (ko) * | 2011-06-27 | 2013-01-18 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 그 제조방법 |
| CN103762178A (zh) * | 2013-12-25 | 2014-04-30 | 深圳市华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管及其制造方法 |
| CN104752203A (zh) * | 2013-12-27 | 2015-07-01 | 昆山工研院新型平板显示技术中心有限公司 | 一种薄膜晶体管的制作方法 |
| KR101463032B1 (ko) * | 2014-02-05 | 2014-11-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| CN105702742A (zh) * | 2016-02-25 | 2016-06-22 | 深圳市华星光电技术有限公司 | 氧化物薄膜晶体管及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4214946A (en) * | 1979-02-21 | 1980-07-29 | International Business Machines Corporation | Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant |
| US5160408A (en) * | 1990-04-27 | 1992-11-03 | Micron Technology, Inc. | Method of isotropically dry etching a polysilicon containing runner with pulsed power |
| US6074954A (en) * | 1998-08-31 | 2000-06-13 | Applied Materials, Inc | Process for control of the shape of the etch front in the etching of polysilicon |
| KR20000040705A (ko) * | 1998-12-19 | 2000-07-05 | 구본준 | 폴리실리콘-박막트랜지스터소자 및 그 제조방법 |
| US6184068B1 (en) * | 1994-06-02 | 2001-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
| US6207483B1 (en) * | 2000-03-17 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | Method for smoothing polysilicon gate structures in CMOS devices |
| US6258638B1 (en) * | 1997-03-03 | 2001-07-10 | Nec Corporation | Method of manufacturing thin film transistor |
| CN1312591A (zh) * | 2000-03-07 | 2001-09-12 | 三菱电机株式会社 | 半导体装置、液晶显示装置及其制造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226654A (ja) | 1992-02-17 | 1993-09-03 | Toshiba Corp | Ｔｆｔアレイのエッチング加工方法 |
| JP3250589B2 (ja) | 1994-05-26 | 2002-01-28 | 日特建設株式会社 | 吹付機用自動プラント |
| US6326248B1 (en) * | 1994-06-02 | 2001-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
| JPH09213630A (ja) * | 1996-02-05 | 1997-08-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2000133634A (ja) | 1998-10-23 | 2000-05-12 | Toshiba Corp | 多結晶シリコン薄膜を平坦化する方法 |
| JP4588833B2 (ja) | 1999-04-07 | 2010-12-01 | 株式会社半導体エネルギー研究所 | 電気光学装置および電子機器 |
| JP2001023918A (ja) * | 1999-07-08 | 2001-01-26 | Nec Corp | 半導体薄膜形成装置 |
| US6509217B1 (en) * | 1999-10-22 | 2003-01-21 | Damoder Reddy | Inexpensive, reliable, planar RFID tag structure and method for making same |
| JP4322373B2 (ja) | 1999-11-15 | 2009-08-26 | 日本電気株式会社 | 膜体部改質装置及び膜体部改質方法 |
| KR100400510B1 (ko) * | 2000-12-28 | 2003-10-08 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화 장치와 실리콘 결정화 방법 |
| JP3859978B2 (ja) | 2001-02-28 | 2006-12-20 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置 |
| US20050037550A1 (en) * | 2001-10-15 | 2005-02-17 | Myung-Koo Kang | Thin film transistor using polysilicon and a method for manufacturing the same |
| US6767804B2 (en) * | 2001-11-08 | 2004-07-27 | Sharp Laboratories Of America, Inc. | 2N mask design and method of sequential lateral solidification |
| KR100885013B1 (ko) * | 2002-01-03 | 2009-02-20 | 삼성전자주식회사 | 박막 트랜지스터 및 액정 표시 장치 |
| KR100707026B1 (ko) * | 2003-11-26 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 비정질실리콘막의 결정화 방법 |
-
2001
- 2001-12-17 KR KR1020010080074A patent/KR100831227B1/ko active IP Right Grant
-
2002
- 2002-01-29 AU AU2002230241A patent/AU2002230241A1/en not_active Abandoned
- 2002-01-29 JP JP2003553631A patent/JP4034732B2/ja not_active Expired - Lifetime
- 2002-01-29 US US10/499,090 patent/US7229860B2/en not_active Expired - Lifetime
- 2002-01-29 WO PCT/KR2002/000131 patent/WO2003052833A1/en active Application Filing
- 2002-01-29 CN CNB028252799A patent/CN100397660C/zh not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4214946A (en) * | 1979-02-21 | 1980-07-29 | International Business Machines Corporation | Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant |
| US5160408A (en) * | 1990-04-27 | 1992-11-03 | Micron Technology, Inc. | Method of isotropically dry etching a polysilicon containing runner with pulsed power |
| US6184068B1 (en) * | 1994-06-02 | 2001-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
| US6258638B1 (en) * | 1997-03-03 | 2001-07-10 | Nec Corporation | Method of manufacturing thin film transistor |
| US6074954A (en) * | 1998-08-31 | 2000-06-13 | Applied Materials, Inc | Process for control of the shape of the etch front in the etching of polysilicon |
| KR20000040705A (ko) * | 1998-12-19 | 2000-07-05 | 구본준 | 폴리실리콘-박막트랜지스터소자 및 그 제조방법 |
| CN1312591A (zh) * | 2000-03-07 | 2001-09-12 | 三菱电机株式会社 | 半导体装置、液晶显示装置及其制造方法 |
| US6207483B1 (en) * | 2000-03-17 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | Method for smoothing polysilicon gate structures in CMOS devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1639872A (zh) | 2005-07-13 |
| KR100831227B1 (ko) | 2008-05-21 |
| JP2005513785A (ja) | 2005-05-12 |
| US20050130357A1 (en) | 2005-06-16 |
| WO2003052833A1 (en) | 2003-06-26 |
| AU2002230241A1 (en) | 2003-06-30 |
| JP4034732B2 (ja) | 2008-01-16 |
| US7229860B2 (en) | 2007-06-12 |
| KR20030049764A (ko) | 2003-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7781765B2 (en) | Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask | |
| KR100496139B1 (ko) | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 | |
| CN100397660C (zh) | 利用多晶硅的薄膜晶体管制造方法 | |
| KR20030017302A (ko) | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 | |
| CN100361271C (zh) | 用于多晶化的掩模和用其制造薄膜晶体管的方法 | |
| KR101134989B1 (ko) | 어레이 기판의 제조방법 | |
| JP2005513785A5 (zh) | ||
| KR0124958B1 (ko) | 액정용 박막트랜지스터 및 그 제조방법 | |
| KR20120067108A (ko) | 어레이 기판 및 이의 제조방법 | |
| US20050037550A1 (en) | Thin film transistor using polysilicon and a method for manufacturing the same | |
| KR100749872B1 (ko) | 실리콘 박막 트랜지스터 및 그 제조방법 | |
| KR20110056899A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| KR100767380B1 (ko) | 박막 트랜지스터 | |
| KR100496138B1 (ko) | 실리콘 결정화방법 | |
| KR100266216B1 (ko) | 박막트랜지스터구조및그제조방법 | |
| KR20030031398A (ko) | 다결정 규소를 이용한 박막 트랜지스터 및 그의 제조 방법 | |
| KR20040054433A (ko) | 구동회로 일체형 액정표시장의 스위칭 소자 또는구동소자의 제조방법 | |
| KR20030026471A (ko) | 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법 | |
| KR20050053146A (ko) | 결정화 방법 및 이를 이용한 박막 트랜지스터 표시판 제조방법 | |
| KR20050058826A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20050083303A (ko) | 다결정 규소 박막 트랜지스터 및 그의 제조 방법 | |
| KR20050081054A (ko) | 박막 트랜지스터 표시판 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD. Effective date: 20130105 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130105 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Display Co.,Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Electronics Co.,Ltd. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20080625 |