KR100496139B1 - 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 - Google Patents
광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 Download PDFInfo
- Publication number
- KR100496139B1 KR100496139B1 KR10-2002-0086988A KR20020086988A KR100496139B1 KR 100496139 B1 KR100496139 B1 KR 100496139B1 KR 20020086988 A KR20020086988 A KR 20020086988A KR 100496139 B1 KR100496139 B1 KR 100496139B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- amorphous silicon
- pattern
- alignment key
- mask
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000002425 crystallisation Methods 0.000 title claims description 29
- 230000003287 optical effect Effects 0.000 title abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 18
- 229910052710 silicon Inorganic materials 0.000 title description 18
- 239000010703 silicon Substances 0.000 title description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 65
- 239000010408 film Substances 0.000 claims abstract description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- 239000010409 thin film Substances 0.000 claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 37
- 230000001678 irradiating effect Effects 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 18
- 230000008569 process Effects 0.000 abstract description 15
- 239000013078 crystal Substances 0.000 abstract description 3
- 230000000593 degrading effect Effects 0.000 abstract description 2
- 230000008025 crystallization Effects 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 12
- 239000002184 metal Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
- H01L21/0268—Shape of mask
Abstract
본 발명은 광학용 마스크와 이를 이용한 비정질 실리콘막의 결정화 방법 및 어레이 기판의 제조 방법에 관한 것이다.
레이저 빔을 이용하여 비정질 실리콘막을 결정화할 때, 레이저 빔이 여러 번 조사되는 부분에는 불균일한 결정 영역이 생기게 되는데, 이러한 영역이 액정 표시 장치의 화소 영역에 위치할 경우 화질을 저하되는 문제가 있다.
본 발명에서는 박막 트랜지스터에 대응하는 패턴부와 얼라인 키에 대응하는 마스크를 이용하여 비정질 실리콘을 결정화함으로써, 필요한 부부분만을 결정화할 수 있어 공정 시간을 단축시킬 수 있다. 또한, 레이저 빔의 조사가 중첩된 영역에는 다결정 실리콘이 형성되지 않기 때문에, 불균일한 결정 영역이 생기지 않는다.
Description
본 발명은 광학용 마스크와 이를 이용한 비정질 실리콘막의 결정화 방법 및 어레이 기판의 제조 방법에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(flat panel display)의 필요성이 대두되었는데, 그 중 색 재현성 등이 우수한 액정 표시 장치(liquid crystal display)가 활발하게 개발되고 있다.
일반적으로 액정 표시 장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 삽입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직임으로써 액정 분자의 움직임에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
액정 표시 장치의 하부 기판은 스위칭 소자인 박막 트랜지스터를 포함하는데, 박막 트랜지스터에 사용되는 액티브층은 비정질 실리콘(amorphous silicon ; a-Si:H)이 주류를 이루고 있다. 이는 비정질 실리콘이 저온에서 저가의 유리 기판과 같은 대형 기판 상에 형성하는 것이 가능하기 때문이다.
그런데, 이러한 비정질 실리콘을 이용한 박막 트랜지스터를 구동하기 위해서는 구동 회로가 필요하다. 구동 회로는 다수의 CMOS(complementary metal-oxide-semiconductor) 소자를 포함하는데, 이러한 CMOS 소자를 형성하기 위해서는 단결정 실리콘(single crystal silicon)이 이용된다.
따라서, 액정 표시 장치는 비정질 실리콘으로 제작된 박막 트랜지스터 어레이 기판에 단결정 실리콘으로 제작된 고밀도 집적 회로(large scale integration)를 TAB(tape automated bonding) 등의 방법으로 연결하여 구동한다. 그러나, 구동 회로의 가격이 매우 높기 때문에 이와 같은 액정 표시 장치는 가격이 높은 단점이 있다.
근래에 들어 다결정 실리콘(poly-Si)을 이용한 박막 트랜지스터를 채용하는 액정 표시 장치가 널리 연구 및 개발되고 있다. 다결정 실리콘을 이용한 액정 표시 장치에서는 박막 트랜지스터와 구동 회로를 동일 기판 상에 형성할 수 있으며, 박막 트랜지스터와 구동 회로를 연결하는 과정이 불필요하므로 공정이 간단해진다. 또한, 다결정 실리콘은 비정질 실리콘에 비해 전계효과 이동도가 100 내지 200 배 정도 더 크므로 응답 속도가 빠르고, 온도와 빛에 대한 안정성도 우수한 장점이 있다.
이러한 다결정 실리콘은 직접 증착(as-deposition)하거나, 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition) 또는 저압 화학 기상 증착법(low pressure chemical vapor deposition)으로 비정질 실리콘을 증착한 후 이를 결정화함으로써 형성할 수 있다.
비정질 실리콘을 이용하여 다결정 실리콘을 형성하는 방법으로는 고상 결정화(SPC : solid phase crystallization) 방법, 금속유도 결정화(metal induced crystallization : MIC) 방법, 그리고 레이저 열처리(laser annealing) 방법 등이 있다.
여기서, 고상 결정화 방법은 비정질 실리콘을 고온에서 장시간 열처리함으로써 다결정 실리콘을 형성하는 방법으로서, 600 ℃ 이상의 고온을 견딜 수 있는 석영 기판에 불순물의 확산을 방지하기 위해 소정의 두께로 완충층을 형성하고, 완충층 상에 비정질 실리콘을 증착한 후, 퍼니스(furnace)에서 고온 장시간 열처리한다.
그런데, 이러한 고상 결정화 방법은 고온에서 장시간 수행되므로 원하는 다결정 실리콘 상(phase)을 얻을 수 없으며, 그레인(grain) 성장 방향성이 불규칙하여 박막 트랜지스터에 응용시 다결정 실리콘과 접촉되는 게이트 절연막이 불규칙하게 성장되므로 소자의 항복전압이 낮아진다. 또한, 다결정 실리콘의 그레인 크기가 불균일하여 소자의 전기적 특성을 저하시킬 뿐만 아니라, 고가의 석영기판을 사용해야 하는 문제점이 있다.
한편, 금속 유도 결정화 방법은 비정질 실리콘 위에 금속을 증착하고 이 금속을 이용하여 다결정 실리콘을 형성하는 방법으로, 금속이 비정질 실리콘의 결정화 온도를 낮추어 대면적의 유리 기판을 사용할 수 있으나, 촉매로 사용된 금속 물질이 실리콘막 내에 남게 되어 불순물로 작용할 수 있다.
레이저 열처리 방법은 비정질 실리콘이 증착된 기판에 레이저빔(beam)을 가해서 다결정 실리콘을 형성하는 방법으로, 비정질 실리콘이 증착된 기판에 순간적으로(수십 내지 수백 나노 초(nano second ; 십억 분의 일 초)) 레이저 에너지를 공급하여 비정질 실리콘을 용융상태로 만든 후, 이어 냉각함으로써 다결정 실리콘을 형성한다. 이러한 레이저 열처리에 의한 결정화 방법은 400℃ 이하의 저온에서 결정화가 가능하나, 결정화가 불균일하여 균일도(uniformity)가 떨어진다. 또한, 레이저빔의 단일 조사(single shot)에 의해 결정화된 실리콘 박막은 매우 작은 크기의 그레인을 가지기 때문에, 그레인의 크기를 향상시키기 위해서는 같은 위치에 약 10 회 정도 레이저빔을 조사하여 작은 실리콘 그레인을 재결정화해야 한다. 그러므로, 레이저 열처리 방법은 생산성이 낮은 문제가 있다.
한편, 레이저빔이 조사된 실리콘막의 표면 온도는 약 1400 ℃ 정도가 되므로, 실리콘막의 표면은 산화되기가 쉽다. 특히, 이러한 레이저 열처리 결정화 방법에서는 레이저빔의 조사가 다수 회 이루어지기 때문에, 대기 중에서 레이저 열처리를 실시할 경우 레이저빔이 조사된 실리콘막의 표면이 산화되어 SiO2가 생성된다. 따라서, 레이저 열처리는 약 10-7 내지 10-6 torr 정도의 진공에서 실시해야 한다.
이러한 레이저 열처리에 의한 결정화 방법의 단점을 보완하기 위해, 최근 레이저를 이용하여 순차측면고상법(sequential lateral solidification : 이하 SLS 방법이라고 함)에 의해 결정화하는 방법이 제안되어 널리 연구되고 있다.
SLS 방법은 실리콘의 그레인이 실리콘 액상영역과 실리콘 고상영역의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔의 조사 범위를 적절하게 이동하여 그레인을 소정의 길이만큼 측면성장시킴으로써, 실리콘 그레인의 크기를 향상시킬 수 있는 비정질 실리콘 박막의 결정화 방법(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956∼957, 1997)이다. SLS 방법은 기판 상에 실리콘 그레인의 크기가 획기적으로 큰 SLS 실리콘 박막을 형성함으로써, 단결정 실리콘 채널 영역을 가지는 박막트랜지스터의 제조를 가능하게 한다.
이러한 SLS 결정화 방법에 대하여 이하 첨부한 도면을 참조하여 설명한다.
도 1a는 SLS 결정화시 사용되는 마스크의 패턴을 도시한 것이고, 도 1b는 도 1a의 마스크 패턴에 의해 결정화된 실리콘층을 도시한 것이다.
도 1a에 도시한 바와 같이, SLS 결정화에 사용되는 마스크(10)는 수 ㎛의 슬릿 패턴(12)을 가지고 있어, 레이저 빔이 수 ㎛의 폭을 가지고 실리콘층에 입사되도록 한다. 여기서, 슬릿 패턴(12) 사이의 간격도 수 ㎛가 되며, 슬릿 패턴(12)의 폭은 2 ㎛ 내지 3 ㎛일 수 있다.
이러한 마스크(10)의 슬릿 패턴(12)을 통해 도 1b의 비정질 실리콘층(20)에 레이저 빔을 조사하면, 레이저 빔이 조사된 비정질 실리콘층(22)은 완전히 용융된 후 응고함으로써 결정이 성장되는데, 이때 레이저 빔이 조사된 영역(22)의 양끝에서부터 그레인(24a, 24b)이 측면으로 성장되어 그레인(24a, 24b)이 만나는 부분(26)에서 성장을 멈춘다. 이러한 결정이 만나는 부분(26)은 그레인 바운더리(grain boundary)가 된다.
여기서, 마스크(10)는 슬릿 패턴(12)을 다수 개 가지고 있으며, 마스크(10)의 크기에 대응하여 결정화되는 영역을 단위 영역이라고 한다.
이어, 결정화된 영역을 포함하여 레이저 빔을 다시 조사함으로써, 같은 과정을 반복하여 비정질 실리콘층을 모두 결정화한다.
상기한 방법에 의해 결정화된 다결정 실리콘층의 일부를 도 2에 도시하였다.
도시한 바와 같이, 다결정 실리콘층은 여러 개의 단위 영역(30)을 포함하며, 이웃하는 단위 영역(30)의 사이에는 레이저 빔의 조사가 중첩되는 제 1 및 제 2 중첩 영역(40, 50)이 생긴다. 제 1 중첩 영역(40)은 가로 방향으로 인접한 단위 영역(30) 사이에 위치하며, 제 2 중첩 영역(50)은 세로 방향으로 인접한 단위 영역(30) 사이에 위치한다.
여기서, 제 1 및 제 2 중첩 영역(40, 50)은 레이저 빔이 여러 번 조사되므로 불균일한 부분을 가지게 되는데, 이러한 영역이 액정 표시 장치의 화소 영역에 위치할 경우 화질을 저하되는 문제가 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 불균일한 결정 영역을 감소시키고 공정시간을 단축할 수 있는 결정화용 마스크와 이를 이용한 비정질 실리콘의 결정화 방법 및 어레이 기판의 제조 방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 비정질 실리콘의 결정화 방법은 박막 트랜지스터와 화소 전극 및 얼라인 키를 포함하는 어레이 기판의 제조 방법에 있어서, 적어도 두 영역을 가지는 기판을 구비하는 단계와, 상기 기판 상부에 비정질 실리콘막을 형성하는 단계, 상기 박막 트랜지스터에 대응하는 패턴부와 상기 얼라인 키에 대응하는 얼라인 키 패턴을 포함하는 마스크를 구비하는 단계, 상기 마스크를 이용하여 제 1 영역의 상기 비정질 실리콘막에 제 1 얼라인 키를 형성하는 단계, 상기 마스크를 이용하여 레이저 빔을 조사함으로써, 상기 제 1 얼라인 키를 포함하는 상기 제 1 영역의 비정질 실리콘막에 상기 패턴부와 대응하는 제 1 다결정 실리콘 패턴을 형성하는 단계, 상기 제 1 얼라인 키와 상기 마스크의 얼라인 키 패턴을 이용하여 상기 마스크와 상기 기판의 제 2 영역을 얼라인하는 단계, 상기 마스크를 이용하여 제 2 영역의 상기 비정질 실리콘막에 제 2 얼라인 키를 형성하는 단계, 상기 마스크를 이용하여 레이저 빔을 조사함으로써, 상기 제 2 얼라인 키를 포함하는 상기 제 2 영역의 비정질 실리콘막에 상기 패턴부와 대응하는 제 2 다결정 실리콘 패턴을 형성하는 단계를 포함한다.
여기서, 제 1 및 제 2 영역은 서로 중첩하는 제 3 영역을 가지며, 제 3 영역은 다결정 실리콘 패턴을 포함하지 않는다.
마스크를 이용하여 비정질 실리콘막을 결정화하는 단계를 포함하며, 박막 트랜지스터와 화소 전극 및 얼라인 키를 가지는 어레이 기판의 제조 방법에 있어서, 본 발명에 따른 비정질 실리콘의 결정화용 마스크는 상기 박막 트랜지스터에 대응하는 패턴부와, 상기 얼라인 키에 대응하는 얼라인 키 패턴을 포함한다.
패턴부는 일정 간격 이격되어 있는 다수의 슬릿을 포함할 수 있다. 여기서, 슬릿의 폭은 약 2 ㎛ 내지 약 3 ㎛의 범위를 가질 수 있으며, 슬릿 사이의 간격은 약 4 ㎛ 내지 6 ㎛의 범위를 가질 수 있다.
한편, 패턴부는 제 1 및 제 2 영역을 가지며, 제 1 영역은 일정 간격을 가지는 제 1 스페이스에 의해 분리되어 있는 다수의 제 1 슬릿을 포함하고, 제 2 영역은 일정 간격을 가지는 제 2 스페이스에 의해 분리되어 있는 다수의 제 2 슬릿을 포함할 수도 있다.
여기서, 제 1 슬릿은 제 2 스페이스와 대응하고, 제 1 스페이스는 제 2 슬릿과 대응하는 것이 바람직하다. 제 1 슬릿 및 제 2 슬릿은 약 2 ㎛ 내지 3㎛의 폭을 가질 수 있다.
박막 트랜지스터와 화소 전극 및 얼라인 키를 포함하는 어레이 기판에 있어서, 본 발명에 따른 어레이 기판의 제조 방법은 적어도 두 영역을 가지는 기판을 구비하는 단계와, 상기 기판 상부에 비정질 실리콘막을 형성하는 단계, ㄱ)상기 박막 트랜지스터에 대응하는 패턴부와 상기 얼라인 키에 대응하는 얼라인 키 패턴을 포함하는 마스크를 구비하는 단계; ㄴ)상기 마스크를 이용하여 제 1 영역의 상기 비정질 실리콘막에 제 1 얼라인 키를 형성하는 단계; ㄷ)상기 마스크를 이용하여 레이저 빔을 조사함으로써, 상기 제 1 얼라인 키를 포함하는 상기 제 1 영역의 비정질 실리콘막에 상기 패턴부와 대응하는 제 1 다결정 실리콘 패턴을 형성하는 단계; ㄹ)상기 제 1 얼라인 키와 상기 마스크의 얼라인 키 패턴을 이용하여 상기 마스크와 상기 기판의 제 2 영역을 얼라인하는 단계; ㅁ)상기 마스크를 이용하여 제 2 영역의 상기 비정질 실리콘막에 제 2 얼라인 키를 형성하는 단계; ㅂ)상기 마스크를 이용하여 레이저 빔을 조사함으로써, 상기 제 2 얼라인 키를 포함하는 상기 제 2 영역의 비정질 실리콘막에 상기 패턴부와 대응하는 제 2 다결정 실리콘 패턴을 형성하는 단계를 포함하는 상기 비정질 실리콘의 결정화 단계, 상기 제 1 및 제 2 다결정 실리콘 패턴을 패터닝하여 액티브층을 형성하는 단계, 상기 액티브층 상부에 게이트 절연막과 게이트 전극을 차례로 형성하는 단계, 상기 게이트 전극을 마스크로 상기 액티브층의 양단에 불순물을 주입하여 소스 및 드레인 영역을 형성하는 단계, 상기 게이트 전극 상부에 상기 소스 및 드레인 영역을 드러내는 제 1 및 제 2 콘택홀을 가지는 층간 절연막을 형성하는 단계, 상기 층간 절연막 상부에 상기 제 1 및 제 2 콘택홀을 통해 상기 소스 및 드레인 전극과 각각 연결되는 소스 및 드레인 전극을 형성하는 단계, 상기 소스 및 드레인 전극 상부에 상기 드레인 전극을 드러내는 제 3 콘택홀을 가지는 보호막을 형성하는 단계, 상기 보호막 상부에 상기 제 3 콘택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
여기서, 제 1 및 제 2 영역은 서로 중첩하는 제 3 영역을 가지며, 제 3 영역은 다결정 실리콘 패턴을 포함하지 않는다.
이와 같이, 본 발명에서는 박막 트랜지스터에 대응하는 패턴부와 얼라인 키에 대응하는 마스크를 이용하여 비정질 실리콘을 결정화하여 필요한 부부분만을 결정화할 수 있으므로, 공정 시간을 단축시킬 수 있다. 또한, 레이저 빔의 조사가 중첩된 영역에는 다결정 실리콘이 형성되지 않기 때문에, 불균일한 결정 영역이 생기지 않는다. 한편, 본 발명에 의해 형성된 다결정 실리콘막을 이용하여 액정 표시 장치의 박막 트랜지스터 기판을 제조할 경우 구동 회로를 박막 트랜지스터 기판 상에 함께 형성할 수 있으므로, 제조 비용 및 공정을 감소시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.
도 3은 본 발명에 따른 비정질 실리콘막을 결정화하기 위한 마스크를 도시한 평면도이다. 도시한 바와 같이, 본 발명에 따른 결정화용 마스크(130)는 다수의 패턴부(132)를 가지며, 네 모서리에 각각 얼라인 키(align key) 패턴(134)을 가진다. 패턴부(132)는 결정화된 실리콘막을 이용하여 어레이 기판을 형성할 때 박막 트랜지스터의 형성 위치와 대응하는 것으로, 도 3의 마스크(130)를 이용하여 비정질 실리콘막을 결정화할 경우 박막 트랜지스터와 대응하는 영역만 결정화가 된다. 여기서, 점선으로 나타난 영역은 어레이 기판의 화소 영역(P)에 해당한다. 이때, 패턴부(132)는 얼라인 마진(align margin)을 고려하여 실제 형성되는 박막 트랜지스터의 영역보다 더 넓게 형성되도록 설계하여, 화소 영역(P)의 빛이 통과되는 부분에는 형성되지 않도록 한다.
도 3에서 하나의 화소 영역에 대해 확대한 도면을 도 4에 도시하였는데, 도 4는 도 3의 A 영역을 확대한 도면이다.
도 4에 도시한 바와 같이, 도 3의 마스크(130)에서 하나의 화소 영역(P)은 빛을 차단하는 차광막으로 되어 있으며, 박막 트랜지스터에 대응하는 패턴부(B)에는 다수의 슬릿 패턴이 형성되어 있다.
이러한 슬릿 패턴의 구조를 도 5a 및 도 5b에 각각 도시하였다.
먼저, 도 5a에 도시한 바와 같이 박막 트랜지스터에 대응하는 패턴부(도 4의 B)는 일정한 스페이스(154)에 의해 분리되어 있는 다수의 슬릿(152)을 가진다. 슬릿(152)은 레이저 빔이 수 ㎛의 폭을 가지고 비정질 실리콘막에 입사되도록한다. 여기서, 슬릿(152)은 약 2 ㎛ 내지 3 ㎛의 폭을 가질 수 있으며, 스페이스는(154) 약 4 ㎛ 이상, 더욱 상세하게는 약 4 ㎛ 내지 6 ㎛의 폭을 가질 수 있다.
한편, 도 5b에 도시한 바와 같이 패턴부(도 4의 B)는 제 1 및 제 2 영역(C, D)을 가진다. 제 1 영역(C)은 일정 간격을 가지는 제 1 스페이스(164)에 의해 분리되어 있는 다수의 제 1 슬릿(162)을 가지며, 제 2 영역(D)은 일정 간격을 가지는 제 2 스페이스(174)에 의해 분리되어 있는 다수의 제 2 슬릿(174)을 가진다. 여기서, 제 1 슬릿(162)은 제 2 스페이스(174)와 대응하고, 제 1 스페이스(164)는 제 2 슬릿(172)과 대응한다. 제 1 및 제 2 슬릿(162, 172)은 약 2 ㎛ 내지 3 ㎛의 폭을 가질 수 있다.
이러한 마스크의 슬릿과 스페이스 및 얼라인 키 패턴의 크기는 결정화시 이용되는 프로젝션 렌즈의 축소 비율을 고려하여 설계하는 것이 바람직하다.
본 발명에 따른 결정화용 마스크를 이용하여 비정질 실리콘막을 결정화하는 과정을 도 6a 및 도 6b에 도시하였다.
먼저, 도 6a에 도시한 바와 같이, 비정질 실리콘막(230)이 형성되어 있는 기판(220)이 스테이지(210) 위에 놓여 있고, 기판(220) 상부에는 프로젝션 렌즈(240)가 일정 간격 이격되어 배치되어 있다. 그 위에 마스크(250)가 배치되어 있는데, 마스크(250)는 다수의 패턴부(254)와 얼라인 키 패턴(252)을 포함한다. 여기서, 마스크(250)는 일부만을 도시한 것이다.
이어, 마스크(250)의 얼라인 키 패턴(252)을 통해 광원(260)의 빛을 조사하여 비정질 실리콘막(230)에 얼라인 키(232)를 형성한다. 이때, 광원(260)은 결정화에 이용되는 레이저를 이용할 수도 있는데, 이러한 경우 레이저의 에너지는 결정화할 때보다 작을 수 있다.
다음, 도 6b에 도시한 바와 같이 거울(270)에 반사시켜 레이저 빔을 조사하여 마스크(250)의 패턴부(254)와 대응하는 영역의 비정질 실리콘막(230)을 측면고상결정화(SLS) 방법에 의해 결정화시킨다. 따라서, 이후 형성될 박막 트랜지스터와 대응하는 영역에 다결정 실리콘 패턴(234)이 형성된다.
이와 같이 비정질 실리콘막(230)의 제 1 영역을 결정화한 후, 스테이지(210)를 이동하여 도 6a 및 도 6b의 과정을 반복함으로써 이웃하는 제 2 영역의 비정질 실리콘막(230)을 결정화한다. 이때, 제 1 영역의 얼라인 키(232)와 마스크(250)의 얼라인 키 패턴(252)을 이용하여 마스크(250)와 기판(220)을 얼라인한다. 따라서, 제 1 영역과 제 2 영역은 중첩하는데, 중첩하는 영역에는 다결정 실리콘 패턴(234)이 형성되지 않는다. 즉, 제 1 영역과 제 2 영역이 중첩하는 영역은 레이저 빔의 조사가 중첩되지 않는다.
이러한 과정을 반복하여 기판의 전면적에 다결정 실리콘 패턴을 형성할 수 있다.
이와 같이, 본 발명에서는 박막 트랜지스터와 대응하는 패턴부와 얼라인 키 패턴을 가지는 마스크를 이용하여 비정질 실리콘막을 결정화하여, 공정 시간을 단축하고 불균일한 결정 영역이 생기지 않는다.
한편, 본 발명에 따라 형성된 다결정 실리콘을 이용하여 액티브층을 형성하고 그 위에 게이트 절연막과 게이트 전극, 소스 및 드레인 전극, 그리고 화소 전극을 차례로 형성하여 액정 표시 장치용 어레이 기판을 제작할 수 있는데, 이러한 액정 표시 장치용 어레이 기판의 제조 방법에 대하여 도 7a 내지 도 7f를 참조하여 상세히 설명한다.
먼저, 도 7a에 도시한 바와 같이 앞서 설명한 방법에 의해 박막 트랜지스터가 형성될 영역에 다결정 실리콘 패턴을 형성하고, 이를 패터닝하여 기판(310) 위에 아일랜드 형태의 다결정 실리콘층(320)을 형성한다.
이어, 도 7b에 도시한 바와 같이 실리콘 산화막이나 실리콘 질화막 같은 절연막과 금속층을 차례로 증착한 후, 금속층 및 절연막을 패터닝하여 다결정 실리콘층(320) 상부에 게이트 전극(342)과 그 하부의 게이트 절연막(330)을 각각 형성한다. 다음, 게이트 전극(342)에 의해 드러난 다결정 실리콘층(320)에 이온 도핑(ion doping)을 실시한다.
다음, 도 7c에 도시한 바와 같이 이온 도핑 후 다결정 실리콘층은 이온이 도핑된 소스 및 드레인 영역(322, 323)과 이온이 도핑되지 않은 액티브층(321)으로 나누어진다. 여기서, 소스 및 드레인 영역(322, 323)에 도핑된 이온을 활성화시키기 위한 과정이 필요한데, 일반적으로 열처리(annealing) 방법이 이용된다.
한편, 앞서 도 7b의 이온 도핑시 이온 도핑 에너지로 인해 소스 및 드레인 영역(322, 323)의 반도체 구조가 다결정질에서 비정질로 변하는 경우가 있으므로, 이를 다결정 상태로 복원시키는 과정 또한 필요하다.
그런데, 이렇게 비정질화된 소스 및 드레인 영역을 다시 다결정 상태로 복원하기 위해서 일반적인 열처리 방법을 이용할 경우, 고온에서 장시간의 열처리가 이루어져야 하므로 기판의 변형을 초래하게 된다. 따라서, 이러한 문제를 해결하기 위해 레이저를 이용하여 열처리를 수행한다.
이와 같이, 레이저를 이용하여 열처리함으로써 도핑된 이온을 활성화시킬 뿐만 아니라, 비정질화된 소스 및 드레인 영역(322, 323)을 다결정 상태로 복원시킬 수도 있다.
다음, 도 7d에 도시한 바와 같이 실리콘 산화막이나 실리콘 질화막으로 층간 절연막(350)을 형성하고, 이를 패터닝하여 소스 및 드레인 영역(322, 323)을 각각 드러내는 제 1 및 제 2 콘택홀(351, 352)을 형성한다.
이어, 도 7e에 도시한 바와 같이 금속과 같은 물질을 증착하고 패터닝하여 소스 및 드레인 전극(362, 363)을 형성한다. 따라서, 소스 및 드레인 전극(362, 363)은 제 1 및 제 2 콘택홀(351, 352)을 통해 소스 및 드레인 영역(322, 323)과 각각 접촉하도록 한다.
다음, 도 7f에 도시한 바와 같이 소스 및 드레인 전극(362, 363)이 형성되어 있는 기판(310) 상의 전면에 걸쳐 보호막(370)을 형성하고 패터닝하여 드레인 전극(363)을 드러내는 제 3 콘택홀(371)을 형성한 후, 그 위에 투명 도전 물질로 화소 전극(381)을 형성한다. 이때, 화소 전극(381)은 제 3 콘택홀(371)을 통해 드레인 전극(363)과 연결된다.
이러한 다결정 실리콘을 이용한 박막 트랜지스터는 전계 효과 이동도가 높아 응답 속도가 빠르며, 다결정 실리콘 박막 트랜지스터를 액정 표시 장치에 이용할 경우에는 구동 회로를 동일 기판 위에 형성할 수 있으므로, 액정 표시 장치의 제조 공정 및 비용을 감소시킬 수 있다.
본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
본 발명은 비정질 실리콘을 결정화하는데 있어서, 박막 트랜지스터에 대응하는 영역만을 결정화하므로 공정 시간을 단축시킬 수 있다. 또한, 레이저 빔 조사가 중첩된 영역에는 다결정 실리콘이 형성되지 않기 때문에, 불균일한 결정 영역이 생기지 않는다.
한편, 본 발명에 의해 형성된 다결정 실리콘막을 이용하여 액정 표시 장치의 박막 트랜지스터 기판을 제조할 경우, CMOS와 같은 소자를 포함하는 구동 회로를 박막 트랜지스터 기판 상에 함께 형성할 수 있으므로, 제조 비용 및 공정을 감소시킬 수 있다.
도 1a는 측면 고상 결정화시 사용되는 마스크의 패턴을 도시한 도면이고, 도 1b는 도 1a의 마스크 패턴에 의해 결정화된 실리콘층을 도시한 도면.
도 2는 측면 고상 결정화 방법에 의해 결정화된 다결정 실리콘층의 일부를 도시한 도면.
도 3은 본 발명에 따른 비정질 실리콘의 결정화용 마스크를 도시한 도면.
도 4는 도 3의 A 영역을 확대한 도면.
도 5a 및 도 5b는 도 4에서 B 영역을 확대한 도면.
도 6a 및 도 6b는 본 발명에 따른 결정화용 마스크를 이용하여 비정질 실리콘막을 결정화하는 과정을 도시한 도면.
도 7a 내지 도 7f는 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법을 도시한 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
210 : 스테이지 220 : 기판
230 : 비정질 실리콘막 232 : 얼라인 키
234 : 다결정 실리콘 패턴 240 : 프로젝션 렌즈
250 : 결정화용 마스크 252 : 얼라인 키 패턴
254 : 패턴부 270 : 거울
Claims (13)
- 박막트랜지스터를 포함하는 어레이기판 상에 비정질실리콘을 결정화하는 방법에 있어서,제 1, 2 영역과, 상기 제 1, 2 영역이 중첩하는 제 3 영역이 정의된 기판 상부에 비정질 실리콘막을 형성하는 단계;상기 박막트랜지스터에 대응하는 패턴부와 제 1, 2 얼라인 키 패턴을 포함하고, 상기 제 1, 2 영역 각각에 대응하는 마스크를 구비하는 단계;상기 마스크와 상기 제 1 영역을 대응시키고, 상기 제 3 영역의 상기 비정질 실리콘막에 상기 제 1 얼라인 키 패턴에 대응하는 제 1 얼라인 키를 형성하는 단계;레이저 빔을 조사하여 상기 제 1 영역의 비정질 실리콘막에 상기 패턴부와 대응하는 제 1 다결정 실리콘 패턴을 형성하는 단계;상기 제 1 얼라인 키와 상기 제 2 얼라인 키 패턴을 이용하여 상기 마스크와 상기 제 2 영역을 얼라인하는 단계;상기 제 2 영역의 상기 비정질 실리콘막에 상기 제 1 얼라인 키 패턴에 대응하는 제 2 얼라인 키를 형성하는 단계;레이저 빔을 조사하여 상기 제 2 영역의 비정질 실리콘막에 상기 패턴부와 대응하는 제 2 다결정 실리콘 패턴을 형성하는 단계를 포함하는 비정질 실리콘의 결정화 방법.
- 삭제
- 제 1 항에 있어서,상기 제 3 영역은 다결정 실리콘 패턴을 포함하지 않는 비정질 실리콘의 결정화 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 박막트랜지스터를 포함하는 어레이 기판의 제조 방법에 있어서,ㄱ) 제 1, 2 영역과, 상기 제 1, 2 영역이 중첩하는 제 3 영역이 정의된 기판 상부에 비정질 실리콘막을 형성하는 단계; ㄴ) 상기 박막트랜지스터에 대응하는 패턴부와 제 1, 2 얼라인 키 패턴을 포함하고, 상기 제 1, 2 영역 각각에 대응하는 마스크를 구비하는 단계; ㄷ) 상기 마스크와 상기 제 1 영역을 대응시키고, 상기 제 3 영역의 상기 비정질 실리콘막에 상기 제 1 얼라인 키 패턴에 대응하는 제 1 얼라인 키를 형성하는 단계; ㄹ) 레이저 빔을 조사하여 상기 제 1 영역의 비정질 실리콘막에 상기 패턴부와 대응하는 제 1 다결정 실리콘 패턴을 형성하는 단계; ㅁ) 상기 제 1 얼라인 키와 상기 제 2 얼라인 키 패턴을 이용하여 상기 마스크와 상기 제 2 영역을 얼라인하는 단계; ㅂ) 상기 제 2 영역의 상기 비정질 실리콘막에 상기 제 1 얼라인 키 패턴에 대응하는 제 2 얼라인 키를 형성하는 단계; ㅅ) 레이저 빔을 조사하여 상기 제 2 영역의 비정질 실리콘막에 상기 패턴부와 대응하는 제 2 다결정 실리콘 패턴을 형성하는 단계를 포함하는 비정질 실리콘의 결정화 단계;상기 제 1 및 제 2 다결정 실리콘 패턴을 패터닝하여 액티브층을 형성하는 단계;상기 액티브층 상부에 게이트 절연막과 게이트 전극을 차례로 형성하는 단계;상기 게이트 전극을 마스크로 상기 액티브층의 양단에 불순물을 주입하여 소스 및 드레인 영역을 형성하는 단계;상기 게이트 전극 상부에 상기 소스 및 드레인 영역을 드러내는 제 1 및 제 2 콘택홀을 가지는 층간 절연막을 형성하는 단계;상기 층간 절연막 상부에 상기 제 1 및 제 2 콘택홀을 통해 상기 소스 및 드레인 영역과 각각 연결되는 소스 및 드레인 전극을 형성하는 단계;상기 소스 및 드레인 전극 상부에 상기 드레인 전극을 드러내는 제 3 콘택홀을 가지는 보호막을 형성하는 단계;상기 보호막 상부에 상기 제 3 콘택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 어레이 기판의 제조 방법.
- 삭제
- 제 11 항에 있어서,상기 제 3 영역은 다결정 실리콘 패턴을 포함하지 않는 어레이 기판의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0086988A KR100496139B1 (ko) | 2002-12-30 | 2002-12-30 | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 |
| JP2003367703A JP2004214615A (ja) | 2002-12-30 | 2003-10-28 | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 |
| CNB2003101160298A CN100356506C (zh) | 2002-12-30 | 2003-12-29 | 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法 |
| US10/745,595 US7033434B2 (en) | 2002-12-30 | 2003-12-29 | Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0086988A KR100496139B1 (ko) | 2002-12-30 | 2002-12-30 | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050037682A Division KR100833956B1 (ko) | 2005-05-04 | 2005-05-04 | 비정질 실리콘 결정화용 광학 마스크 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040061190A KR20040061190A (ko) | 2004-07-07 |
| KR100496139B1 true KR100496139B1 (ko) | 2005-06-16 |
Family
ID=32709750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0086988A KR100496139B1 (ko) | 2002-12-30 | 2002-12-30 | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7033434B2 (ko) |
| JP (1) | JP2004214615A (ko) |
| KR (1) | KR100496139B1 (ko) |
| CN (1) | CN100356506C (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7364955B2 (en) | 2004-06-12 | 2008-04-29 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices having single crystalline silicon layers |
| US7566602B2 (en) | 2004-06-12 | 2009-07-28 | Samsung Electronics Co., Ltd. | Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100652053B1 (ko) * | 2003-06-28 | 2006-11-30 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| KR100525443B1 (ko) * | 2003-12-24 | 2005-11-02 | 엘지.필립스 엘시디 주식회사 | 결정화 장비 및 이를 이용한 결정화 방법 |
| KR100572519B1 (ko) * | 2003-12-26 | 2006-04-19 | 엘지.필립스 엘시디 주식회사 | 레이저 결정화 공정용 마스크 및 상기 마스크를 이용한레이저 결정화 공정 |
| US7858450B2 (en) * | 2004-01-06 | 2010-12-28 | Samsung Electronics Co., Ltd. | Optic mask and manufacturing method of thin film transistor array panel using the same |
| US7611577B2 (en) * | 2004-03-31 | 2009-11-03 | Nec Corporation | Semiconductor thin film manufacturing method and device, beam-shaping mask, and thin film transistor |
| KR100689315B1 (ko) | 2004-08-10 | 2007-03-08 | 엘지.필립스 엘시디 주식회사 | 실리콘 박막 결정화 장치 및 이를 이용한 결정화 방법 |
| KR101223098B1 (ko) * | 2004-09-09 | 2013-01-17 | 삼성디스플레이 주식회사 | 표시장치 및 이의 제조방법 |
| JP4674092B2 (ja) * | 2005-01-21 | 2011-04-20 | 株式会社 日立ディスプレイズ | 表示装置の製造方法 |
| JP2006286752A (ja) * | 2005-03-31 | 2006-10-19 | Sharp Corp | ３次元半導体集積回路装置の製造方法および３次元半導体集積回路装置 |
| KR20070078132A (ko) * | 2006-01-26 | 2007-07-31 | 삼성전자주식회사 | 실리콘 결정화 마스크, 이를 갖는 실리콘 결정화 장치 및이를 이용한 실리콘 결정화 방법 |
| JP5125436B2 (ja) * | 2007-11-14 | 2013-01-23 | 大日本印刷株式会社 | 半導体装置の製造方法 |
| CN102598215A (zh) * | 2009-11-26 | 2012-07-18 | 住友化学株式会社 | 半导体基板及半导体基板的制造方法 |
| KR20120008345A (ko) | 2010-07-16 | 2012-01-30 | 삼성모바일디스플레이주식회사 | 레이저 조사 장치 |
| KR101135537B1 (ko) * | 2010-07-16 | 2012-04-13 | 삼성모바일디스플레이주식회사 | 레이저 조사 장치 |
| CN102097370B (zh) * | 2010-12-10 | 2013-06-05 | 华映视讯（吴江）有限公司 | 精密图案的制程方法 |
| GB2489682B (en) * | 2011-03-30 | 2015-11-04 | Pragmatic Printing Ltd | Electronic device and its method of manufacture |
| CN104269438A (zh) * | 2014-09-16 | 2015-01-07 | 复旦大学 | 无结场效应晶体管及其制备方法 |
| JP6781872B2 (ja) * | 2016-07-20 | 2020-11-11 | 株式会社ブイ・テクノロジー | レーザ照射装置および薄膜トランジスタの製造方法 |
| CN109997213A (zh) * | 2016-09-28 | 2019-07-09 | 堺显示器制品株式会社 | 激光退火装置和激光退火方法 |
| CN109801837A (zh) * | 2019-02-02 | 2019-05-24 | 京东方科技集团股份有限公司 | 驱动背板的激光退火工艺及掩膜版 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3072005B2 (ja) * | 1994-08-25 | 2000-07-31 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP3204986B2 (ja) * | 1996-05-28 | 2001-09-04 | ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス |
| US6338987B1 (en) * | 1998-08-27 | 2002-01-15 | Lg.Philips Lcd Co., Ltd. | Method for forming polycrystalline silicon layer and method for fabricating thin film transistor |
| JP3491571B2 (ja) | 1999-07-13 | 2004-01-26 | 日本電気株式会社 | 半導体薄膜の形成方法 |
| JP2001148480A (ja) * | 1999-11-18 | 2001-05-29 | Nec Corp | 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法 |
| US6368945B1 (en) * | 2000-03-16 | 2002-04-09 | The Trustees Of Columbia University In The City Of New York | Method and system for providing a continuous motion sequential lateral solidification |
| JP3448685B2 (ja) * | 2000-07-24 | 2003-09-22 | 松下電器産業株式会社 | 半導体装置、液晶表示装置およびｅｌ表示装置 |
| JP3945805B2 (ja) | 2001-02-08 | 2007-07-18 | 株式会社東芝 | レーザ加工方法、液晶表示装置の製造方法、レーザ加工装置、半導体デバイスの製造方法 |
| KR100379361B1 (ko) * | 2001-05-30 | 2003-04-07 | 엘지.필립스 엘시디 주식회사 | 실리콘막의 결정화 방법 |
-
2002
- 2002-12-30 KR KR10-2002-0086988A patent/KR100496139B1/ko active IP Right Grant
-
2003
- 2003-10-28 JP JP2003367703A patent/JP2004214615A/ja active Pending
- 2003-12-29 CN CNB2003101160298A patent/CN100356506C/zh not_active Expired - Fee Related
- 2003-12-29 US US10/745,595 patent/US7033434B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7364955B2 (en) | 2004-06-12 | 2008-04-29 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices having single crystalline silicon layers |
| US7566602B2 (en) | 2004-06-12 | 2009-07-28 | Samsung Electronics Co., Ltd. | Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040134417A1 (en) | 2004-07-15 |
| CN100356506C (zh) | 2007-12-19 |
| US7033434B2 (en) | 2006-04-25 |
| CN1514469A (zh) | 2004-07-21 |
| KR20040061190A (ko) | 2004-07-07 |
| JP2004214615A (ja) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100496139B1 (ko) | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 | |
| KR100379361B1 (ko) | 실리콘막의 결정화 방법 | |
| KR100816344B1 (ko) | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 | |
| KR100796758B1 (ko) | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 | |
| KR100686946B1 (ko) | 반도체 박막기판, 반도체장치, 반도체장치의 제조방법 및전자장치 | |
| JP2004056058A (ja) | 画像表示装置の製造方法 | |
| JP4536345B2 (ja) | 多結晶化用マスク及びこれを利用した薄膜トランジスタの製造方法 | |
| KR20040099735A (ko) | 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자 | |
| JP2004054168A (ja) | 画像表示装置 | |
| CN100397660C (zh) | 利用多晶硅的薄膜晶体管制造方法 | |
| KR100487256B1 (ko) | 폴리 실리콘 박막 트랜지스터 제조방법 | |
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| KR101588448B1 (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| KR101289066B1 (ko) | 결정화방법 및 결정화 마스크 제작방법 | |
| JPH0697193A (ja) | 半導体装置とその製造方法 | |
| KR100758156B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판 | |
| KR100796755B1 (ko) | 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법 | |
| JPH0645607A (ja) | 液晶表示装置及びその製造方法 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| KR20040054433A (ko) | 구동회로 일체형 액정표시장의 스위칭 소자 또는구동소자의 제조방법 | |
| JPH0566422A (ja) | 液晶表示装置の製造方法及びセンサの製造方法 | |
| JPH1117190A (ja) | 薄膜トランジスタの製造方法 | |
| KR20050001517A (ko) | 티오씨 액정표시장치용 박막트랜지스터의 결정화 공정 | |
| JP2002025906A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH09251171A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| A107 | Divisional application of patent | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 15 |