JPH1117190A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 薄膜トランジスタの活性層を構成する半導体
薄膜をレーザ光の照射により均一に結晶化する。 【解決手段】 薄膜トランジスタは多結晶半導体薄膜５
と、その一面側に接して形成されたゲート酸化膜３と、
このゲート酸化膜３を介して多結晶半導体薄膜５に重ね
られたゲート電極１とを含む積層構造を有する。薄膜ト
ランジスタは６００℃以下のプロセス温度で絶縁基板０
上に形成される。パルス状に励起され且つ矩形状に整形
されたレーザ光５０をあらかじめ成膜された非晶質半導
体薄膜４に照射して多結晶半導体薄膜５に転換する。こ
の際、パルス継続時間が２５ｎｓを超えるレーザ光５０
を、同一箇所に５ショット未満の回数で照射する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は絶縁基板上に形成さ
れた多結晶シリコンなどの半導体薄膜を活性層とする薄
膜トランジスタの製造方法に関する。例えば、アクティ
ブマトリクス型の液晶表示装置のスイッチング素子とし
て用いられる薄膜トランジスタの製造方法に関する。よ
り詳しくは、低温プロセス（例えばプロセス最高温度が
６００℃以下）で作成される薄膜トランジスタの製造方
法に関する。更に詳しくは、薄膜トランジスタに含まれ
る半導体薄膜の結晶化技術に関する。

【０００２】

【従来の技術】アクティブマトリクス型液晶表示装置の
スイッチング素子として薄膜トランジスタが広く用いら
れている。特に、薄膜トランジスタの活性層となる半導
体薄膜には従来から多結晶シリコンが採用されている。
多結晶シリコン薄膜トランジスタは、スイッチング素子
に用いられるばかりでなく、回路素子としても利用で
き、同一基板上にスイッチング素子と合わせて周辺駆動
回路を内蔵できる。又、多結晶シリコン薄膜トランジス
タは微細化が可能な為、画素構造におけるスイッチング
素子の専有面積を縮小でき画素の高開口率化が達成でき
る。ところで、従来多結晶シリコン薄膜トランジスタは
製造工程上プロセス最高温度が１０００℃程度に達し、
耐熱性に優れた石英ガラスなどが絶縁基板として用いら
れていた。製造プロセス上比較的低融点のガラス基板を
使用することは困難であった。しかしながら、液晶表示
装置の低コスト化の為には低融点ガラス板材料の使用が
必要不可欠である。そこで、近年プロセス最高温度が６
００℃以下になるいわゆる低温プロセスの開発が進めら
れている。特に、低温プロセスは大型の液晶表示装置を
製造する時、コスト面から極めて有利になる。低温プロ
セスの一環として、レーザアニールによる結晶化技術が
注目を集めている。レーザアニールは、非晶質シリコン
などの半導体薄膜に、エネルギービームとしてレーザ光
を照射し、一旦溶融した後冷却過程で非晶質シリコンを
多結晶シリコンに転換する技術である。

【０００３】

【発明が解決しようとする課題】従来の低温プロセスに
おけるレーザアニールでは、非晶質シリコンを多結晶シ
リコンに転換する為、長尺状に形成されたレーザ光（ラ
インビーム）を用いていた。ラインビームをこれと直交
する一次元方向に走査して、部分的に重ねながら半導体
薄膜に照射し、これを結晶化していた。ラインビームを
用いた結晶化方法では、パルス継続時間が２０ｎｓ程度
のラインビームを２００Ｈｚ程度の発振周波数で間欠的
に励起して照射処理を行っていた。ラインビームの長手
方向に対して垂直な一次元方向に移動しながら照射する
方法が取られてきた。しかしながら、この方法ではライ
ンビームの照射領域内部でエネルギーがばらつく為、レ
ーザアニール後の多結晶シリコンの粒径が大きくばらつ
くという課題があった。このばらつきを防ぐ為、ライン
ビームを用いたレーザアニールでは光学系の最適化、レ
ーザ発振エネルギーの安定化などが図られてきた。しか
しながら、わずかなエネルギー変動で多結晶シリコンの
結晶粒径が大きく変動する為、結晶性の均一化を実現す
ることは困難であった。一方、多結晶シリコンを結晶化
させる他の方法として、ラインビームではなく大面積の
矩形状に整形されたレーザ光を一括照射する技術も開発
されている。しかしながら、対角寸法が１０インチ程度
以上の大型基板の全面積に対してレーザ光を一括照射す
るには、巨大なエネルギーが必要であり、現実的には不
可能である。

【０００４】

【課題を解決する為の手段】上述した従来の技術の課題
を解決する為、本発明は大面積に渡って均一な結晶を得
ることが可能な薄膜トランジスタの製造方法を提供する
ことを目的とする。係る目的を達成する為に以下の手段
を講じた。即ち、本発明によれば、半導体薄膜と、その
一面側に接して形成されたゲート絶縁膜と、該ゲート絶
縁膜を介して該半導体薄膜に重ねられたゲート電極とを
含む積層構造を有し絶縁基板上に形成される薄膜トラン
ジスタの製造方法において、パルス状に励起され且つ矩
形状に整形されたエネルギービームを該半導体薄膜に照
射して結晶化する工程を含んでいる。特徴事項として、
パルス継続時間が２５ｎｓを超えるエネルギービーム
を、同一箇所に５ショット未満の回数で照射する。具体
的には、互いに隣り合う矩形状の照射領域が部分的に重
なる様に二次元的に移動しながらエネルギービームをパ
ルス状に照射する。これにより、ショット回数が照射領
域の中央部で１ショット、照射領域の辺部で２ショット
及び照射領域の角部で４ショットとなる様にする。以上
により、同一箇所に５ショット未満の回数で矩形状のエ
ネルギービームを照射することができる。好ましくは、
３０〜５０ｎｍの厚みで半導体薄膜を成膜した後、５０
０〜７００ｍＪ／ｃｍ² のエネルギー密度でエネルギー
ビームを照射する。

【０００５】本発明によれば、パルス継続時間が２５ｎ
ｓを超えるエネルギービームを用いて半導体薄膜の結晶
化を図っている。従来に比しパルス継続時間を長く取る
ことで、半導体薄膜の冷却過程が穏やかになり、結晶粒
径の増大化が可能になる。又、パルス継続時間を長く取
ったことに対応して、同一箇所に照射するエネルギービ
ームのショット回数を５回以下に押さえている。これに
より、過剰なエネルギービームの照射による結晶構造の
劣化を防止するとともに、結晶化工程のスループットを
改善することができる。

【０００６】

【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図１は、本発明に係る薄膜ト
ランジスタの製造方法の第１実施形態を示す工程図であ
る。なお、本実施形態では便宜上ｎチャネル型の薄膜ト
ランジスタの製造方法を示すが、ｐチャネル型でも不純
物種（ドーパント種）を代えるだけで全く同様である。
ここでは、ボトムゲート構造の薄膜トランジスタの製造
方法を示す。まず（ａ）に示す様に、ガラスなどからな
る絶縁基板０の上にＡｌ，Ｍｏ，Ｔａ，Ｔｉ，Ｃｒ，Ｗ
などの金属、又は高濃度ドープ多結晶シリコンと前記金
属の積層構造、又は前記金属同志の積層構造又は合金を
成膜し、所定の形状にパタニングしてゲート電極１に加
工する。

【０００７】次いで（ｂ）に示す様に、ゲート電極１の
上にゲート絶縁膜を形成する。本実施形態では、ゲート
絶縁膜はゲート窒化膜２（ＳｉＮ_x ）／ゲート酸化膜３
（ＳｉＯ₂ ）の二層構造を用いた。ゲート窒化膜２はＳ
ｉＨ₄ ガスとＮＨ₃ ガスの混合物を原料気体として用
い、プラズマＣＶＤ法（ＰＣＶＤ法）で成膜した。プラ
ズマを誘起する為の高周波（ＲＦ）は１３．５６ＭＨｚ
の周波数に設定し、パワーは０．０６Ｗ／ｃｍ² に設定
し、基板温度は３００〜３５０℃に設定して、５０〜１
５０ｎｍの厚みで成膜した。ゲート酸化膜３の形成に
は、原料気体として有機系シランガスのＴＥＯＳ（Ｓｉ
（Ｃ₂ Ｈ₅ ）₄ Ｏ₄ ）を用い、ＲＦが１０〜３０ＭＨｚ
でパワーを０．５Ｗ／ｃｍ² 以上に設定し、基板温度を
３００〜４５０℃に設定して５０〜１００ｎｍの厚みで
成膜した。次いで、ゲート酸化膜３の上に非晶質シリコ
ンからなる半導体薄膜４を３０〜５０ｎｍの厚みで成膜
した。二層構造のゲート絶縁膜と非晶質半導体薄膜４は
成膜チャンバの真空系を破らず連続成膜した。

【０００８】この後、４００℃の温度で窒素雰囲気中２
時間程度加熱処理を行い、非晶質半導体薄膜４に含有さ
れていた水素を放出する。いわゆる脱水素アニールを行
う。次いで、エネルギービームとしてレーザ光５０を照
射し、非晶質半導体薄膜４を結晶化する。レーザ光５０
としてはエキシマレーザビームを用いることができる。
いわゆるレーザアニールは６００℃以下のプロセス温度
で半導体薄膜を結晶化する為の有力な手段である。本実
施形態では、パルス状に励起され且つ矩形状に整形され
たレーザ光５０を非晶質半導体薄膜４に照射して結晶化
を行う。この際、パルス継続時間が２５ｎｓを超えるレ
ーザ光５０を、同一箇所に５ショット未満の回数で照射
する。具体的には、互いに隣り合う矩形状の照射領域が
部分的に重なる様に二次元的に移動しながらレーザ光５
０をパルス状に照射する。この結果、レーザ光５０のシ
ョット回数が矩形状の照射領域の中央部で１ショットと
なり、照射領域の辺部で２ショットとなり、照射領域の
角部で４ショットになる。好ましくは、３０〜５０ｎｍ
の厚みで非晶質半導体薄膜４を成膜した後、５００〜７
００ｍＪ／ｃｍ² のエネルギー密度でレーザ光５０を照
射する。

【０００９】次いで（ｃ）に示す様に、多結晶半導体薄
膜５の上に再びＴＥＯＳを用いたプラズマＣＶＤ法でＳ
ｉＯ₂ を約１００ｎｍの厚みで成膜する。このＳｉＯ₂
を所定の形状にパタニングしてエッチングストッパー膜
６に加工する。この場合、裏面露光技術を用いてゲート
電極１と整合する様にエッチングストッパー膜６をパタ
ニングしている。このエッチングストッパー膜６は後工
程で多結晶半導体薄膜５をエッチングする際、直下のチ
ャネル領域を保護する役目を果たす。

【００１０】最後に（ｄ）に示す様に、エッチングスト
ッパー膜６をマスクとしてイオンドーピングにより不純
物（例えばＰ）を半導体薄膜５に注入し、ＬＤＤ領域を
形成する。更にストッパー膜６及びその両側のＬＤＤ領
域を被覆する様にフォトレジストをパタニング形成した
後、これをマスクとして不純物（例えばＰ）を高濃度で
注入し、ソース領域Ｓ及びドレイン領域Ｄを形成する。
不純物注入には、例えばイオンインプランテーションや
イオンドーピングを用いることができる。前者は質量分
離を行った後不純物を電界加速して注入するのに対し、
後者は質量分離をかけることなく電界加速で不純物を注
入する。この後、レーザアニール又は熱アニールで半導
体薄膜５に注入された不純物を活性化させる。レーザア
ニールを採用する場合には、前述した結晶化工程と同様
に、パルス状に励起され且つ矩形状に整形されたレーザ
光を多結晶半導体薄膜５に照射する。この際、パルス継
続時間が２５ｎｓを超えるレーザ光５０を同一箇所に５
ショット未満の回数で照射する。この段階で半導体薄膜
５をエッチングにより所定の形状にパタニングする。続
いてＳｉＯ₂ を約２００〜６００ｎｍの厚みで成膜し層
間絶縁膜７とする。この層間絶縁膜７の成膜方法はプラ
ズマＣＶＤ法でも、常圧ＣＶＤ法、減圧ＣＶＤ法、スパ
ッタ法何れの方法でもよい。層間絶縁膜７の形成後、Ｓ
ｉＮ_x をプラズマＣＶＤ法で約１００〜４００ｎｍ成膜
し、パシベーション膜（キャップ膜）８とする。この段
階で窒素ガス又はフォーミングガス又は真空中雰囲気下
で３００〜４００℃の加熱処理を１〜２時間行い、層間
絶縁膜７に含まれる水素原子を半導体薄膜５中に拡散さ
せる。なお、このパシベーション膜（キャップ膜）８は
必ずしも必要ではなく、層間絶縁膜７のみの状態でアニ
ールしてもよい。この後、コンタクトホールを開口し、
Ｍｏ，Ａｌなどをスパッタした後所定の形状にパタニン
グして配線電極９に加工する。更に、アクリル樹脂など
からなる平坦化層１０を塗布した後コンタクトホールを
開口する。平坦化層１０の上にＩＴＯなどからなる透明
導電膜をスパッタした後、所定の形状にパタニングして
画素電極１１に加工する。

【００１１】図２は、前述したレーザアニールに用いる
光学系を模式的に示している。矩形状のレーザ光５０
（以下、矩形ビームという）を照射し、非晶質半導体薄
膜４を多結晶半導体薄膜５に転換する。レーザ光源とし
ては大出力のＸｅＣｌエキシマレーザを用いる。レーザ
光５０の波長は３０８ｎｍである。矩形ビームはレーザ
光源から出射された後、ビームホモジナイザ５１で整形
され、ミラー５２を経てガラス基板上に導かれる。な
お、図示しないが、ガラス基板は矩形ビームに対して相
対的にステップ状に移動するようになっている。

【００１２】図３は、矩形ビーム５０の照射方法を模式
的に表わしている。矩形ビーム５０は幅寸法Ｗが５０ｍ
ｍで、縦寸法Ｌが６０ｍｍとなる様に整形されている。
この例では、パルス継続時間が１５０〜２５０ｎｓ、エ
ネルギー密度が５００〜７００ｍＪ／ｃｍ² 、発振周波
数を０．２５Ｈｚ以上の設定条件で、矩形ビーム５０を
二次元的に走査しながら、絶縁基板０に照射している。
この際、互いに隣り合う矩形ビーム５０の照射領域が部
分的に重なる様に二次元的に移動しながら矩形ビーム５
０をパルス状に照射している。重なった部分の幅寸法Ｆ
は５ｍｍに設定している。ただし、Ｆ＝５ｍｍは例示で
あり、本発明はこれに限られるものではない。少なくと
もＦ＝１ｍｍ以上あればよい。基本的には、互いに隣り
合う照射領域が重なり合えばよく、その幅が少ない程、
レーザアニールのスループットが良くなる。本実施形態
では、６００×５５０ｍｍ² の面積を有する基板０をス
テップ状に矩形ビーム５０で二次元方向に走査し、半導
体薄膜の結晶化を行っている。図示する様に、１ショッ
ト分の矩形ビーム５０の照射領域に着目すると、中央部
ではで示す様にショット数が１回となる。四辺部は
で示す様にショット数が２回となる。角部ではで示す
様にショット数が４回になる。矩形ビーム５０のパルス
発振周波数を高くする程、矩形ビーム５０の走査時間を
短くできるので、スループットが高くなる。発振周波数
は０．２５Ｈｚ以上が可能である。例えば、発振周波数
を１Ｈｚに設定すると、６００×５５０ｍｍ² の基板全
域を照射する為、約１００ｓｅｃの時間を要する。矩形
ビーム５０のサイズは光学系を変更することにより調整
可能である。レーザ光源の出力が一定の場合、矩形ビー
ム５０の断面積を拡大化すると、絶縁基板０上でのエネ
ルギー密度が低下する。非晶質シリコンを多結晶シリコ
ンに転換する為に必要な、最適エネルギー密度は半導体
薄膜の厚みに依存している。最適エネルギー密度を確保
した上で、矩形ビーム５０の断面積を適宜調整すること
が可能である。

【００１３】半導体薄膜を結晶化するに当り、矩形ビー
ムのパルス継続時間が多結晶シリコンの結晶粒径に大き
く影響を及ぼすことが見出された。図４はパルス発振さ
れるレーザ光のエネルギー／時間曲線を示すグラフであ
る。即ち、１パルス分のレーザ光のエネルギーの時間変
化を示している。ここで、パルス継続時間を、エネルギ
ー／時間曲線のエネルギーピーク半値幅で定義する。従
来のラインビームではエネルギーのピーク値が高くなる
ものの、半値幅は２５ｎｓ以下となる。矩形ビームでは
エネルギーピークが低くなる代わり、半値幅が２５ｎｓ
を超える様になり、例えば２００ｎｓ程度に達する。結
晶粒径に与えるパルス継続時間の影響を調べる為に実験
を行った。全体として、半導体薄膜に与える熱エネルギ
ーを一定にする為、エネルギー／時間曲線の積分値で示
される総熱量が一定となる様に、レーザ光のピークエネ
ルギーを決めた。この条件下でパルス継続時間を変え
て、非晶質シリコンの結晶化を行った。得られた多結晶
シリコンの結晶粒径（グレインサイズ）を測定した。パ
ルス継続時間が２５ｎｓまで短くなると、１ショットで
のグレインサイズは数十ｎｍまで小さくなり、微結晶状
態となる。この状態では多結晶シリコン薄膜トランジス
タの移動度が低過ぎ、実用にはならない。この様なグレ
インサイズの挙動は以下の様なメカニズムによる。パル
ス継続時間が短い場合、非晶質シリコンがレーザ光のエ
ネルギーを受けて溶融してから多結晶シリコンに凝固す
るまでの時間が短い。この為、核発生密度が大きくなり
グレインサイズが小さくなる。これに対し、パルス継続
時間が長い場合、溶融状態から凝固状態までの経過時間
を延長できる。この結果、結晶成長の時間が長くなる
為、核発生密度は減少しグレインサイズが大きくなる。
従って、パルス継続時間は２５ｎｓを超える必要があ
り、例えば２００ｎｓ程度が望ましい。

【００１４】図５は、レーザ光のエネルギーを横軸に取
り、グレインサイズを縦軸に取ったグラフであり、照射
エネルギーに対するグレインサイズの変化を示してい
る。実線は本発明に従って矩形ビームを用いた場合の結
果を示し、破線は従来のラインビームを用いた場合の結
果を示している。グラフから明らかな様に、従来のライ
ンビームを用いた場合、約３００ｎｍ程度の大粒径の多
結晶シリコンが得られるエネルギー範囲は、３９５〜４
１０ｍＪ／ｃｍ² であり非常に狭い。これに対し、本発
明に従ってパルス継続時間が２５ｎｓを超える矩形ビー
ムを用いた場合、４００〜４７０ｍＪ／ｃｍ² と比較的
広いエネルギー範囲で３００ｎｍ以上のグレインサイズ
が得られている。更に、エネルギーが４００ｍＪ／ｃｍ
² 以下の範囲に着目すると、従来例に比較して本発明で
は照射エネルギーに対するグレインサイズの変化が穏や
かである。照射エネルギーが時間的、空間的に変動して
もグレインサイズを比較的均一に制御することが可能で
ある。

【００１５】パルス継続時間τ＝１００〜２００ｎｓの
条件下で、レーザアニールにおける多重ショット照射の
効果を調べた。図６に示す様に、レーザ光のエネルギー
を４５０ｍＪ／ｃｍ² の一定値に保ち、矩形ビーム５０
を矢印で示す方向にステップ状に移動しながら半導体薄
膜に重ねて照射した。で示す部分がショット回数１で
あり、で示す部分がショット回数２となり、で示す
部分がショット回数３となり、で示す部分がショット
回数４となり、で示す部分がショット回数５になる。

【００１６】矩形ビームが重なった部分の結晶性を透過
型電子顕微鏡で調べた。その結果を図７に示す。横軸に
ショット数を示し、縦軸にグレインサイズを示す。ショ
ット数１の部分とショット数２の部分とでは、グレ
インサイズは何れも１２０ｎｍ程度でありほとんど差が
なかった。ショット数が増加するにつれ、グレインサイ
ズは増大化する傾向があるが、急激な変化はない。ショ
ット数３の部分でグレインサイズは１５０ｎｍ程度と
なり、ショット数４の部分でグレインサイズは２００
ｎｍ程度である。しかし、ショット数５の部分では、
多結晶シリコンの薄膜に数十ｎｍ程度の穴が無数に開い
ているのが観察された。これは、過剰な熱エネルギーの
供給により、半導体薄膜が局所的に蒸発したことに起因
する。以上のことから、矩形ビームを用いて結晶化を行
う場合、同一箇所におけるショット数は５回未満に設定
することが必要である。

【００１７】図８は、本発明に係る薄膜トランジスタの
製造方法の第２実施形態を示す工程図である。第１実施
形態と異なり、本実施形態はトップゲート構造の薄膜ト
ランジスタを作成している。まず（ａ）に示す様に、絶
縁基板０の上にバッファ層となる二層の下地膜６ａ，６
ｂをプラズマＣＶＤ法により連続成膜する。一層目の下
地膜６ａはＳｉＮ_x からなり、ＳｉＨ₄ ガスとＮＨ₃ ガ
スの混合物を原料気体として用い、ＲＦ＝１３．５６Ｍ
Ｈｚ、パワー＝０．０６Ｗ／ｃｍ² 以上、基板温度３０
０〜３５０℃で成膜した。二層目の下地膜６ｂはＳｉＯ
₂ からなり、原料気体として例えばＴＥＯＳを用いたプ
ラズマＣＶＤ法により成膜した。膜厚は一層目の下地膜
６ａが５０ｎｍ程度であり、二層目の下地膜６ｂが１０
０ｎｍ〜２０００ｎｍ程度である。このＳｉＯ₂ からな
る下地膜６ｂの上に非晶質シリコンからなる半導体薄膜
４を約４０ｎｍの厚みで成膜する。この後４００℃で２
時間程度脱水素アニールを行った後、矩形ビームを照射
して非晶質半導体薄膜４を多結晶半導体薄膜５に転換す
る。このレーザアニールは、第１実施形態と同様な条件
で行える。

【００１８】次に（ｂ）に示す様に、この多結晶半導体
薄膜５をアイランド状にパタニングした後、その上に再
びＳｉＯ₂ を１００ｎｍ程度の厚みで成膜し、ゲート酸
化膜３とする。

【００１９】最後に（ｃ）に示す様に、ゲート酸化膜３
上に、Ａｌ，Ｍｏ，Ｔａ，Ｔｉ，Ｃｒ，Ｗなどの金属を
成膜し、所定の形状にパタニングしてゲート電極１に加
工する。なお、ゲート電極１の材料としては高濃度ドー
プ多結晶シリコンと前記金属又は前記金属同志の積層構
造又は合金を用いることもできる。この後、ゲート電極
１をマスクとしてイオンドーピングなどにより不純物を
注入し、半導体薄膜５中にソース領域Ｓ及びドレイン領
域Ｄを形成する。この結果、ゲート電極１の直下にはチ
ャネル領域Ｃｈが残されることになる。次いでゲート電
極１を被覆する様にＳｉＯ₂ からなる層間絶縁膜７を約
４００ｎｍの厚みで成膜する。この層間絶縁膜７の成膜
後、ＳｉＮ_x をプラズマＣＶＤ法で約１００〜４００ｎ
ｍ堆積しパシベーション膜（キャップ膜）８とする。こ
の段階で窒素ガス、フォーミングガス、又は真空中で３
００〜４００℃の温度下１〜２時間程度アニールし、層
間絶縁膜７に含有された水素を半導体薄膜５中に拡散さ
せる。この後コンタクトホールを開口する。更にパシベ
ーション膜８の上にＭｏ，Ａｌなどをスパッタリングで
成膜した後所定の形状にパタニングして配線電極９に加
工する。更にアクリル樹脂などからなる平坦化層１０を
塗工後、これにコンタクトホールを開口する。平坦化層
１０の上にＩＴＯなどからなる透明導電膜をスパッタリ
ングし、所定の形状にパタニングして画素電極１１に加
工する。

【００２０】最後に、図９を参照して第１実施形態又は
第２実施形態で製造した薄膜トランジスタを用いたアク
ティブマトリクス型表示装置の一例を説明する。図示す
る様に、本表示装置は一対の絶縁基板１０１，１０２と
両者の間に保持された電気光学物質１０３とを備えたパ
ネル構造を有する。電気光学物質１０３として液晶材料
を用いる。下側の絶縁基板１０１には画素アレイ部１０
４と駆動回路部とが集積形成されている。駆動回路部は
垂直駆動回路１０５と水平駆動回路１０６とに分かれて
いる。又、絶縁基板１０１の周辺部上端には外部接続用
の端子部１０７が形成されている。端子部１０７は配線
１０８を介して垂直駆動回路１０５及び水平駆動回路１
０６に接続している。画素アレイ部１０４には行状のゲ
ート配線１０９と列状の信号配線１１０が形成されてい
る。両配線の交差部には画素電極１１１とこれを駆動す
る薄膜トランジスタ１１２が形成されている。薄膜トラ
ンジスタ１１２のゲート電極は対応するゲート配線１０
９に接続され、ドレイン領域は対応する画素電極１１１
に接続され、ソース領域は対応する信号配線１１０に接
続している。ゲート配線１０９は垂直駆動回路１０５に
接続する一方、信号配線１１０は水平駆動回路１０６に
接続している。画素電極１１１をスイッチング駆動する
薄膜トランジスタ１１２及び垂直駆動回路１０５と水平
駆動回路１０６に含まれる薄膜トランジスタは、本発明
に従って作成されたものである。

【００２１】

【発明の効果】従来の方法では、多結晶シリコンのグレ
インサイズを大型基板の全面に渡って均一に形成するこ
とは困難であった。レーザ光のエネルギーの均一性に対
する要求が厳し過ぎる為、現実にはグレインサイズがば
らつくことは止むを得ないとされていた。しかし、本発
明ではパルス継続時間が２５ｎｓを超える矩形ビームを
同一箇所に５ショット未満の回数で照射することによ
り、大面積のガラス基板上に均一な結晶性を有する多結
晶半導体薄膜をスループットよく形成可能である。この
為、従来は実現不可能であった対角寸法が２０インチ程
度の大型液晶表示装置であっても、多結晶シリコンを均
一に作成できる。従来のラインビームを用いたレーザア
ニールでは、グレインの不均一性に起因して、表示装置
の画面に筋状のむらが発生していた。本発明に係るレー
ザアニールを採用することで、係る不具合も解消するこ
とができた。この様に、本発明のメリットは多岐に渡
り、その効果は実に多大である。

【図面の簡単な説明】

【図１】本発明に係る薄膜トランジスタの製造方法の第
１実施形態を示す工程図である。

【図２】本発明の実施に用いられるレーザ光学系を示す
概念図である。

【図３】矩形ビームを用いたレーザアニールの具体例を
示す平面図である。

【図４】レーザ光のパルス継続時間を示すグラフであ
る。

【図５】レーザ光の照射エネルギーに対する多結晶シリ
コンのグレインサイズの依存性を示すグラフである。

【図６】多結晶シリコンのグレインサイズに対するレー
ザ光のショット回数の影響を調べる為に行った実験を示
す模式図である。

【図７】レーザ光のショット回数と多結晶シリコンのグ
レインサイズとの関係を示すグラフである。

【図８】本発明に係る薄膜トランジスタの製造方法の第
２実施形態を示す工程図である。

【図９】本発明の応用例であるアクティブマトリクス型
表示装置の一例を示す斜視図である。

【符号の説明】

０・・・絶縁基板、１・・・ゲート電極、２・・・ゲー
ト窒化膜、３・・・ゲート酸化膜、４・・・非晶質半導
体薄膜、５・・・多結晶半導体薄膜、７・・・層間絶縁
膜、１１・・・画素電極、５０・・・レーザ光（矩形ビ
ーム）

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体薄膜と、その一面側に接して形成
   されたゲート絶縁膜と、該ゲート絶縁膜を介して該半導
   体薄膜に重ねられたゲート電極とを含む積層構成を有し
   絶縁基板上に形成される薄膜トランジスタの製造方法で
   あって、 パルス状に励起され且つ矩形状に整形されたエネルギー
   ビームを該半導体薄膜に照射して結晶化する工程を含ん
   でおり、 パルス継続時間が２５ｎｓを超えるエネルギービーム
   を、同一箇所に５ショット未満の回数で照射することを
   特徴とする薄膜トランジスタの製造方法。
2. 【請求項２】 互いに隣り合う矩形状の照射領域が部分
   的に重なる様に二次元的に移動しながらエネルギービー
   ムをパルス状に照射し、 ショット回数が照射領域の中央部で１ショット、照射領
   域の辺部で２ショット及び照射領域の角部で４ショット
   となる様にしたことを特徴とする請求項１記載の薄膜ト
   ランジスタの製造方法。
3. 【請求項３】 ３０〜５０ｎｍの厚みで半導体薄膜を成
   膜した後、５００〜７００ｍＪ／ｃｍ² のエネルギー密
   度でエネルギービームを照射することを特徴とする請求
   項１記載の薄膜トランジスタの製造方法。
4. 【請求項４】 所定の間隙を介して互いに接合した一対
   の基板と、該間隙に保持された電気光学物質とを有し、
   一方の基板には対向電極を形成し、他方の基板には画素
   電極及びこれを駆動する薄膜トランジスタを形成し、該
   薄膜トランジスタを、半導体薄膜とこの一面側に重ねら
   れたゲート電極とで形成した表示装置の製造方法であっ
   て、 パルス状に励起され且つ矩形状に整形されたエネルギー
   ビームを該半導体薄膜に照射して結晶化する工程を含ん
   でおり、 パルス継続時間が２５ｎｓを超えるエネルギービームを
   同一箇所に５ショット未満の回数で照射することを特徴
   とする表示装置の製造方法。