JP4939699B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4939699B2
JP4939699B2 JP2001165950A JP2001165950A JP4939699B2 JP 4939699 B2 JP4939699 B2 JP 4939699B2 JP 2001165950 A JP2001165950 A JP 2001165950A JP 2001165950 A JP2001165950 A JP 2001165950A JP 4939699 B2 JP4939699 B2 JP 4939699B2
Authority
JP
Japan
Prior art keywords
semiconductor film
film
island
region
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001165950A
Other languages
English (en)
Other versions
JP2002359251A (ja
JP2002359251A5 (ja
Inventor
康行 荒井
秀和 宮入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001165950A priority Critical patent/JP4939699B2/ja
Publication of JP2002359251A publication Critical patent/JP2002359251A/ja
Publication of JP2002359251A5 publication Critical patent/JP2002359251A5/ja
Application granted granted Critical
Publication of JP4939699B2 publication Critical patent/JP4939699B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置の作製方法に関する。特に本発明は、非晶質構造を有する半導体膜にレーザービームを照射して形成される結晶構造を有する半導体膜により作製される薄膜トランジスタ及び当該薄膜トランジスタを搭載した半導体装置の作製方法に関する。
【0002】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体膜(厚さ数〜数百nm程度)を用いてTFTを形成し、このTFTを用いて大面積集積回路を作製する技術の開発が進んでいる。TFTを画素毎に設けて映像表示を行うアクティブマトリクス駆動の表示装置はその典型的な応用例である。
【0003】
アクティブマトリクス駆動の表示装置において、画素部には数十万から数百万個の各画素にTFTが配置され、そのTFTのそれぞれには画素電極が設けられている。画素部に配置されるTFTの数は、画素密度の向上と共に年々増加の一途をたどっている。それに伴って、外部から信号を入力するための端子数が増大するので、画素部へ入力する走査信号や映像信号を制御する駆動回路を同一基板上に一体形成して入力端子数を減らすための技術開発が進められている。さらに、マイクロプロセッサやメモリー、増幅回路なども同一基板上に一体形成し、各種機能を集積したシステム・オン・パネルの技術思想も提案されている。
【0004】
このような機能回路をTFTで形成するためには、単結晶シリコン基板に形成されるMOSトランジスタと同等の特性がTFTに要求されることになる。TFTを高い周波数で駆動するためには、移動度を向上させる必要があるが、それはTFTを構成する半導体膜の特性が大きく影響している。
【0005】
非晶質構造を有する半導体膜(以下、非晶質半導体膜という)で形成するTFTに対し、非晶質構造を有する半導体膜にレーザービームを照射して形成される結晶構造を有する半導体膜(本明細書では特に多結晶半導体膜を指し、以下多結晶半導体膜という)を用いたTFTは、電界効果移動度を飛躍的に向上させることが可能であることが示されている。多結晶半導体膜は、ガラス基板上に形成した非晶質半導体膜にレーザービームを照射することで結晶化させ、数百nmの粒径の多結晶を得ている。
【0006】
エキシマレーザーは非晶質半導体膜の結晶化のために用いられるレーザーの一種である。出力の大きいパルス発振のレーザービームを被照射面において、太さ0.1〜0.5mm、長さ10cm以上の線状ビームとなるように光学系にて加工し、レーザービームの照射位置を被照射面に対し相対的に走査させて結晶化させる方法は、生産性が高い方法であると認識されている。
【0007】
レーザービームの照射により半導体膜は表面から瞬時に溶融し、その後、基板への熱伝導のため溶融した半導体膜は基板側から冷却し凝固する。この凝固過程において再結晶化し、大粒径の結晶構造を有する半導体膜となるが、瞬間的には溶融状態となるため、体積膨張が生じて半導体表面にリッジと呼ばれる凹凸が形成され、特にトップゲート型TFTの場合にはリッジのある表面がゲート絶縁膜との界面となるため、素子特性が大きく左右されていた。
【0008】
【発明が解決しようとする課題】
ガラス基板上に多結晶半導体膜を効率良く形成するためには、レーザービームを照射して結晶化させる技術が必須のものとなっている。しかしながら、従来のレーザービームによる結晶化技術では均一なエネルギーが膜全体に与えられず、リッジに加えてレーザービームを照射したことによる波状の縞模様が形成されるなどの欠点があった。
【0009】
本発明はこのような問題点を解決するための技術であり、多結晶半導体膜を用いて形成するTFTの動作特性及び信頼性を向上させ、半導体装置の性能を向上させる技術を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記問題点を解決するために本発明は、絶縁表面上に非晶質構造を有する第1の半導体膜を形成する第1工程と、該非晶質構造を有する第1の半導体膜にレーザービームを照射して結晶化を行い、結晶構造を有する第1の半導体膜及び該膜上に酸化膜とを形成する第2工程と、当該酸化膜を除去する第3工程と、不活性気体雰囲気または真空中でレーザービームを照射して第1の半導体膜の表面を平滑化する第4工程と、結晶構造を有する第1の半導体膜上に非晶質構造を有する第2の半導体膜を形成する第5工程と、非晶質構造を有する第2の半導体膜側からレーザービームを照射して結晶化を行い、結晶構造を有する第2の半導体膜を形成する第6工程とを有する半導体装置の作製方法を提供する。
【0011】
非晶質構造を有する半導体膜を酸化雰囲気中でレーザービームを照射することにより結晶粒径を大きくすることができる。その結晶化に伴って形成されるリッジは、不活性気体雰囲気または真空中におけるレーザービームの照射により平滑化され無くすことができる。さらに、こうして形成された結晶構造を有する半導体膜をシード層として、その上に非晶質構造を有する半導体膜を形成し、レーザービームの照射により、より結晶粒径の大きな結晶構造を有する半導体膜を得る。シード層が平滑化されているため、均質な結晶成長が期待でき、大粒径化を図ることができる。
【0012】
また、本発明は、絶縁表面上に非晶質構造を有する第1の半導体膜を形成する第1工程と、非晶質構造を有する第1の半導体膜にレーザービームを照射して結晶化を行い、結晶構造を有する第1の半導体膜及び該膜上に酸化膜とを形成する第2工程と、酸化膜を除去する第3工程と、不活性気体雰囲気または真空中でレーザービームを照射して前記第1の半導体膜の表面を平滑化する第4工程と、結晶構造を有する第1の半導体膜上に非晶質構造を有する第2の半導体膜を形成する第5工程と、非晶質構造を有する第2の半導体膜側からレーザービームを照射して結晶化を行い、結晶構造を有する第2の半導体膜を形成する第6工程と、不活性気体雰囲気または真空中でレーザービームを照射して第2の半導体膜の表面を平滑化する第7工程とを有する半導体装置の作製方法を提供する。
【0013】
平滑化された結晶構造を有する半導体膜をシード層として、その上に非晶質構造を有する半導体膜を形成し、レーザービームの照射により、より結晶粒径の大きな結晶構造を有する半導体膜を得る工程において、上層に形成した当該半導体膜に対し、不活性気体雰囲気または真空中でレーザービームを照射して平滑化処理を行うことで、より平坦な半導体膜を得ることができる。
【0014】
非晶質半導体膜の結晶化に伴って、含有する水素の離脱、シリコン原子の再配列により膜は緻密化する。その結果、内部応力が生じ、形成される結晶構造を有する半導体膜には歪みエネルギーが内在する。それを緩和するために加熱処理を行い、構造緩和を促進させると良い。加熱温度はシリコンが自然核の発生により結晶化する温度と同程度の温度とすると良い。実際には、不活性気体中にて500〜750℃の加熱処理を行う。レーザービームによる結晶化以外に、この加熱処理を行うことで、歪みを緩和できる。
【0015】
この熱処理は、外部から応力が作用しない状態で行うことが望ましく、半導体膜上に他の被膜を積層形成する前に行う。また、表面にリッジが存在している状態よりは、平滑化されている状態で行うことが望ましい。従って、不活性気体中でレーザービームの照射して、半導体膜の表面が平滑化された状態で行うのが適している。
【0016】
こうして、平滑化され、かつ、結晶粒径の大きい結晶構造を有する半導体膜を用いることで、トップゲート型TFTの電界効果移動度を向上させることができる。これは、特にゲート絶縁膜と接する界面の結晶性を向上させることができる為の効果である。さらに、オン電流のばらつきを低減することができる。また、ゲート絶縁膜を薄くすることができるので、駆動電圧を低くすることができ、低消費電力化を図ることができる。また、従来形成されていたリッジに電界が集中しないので、ホットキャリア効果に起因するTFTの劣化を低減することができる。
【0017】
【発明の実施の形態】
本発明の典型的な一態様は、絶縁表面上に第1の非晶質半導体膜を形成し、当該非晶質半導体膜をレーザービームの照射により結晶化させる段階と、得られた第1の多結晶半導体膜をレーザービームの照射により平滑化する段階と、該第1の多結晶半導体膜上に第2の非晶質半導体膜を形成し、当該非晶質半導体膜をレーザービームの照射により結晶化させ、第2の多結晶半導体膜を形成する段階とから成っている。さらに、第2の多結晶半導体膜にレーザービームを照射して平坦性を向上させても良い。
【0018】
第1の非晶質半導体膜はプラズマCVD法又はスパッタ法、減圧CVD法などで形成される1〜200nmの被膜が適用される。具体的には、非晶質シリコン、非晶質シリコンゲルマニウム、非晶質シリコンカーバイトなどが適用される。いずれにしても、非晶質半導体膜は膜中に含まれる酸素、窒素、炭素など結晶化の阻害要因となる不純物を5×1018/cm3以下に低減しておく必要がある。
【0019】
レーザービームは、エキシマレーザーに代表される気体レーザー、YAGレーザー、YLFレーザー、YVO4レーザーなどに代表される固体レーザーが適用される。レーザービームの波長は、400nm以下の紫外光の他、当該固体レーザーの第2高調波(532nm)などの可視光域の光も適用できる。また、レーザービームは、典型的にはパルス発振するレーザービームが適用され、パルス幅10〜100ナノ秒、繰り返し周波数10〜300Hz程度のものが適用される。照射エネルギー密度は概ね200〜500mJ/cm2である。
【0020】
また、基板上に形成する第1の非晶質半導体膜を結晶化するためのレーザービームの照射は低エネルギーも密度とする、レーザービームによる結晶化は、所詮100nm程度の結晶粒しか得られないので、シード層として用いるのには必ずしも適していない。むしろ、非晶質状態の膜に結晶粒が分散して存在する形態としておいた方が良い。その上に形成する第2の非晶質半導体膜を結晶化する時にレーザービームの密度は高く設定して、第2の非晶質半導体膜とシード層とを溶融させる程度にする。パルスレーザービームの照射によれば、溶融状態となってもシリコン原子は殆ど移動しないので、シード層に形成された結晶粒が核となり、その上層に形成された半導体膜の結晶粒を大きく成長させることができる。
【0021】
平滑化のために行うレーザービームの照射も同様にレーザーを適用するが、照射エネルギー密度は30mJ/cm2〜60mJ/cm2高めて行うと平坦性を向上させることができる。
【0022】
レーザービーム照射時の雰囲気は、非晶質半導体膜の結晶化を行う目的においては、酸化雰囲気中で行うことが望ましく、酸素中、酸素と窒素の混合気体雰囲気中の他、酸素に替えてオゾン、亜酸化窒素、二酸化窒素などを適用しても良い。平滑化を行うために行うレーザービームの照射は、不活性気体中で行うことが望ましく、窒素の他にアルゴン、ヘリウムなどの希ガスが適用される。また、この処理は半導体膜の表面に酸化膜を形成しないことが必要となるので、減圧下で行っても同様な効果を得ることができる。
【0023】
基板上に形成した第1の非晶質半導体膜をレーザービームの照射により結晶化させ、かつ、平滑化させて第1の多結晶半導体膜を得た後、これをシード層としてこの上に第2の非晶質半導体膜を形成し、同様な手法で結晶化させる。得られる第2の多結晶半導体膜は、下地との格子不整合の影響が低減し、結晶粒の大粒径化を図ることができる。
【0024】
第1の非晶質半導体膜と第2の非晶質半導体膜の組み合わせは、必ずしも同一材料で組み合わせる必要はない。例えば、第1の非晶質半導体膜として非晶質シリコンゲルマニウムを形成し、第2の非晶質半導体膜として非晶質シリコンを形成するという組み合わせを行うことができる。また、その逆の組み合わせを適用することができる。さらに、非晶質シリコンゲルマニウムを非晶質シリコンカーバイトに置き換えることも可能であるし、同様に非晶質シリコンを非晶質シリコンカーバイトに置き換えることも可能である。
【0025】
非晶質半導体膜を結晶化して得られる多結晶半導体膜は、膜の体積収縮に伴って歪みエネルギーが蓄積されるので、それを緩和するために結晶化後に加熱処理を行うのが望ましい。加熱温度はシリコンが自然核の発生により結晶化する温度と同程度の温度とすると良い。具体的には、不活性気体中にて500〜750℃の加熱処理を行う。レーザービームによる結晶化以外に、この加熱処理を行うことで、歪みを緩和できる。
【0026】
こうして基板上に形成される多結晶半導体膜を用いてTFTを形成することができる。多結晶半導体膜の表面を平滑化することで、トップゲート型TFTの電界効果移動度を向上させることができる。これは、特にゲート絶縁膜と接する界面の結晶性を向上させることができる為の効果である。さらに、オン電流のばらつきを低減することができる。また、ゲート絶縁膜を薄くすることができるので、駆動電圧を低くすることができ、低消費電力化を図るのに適している。
【0027】
【実施例】
[実施例1]
本発明の一実施例を図面を参照しながら説明する。図1(A)において、基板100はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【0028】
まず、図1(A)に示すように基板100上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiOxy)等の絶縁膜から成る下地絶縁膜101を形成する。代表的な一例は下地絶縁膜101として2層構造から成り、SiH4、NH3、及びN2Oを反応ガスとして成膜される第1酸化窒化シリコン膜を50〜100nm、SiH4、及びN2Oを反応ガスとして成膜される第2酸化窒化シリコン膜を100〜150nmの厚さに積層形成する構造が採用される。また、下地絶縁膜101の一層として膜厚10nm以下の窒化シリコン膜(SiN膜)、或いは第2酸化窒化シリコン膜(SiNxy膜(X≫Y))を用いることが好ましい。ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、半導体膜と接する下地絶縁膜を窒化シリコン膜とすることは極めて有効である。また、第1酸化窒化シリコン膜、第2酸化窒化シリコン膜、窒化シリコン膜とを順次積層した3層構造を用いてもよい。
【0029】
次いで、下地絶縁膜101上に第1の非晶質シリコン膜102を形成する。第1の非晶質シリコン膜102は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマCVD法や減圧CVD法、或いはスパッタ法で20nmの厚さに形成する。後の結晶化で良質な結晶構造を有するシリコン膜を得るためには、非晶質構造を有する第1の非晶質シリコン膜102の膜中に含まれる酸素、窒素などの不純物濃度を5×1018/cm3(二次イオン質量分析法(SIMS)にて測定した原子濃度)以下に低減させておくと良い。これらの不純物は後の結晶化を妨害する要因となり、また、結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内の鏡面処理(電界研磨処理)やオイルフリーの真空排気系を備えた超高真空対応のCVD装置を用いることが望ましい。
【0030】
次いで、結晶化をするために第1の非晶質シリコン膜102に対してレーザービーム(第1のレーザービーム)を空気または酸素雰囲気で照射する。照射エネルギー密度は250mJ/cm2とする。図1(B)で示すように、レーザービーム(第1のレーザービーム)を照射することにより、第1の多結晶シリコン膜103が形成される。第1の多結晶シリコン膜103には、表面にリッジが形成されるとともに薄い酸化膜104が形成される。このレーザービーム(第1のレーザービーム)には波長400nm以下のエキシマレーザーや、YAGレーザーの第2高調波、第3高調波を用いる。また、エキシマレーザービームに代えて紫外光ランプから発する光を用いてもよい。
【0031】
図1(C)において酸化膜104はフッ化水素酸で除去する。次いで、図1(D)に示すように、第1の多結晶シリコン膜103に対してレーザービーム(第2のレーザービーム)を窒素雰囲気または真空で照射する。レーザービームのエネルギー密度は300mJ/cm2とする。レーザービーム(第2のレーザービーム)を照射した場合、第1のレーザービームの照射により形成された凹凸の高低差(P―V値:Peak to Valley、高さの最大値と最小値の差分)が低減、即ち平滑化される。ここで、凹凸のP―V値は、AFM(原子間力顕微鏡)により観察すればよい。具体的には、第1のレーザービームの照射により形成された凹凸のP―V値が10〜30nm程度であった表面は、第2のレーザービームの照射により表面における凸凹のP―V値を5nm以下とすることができる。このレーザービーム(第2のレーザービーム)には波長400nm以下のエキシマレーザービームや、YAGレーザーの第2高調波、第3高調波を用いる。また、エキシマレーザービームに代えて紫外光ランプから発する光を用いても良い。こうして、図1(D)に示すように表面が平滑化された第1の多結晶半導体膜105を得ることができる。
【0032】
その後、表面を清浄にした後、図1(D)で示すように第2の非晶質シリコン膜106を30nmの厚さに形成する。この被膜は第1の非晶質シリコン膜と同様に形成すれば良い。
【0033】
さらに図1(F)で示すように、レーザービーム(第3のレーザービーム)を照射して、第2の非晶質シリコン膜106を結晶化させる。レーザービームのエネルギー密度は400mJ/cm2とし、第2の非晶質シリコン膜及び第1の多結晶シリコン膜を完全に溶融して結晶化させることで第2の多結晶シリコン膜107の結晶粒を大粒径化することができる。
【0034】
こうして、2段階の結晶成長と、平滑化処理により形成される第1の多結晶シリコン膜105と第2の多結晶シリコン膜107は、実際には一体物として完成する。この多結晶シリコン膜の結晶粒径はその表面側(基板100とは反対側)でより大粒径化が図られている。このような多結晶シリコン膜を用いてTFTのチャネル形成領域を形成することができる。
【0035】
[実施例2]
実施例1において、図1(E)まで行った後、図2(A)で示すように酸化雰囲気中でレーザービームを照射して結晶化させる。レーザービームの照射は図1(B)でした説明と同様なものとするが、照射エネルギー密度は300〜400mJ/cm2とし、非晶質領域が残存しないようにする。こうして形成される第2の多結晶シリコン膜110の表面には酸化膜111が形成される。
【0036】
酸化雰囲気中でレーザービームを照射して結晶化させることの意義は、微量の酸素をシリコン中に供給することにより、酸素が歪み緩和剤として働き、結晶粒径の大型化、結晶欠陥、転位に発生を防ぐ効果を期待することができる。酸素は2配位で結合するため、4配位のシリコンネットワークに構造柔軟性を持たせ、酸素と結合するシリコンの結合角に自由度を与えるので、歪みを緩和させることができる。勿論過剰の酸素は却って欠陥を生成し、n型のドーパントとして働くので好ましくない。
【0037】
次いで、図2(B)で示すように酸化膜111を除去して、実施例1と同様にして不活性雰囲気中でレーザービームを照射して平滑化処理を行う。こうして、表面がより平滑化された第2の多結晶シリコン膜112を得ることができる。
【0038】
[実施例3]
実施例1において、図1(D)まで行い第1の多結晶シリコン膜の表面を平滑化した後、歪みを緩和するための加熱処理を行う。図3に示すように、加熱処理は不活性気体中で、500〜750℃、好ましくは600〜700℃にて3〜30分行う。加熱の方法はファーネスアニール炉やランプ光源を用いた瞬間熱アニール(RTA)装置を用いても良いが、好ましくはガス加熱型のRTA装置を用いる。ガス加熱型のRTA装置を用いる利点は、気体を介しての伝導加熱により、被処理物が均一に、しかも急速の加熱できる点にある。
【0039】
この加熱処理によって第1の多結晶シリコン膜105の結晶性(非晶質領域に対する結晶領域の割合)を高めることができ、さらに構造緩和(いわゆる焼き鈍し)作用により歪みを低減させることができる。
【0040】
この加熱処理は、実施例2の工程にも組み入れること出来る。
【0041】
[実施例4]
実施例1において、図1(F)まで行い第2の多結晶シリコン膜を結晶化した後、歪みを緩和するための加熱処理を行う。図4に示すように、加熱処理は不活性気体中で、500〜750℃、好ましくは600〜700℃にて3〜30分行う。加熱の方法は同様にガス加熱型のRTA装置を用いることが望ましい。この加熱処理によって第2の多結晶シリコン膜107及び第1の多結晶シリコン膜105の結晶性(非晶質領域に対する結晶領域の割合)を高めることができ、さらに構造緩和(いわゆる焼き鈍し)作用により歪みを低減させることができる。
【0042】
尚、本実施例で示す加熱処理と実施例3で示す加熱処理との両者を、実施例1又は実施例2に組み合わせておこなうこともできる。
【0043】
[実施例5]
本実施例では実施例1〜3のいずれかの方法により作製される多結晶シリコン膜を用いて、同一基板上に画素部と、画素部の周辺に設ける駆動回路のTFT(nチャネル型TFT及びpチャネル型TFT)を同時に作製する方法について図面を用いて詳細に説明する。
【0044】
まず、図5(A)に示すように市販の無アルカリガラスから成るガラス基板300上に下地絶縁膜301を形成しする。ここでは、下地絶縁膜301として2層構造を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。下地絶縁膜301の一層目としては、プラズマCVD法を用い、SiH4、NH3、及びN2Oを反応ガスとして成膜される第1酸化窒化シリコン膜(組成比Si=32%、O=27%、N=24%、H=17%)を膜厚50nmで形成する。次いで、下地絶縁膜301のニ層目としては、プラズマCVD法を用い、SiH4及びN2Oを反応ガスとして成膜される第2酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)を膜厚100nmで形成する。この上に実施例1〜3の作製方法を用いて、多結晶シリコン膜を形成する。その後、TFTの配置に対応して島状に当該多結晶シリコン膜をエッチング加工して、島状に分離された半導体膜302〜306を形成する。
【0045】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜307となる珪素を主成分とする絶縁膜を形成する。本実施例では、プラズマCVD法により115nmの厚さで酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成する。
【0046】
続いて、図5(A)に示すように、ゲート絶縁膜307上に膜厚20〜100nmの第1の導電膜308aと、膜厚100〜400nmの第2の導電膜308bと、膜厚20〜100nmの第3の導電膜308cを積層形成する。本実施例では、ゲート絶縁膜307上に膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとチタンの合金(Al−Ti)膜、膜厚30nmのチタン膜を順次積層する。
【0047】
次に、図5(B)に示すように光露光工程によりレジストからなるマスク310〜315を形成し、ゲート電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。エッチングにはICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いると良い。ここではBCl3とCl2とO2とを用いることが適している。それぞれのガス流量比を65/10/5(SCCM)とし、1.2Paの圧力でコイル型の電極に450WのRF(13.56MHz)電力を投入してプラズマを生成して117秒のエッチングを行う。基板側(試料ステージ)にも300WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件によりAl膜及びTi膜をエッチングして第1の導電層の端部をテーパー形状とする。
【0048】
この後、第2のエッチング条件に変え、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25/25/10(SCCM)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行う。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではAl膜、Ti膜、及びW膜とも同程度にエッチングされる。
【0049】
この第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層、第2の導電層、及び第3の導電層の端部がテーパー形状となる。このテーパー部の角度は15〜45°となる。こうして、第1のエッチング処理により第1の導電層と第2の導電層と第3の導電層とから成る第1の形状の導電層317〜322(第1の導電層317a〜322aと第2の導電層317b〜322bと第3の導電層317c〜322c)を形成する。316はゲート絶縁膜であり、第1の形状の導電層317〜322で覆われない領域は20〜50nm程度エッチングされ薄くなった領域が形成される。
【0050】
次に、レジストからなるマスク310〜315を除去せずに図5(C)に示すように第2のエッチング処理を行う。エッチング用ガスにBCl3とCl2を用い、それぞれのガス流量比を20/60(SCCM)とし、1.2Paの圧力でコイル型の電極に600WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行う。基板側(試料ステージ)には100WのRF(13.56MHz)電力を投入する。この第3のエッチング条件により第2導電層及び第3導電層をエッチングする。こうして、上記第3のエッチング条件によりチタンを微量に含むアルミニウム膜及びチタン膜を異方性エッチングして第2の形状の導電層324〜329(第1の導電層324a〜329aと第2の導電層324b〜329bと第3の導電層324c〜329c)を形成する。323はゲート絶縁膜であり、第2の形状の導電層324〜329で覆われない領域は若干エッチングされ薄くなった領域が形成される。
【0051】
そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、半導体膜にn型を付与する不純物元素を添加する。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1.5×1014/cm2とし、加速電圧を60〜100keVとして行う。n型を付与する不純物元素として、典型的にはリン(P)または砒素(As)を用いる。この場合、第2形状の導電層324〜328がn型を付与する不純物元素に対するマスクとなり、自己整合的に第1の不純物領域330〜334が形成される。第1の不純物領域330〜334には1×1016〜1×1017/cm3の濃度範囲でn型を付与する不純物元素を添加する。
【0052】
次いで、レジストからなるマスクを除去した後、図6(A)に示すようにレジストからなるマスク335、336を形成し第2のドーピング処理を行う。マスク335は駆動回路のnチャネル型TFTの一つを形成する半導体膜のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク336は画素部のTFTを形成する半導体膜のチャネル形成領域及びその周辺の領域を保護するマスクである。
【0053】
第2のドーピング処理におけるイオンドープ法の条件はドーズ量を1.5×1015/cm2とし、加速電圧を60〜100keVとしてリン(P)をドーピングする。ここでは、第2形状の導電層324〜328及びゲート絶縁膜323の膜厚の差を利用して各半導体膜に不純物領域を行う。こうして、第2の不純物領域380〜382と第3の不純物領域337〜341が形成される。第3の不純物領域337〜341には1×1020〜1×1021/cm3の濃度範囲でn型を付与する不純物元素を添加されている。また、第2の不純物領域はゲート絶縁膜の膜厚差により第3の不純物領域よりも低濃度に形成され、1×1018〜1×1019/cm3の濃度範囲でn型を付与する不純物元素を添加されることになる。
【0054】
次いで、レジストからなるマスク335、336を除去した後、新たにレジストからなるマスク342〜344を形成して図6(B)に示すように第3のドーピング処理を行う。この第3のドーピング処理により、pチャネル型TFTを形成する半導体膜にp型の導電型を付与する不純物元素が添加された第4の不純物領域347及び第5の不純物領域345、346を形成する。第4の不純物領域は第2形状の導電層と重なる領域に形成されるものであり、1×1018〜1×1020/cm3の濃度範囲でp型を付与する不純物元素が添加されるようにする。また、第5の不純物領域345、346には1×1020〜1×1021/cm3の濃度範囲でp型を付与する不純物元素が添加されるようにする。
【0055】
尚、第5の不純物領域348、349及び第4の不純物領域350は画素部において保持容量を形成する半導体膜に形成される。以上までの工程でそれぞれの半導体膜にn型またはp型の導電型を有する不純物領域が形成される。第2の形状の導電層324〜327はゲート電極となる。また、第2の形状の導電層328は画素部において保持容量を形成する一方の電極となる。さらに、第2の形状の導電層329は画素部においてソース配線を形成する。
【0056】
次いで、ほぼ全面を覆う絶縁膜(図示しない)を形成する。本実施例では、プラズマCVD法により膜厚50nmの酸化シリコン膜を形成した。次いで、それぞれの半導体膜に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、RTA法、或いはYAGレーザーまたはエキシマレーザーを照射するレーザーアニール法のいずれかによって行う。
【0057】
次いで、窒化シリコン膜からなる第1の層間絶縁膜351を形成して熱処理(300〜550℃で1〜12時間の熱処理)を行い、半導体膜を水素化する工程を行う(図6(C))。この工程は第1の層間絶縁膜351に含まれる水素により半導体膜のダングリングボンドを終端する工程である。酸化シリコン膜からなる絶縁膜(図示しない)の存在に関係なく半導体膜を水素化することができる。
【0058】
次いで、第1の層間絶縁膜351上に有機絶縁物材料から成る第2の層間絶縁膜374を形成する。本実施例では膜厚1.6μmのアクリル樹脂膜を形成する。次いで、ソース配線327に達するコンタクトホールと各不純物領域に達するコンタクトホールを形成する。本実施例では複数のエッチング処理を順次行う。本実施例では第1の層間絶縁膜をエッチングストッパーとして第2の層間絶縁膜をエッチングした後、絶縁膜(図示しない)をエッチングストッパーとして第1の層間絶縁膜をエッチングしてから絶縁膜(図示しない)をエッチングする。その後Al、Ti、Mo、Wなどを用いて配線及び画素電極を形成する。これらの電極及び画素電極の材料は、AlまたはAgを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。こうして、ソースまたはドレイン配線353〜358、ゲート配線360、接続配線359、画素電極361が形成される。
【0059】
以上の様にして、nチャネル型TFT401、pチャネル型TFT402、nチャネル型TFT403を有する駆動回路406と、nチャネル型TFT404、保持容量405とを有する画素部407を同一基板上に形成することができる。(図7)本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【0060】
駆動回路406のnチャネル型TFT401(第2のnチャネル型TFT)はチャネル形成領域362、ゲート電極を形成する第2の形状の導電層324と一部が重なる第2の不純物領域363とソース領域またはドレイン領域として機能する第3の不純物領域364を有している。pチャネル型TFT402にはチャネル形成領域365、ゲート電極を形成する第2の形状の導電層325と一部が重なる第4不純物領域366とソース領域またはドレイン領域として機能する第4の不純物領域367を有している。nチャネル型TFT403(第2のnチャネル型TFT)にはチャネル形成領域368、ゲート電極を形成する第2の形状の導電層326と一部が重なる第2の不純物領域369とソース領域またはドレイン領域として機能する第3の不純物領域370を有している。このようなnチャネル型TFT及びpチャネル型TFTによりシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成することができる。特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、nチャネル型TFT401または403の構造が適している。
【0061】
画素部407の画素TFT404(第1のnチャネル型TFT)にはチャネル形成領域371、ゲート電極を形成する第2の形状の導電層328の外側に形成される第1の不純物領域372とソース領域またはドレイン領域として機能する第3の不純物領域373を有している。また、保持容量405の一方の電極として機能する半導体膜には第4の不純物領域376、第5の不純物領域377が形成されている。保持容量405は、絶縁膜(ゲート絶縁膜と同一膜)を誘電体として、第2形状の電極329と、半導体膜306とで形成されている。
【0062】
いずれにしても、こうして形成されたTFTは、半導体膜の表面が平滑化されているため、その上に形成するゲート絶縁膜及びゲート電極も均一性良く平坦に形成することが可能である。その結果、ゲート電極に電圧を印加してTFTを動作させた場合に電界が局部的に集中することがない。従来あったように、電界がリッジの凸部に集中しないことにより、特にドレイン端において発生するホットキャリア効果に起因する劣化を抑制することが可能となる。また、ソース・ドレイン間を流れるキャリアの濃度分布はゲート絶縁膜との界面近傍において高くなるが、リッジがなく平滑化されているため、キャリアが散乱されることなくスムーズに流すことができる。
【0063】
[実施例6]
実施例5において、半導体膜302〜306を形成した後、実施例3で述べるものと同様のガス加熱方式による加熱処理を行い、半導体膜の歪みを緩和する加熱処理を行う。この加熱処理はゲート絶縁膜を形成する前に行うと良く、半導体膜の歪みを緩和することができる。この処理により、TFTのサブスレッショルド特性を改善し、nチャネル型及びpチャネル型TFTのサブスレッショルド係数を小さくすることができる。
【0064】
[実施例7]
本実施例では、実施例5で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図9を用いる。まず、実施例1に従い、図7の状態のアクティブマトリクス基板を得た後、配向膜を形成しラビング処理を行う。スペーザーは柱状又は球状のスペーサを用いる。
【0065】
次いで、対向基板を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタが設けられている。また、駆動回路の部分にも遮光層を設けた。このカラーフィルタと遮光層とを覆う平坦化膜を設けた。次いで、平坦化膜上に透明導電膜からなる対向電極を画素部に形成し、対向基板の全面に配向膜を形成しラビング処理を施す。
【0066】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材で貼り合わせる。その後、両基板の間に液晶材料を注入し、封止剤(図示せず)によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにしてアクティブマトリクス型液晶表示装置が完成する。さらに、公知の技術を用いて偏光板、FPC等を適宜設ける。
【0067】
こうして得られた液晶モジュールの構成を図9の上面図を用いて説明する。アクティブマトリクス基板501の中央には、画素部504が配置されている。画素部504の上側には、ソース信号線を駆動するためのソース信号線駆動回路502が配置されている。画素部504の左右には、ゲート信号線を駆動するためのゲート信号線駆動回路503が配置されている。本実施例に示した例では、ゲート信号線駆動回路503は画素部に対して左右対称配置としているが、これは片側のみの配置でも良く、液晶モジュールの基板サイズ等を考慮して、設計者が適宜選択すれば良い。ただし、回路の動作信頼性や駆動効率等を考えると、図9に示した左右対称配置が望ましい。
【0068】
各駆動回路への信号の入力は、フレキシブルプリント基板(Flexible Print Circuit:FPC)505から行われる。FPC505は、基板501の所定の場所まで配置された配線に達するように、層間絶縁膜および樹脂膜にコンタクトホールを開口し、接続電極509を形成した後、異方性導電膜等を介して圧着される。本実施例においては、接続電極はITOを用いて形成されている。
【0069】
駆動回路、画素部の周辺には、基板外周に沿ってシール剤507が塗布され、あらかじめアクティブマトリクス基板上に形成されたスペーサ810によって一定のギャップ(基板501と対向基板506との間隔)を保った状態で、対向基板506が貼り付けられる。その後、シール剤507が塗布されていない部分より液晶素子が注入され、封止剤508によって密閉される。以上の工程により、液晶モジュールが完成する。また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のICを用いてもよい。
【0070】
以上のようにして液晶モジュールが形成される。この液晶モジュールを用い、バックライト604、導光板605を設け、カバー606で覆えば、図10にその断面図の一部を示すようなアクティブマトリクス型液晶表示装置が完成する。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて貼り合わせる。また、基板と対向基板を貼り合わせる際、枠で囲んで有機樹脂を枠と基板との間に充填して接着してもよい。また、透過型であるので偏光板603は、アクティブマトリクス基板と対向基板の両方に貼り付ける。
【0071】
[実施例8]
本実施例では、発光素子を備えた発光表示装置を作製する例を図11に示す。図11(A)は、発光装置を示す上面図、図11(B)は図11(A)をA−A’で切断した断面図である。絶縁表面を有する基板900(例えば、ガラス基板、結晶化ガラス基板、もしくはプラスチック基板等)に、画素部902、ソース側駆動回路901、及びゲート側駆動回路903を形成する。これらの画素部や駆動回路は、上記実施例に従えば得ることができる。また、918はシール材、919はDLC膜であり、画素部および駆動回路部はシール材918で覆われ、そのシール材は保護膜919で覆われている。さらに、接着材を用いてカバー材920で封止されている。熱や外力などによる変形に耐えるためカバー材920は基板900と同じ材質のもの、例えばガラス基板を用いることが望ましく、サンドブラスト法などにより図9に示す凹部形状(深さ3〜10μm)に加工する。さらに加工して乾燥剤921が設置できる凹部(深さ50〜200μm)を形成することが望ましい。なお、908はソース側駆動回路901及びゲート側駆動回路903に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)909からビデオ信号やクロック信号を受け取る。
【0072】
次に、断面構造について図11(B)を用いて説明する。基板900上に絶縁膜910が設けられ、絶縁膜910の上方には画素部902、ゲート側駆動回路903が形成されており、画素部902は電流制御用TFT911とそのドレインに電気的に接続された画素電極912を含む複数の画素により形成される。また、ゲート側駆動回路903はnチャネル型TFT913とpチャネル型TFT714とを組み合わせたCMOS回路を用いて形成される。これらのTFT(911、913、914を含む)は、実施例5に従って作製すればよい。得られるTFTは半導体膜の表面が平滑化されているので、キャリアが散乱されることなくスムーズに流すことができる。そして、高いオン電流を確保することが出来、電流駆動能力を高めることができる。
【0073】
画素電極912は発光素子の陽極として機能する。また、画素電極912の両端にはバンク915が形成され、画素電極912上にはEL層916および発光素子の陰極917が形成される。有機化合物層916としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせて形成すれば良い。例えば、低分子系有機EL材料や高分子系有機EL材料を用いればよい。また、有機化合物層として一重項励起により発光(蛍光)する発光材料(シングレット化合物)からなる薄膜、または三重項励起により発光(リン光)する発光材料(トリプレット化合物)からなる薄膜を用いることができる。
【0074】
陰極917は全画素に共通の配線としても機能し、接続配線908を経由してFPC909に電気的に接続されている。さらに、画素部902及びゲート側駆動回路903に含まれる素子は全て陰極917、シール材918、及び保護膜919で覆われている。また、シール材918を用いて発光素子を完全に覆った後、すくなくとも図11に示すようにDLC膜等からなる保護膜919をシール材918の表面(露呈面)に設けることが好ましい。また、基板の裏面を含む全面に保護膜を設けてもよい。ここで、外部入力端子(FPC)が設けられる部分に保護膜が成膜されないように注意することが必要である。マスクを用いて保護膜が成膜されないようにしてもよいし、CVD装置でマスキングテープで外部入力端子部分を覆うことで保護膜が成膜されないようにしてもよい。
【0075】
以上のような構造で発光素子をシール材918及び保護膜で封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等のEL層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。また、画素電極を陰極とし、有機化合物層と陽極を積層して図11とは逆方向に発光する構成としてもよい。
【0076】
[実施例9]
図12は本発明に適用可能なレーザー処理装置の一態様を示す図である。この装置はレーザー700、光学系701、基板ステージ702、基板搬送手段704、ブロワー710などから構成されている。また、付随するものとして、基板711を保管するカセット708、カセットを保持する707、基板上のレーザービーム照射領域をブロワーから供給する気体で置換するノズル709などが備えられている。
【0077】
レーザーは波長400nm以下の光を発振するエキシマレーザーなどの気体レーザーや、YAGレーザー、YLFレーザーなどの固体レーザーを用いる。YAGレーザーでは基本波(1060nm)の他に、第2高調波(532nm)や第3高調波(353.3nm)などを用いることができる。これらのレーザーはパルス発振するものを用い、発振周波数は5〜300Hz程度のものが採用される。
【0078】
光学系710はレーザー700から放出されるレーザービームを集光及び伸張して、被照射面に断面形状が細い線状のレーザービームを照射するためのものである。その構成は任意なものとして良いが、シリンドリカルレンズアレイ712、シリンドリカルレンズ713、ミラー714、ダブレットシリンドリカルレンズ715などを用いて構成する。レンズの大きさにもよるが、長手方向は100〜400mm程度、短手方向は100〜500μm程度の線状レーザービームを照射することが可能である。
【0079】
ステージ702は処理する基板711を保持し、レーザーと同期して移動させるためのものである。基板711のカセット708からの取り出し、及びレーザー処理に伴う移動は搬送手段704により行う。搬送手段704にはアーム705が備えられている。アーム705は基板711の一端を掴み一軸方向に動かすことにより、前述の線状レーザービームを基板の全面に照射することが可能となる。
【0080】
このようなレーザー照射装置は、特に一辺が1000mmを超え、かつ厚さが1mm以下のガラス基板を処理する場合に有用である。例えば、1200mm×160mmや2000mm×2500mmであって、厚さが0.4〜0.7mmのガラス基板を処理することもできる。ガラス基板の面積が大型化しその厚さが薄くなると、ガラス基板は容易に湾曲するが、ステージ720の構成として説明したように細孔から噴出する気体をもって基板を保持することにより平坦な面を保って基板を保持することができる。
【0081】
本実施例で示すレーザー照射装置は、ノズルから吹き付ける気体を酸化性の気体、又は不活性気体とすることで、実施例1又は2で示す工程に適用することができる。このようなレーザー照射装置の構成は、レーザービームの照射時の雰囲気制御をするためのチャンバーを必要とせず、基板が大型化してもレーザー照射装置の小型化を図ることができる。
【0082】
[実施例10]
図13は実施例3又は4で説明する加熱処理に適用するガス加熱型のRTA装置の一例を示す図である。図13において第1の処理室201には第1のガス加熱手段207が対応して設けられ、第2の処理室202には第2のガス加熱手段208が対応して設けられ、第3の処理室203には第1のガス加熱手段209が対応して設けられ、第4の処理室201には第1のガス加熱手段210が対応して設けられている。また、第1のガス加熱手段212、第2のガス加熱手段206、熱交換器211が設けられ、これらの配管は実施の形態で説明する熱処理装置と同様な構成となっている。
【0083】
第1のガス加熱手段205は加熱用のガスを供給する。第2のガス加熱手段206は冷却用のガスを供給するものである。各処理室にはカセット214に保持された基板215が搬送手段213により搬送され、保持手段216上に載置される。各処理室はゲートバルブの開閉により基板を出し入れする。
【0084】
図14は複数の処理室を備えたガス加熱型RTA装置の構成を示している。処理室501、502、第1のガス供給手段506、509、第2のガス供給手段507、510、ガス加熱手段508、511が設けられている。処理室501、502は複数段重ねられていても良く、それに対応してガス加熱手段が設けられている。そのような構成は図12を参照すれば良い。バッファーカセット503は処理室から搬出した熱処理済みの基板を一端保持するものであり、ここで基板をさらに冷却する。カセット505a〜505cは基板を保持及び輸送に際し適用されるものである。基板は搬送手段504により、カセット505a〜505c、処理室501、502、バッファーカセット503間を移動させるために用いる。
【0085】
処理室の段数は、熱処理に要する時間と、搬送手段の動作速度(即ち基板を移動させられる可能な速度)により決めることができる。タクトタイムが10分程度であれば、処理室501、502には3〜10段を設置することができる。
【0086】
図14は大量バッチ処理方式による熱処理装置の構成の一例を示したが、この構成及び配置に限定される必要はなく、その他任意の配置をとることも可能である。本実施例で示すガス加熱型RTA装置は、バッチ処理の方式であり、加熱したガスにより被処理基板を加熱する方式なので、基板のサイズが大型化しても均一性良く熱処理をすることができる。例えば、一辺の長さが1000mmを超える基板の熱処理に対しても適用することができる。
【0087】
このようなガス加熱型RTA装置の特徴は、被処理基板の形態や大きさの制約を受けない。枚葉処理により、被処理基板が大型化しても頑強なサセプタを必要とせず、その分だけ小型化を図ることができる。また、加熱手段も大規模なものは必要とせず、消費電力を節約することができる。
【0088】
[実施例11]
本発明を用いて形成された液晶モジュールや発光装置を用いて様々な半導体装置を完成させることができる。その様な半導体装置の一例としてビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、プロジェクター、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図14〜図16に示す。
【0089】
図15(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む。本発明を用いて形成される液晶表モジュールや発光装置は表示部2003に組み入れることができ、パーソナルコンピュータを完成させることができる。
【0090】
図15(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明を用いて形成される液晶表モジュールや発光装置は表示部2102に組み入れることができ、ビデオカメラを完成させることができる。
【0091】
図15(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。本発明を用いて形成される液晶表モジュールや発光装置は表示部2205に組み入れることができ、モバイルコンピュータを完成させることができる。
【0092】
図15(D)はゴーグル型ディスプレイであり、本体2301、表示部2302、アーム部2303等を含む。本発明を用いて形成される液晶表モジュールや発光装置は表示部2302に組み入れることができ、ゴーグル型ディスプレイを完成させることができる。
【0093】
図15(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digital Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明を用いて形成される液晶表モジュールや発光装置は表示部2402に組み入れることができ、ゴーグル型ディスプレイを完成させることができる。
【0094】
図15(F)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。本発明を用いて形成される液晶表モジュールや発光装置は表示部2502に組み入れることができ、デジタルカメラを完成させることができる。
【0095】
図16(A)はフロント型プロジェクターであり、投射装置2601、スクリーン2602等を含む。本発明を用いて形成される液晶表モジュールは投射装置2601に組み込み映像を表示する手段として用いることができる。図16(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラー2703、スクリーン2704等を含む。本発明を用いて形成される液晶表モジュールは投射装置2808に組み込み映像を表示する手段として用いることができる。
【0096】
尚、図16(C)は、図16(A)及び図16(B)中における投射装置2601、2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2801、ミラー2802、2804〜2806、ダイクロイックミラー2803、プリズム2807、液晶モジュール2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図16(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
【0097】
また、図16(D)は、図16(C)中における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、リフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図16(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
【0098】
図17(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部2903、表示部2904、操作スイッチ2905、アンテナ2906、画像入力部(CCD、イメージセンサ等)2907等を含む。本発明を用いて形成される液晶表モジュールや発光装置は表示部2904に組み入れることができ、デジタルカメラを完成させることができる。
【0099】
図17(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明を用いて形成される液晶表モジュールや発光装置は表示部3002、3003に組み入れることができ、携帯書籍を完成させることができる。
【0100】
図17(C)はディスプレイであり、本体3101、支持台3102、表示部3103等を含む。本発明を用いて形成される液晶表モジュールや発光装置は表示部3103に組み入れることができ、ディスプレイを完成させることができる。尚、図16(C)に示すディスプレイは中小型または大型のもの、例えば5〜20インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が1mのものを用い、多面取りを行って量産することが好ましい。
【0101】
以上の様に、本発明の適用範囲は極めて広く、様々の作製方法に適用することが可能である。
【0102】
【発明の効果】
以上、説明したように平滑化され、かつ、結晶粒径の大きい結晶構造を有する半導体膜を用いることで、トップゲート型TFTの電界効果移動度を向上させることができる。これは、特にゲート絶縁膜と接する界面の結晶性を向上させることができる為の効果である。さらに、オン電流のばらつきを低減することができる。また、ゲート絶縁膜を薄くすることができるので、駆動電圧を低くすることができ、低消費電力化を図ることができる。また、従来形成されていたリッジに電界が集中しないので、ホットキャリア効果に起因するTFTの劣化を低減することができる。
【図面の簡単な説明】
【図1】 本発明の多結晶半導体膜を形成する工程を説明する図。
【図2】 本発明の多結晶半導体膜を形成する工程を説明する図。
【図3】 本発明の多結晶半導体膜を形成する工程を説明する図。
【図4】 本発明の多結晶半導体膜を形成する工程を説明する図。
【図5】 アクティブマトリクス基板の作製工程を説明する断面図。
【図6】 アクティブマトリクス基板の作製工程を説明する断面図。
【図7】 アクティブマトリクス基板の作製工程を説明する断面図。
【図8】 アクティブマトリクス基板の作製工程を説明する断面図。
【図9】 液晶表モジュールの構成を示す上面図
【図10】 液晶表モジュールを筐体に組み込んだ状態を説明する断面図。
【図11】 発光装置の構成を説明する上面図及び断面図。
【図12】 レーザー照射装置の構成を説明する図。
【図13】 ガス加熱型RTA装置の構成を説明する図。
【図14】 ガス加熱型RTA装置の構成を説明する図。
【図15】 半導体装置の一例を示す図。
【図16】 半導体装置の一例を示す図。
【図17】 半導体装置の一例を示す図。

Claims (11)

  1. 絶縁表面上に非晶質構造を有する第1の半導体膜を形成する第1の工程と、
    前記第1の半導体膜表面にノズルから第1の酸化性気体を吹き付けながら、前記第1の半導体膜に第1のレーザービームを照射することによって、前記第1の半導体膜の少なくとも一部を結晶化し、且つ、前記第1の半導体膜表面に酸化膜を形成する第2の工程と、
    前記酸化膜を除去する第3の工程と、
    前記第1の半導体膜表面にノズルから第1の不活性気体を吹き付けながら、前記第1の半導体膜に第2のレーザービームを照射することによって、前記第1の半導体膜表面を平滑化する第4の工程と、
    前記第1の半導体膜上に非晶質構造を有する第2の半導体膜を形成する第5の工程と、
    前記第2の半導体膜表面にノズルから第2の酸化性気体を吹き付けながら、前記第1の半導体膜及び前記第2の半導体膜に第3のレーザービームを照射することによって、前記第1の半導体膜及び前記第2の半導体膜を溶融して結晶構造を有する第3の半導体膜を形成する第6の工程と、を有することを特徴とする半導体装置の作製方法。
  2. 請求項1において、
    前記第3の半導体膜をエッチング加工して、第1乃至第3の島状半導体膜を形成する第7の工程と、
    前記第1乃至第3の島状半導体膜上にゲート絶縁膜を形成する第8の工程と、
    前記ゲート絶縁膜上に第1の導電膜を形成する第9の工程と、
    前記第1の導電膜上に第2の導電膜を形成する第10の工程と、
    前記第1の導電膜及び前記第2の導電膜をエッチング加工することにより、第1の導電層と、前記第1の導電層上の第2の導電層と、を有し、前記第1乃至第3の島状半導体膜とそれぞれ重なる第1乃至第3のゲート電極を形成する第11の工程と、
    前記第1の島状半導体膜における前記第1のゲート電極の前記第1及び第2の導電層と重ならない領域と、
    前記第2の島状半導体膜における前記第2のゲート電極の前記第1及び第2の導電層と重ならない領域と、
    前記第3の島状半導体膜における前記第3のゲート電極の前記第1及び第2の導電層と重ならない領域と、にn型を付与する第1の不純物元素を添加する第12の工程と、
    前記第2の島状半導体膜における前記第2のゲート電極の前記第2の導電層と重ならない領域と、
    前記第3の島状半導体膜における前記第3のゲート電極の前記第1及び第2の導電層と重ならない領域、並びに、前記第3のゲート電極の前記第1の導電層と重なる領域と隣接する領域の一部と、にn型を付与する第2の不純物元素を添加する第13の工程と、
    前記第1の島状半導体膜における前記第1のゲート電極の前記第2の導電層と重ならない領域にp型を付与する第3の不純物元素を添加する第14の工程と、を有し、
    前記第1の導電層は、第1乃至第3の領域を有し、
    前記第2の領域は前記第1の領域と前記第3の領域の間に位置し、
    前記第2の導電層は、前記第2の領域と重なる位置に配置され、
    前記第1の島状半導体膜は、駆動回路のpチャネル型TFTの半導体膜として用いられ、
    前記第2の島状半導体膜は、前記駆動回路の第1のnチャネル型TFTの半導体膜として用いられ、
    前記第3の島状半導体膜は、画素部の第2のnチャネル型TFTの半導体膜として用いられることを特徴とする半導体装置の作製方法。
  3. 請求項1において、
    前記第3の半導体膜をエッチング加工して、第1乃至第4の島状半導体膜を形成する第7の工程と、
    前記第1乃至第4の島状半導体膜上にゲート絶縁膜を形成する第8の工程と、
    前記ゲート絶縁膜上に第1の導電膜を形成する第9の工程と、
    前記第1の導電膜上に第2の導電膜を形成する第10の工程と、
    前記第1の導電膜及び前記第2の導電膜をエッチング加工することにより、第1の導電層と、前記第1の導電層上の第2の導電層と、を有し、前記第1乃至第4の島状半導体膜とそれぞれ重なる第1乃至第4のゲート電極を形成する第11の工程と、
    前記第1の島状半導体膜における前記第1のゲート電極の前記第1及び第2の導電層と重ならない領域と、
    前記第2の島状半導体膜における前記第2のゲート電極の前記第1及び第2の導電層と重ならない領域と、
    前記第3の島状半導体膜における前記第3のゲート電極の前記第1及び第2の導電層と重ならない領域と、
    前記第4の島状半導体膜における前記第4のゲート電極の前記第1及び第2の導電層と重ならない領域と、にn型を付与する第1の不純物元素を添加する第12の工程と、
    前記第2の島状半導体膜における前記第2のゲート電極の前記第2の導電層と重ならない領域と、
    前記第3の島状半導体膜における前記第3のゲート電極の前記第1及び第2の導電層と重ならない領域、並びに、前記第3のゲート電極の前記第1の導電層と重なる領域と隣接する領域の一部と、
    前記第4の島状半導体膜における前記第4のゲート電極の前記第2の導電層と重ならない領域と、にn型を付与する第2の不純物元素を添加する第13の工程と、
    前記第1の島状半導体膜における前記第1のゲート電極の前記第2の導電層と重ならない領域と、
    前記第4の島状半導体膜における前記第4のゲート電極の前記第2の導電層と重ならない領域と、にp型を付与する第3の不純物元素を添加する第14の工程と、を有し、
    前記第1の導電層は、第1乃至第3の領域を有し、
    前記第2の領域は前記第1の領域と前記第3の領域の間に位置し、
    前記第2の導電層は、前記第2の領域と重なる位置に配置され、
    前記第1の島状半導体膜は、駆動回路のpチャネル型TFTの半導体膜として用いられ、
    前記第2の島状半導体膜は、前記駆動回路の第1のnチャネル型TFTの半導体膜として用いられ、
    前記第3の島状半導体膜は、画素部の第2のnチャネル型TFTの半導体膜として用いられ、
    前記第4の島状半導体膜は、画素部の保持容量の半導体膜として用いられることを特徴とする半導体装置の作製方法。
  4. 請求項1乃至請求項3のいずれか一項において、
    前記第1のレーザービームのエネルギー密度は、前記第2のレーザービームのエネルギー密度よりも低く、
    前記第1のレーザービームのエネルギー密度は、前記第3のレーザービームのエネルギー密度よりも低いことを特徴とする半導体装置の作製方法。
  5. 請求項4において、
    前記第1のレーザービームの照射により、前記第1の半導体膜は非晶質状態の膜に結晶粒が分散した状態となることを特徴とする半導体装置の作製方法。
  6. 請求項1乃至請求項5のいずれか一項において、
    前記第4の工程の後にガス加熱型のRTA装置を用いて不活性気体中で500〜750℃の熱処理を行うことを特徴とする半導体装置の作製方法。
  7. 請求項1乃至請求項6のいずれか一項において、
    前記第6の工程の後に不活性気体中で500〜750℃の熱処理を行うことを特徴とする半導体装置の作製方法。
  8. 請求項1乃至請求項7のいずれか一項において、
    前記第1の酸化性気体又は前記第2の酸化性気体は、オゾンであることを特徴とする半導体装置の作製方法。
  9. 請求項1乃至請求項7のいずれか一項において、
    前記第1の酸化性気体又は前記第2の酸化性気体は、亜酸化窒素であることを特徴とする半導体装置の作製方法。
  10. 請求項1乃至請求項7のいずれか一項において、
    前記第1の酸化性気体又は前記第2の酸化性気体は、二酸化窒素であることを特徴とする半導体装置の作製方法。
  11. 請求項1乃至請求項10のいずれか一項において、
    前記第6の工程の後に、前記第3の半導体膜表面にノズルから第2の不活性気体を吹き付けながら、前記第3の半導体膜に第4のレーザービームを照射することによって、前記第3の半導体膜表面を平滑化することを特徴とする半導体装置の作製方法。
JP2001165950A 2001-05-31 2001-05-31 半導体装置の作製方法 Expired - Fee Related JP4939699B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001165950A JP4939699B2 (ja) 2001-05-31 2001-05-31 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001165950A JP4939699B2 (ja) 2001-05-31 2001-05-31 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2002359251A JP2002359251A (ja) 2002-12-13
JP2002359251A5 JP2002359251A5 (ja) 2008-07-03
JP4939699B2 true JP4939699B2 (ja) 2012-05-30

Family

ID=19008560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001165950A Expired - Fee Related JP4939699B2 (ja) 2001-05-31 2001-05-31 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4939699B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100615233B1 (ko) 2004-07-21 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터, 및 이를 구비한 평판 표시장치
SG188277A1 (en) * 2010-08-31 2013-04-30 Japan Steel Works Ltd Laser annealing apparatus and laser annealing method
JP6242933B2 (ja) * 2016-03-31 2017-12-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286761A (ja) * 1985-10-11 1987-04-21 Nec Corp 薄膜トランジスタの構造及び製造方法
JP2000357798A (ja) * 1998-06-30 2000-12-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP2000340503A (ja) * 1999-05-26 2000-12-08 Seiko Epson Corp 半導体膜の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板
JP4101409B2 (ja) * 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
JP2001147446A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
JP4357786B2 (ja) * 2001-03-16 2009-11-04 株式会社半導体エネルギー研究所 熱処理装置及び熱処理方法

Also Published As

Publication number Publication date
JP2002359251A (ja) 2002-12-13

Similar Documents

Publication Publication Date Title
JP4850858B2 (ja) 半導体装置の作製方法
JP5393726B2 (ja) 半導体装置の作製方法
TW544938B (en) Method of manufacturing a semiconductor device
US7253032B2 (en) Method of flattening a crystallized semiconductor film surface by using a plate
US20020094612A1 (en) Method of manufacturing semiconductor device
US20070032049A1 (en) Process for manufacturing a semiconductor device
KR20020053760A (ko) 레이저 어닐 방법 및 반도체장치 제작방법
JP2003017411A (ja) レーザ照射装置、並びに半導体装置の作製方法
TWI334156B (en) Laser irradiation method, laser irradiation apparatus, and method for manufacturing semiconductor device
JP4209638B2 (ja) 半導体装置の作製方法
JP4230160B2 (ja) 半導体装置の作製方法
JP4974425B2 (ja) 半導体装置の作製方法
JP4860055B2 (ja) 半導体装置の作製方法
JP4841740B2 (ja) 半導体装置の作製方法
JP4558140B2 (ja) 半導体装置の作製方法
JP4939699B2 (ja) 半導体装置の作製方法
JP5063461B2 (ja) El表示装置
JP4216003B2 (ja) 半導体装置の作製方法
JP2003142402A (ja) 半導体装置の作製方法
US7141823B2 (en) Thin film transistor semiconductor device
JP2000196101A (ja) 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP4837871B2 (ja) 半導体装置の作製方法
JP4357811B2 (ja) 半導体装置の作製方法
JP4342843B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees