JP4101409B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4101409B2 JP4101409B2 JP23254699A JP23254699A JP4101409B2 JP 4101409 B2 JP4101409 B2 JP 4101409B2 JP 23254699 A JP23254699 A JP 23254699A JP 23254699 A JP23254699 A JP 23254699A JP 4101409 B2 JP4101409 B2 JP 4101409B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- laser
- laser irradiation
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H10P14/3816—Pulsed laser beam
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3238—Materials thereof being insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
- H10P14/3244—Layer structure
- H10P14/3248—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H10P14/381—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/382—Scanning of a beam
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に多結晶シリコン膜を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
多結晶シリコン膜を用いた薄膜トランジスタ（ＴＦＴ）の製造方法について説明する。ガラス基板上に、化学気相成長により、アモルファスシリコン膜を形成する。このアモルファスシリコン膜にエキシマレーザを照射し、多結晶化させる。レーザ照射による多結晶化は、ガラス基板の歪点以下の温度で行うことができるため、高価な石英基板を用いる必要がないという利点を有する。
【０００３】
多結晶化されたシリコン膜の上に、厚さ１００〜１５０ｎｍのゲート絶縁膜を形成する。その上に、ゲート電極となる金属膜を形成する。金属膜とゲート絶縁膜をパターニングし、ソース及びドレイン領域となる多結晶シリコン膜を露出させる。露出した多結晶シリコン膜に不純物をドープすることにより、ソース及びドレイン領域を形成する。
【０００４】
【発明が解決しようとする課題】
エキシマレーザを用いて多結晶化を行うと、多結晶シリコン膜の結晶粒界に沿って突起が形成される。この突起は、石英基板上のアモルファスシリコン膜を電気炉で加熱して多結晶化する場合に形成される突起に比べて、高くなる。このため、多結晶シリコン膜の表面に比較的大きな凹凸が形成される。
【０００５】
多結晶シリコン膜の表面に大きな凹凸が形成されていると、その上に薄いゲート絶縁膜を形成することが困難になる。また、突起の先端に電界が集中し絶縁破壊が起こりやすくなる。さらに、多結晶シリコン膜の表面の凹凸は、微細化の妨げになる。
【０００６】
本発明の目的は、表面の凹凸の少ない多結晶シリコン膜を形成することが可能な半導体装置の製造方法を提供することである。
【０００７】
【課題を解決するための手段】
本発明の一観点によると、下地基板の表面上にアモルファスシリコンもしくは多結晶シリコンからなる第１の層を形成する工程と、前記第１の層に第１のレーザを照射して表面に突起または凹凸が形成された多結晶シリコンからなる第２の層に変化させる工程と、前記第２の層の表面を、酸化シリコンをエッチングする環境下に置き、該第２の層の表面に覆われている酸化シリコン膜を除去する工程と、酸化シリコン膜の除去された前記第２の層に、第２のレーザを照射して、第２の層の表面を平坦化する工程とを有し、該第２のレーザを照射する時の第２の層の表面の単位面積あたりに供給される酸素量が、前記第１のレーザを照射する時の前記第１の層の表面の単位面積あたりに供給される酸素量よりも少ない不活性ガス雰囲気中で該第２のレーザ照射を行うことを特徴とする半導体装置の製造方法が提供される。
【０００８】
酸化シリコン膜を除去して前記第２の層に、第２のレーザを照射すると、第２の層の表面平均凹凸を小さくすることができる。
【０００９】
【発明の実施の形態】
図１を参照して、まず本発明に係る参考例による多結晶シリコン膜の形成方法について説明する。
【００１０】
図１（Ａ）に示すように、ガラス基板１の表面上に化学気相成長（ＣＶＤ）により厚さ２００ｎｍのＳｉＯ2膜２を形成する。なお、ＳｉＯ2膜２の代わりにＳｉＮ膜を形成してもよいし、ＳｉＮとＳｉＯ2との２層膜を形成してもよい。ＳｉＯ2膜２の上に、プラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）により厚さ５０ｎｍのアモルファスシリコン膜３を形成する。
【００１１】
図１（Ｂ）に示すように、大気中で、アモルファスシリコン膜３にＸｅＣｌエキシマレーザを照射して多結晶化させることにより、多結晶シリコン膜３ａを得る。エキシマレーザのビーム断面形状は幅１．２ｍｍの帯状であり、一ショットの時間幅（パルス幅）は４０ｎｓである。この帯状の照射領域を、一ショットごとに、その長軸に直交する方向に移動させ、基板全面を走査する。あるショットの照射領域と次のショットの照射領域との重なった部分の割合（オーバラップ率）が、一ショットの照射領域の９２〜９９％程度になるように、照射領域を移動させる。エキシマレーザのエネルギ密度は、例えば３００〜５００ｍＪ／ｃｍ2である。
【００１２】
多結晶シリコン膜３ａの表面に、結晶粒界に沿った突起４が形成される。原子間力顕微鏡（ＡＦＭ）により測定した表面平均凹凸（ＲＭＳ）は約１４ｎｍであった。また、アモルファスシリコン膜３の厚さ５０ｎｍを上回る高さの突起も観測された。
【００１３】
また、酸素の存在する雰囲気中で熱処理を行ったため、多結晶シリコン膜３ａの表面が酸化され、酸化シリコン膜５が形成される。
【００１４】
図１（Ｃ）に示すように、フッ酸系のエッチング液を用いて酸化シリコン膜５を除去する。多結晶シリコン膜３ａの表面が露出する。酸化シリコン膜５を除去した後の多結晶シリコン膜３ａの表面平均凹凸は、約１２ｎｍであった。なお、フッ素系ガスを用いたドライエッチングにより酸化シリコン膜を除去してもよい。
【００１５】
図１（Ｄ）の状態に至るまでの工程を説明する。酸化シリコン膜５を除去した後、基板を素早く真空装置内に設置し、圧力が１×１０-7Ｔｏｒｒになるまで真空排気する。温度５５０℃で２時間の熱処理を行う。熱処理後の多結晶シリコン膜３ａの表面平均凹凸は約６ｎｍであった。
【００１６】
上述のように、酸化シリコン膜５を除去した後、平坦化のための熱処理を行うことにより、多結晶シリコン膜５ａの表面平均凹凸を小さくすることができる。なお、図１（Ｃ）に示す工程で行った酸化シリコン膜５の除去を行うことなく、平坦化熱処理を行った場合には、平坦化の効果は小さかった。これは、多結晶シリコン膜の表面が酸化シリコン膜で覆われていると、熱処理期間中のシリコン原子の移動が起こりにくいためと考えられる。上記実施例では、酸化シリコン膜５を除去した後、基板を素早く真空装置内に設置したが、基板を大気に曝すことなく平坦化のための熱処理を行うことがより好ましい。
【００１７】
上記参考例では、平坦化の熱処理を、圧力１×１０-7Ｔｏｒｒ、温度５５０℃の条件で行った。この熱処理時の圧力を１×１０-5Ｔｏｒｒにした場合には、温度５５０℃では平坦化がほとんど進まなかった。圧力１×１０-5Ｔｏｒｒの条件で温度を５８０℃まで上げると、第１の参考例の場合と同等の平坦化を行うことができた。
【００１８】
上記第１の参考例では、図１（Ｄ）で説明した平坦化の熱処理を、真空装置内で行った。真空装置による熱処理の代わりにランプ加熱法を適用したところ、凹凸の低減量は少ないものの、表面平均凹凸の低減が見られた。
【００１９】
次に、第２の参考例による多結晶シリコン膜の形成方法について説明する。上記第１の参考例で説明したように、図１（Ｂ）に示す多結晶化直後の多結晶シリコン膜３ａの表面平均凹凸が約１２ｎｍであり、図１（Ｂ）に示す酸化シリコン膜５を除去した直後の多結晶シリコン膜３ａの表面平均凹凸が約１０ｎｍであった。このように、酸化シリコン膜５を除去しただけで、表面平均凹凸がやや小さくなっている。これは、突起の先端部近傍が酸化されやすく、その部分の酸化シリコン膜が他の部分に比べて厚いためと考えられる。第２の参考例では、この現象を積極的に利用する。
【００２０】
第１の参考例では、図１（Ｂ）に示す酸化シリコン膜５が形成された後、図１（Ｃ）に示す工程で酸化シリコン膜５を除去した。第２の参考例では、図１（Ｂ）に示す多結晶化後に、多結晶シリコン膜３ａの表面を積極的に酸化する。この酸化は、例えば多結晶シリコン膜５の表面を酸素プラズマに晒すことにより行う。このとき、図１（Ｂ）に示す突起４の先端部近傍が優先的に酸化されると考えられる。
【００２１】
酸素プラズマ処理後、ＣＨＦ3をもちいたドライエッチングにより酸化シリコン膜を除去する。なお、第１の実施例の酸化シリコン膜除去と同様に、フッ酸系のエッチャントを用いたウェットエッチングにより酸化シリコン膜を除去してもよい。その後、第１の参考例の図１（Ｄ）の工程と同様の平坦化のための熱処理を行う。
【００２２】
第２の参考例による方法で形成された多結晶シリコン膜の表面平均凹凸は、約５ｎｍであった。第１の参考例の場合に比べて、表面平均凹凸がより小さくなっていることがわかる。
【００２３】
多結晶シリコン膜を用いてＴＦＴを形成する場合、例えば、多結晶シリコン膜が幅数μｍの帯状にパターニングされる。エキシマレーザ照射による多結晶化を行ったシリコン膜（表面平均凹凸１２ｎｍ）を、幅３μｍの帯状にパターニングしたところ、シリコンパターンの縁がぎざぎざになった。このぎざぎざは、ＴＦＴの微細化の妨げになる。また、シリコン膜の表面の凹凸が、エッチング特性に影響を与え、エッチング残渣が生じやすくなる。これに対し、第２の参考例による方法で作製した多結晶シリコン膜を幅３μｍの帯状にパターニングしたところ、その縁は滑らかになった。このため、ＴＦＴの微細化を図ることが可能になる。
【００２４】
上記第１の参考例では、図１（Ｂ）の工程で説明したように、エキシマレーザ照射によりアモルファスシリコン膜の多結晶化を行った。レーザ照射の代わりに、真空装置内で熱処理することにより多結晶化したシリコン膜の表面平均凹凸は、レーザ照射で多結晶化したシリコン膜の表面平均凹凸に比べて少ない。真空装置内で熱処理することにより多結晶化したシリコン膜の表面平均凹凸は、約４ｎｍであった。この場合にも、第１の参考例の図１（Ｃ）に示す工程で行った酸化シリコン膜の除去、及び図１（Ｄ）に示す工程で行った平坦化のための熱処理を行うことにより、表面平均凹凸が低減することがわかった。
【００２５】
例えば、石英基板上にアモルファスシリコン膜を形成し、６００℃程度の高温熱処理で多結晶化したシリコン膜を平坦化したところ、表面平均凹凸が約３．８ｎｍになった。また、ガラス基板上にＮｉ含有のアモルファスシリコン膜を形成し、５５０℃程度の低温熱処理で多結晶化したシリコン膜を平坦化したところ、表面平均凹凸が約３．５ｎｍになった。
【００２６】
次に、図１及び図２を参照して、本発明の実施例による多結晶シリコン膜の形成方法について説明する。上記第１の参考例では、図１（Ｂ）の工程で説明したように、大気中でレーザ照射を行ってシリコン膜を多結晶化し、図１（Ｄ）の工程で説明したように、真空装置内で基板加熱することにより多結晶シリコン膜の表面の平坦化を行った。本発明の実施例では、多結晶化の処理のみならず平坦化の処理もレーザ照射により行う。すなわち、アモルファスシリコンを多結晶化するためのレーザ照射（１回目のレーザ照射）を行い、次に、多結晶シリコン膜を平坦化するためのレーザ照射（２回目のレーザ照射）を行う。
【００２７】
本発明の実施例による半導体装置の製造工程を第１の参考例による製造工程と比較すると、第１の参考例の図１（Ｃ）で説明した酸化シリコン膜５の除去工程までが共通である。本発明の実施例では、図１（Ｃ）に示す多結晶シリコン膜３ａにエキシマレーザを照射して表面の平坦化を行う。なお、第２回目のレーザ照射は、圧力１×１０-1Ｐａ、オーバラップ率９５％の条件で行った。また、図１（Ｂ）に示す酸化シリコン膜５を除去した後、基板を大気に曝すことなく第２回目のレーザ照射を行うことが好ましい。
【００２８】
図２を参照して、１回目のレーザ照射の条件について説明する。図２の横軸は、１回目のレーザ照射のレーザエネルギ密度を単位ｍＪ／ｃｍ2で表し、縦軸は、表面平均凹凸を単位ｎｍで表す。
【００２９】
図２中の黒丸は、パルス幅４０ｎｓ、帯状照射領域の幅１．２ｍｍ、オーバラップ率９６％の条件でＸｅＣｌエキシマレーザを照射して多結晶化した多結晶シリコン膜の表面平均凹凸を表す。図中の白丸は、圧力１×１０-3Ｐａの真空中でレーザ照射を行って得られた多結晶シリコン膜の表面平均凹凸を表す。
【００３０】
大気中でレーザ照射を行う場合には、エネルギ密度が４００ｍＪ／ｃｍ2のときに表面平均凹凸が最大になり、その値は約１２ｎｍにも達する。これに対し、真空中でレーザ照射を行う場合には、表面平均凹凸は５ｎｍ以下である。両者を走査型電子顕微鏡で観察したところ、大気中でレーザ照射を行ったシリコン膜の平均結晶粒径が約０．５μｍであるのに対し、真空中でレーザ照射を行ったシリコン膜の平均結晶粒径は、０．２５μｍ以下であった。大気中でレーザ照射を行ったシリコン膜の表面の突起は、結晶粒界に沿って形成されていた。
【００３１】
真空中で第１回目のレーザ照射を行うことにより、表面平均凹凸の小さな多結晶シリコン膜が得られるが、この膜は、平均結晶粒径が小さい。平均結晶粒径の小さなシリコン膜では、十分な特性のＴＦＴを得ることが困難である。
【００３２】
図３に、本発明の実施例による方法で形成した多結晶シリコン膜の表面平均凹凸を、参考例と比較して示す。図３の横軸は、レーザエネルギ密度を単位ｍＪ／ｃｍ2で表し、縦軸は、表面平均凹凸を単位ｎｍで表す。図中の白四角が、本発明の実施例による方法で形成した多結晶シリコン膜の表面平均凹凸を示す。黒四角は、図１に示す酸化シリコン膜５を除去しないで第２回目のレーザ照射を行った場合を示す。横軸のレーザエネルギ密度は、第２回目のレーザ照射のエネルギ密度に相当する。なお、第１回目のレーザ照射のエネルギ密度は、４００ｍＪ／ｃｍ2である。
【００３３】
図３に記載された破線は、図２の黒丸で表した表面平均凹凸を示す。この場合の横軸は、第１回目のレーザ照射のエネルギ密度に相当する。
【００３４】
酸化シリコン膜の除去を行わないで第２回目のレーザ照射を行った場合、黒四角で示すように、レーザエネルギ密度が４００ｍＪ／ｃｍ2以下の範囲では、表面平均凹凸の低減はほとんど見られなかった。レーザエネルギ密度が４００ｍＪ／ｃｍ2以上の範囲では、表面平均凹凸の低減が見られたが、得られた多結晶シリコン膜の表面平均凹凸は、多結晶化のためのレーザ照射のみを、４００ｍＪ／ｃｍ2以上のエネルギ密度で行った場合と同等であった。
【００３５】
これに対し、本発明の実施例の場合には、白四角で示すように、第２回目のレーザ照射により、表面平均凹凸の低減が見られた。特に、第２回目のレーザ照射時のエネルギ密度を４００〜４８０ｍＪ／ｃｍ2としたときに、表面平均凹凸が４ｎｍ以下になる。これは、真空炉加熱による固相成長で多結晶化したシリコン膜の表面平均凹凸と同程度である。
【００３６】
本発明の実施例による方法で形成された多結晶シリコン膜を走査型電子顕微鏡で分析した。本発明の実施例による方法で形成された多結晶シリコン膜の結晶粒径は、第１回目のレーザ照射後の平均結晶粒径と同程度かやや拡大していることがわかった。また、結晶粒界に沿って形成されていた突起は、ほぼ消滅していた。
【００３７】
第１回目のレーザ照射は、表面平均凹凸の大きくなるエネルギ密度で行うことが好ましい。このとき、結晶粒径の大きな多結晶シリコン膜が得られる。例えば、表面平均凹凸が５ｎｍ以上になる条件で第１回目のレーザ照射を行うことが好ましい。また、第２回目のレーザ照射は、第１回目のレーザ照射のエネルギ密度よりも大きなエネルギ密度で行うことが好ましい。これにより、多結晶シリコン膜の表面平均凹凸の低減効果を高めることができる。なお、第２回目のレーザ照射のエネルギ密度を高くしすぎると、シリコン膜の微結晶化が進む。このため、エネルギ密度を、微結晶化が生ずる閾値以下とすることが好ましい。また、第２回目のレーザ照射時に、基板を加熱してもよい。基板加熱を行うことにより、結晶の質を高めることが可能になる。
【００３８】
本発明の実施例では、第２回目のレーザ照射時のオーバラップ率を９５％としたが、その他のオーバラップ率としてもよい。本願発明者らの実験によると、オーバラップ率が９０％未満のときには、平坦化の効果が少ないことがわかった。従って、第２回目のレーザ照射時のオーバラップ率を９０％以上とすることが好ましい。なお、装置の制約からオーバラップ率を９０％以上にできない場合には、例えば、同一個所に２ショットの照射を行い、オーバラップ率が８０％になるように照射領域を移動させることにより、実質的にオーバラップ率９０％の場合と同様の効果を得ることができるであろう。
【００３９】
本発明の実施例では、第２回目のレーザ照射時の雰囲気の圧力を１×１０-1Ｐａとしたが、その他の圧力としてもよい。
【００４０】
図４に、第２回目のレーザ照射時の雰囲気圧力と多結晶シリコン膜の表面平均凹凸との関係を示す。図４の横軸は圧力を単位Ｐａで表し、縦軸は表面平均凹凸を単位ｎｍで表す。圧力を大気圧から１×１０4Ｐａまで低下させると、表面平均凹凸が急激に小さくなる。また、圧力が１×１０4Ｐａから１×１０-1Ｐａまでの範囲では、圧力の低下に従って、表面平均凹凸が緩やかに小さくなる。圧力が１×１０-1Ｐａ以下になると、表面平均凹凸の低下傾向がより強くなる。
【００４１】
図４から、第２回目のレーザ照射時の圧力を１×１０4Ｐａ以下とすることが好ましく、１×１０-1Ｐａ以下とすることがより好ましいことがわかる。
【００４２】
なお、第２回目のレーザ照射を、不活性ガス雰囲気中、例えば窒素ガス雰囲気中で行ってもよい。この場合、基板を収容した真空容器内に窒素ガスを満たす前に、圧力１×１０4Ｐａ以下に真空排気することが好ましく、圧力１×１０-1Ｐａ以下に真空排気することがより好ましい。
【００４３】
また、この結果より、第２回目のレーザ照射時の圧力を、第１回目のレーザ照射時の圧力よりも低くすることによって、多結晶シリコン膜の平坦化を行えることがわかる。つまり、第１回目のレーザ照射時の圧力を１×１０2Ｐａとし、第２回目のレーザ照射時の圧力を１×１０-3Ｐａとしてもよいのである。これは、圧力が低下することによって酸素分圧が低下することが原因と考えられる。
【００４４】
すなわち、レーザ照射時の全圧が重要なのではなく、レーザ照射時の雰囲気中の酸素分圧、もしくはシリコン膜表面の単位面積あたりに供給される酸素量が重要であると考えられる。いいかえると、第２回目のレーザ照射時の酸素分圧もしくはシリコン膜表面の単位面積あたりに供給される酸素量を、第１回目のレーザ照射時におけるそれよりも少なくすることにより、シリコン膜表面を平坦化することが可能になる。
【００４５】
１回目のレーザ照射を圧力１×１０-2Ｐａの雰囲気中で行った後、１×１０-3Ｐａまで真空排気し、窒素で置換して圧力を１×１０5Ｐａとする場合を考える。このとき、２回目のレーザ照射時の雰囲気圧力が１回目のレーザ照射時のそれよりも高くなる。しかし、酸素分圧に着目すると、２回目のレーザ照射時の方が１回目のレーザ照射時のそれよりも低い。このため、シリコン膜の平坦化を行うことが可能である。
【００４６】
次に、１回目のレーザ照射時にシリコン膜の表面上に酸化シリコン膜が形成されている場合を考える。１回目のレーザ照射時の圧力を１×１０-3Ｐａとし、２回目のレーザ照射時の圧力を１×１０-1Ｐａとする。酸素分圧に着目すると、第２回目のレーザ照射時の方が第１回目のレーザ照射時よりも高い。ところが、第１回目のレーザ照射時には、シリコン膜表面に酸化シリコン膜が形成されているため、シリコン膜表面の単位面積あたりに供給される酸素量に着目すると、第２回目のレーザ照射時の方が第１回目のレーザ照射時よりも少なくなる。このため、シリコン膜の平坦化を行うことが可能になる。
【００４７】
酸化シリコン膜を除去した後、大気中で第２回目のレーザ照射を行った場合には、平坦化の効果がみられなかった。このことから、第２回目のレーザ照射を、非酸化性雰囲気中で行うことが好ましいことがわかる。
【００４８】
次に、第３の参考例による多結晶シリコン膜の製造方法について説明する。上記本発明の実施例では、第１回目のレーザ照射を大気中で行うことにより、平均結晶粒径の大きな多結晶シリコン膜を形成した。真空中で第１回目のレーザ照射を行う場合に比べて平均結晶粒径が大きくなるのは、シリコン膜の表面が酸化膜で覆われているためか、大気中に存在する酸素の影響であると考えられる。
【００４９】
大気中で第１回目のレーザ照射を行う場合には、レーザ照射時の雰囲気、例えば湿度や気温によりシリコン膜表面の酸化シリコン膜の状態が変化し、形成される多結晶シリコン膜の状態、例えば結晶粒径等が変化してしまう可能性がある。第３の参考例では、第１回目のレーザ照射時の雰囲気の影響を受けにくい多結晶シリコン膜の形成方法が提供される。
【００５０】
以下、図１を参照し、第１の参考例による多結晶シリコン膜の形成方法と比較しながら、第３の参考例を説明する。図１（Ａ）に示すアモルファスシリコン膜３を形成した後、表面の酸化シリコン膜を除去する。酸化シリコン膜の除去後、アモルファスシリコン膜３の表面上に、一定の厚さの酸化シリコン膜を形成する。酸化シリコン膜の形成は、酸素雰囲気中で熱処理する方法、紫外線を照射する方法、酸素プラズマに曝す方法、化学気相成長（ＣＶＤ）やスパッタリングにより酸化シリコン膜を堆積する方法等により行うことができる。
【００５１】
アモルファスシリコン膜表面に酸化シリコン膜を形成した後、第１回目のレーザ照射を行い、アモルファスシリコン膜を多結晶化させる。第１回目のレーザ照射は、真空中または不活性ガス中で行う。図１（Ｂ）に示す多結晶シリコン膜３ａが形成される。これ以降の工程は、上記第１の実施例の場合と同様である。
【００５２】
図５に、アモルファスシリコン膜３の表面上に形成する酸化シリコン膜の厚さを変化させたときの結晶化度を、第１回目のレーザ照射のエネルギ密度の関数として示す。横軸はエネルギ密度を単位ｍＪ／ｃｍ2で表し、縦軸は結晶化度を単位％で表す。結晶化度は、シリコン膜に紫外線を照射したときの波長２８０ｎｍの位置に現れる反射光のピークの高さによって評価した。なお、単結晶シリコンウエハを測定したときのピークの高さを結晶化度１００％とした。図中の白丸は酸化シリコン膜を形成しない場合、黒丸及び黒四角は、それぞれ酸化シリコン膜の厚さが１ｎｍ及び１０ｎｍの場合を示す。
【００５３】
酸化膜の厚さが１０ｎｍのとき、レーザエネルギ密度が３４０ｍＪ／ｃｍ2を超えると、結晶化度が急激に低下する。このため、アモルファシシリコン膜の表面に形成する酸化シリコン膜の厚さを１０ｎｍよりも薄くすることが好ましい。
【００５４】
第３の参考例では、第１回目のレーザ照射の前に、アモルファスシリコン膜の表面が酸化シリコン膜で覆われている。このため、多結晶シリコン膜の膜質が、第１回目のレーザ照射時の雰囲気の影響を受けにくい。
【００５５】
第３の参考例では、第１回目のレーザ照射を行う前に酸化シリコン膜を形成したが、レーザ照射前に酸化シリコン膜を形成する代わりに、第１回目のレーザ照射時の雰囲気を制御することによっても、多結晶シリコン膜の膜質を安定化させることができるであろう。例えば、アモルファスシリコン膜の表面に形成されている酸化シリコン膜を除去した後、基板を真空容器内に配置し、酸素ガスの流量を制御しながらレーザ照射を行ってもよい。また、酸素ガスと不活性ガスとを、両者の流量比を制御しながら流してもよいであろう。
【００５６】
また、不活性ガス中で基板加熱を行いながら第１回目のレーザ照射を行ったところ、第３の参考例の場合と同様の結晶粒径を有する多結晶シリコン膜を形成することができた。これは、基板加熱を行うことによって真空容器が加熱され、真空容器の壁に吸着されていた水分や酸素が容器内に放出されたため、または基板加熱の効果によって結晶粒径が大きくなったためと考えられる。
【００５７】
上記本発明の実施例では、第１回目のレーザ照射のエネルギ密度を４００ｍＪ／ｃｍ2としたが、結晶化度が大きくなる条件であれば、その他のエネルギ密度のレーザを照射してもよい。例えば、第１回目のレーザ照射のエネルギ密度の好適な範囲は３６０ｍＪ／ｃｍ2以上である。なお、エネルギ密度を高くしすぎると、結晶化度は高くなるが微結晶化が生ずる。微結晶化が生ずると、シリコン膜にダメージが残ってしまうため、エネルギ密度を微結晶化が生ずる閾値以下とすることが好ましい。本願発明者らの実験によると、エネルギ密度を４５０ｍＪ／ｃｍ2以上にしたときに微結晶化が生じた。なお、好適なレーザエネルギ密度は、使用するレーザのパルス幅、ビームプロファイル、基板加熱の有無等によって変化する。
【００５８】
上記第３の参考例では、第１回目のレーザ照射時のオーバラップ率を９５％とした。シリコン膜表面の一箇所に照射される回数が１００回を超えると、膜表面の粗さが大きくなり、膜の受けるダメージも大きくなる。このため、１回目のレーザ照射時のオーバラップ率を９９％以下とすることが好ましい。なお、第２回目のレーザ照射時にはオーバラップ率を９９％以上にしてもシリコン膜がダメージを受けることはなかった。
【００５９】
次に、上記本発明の実施例による方法で作製した多結晶シリコン膜を用いてＴＦＴを作製する方法を説明する。
【００６０】
図６（Ａ）に示すように、ガラス基板１の表面上に、厚さ２００ｎｍのＳｉＯ2膜２及び厚さ５０ｎｍの多結晶シリコン膜３ａが形成されている。ここまでの製造工程は、図１（Ａ）から図１（Ｄ）に示す製造工程と同様である。多結晶シリコン膜３ａは、第１〜第２の実施例のいずれかの方法で形成される。
【００６１】
図６（Ｂ）に示すように、シリコン膜３ａをパターニングして、多結晶シリコン薄膜の活性領域３ｃを残す。多結晶シリコン膜のエッチングは、ＣＦ4とＯ2との混合ガスを用いた反応性イオンエッチング（ＲＩＥ）により行う。活性領域３ｃを覆うように、ＳｉＯ2膜２の上にＳｉＯ2からなる厚さ１２０ｎｍのゲート絶縁膜１４を形成する。ゲート絶縁膜１４の形成は、ＳｉＨ4とＮ2Ｏを用いたプラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）により行う。
【００６２】
ゲート絶縁膜１４の表面のうち、活性領域３ｃの上方の一部の領域上に、ＡｌＳｉ合金からなる厚さ３００ｎｍのゲート電極１５を形成する。ゲート電極１５のＳｉ濃度は０．２重量％である。ＡｌＳｉ合金膜の堆積は、スパッタリングにより行い、ＡｌＳｉ合金膜のエッチングは、リン酸系のエッチャントを用いて行う。
【００６３】
図７（Ａ）に示すように、ゲート絶縁膜１４をパターニングし、ゲート絶縁膜１４ａを残す。ゲート絶縁膜１４のエッチングは、ＣＨＦ3とＯ2との混合ガスを用いたＲＩＥにより行う。ゲート絶縁膜１４ａは、ゲート電極１５の両側に約１μｍ程度張り出している。ゲート絶縁膜１４ａの両側には、活性領域３ｃが張り出している。
【００６４】
図７（Ａ）では、ゲート電極１５とゲート絶縁膜１４ａとの位置合わせを、通常のフォトリソグラフィ技術を用いて行うが、自己整合的に両者の位置合わせを行ってもよい。例えば、特開平８−３３２６０２号公報に開示されているＡｌゲート電極の陽極酸化を利用して、ゲート絶縁膜１４ａの張り出し部分を自己整合的に形成することができる。
【００６５】
イオンドーピング法により、活性領域３ｃのうちゲート絶縁膜１４ａの両側に張り出した部分にリンイオンを注入する。このイオンドーピングは、ゲート絶縁膜１４ａに覆われている部分にリンイオンが注入されない条件で行う。
【００６６】
図７（Ｂ）に示すように、イオンドーピング法により２回目のリンイオンの注入を行う。このイオンドーピングは、ゲート絶縁膜１４ａのうちゲート電極１５の両側に張り出した部分の下方までリンイオンが到達する条件で行う。エキシマレーザアニールを行い、注入されたＰを活性化させる。ゲート絶縁膜１４ａのうちゲート電極１５の両側に張り出した部分の下方に、ソース低濃度領域１１Ｓ及びドレイン低濃度領域１１Ｄが形成される。さらにその外側に、ソース高濃度領域１０Ｓ及びドレイン高濃度領域１０Ｄが形成される。
【００６７】
図８は、図７（Ｂ）に示したＴＦＴを適用したアクティブマトリクス型液晶表示装置の断面図を示す。ガラス基板１の上にＳｉＯ2膜２が形成され、その表面上にＴＦＴ２０が形成されている。
【００６８】
ＴＦＴ２０を覆うように、ＳｉＯ2膜２の上に、厚さ４００ｎｍのＳｉＯ2膜３０が形成されている。ＳｉＯ2膜３０は、例えばＰＥ−ＣＶＤにより形成される。ＳｉＯ2膜３０の、ドレイン高濃度領域１０Ｄ及びソース高濃度領域１０Ｓに対応する位置に、それぞれコンタクトホール３１及び３２が形成されている。コンタクトホール３１及び３２の形成は、例えばＣＨＦ3とＯ2との混合ガスを用いたＲＩＥにより行う。
【００６９】
ＳｉＯ2膜３０の表面上に、ドレインバスライン３３が形成されている。ドレインバスライン３３は、コンタクトホール３１内を経由してドレイン高濃度領域１０Ｄに接続されている。ドレインバスライン３３は、厚さ５０ｎｍのＴｉ膜と厚さ２００ｎｍのＡｌＳｉ合金膜との２層構造を有する。
【００７０】
ＳｉＯ2膜３０の表面上の、コンタクトホール３２に対応する位置に、接続電極３４が形成されている。接続電極３４は、ソース高濃度領域１０Ｓに接続されている。
【００７１】
ＳｉＯ2膜３０の上に、ドレインバスライン３３及び接続電極３４を覆うように、ＳｉＮ膜３５が形成されている。ＳｉＮ膜３５の表面上に、インジウム錫オキサイド（ＩＴＯ）からなる画素電極３６が形成されている。画素電極３６は、ＳｉＮ膜３５に形成されたコンタクトホールを介して接続電極３４に接続されている。ＳｉＮ膜３５の上に、画素電極３６を覆うように配向膜３７が形成されている。
【００７２】
ガラス基板１に対向するように、対向基板４０が配置されている。対向基板４０の対向面上に、ＩＴＯからなる共通電極４１が形成されている。共通電極４１の表面の所定の遮光すべき領域上に、遮光膜４２が形成されている。共通電極４１の表面上に、遮光膜４２を覆うように配向膜４３が形成されている。２枚の配向膜３７及び４３の間に、液晶材料５０が充填されている。
【００７３】
ＴＦＴ２０の活性領域３ｃは、本発明の実施例による方法で形成された多結晶シリコン膜であるため、その表面平均凹凸は小さい。このため、ＴＦＴ２０の微細化を図ることが可能になるとともに、電界の集中によるゲート絶縁膜の絶縁破壊を防止することができる。
【００７４】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００７５】
【発明の効果】
以上説明したように、本発明によれば、表面平均凹凸の小さな多結晶シリコン膜を形成することが可能になる。この多結晶シリコン膜を用いて、信頼性が高く、かつ微細なＴＦＴを形成することができる。
【図面の簡単な説明】
【図１】 本発明の実施例による多結晶シリコン膜の作製方法を説明するための基板の断面図である。
【図２】 レーザ照射により多結晶化した多結晶シリコン膜の表面平均凹凸を、レーザエネルギ密度の関数として示すグラフである。
【図３】 本発明の実施例による方法及び比較例による方法で作製した多結晶シリコン膜の表面平均凹凸を、第２回目のレーザ照射時のレーザエネルギ密度の関数として示すグラフである。
【図４】 本発明の実施例による方法で作製した多結晶シリコン膜の表面平均凹凸を、第２回目のレーザ照射時の雰囲気圧力の関数として示すグラフである。
【図５】 第３の参考例による多結晶シリコン膜の作製時に形成されるアモルファスシリコン膜上の酸化シリコン膜の厚さを変えたときの多結晶シリコン膜の表面平均凹凸を、第１回目のレーザ照射時のエネルギ密度の関数として示すグラフである。
【図６】 本発明の実施例による方法で作製した多結晶シリコン膜を用いてＴＦＴを作製する方法を説明するための基板の断面図である。
【図７】 本発明の実施例による方法で作製した多結晶シリコン膜を用いてＴＦＴを作製する方法を説明するための基板の断面図である。
【図８】 本発明の実施例による方法で作製した多結晶シリコン膜を適用したＴＦＴを用いた液晶表示装置の断面図である。
【符号の説明】
１ ガラス基板
２ ＳｉＯ2膜
３ アモルファスシリコン膜
３ａ 多結晶シリコン膜
３ｃ 活性領域
４ 突起
５ 酸化シリコン膜
１０Ｄ ドレイン高濃度領域
１０Ｓ ソース高濃度領域
１１Ｄ ドレイン低濃度領域
１１Ｓ ソース低濃度領域
１４ ゲート絶縁膜
１５ ゲート電極
２０ ＴＦＴ
３０ ＳｉＯ2膜
３１、３２ コンタクトホール
３３ ドレインバスライン
３４ 接続電極
３５ ＳｉＮ膜
３６ 画素電極
３７、４３ 配向膜
４０ 対向電極
４１ 共通電極
４２ 遮光膜
５０ 液晶材料
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に多結晶シリコン膜を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
多結晶シリコン膜を用いた薄膜トランジスタ（ＴＦＴ）の製造方法について説明する。ガラス基板上に、化学気相成長により、アモルファスシリコン膜を形成する。このアモルファスシリコン膜にエキシマレーザを照射し、多結晶化させる。レーザ照射による多結晶化は、ガラス基板の歪点以下の温度で行うことができるため、高価な石英基板を用いる必要がないという利点を有する。
【０００３】
多結晶化されたシリコン膜の上に、厚さ１００〜１５０ｎｍのゲート絶縁膜を形成する。その上に、ゲート電極となる金属膜を形成する。金属膜とゲート絶縁膜をパターニングし、ソース及びドレイン領域となる多結晶シリコン膜を露出させる。露出した多結晶シリコン膜に不純物をドープすることにより、ソース及びドレイン領域を形成する。
【０００４】
【発明が解決しようとする課題】
エキシマレーザを用いて多結晶化を行うと、多結晶シリコン膜の結晶粒界に沿って突起が形成される。この突起は、石英基板上のアモルファスシリコン膜を電気炉で加熱して多結晶化する場合に形成される突起に比べて、高くなる。このため、多結晶シリコン膜の表面に比較的大きな凹凸が形成される。
【０００５】
多結晶シリコン膜の表面に大きな凹凸が形成されていると、その上に薄いゲート絶縁膜を形成することが困難になる。また、突起の先端に電界が集中し絶縁破壊が起こりやすくなる。さらに、多結晶シリコン膜の表面の凹凸は、微細化の妨げになる。
【０００６】
本発明の目的は、表面の凹凸の少ない多結晶シリコン膜を形成することが可能な半導体装置の製造方法を提供することである。
【０００７】
【課題を解決するための手段】
本発明の一観点によると、下地基板の表面上にアモルファスシリコンもしくは多結晶シリコンからなる第１の層を形成する工程と、前記第１の層に第１のレーザを照射して表面に突起または凹凸が形成された多結晶シリコンからなる第２の層に変化させる工程と、前記第２の層の表面を、酸化シリコンをエッチングする環境下に置き、該第２の層の表面に覆われている酸化シリコン膜を除去する工程と、酸化シリコン膜の除去された前記第２の層に、第２のレーザを照射して、第２の層の表面を平坦化する工程とを有し、該第２のレーザを照射する時の第２の層の表面の単位面積あたりに供給される酸素量が、前記第１のレーザを照射する時の前記第１の層の表面の単位面積あたりに供給される酸素量よりも少ない不活性ガス雰囲気中で該第２のレーザ照射を行うことを特徴とする半導体装置の製造方法が提供される。
【０００８】
酸化シリコン膜を除去して前記第２の層に、第２のレーザを照射すると、第２の層の表面平均凹凸を小さくすることができる。
【０００９】
【発明の実施の形態】
図１を参照して、まず本発明に係る参考例による多結晶シリコン膜の形成方法について説明する。
【００１０】
図１（Ａ）に示すように、ガラス基板１の表面上に化学気相成長（ＣＶＤ）により厚さ２００ｎｍのＳｉＯ2膜２を形成する。なお、ＳｉＯ2膜２の代わりにＳｉＮ膜を形成してもよいし、ＳｉＮとＳｉＯ2との２層膜を形成してもよい。ＳｉＯ2膜２の上に、プラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）により厚さ５０ｎｍのアモルファスシリコン膜３を形成する。
【００１１】
図１（Ｂ）に示すように、大気中で、アモルファスシリコン膜３にＸｅＣｌエキシマレーザを照射して多結晶化させることにより、多結晶シリコン膜３ａを得る。エキシマレーザのビーム断面形状は幅１．２ｍｍの帯状であり、一ショットの時間幅（パルス幅）は４０ｎｓである。この帯状の照射領域を、一ショットごとに、その長軸に直交する方向に移動させ、基板全面を走査する。あるショットの照射領域と次のショットの照射領域との重なった部分の割合（オーバラップ率）が、一ショットの照射領域の９２〜９９％程度になるように、照射領域を移動させる。エキシマレーザのエネルギ密度は、例えば３００〜５００ｍＪ／ｃｍ2である。
【００１２】
多結晶シリコン膜３ａの表面に、結晶粒界に沿った突起４が形成される。原子間力顕微鏡（ＡＦＭ）により測定した表面平均凹凸（ＲＭＳ）は約１４ｎｍであった。また、アモルファスシリコン膜３の厚さ５０ｎｍを上回る高さの突起も観測された。
【００１３】
また、酸素の存在する雰囲気中で熱処理を行ったため、多結晶シリコン膜３ａの表面が酸化され、酸化シリコン膜５が形成される。
【００１４】
図１（Ｃ）に示すように、フッ酸系のエッチング液を用いて酸化シリコン膜５を除去する。多結晶シリコン膜３ａの表面が露出する。酸化シリコン膜５を除去した後の多結晶シリコン膜３ａの表面平均凹凸は、約１２ｎｍであった。なお、フッ素系ガスを用いたドライエッチングにより酸化シリコン膜を除去してもよい。
【００１５】
図１（Ｄ）の状態に至るまでの工程を説明する。酸化シリコン膜５を除去した後、基板を素早く真空装置内に設置し、圧力が１×１０-7Ｔｏｒｒになるまで真空排気する。温度５５０℃で２時間の熱処理を行う。熱処理後の多結晶シリコン膜３ａの表面平均凹凸は約６ｎｍであった。
【００１６】
上述のように、酸化シリコン膜５を除去した後、平坦化のための熱処理を行うことにより、多結晶シリコン膜５ａの表面平均凹凸を小さくすることができる。なお、図１（Ｃ）に示す工程で行った酸化シリコン膜５の除去を行うことなく、平坦化熱処理を行った場合には、平坦化の効果は小さかった。これは、多結晶シリコン膜の表面が酸化シリコン膜で覆われていると、熱処理期間中のシリコン原子の移動が起こりにくいためと考えられる。上記実施例では、酸化シリコン膜５を除去した後、基板を素早く真空装置内に設置したが、基板を大気に曝すことなく平坦化のための熱処理を行うことがより好ましい。
【００１７】
上記参考例では、平坦化の熱処理を、圧力１×１０-7Ｔｏｒｒ、温度５５０℃の条件で行った。この熱処理時の圧力を１×１０-5Ｔｏｒｒにした場合には、温度５５０℃では平坦化がほとんど進まなかった。圧力１×１０-5Ｔｏｒｒの条件で温度を５８０℃まで上げると、第１の参考例の場合と同等の平坦化を行うことができた。
【００１８】
上記第１の参考例では、図１（Ｄ）で説明した平坦化の熱処理を、真空装置内で行った。真空装置による熱処理の代わりにランプ加熱法を適用したところ、凹凸の低減量は少ないものの、表面平均凹凸の低減が見られた。
【００１９】
次に、第２の参考例による多結晶シリコン膜の形成方法について説明する。上記第１の参考例で説明したように、図１（Ｂ）に示す多結晶化直後の多結晶シリコン膜３ａの表面平均凹凸が約１２ｎｍであり、図１（Ｂ）に示す酸化シリコン膜５を除去した直後の多結晶シリコン膜３ａの表面平均凹凸が約１０ｎｍであった。このように、酸化シリコン膜５を除去しただけで、表面平均凹凸がやや小さくなっている。これは、突起の先端部近傍が酸化されやすく、その部分の酸化シリコン膜が他の部分に比べて厚いためと考えられる。第２の参考例では、この現象を積極的に利用する。
【００２０】
第１の参考例では、図１（Ｂ）に示す酸化シリコン膜５が形成された後、図１（Ｃ）に示す工程で酸化シリコン膜５を除去した。第２の参考例では、図１（Ｂ）に示す多結晶化後に、多結晶シリコン膜３ａの表面を積極的に酸化する。この酸化は、例えば多結晶シリコン膜５の表面を酸素プラズマに晒すことにより行う。このとき、図１（Ｂ）に示す突起４の先端部近傍が優先的に酸化されると考えられる。
【００２１】
酸素プラズマ処理後、ＣＨＦ3をもちいたドライエッチングにより酸化シリコン膜を除去する。なお、第１の実施例の酸化シリコン膜除去と同様に、フッ酸系のエッチャントを用いたウェットエッチングにより酸化シリコン膜を除去してもよい。その後、第１の参考例の図１（Ｄ）の工程と同様の平坦化のための熱処理を行う。
【００２２】
第２の参考例による方法で形成された多結晶シリコン膜の表面平均凹凸は、約５ｎｍであった。第１の参考例の場合に比べて、表面平均凹凸がより小さくなっていることがわかる。
【００２３】
多結晶シリコン膜を用いてＴＦＴを形成する場合、例えば、多結晶シリコン膜が幅数μｍの帯状にパターニングされる。エキシマレーザ照射による多結晶化を行ったシリコン膜（表面平均凹凸１２ｎｍ）を、幅３μｍの帯状にパターニングしたところ、シリコンパターンの縁がぎざぎざになった。このぎざぎざは、ＴＦＴの微細化の妨げになる。また、シリコン膜の表面の凹凸が、エッチング特性に影響を与え、エッチング残渣が生じやすくなる。これに対し、第２の参考例による方法で作製した多結晶シリコン膜を幅３μｍの帯状にパターニングしたところ、その縁は滑らかになった。このため、ＴＦＴの微細化を図ることが可能になる。
【００２４】
上記第１の参考例では、図１（Ｂ）の工程で説明したように、エキシマレーザ照射によりアモルファスシリコン膜の多結晶化を行った。レーザ照射の代わりに、真空装置内で熱処理することにより多結晶化したシリコン膜の表面平均凹凸は、レーザ照射で多結晶化したシリコン膜の表面平均凹凸に比べて少ない。真空装置内で熱処理することにより多結晶化したシリコン膜の表面平均凹凸は、約４ｎｍであった。この場合にも、第１の参考例の図１（Ｃ）に示す工程で行った酸化シリコン膜の除去、及び図１（Ｄ）に示す工程で行った平坦化のための熱処理を行うことにより、表面平均凹凸が低減することがわかった。
【００２５】
例えば、石英基板上にアモルファスシリコン膜を形成し、６００℃程度の高温熱処理で多結晶化したシリコン膜を平坦化したところ、表面平均凹凸が約３．８ｎｍになった。また、ガラス基板上にＮｉ含有のアモルファスシリコン膜を形成し、５５０℃程度の低温熱処理で多結晶化したシリコン膜を平坦化したところ、表面平均凹凸が約３．５ｎｍになった。
【００２６】
次に、図１及び図２を参照して、本発明の実施例による多結晶シリコン膜の形成方法について説明する。上記第１の参考例では、図１（Ｂ）の工程で説明したように、大気中でレーザ照射を行ってシリコン膜を多結晶化し、図１（Ｄ）の工程で説明したように、真空装置内で基板加熱することにより多結晶シリコン膜の表面の平坦化を行った。本発明の実施例では、多結晶化の処理のみならず平坦化の処理もレーザ照射により行う。すなわち、アモルファスシリコンを多結晶化するためのレーザ照射（１回目のレーザ照射）を行い、次に、多結晶シリコン膜を平坦化するためのレーザ照射（２回目のレーザ照射）を行う。
【００２７】
本発明の実施例による半導体装置の製造工程を第１の参考例による製造工程と比較すると、第１の参考例の図１（Ｃ）で説明した酸化シリコン膜５の除去工程までが共通である。本発明の実施例では、図１（Ｃ）に示す多結晶シリコン膜３ａにエキシマレーザを照射して表面の平坦化を行う。なお、第２回目のレーザ照射は、圧力１×１０-1Ｐａ、オーバラップ率９５％の条件で行った。また、図１（Ｂ）に示す酸化シリコン膜５を除去した後、基板を大気に曝すことなく第２回目のレーザ照射を行うことが好ましい。
【００２８】
図２を参照して、１回目のレーザ照射の条件について説明する。図２の横軸は、１回目のレーザ照射のレーザエネルギ密度を単位ｍＪ／ｃｍ2で表し、縦軸は、表面平均凹凸を単位ｎｍで表す。
【００２９】
図２中の黒丸は、パルス幅４０ｎｓ、帯状照射領域の幅１．２ｍｍ、オーバラップ率９６％の条件でＸｅＣｌエキシマレーザを照射して多結晶化した多結晶シリコン膜の表面平均凹凸を表す。図中の白丸は、圧力１×１０-3Ｐａの真空中でレーザ照射を行って得られた多結晶シリコン膜の表面平均凹凸を表す。
【００３０】
大気中でレーザ照射を行う場合には、エネルギ密度が４００ｍＪ／ｃｍ2のときに表面平均凹凸が最大になり、その値は約１２ｎｍにも達する。これに対し、真空中でレーザ照射を行う場合には、表面平均凹凸は５ｎｍ以下である。両者を走査型電子顕微鏡で観察したところ、大気中でレーザ照射を行ったシリコン膜の平均結晶粒径が約０．５μｍであるのに対し、真空中でレーザ照射を行ったシリコン膜の平均結晶粒径は、０．２５μｍ以下であった。大気中でレーザ照射を行ったシリコン膜の表面の突起は、結晶粒界に沿って形成されていた。
【００３１】
真空中で第１回目のレーザ照射を行うことにより、表面平均凹凸の小さな多結晶シリコン膜が得られるが、この膜は、平均結晶粒径が小さい。平均結晶粒径の小さなシリコン膜では、十分な特性のＴＦＴを得ることが困難である。
【００３２】
図３に、本発明の実施例による方法で形成した多結晶シリコン膜の表面平均凹凸を、参考例と比較して示す。図３の横軸は、レーザエネルギ密度を単位ｍＪ／ｃｍ2で表し、縦軸は、表面平均凹凸を単位ｎｍで表す。図中の白四角が、本発明の実施例による方法で形成した多結晶シリコン膜の表面平均凹凸を示す。黒四角は、図１に示す酸化シリコン膜５を除去しないで第２回目のレーザ照射を行った場合を示す。横軸のレーザエネルギ密度は、第２回目のレーザ照射のエネルギ密度に相当する。なお、第１回目のレーザ照射のエネルギ密度は、４００ｍＪ／ｃｍ2である。
【００３３】
図３に記載された破線は、図２の黒丸で表した表面平均凹凸を示す。この場合の横軸は、第１回目のレーザ照射のエネルギ密度に相当する。
【００３４】
酸化シリコン膜の除去を行わないで第２回目のレーザ照射を行った場合、黒四角で示すように、レーザエネルギ密度が４００ｍＪ／ｃｍ2以下の範囲では、表面平均凹凸の低減はほとんど見られなかった。レーザエネルギ密度が４００ｍＪ／ｃｍ2以上の範囲では、表面平均凹凸の低減が見られたが、得られた多結晶シリコン膜の表面平均凹凸は、多結晶化のためのレーザ照射のみを、４００ｍＪ／ｃｍ2以上のエネルギ密度で行った場合と同等であった。
【００３５】
これに対し、本発明の実施例の場合には、白四角で示すように、第２回目のレーザ照射により、表面平均凹凸の低減が見られた。特に、第２回目のレーザ照射時のエネルギ密度を４００〜４８０ｍＪ／ｃｍ2としたときに、表面平均凹凸が４ｎｍ以下になる。これは、真空炉加熱による固相成長で多結晶化したシリコン膜の表面平均凹凸と同程度である。
【００３６】
本発明の実施例による方法で形成された多結晶シリコン膜を走査型電子顕微鏡で分析した。本発明の実施例による方法で形成された多結晶シリコン膜の結晶粒径は、第１回目のレーザ照射後の平均結晶粒径と同程度かやや拡大していることがわかった。また、結晶粒界に沿って形成されていた突起は、ほぼ消滅していた。
【００３７】
第１回目のレーザ照射は、表面平均凹凸の大きくなるエネルギ密度で行うことが好ましい。このとき、結晶粒径の大きな多結晶シリコン膜が得られる。例えば、表面平均凹凸が５ｎｍ以上になる条件で第１回目のレーザ照射を行うことが好ましい。また、第２回目のレーザ照射は、第１回目のレーザ照射のエネルギ密度よりも大きなエネルギ密度で行うことが好ましい。これにより、多結晶シリコン膜の表面平均凹凸の低減効果を高めることができる。なお、第２回目のレーザ照射のエネルギ密度を高くしすぎると、シリコン膜の微結晶化が進む。このため、エネルギ密度を、微結晶化が生ずる閾値以下とすることが好ましい。また、第２回目のレーザ照射時に、基板を加熱してもよい。基板加熱を行うことにより、結晶の質を高めることが可能になる。
【００３８】
本発明の実施例では、第２回目のレーザ照射時のオーバラップ率を９５％としたが、その他のオーバラップ率としてもよい。本願発明者らの実験によると、オーバラップ率が９０％未満のときには、平坦化の効果が少ないことがわかった。従って、第２回目のレーザ照射時のオーバラップ率を９０％以上とすることが好ましい。なお、装置の制約からオーバラップ率を９０％以上にできない場合には、例えば、同一個所に２ショットの照射を行い、オーバラップ率が８０％になるように照射領域を移動させることにより、実質的にオーバラップ率９０％の場合と同様の効果を得ることができるであろう。
【００３９】
本発明の実施例では、第２回目のレーザ照射時の雰囲気の圧力を１×１０-1Ｐａとしたが、その他の圧力としてもよい。
【００４０】
図４に、第２回目のレーザ照射時の雰囲気圧力と多結晶シリコン膜の表面平均凹凸との関係を示す。図４の横軸は圧力を単位Ｐａで表し、縦軸は表面平均凹凸を単位ｎｍで表す。圧力を大気圧から１×１０4Ｐａまで低下させると、表面平均凹凸が急激に小さくなる。また、圧力が１×１０4Ｐａから１×１０-1Ｐａまでの範囲では、圧力の低下に従って、表面平均凹凸が緩やかに小さくなる。圧力が１×１０-1Ｐａ以下になると、表面平均凹凸の低下傾向がより強くなる。
【００４１】
図４から、第２回目のレーザ照射時の圧力を１×１０4Ｐａ以下とすることが好ましく、１×１０-1Ｐａ以下とすることがより好ましいことがわかる。
【００４２】
なお、第２回目のレーザ照射を、不活性ガス雰囲気中、例えば窒素ガス雰囲気中で行ってもよい。この場合、基板を収容した真空容器内に窒素ガスを満たす前に、圧力１×１０4Ｐａ以下に真空排気することが好ましく、圧力１×１０-1Ｐａ以下に真空排気することがより好ましい。
【００４３】
また、この結果より、第２回目のレーザ照射時の圧力を、第１回目のレーザ照射時の圧力よりも低くすることによって、多結晶シリコン膜の平坦化を行えることがわかる。つまり、第１回目のレーザ照射時の圧力を１×１０2Ｐａとし、第２回目のレーザ照射時の圧力を１×１０-3Ｐａとしてもよいのである。これは、圧力が低下することによって酸素分圧が低下することが原因と考えられる。
【００４４】
すなわち、レーザ照射時の全圧が重要なのではなく、レーザ照射時の雰囲気中の酸素分圧、もしくはシリコン膜表面の単位面積あたりに供給される酸素量が重要であると考えられる。いいかえると、第２回目のレーザ照射時の酸素分圧もしくはシリコン膜表面の単位面積あたりに供給される酸素量を、第１回目のレーザ照射時におけるそれよりも少なくすることにより、シリコン膜表面を平坦化することが可能になる。
【００４５】
１回目のレーザ照射を圧力１×１０-2Ｐａの雰囲気中で行った後、１×１０-3Ｐａまで真空排気し、窒素で置換して圧力を１×１０5Ｐａとする場合を考える。このとき、２回目のレーザ照射時の雰囲気圧力が１回目のレーザ照射時のそれよりも高くなる。しかし、酸素分圧に着目すると、２回目のレーザ照射時の方が１回目のレーザ照射時のそれよりも低い。このため、シリコン膜の平坦化を行うことが可能である。
【００４６】
次に、１回目のレーザ照射時にシリコン膜の表面上に酸化シリコン膜が形成されている場合を考える。１回目のレーザ照射時の圧力を１×１０-3Ｐａとし、２回目のレーザ照射時の圧力を１×１０-1Ｐａとする。酸素分圧に着目すると、第２回目のレーザ照射時の方が第１回目のレーザ照射時よりも高い。ところが、第１回目のレーザ照射時には、シリコン膜表面に酸化シリコン膜が形成されているため、シリコン膜表面の単位面積あたりに供給される酸素量に着目すると、第２回目のレーザ照射時の方が第１回目のレーザ照射時よりも少なくなる。このため、シリコン膜の平坦化を行うことが可能になる。
【００４７】
酸化シリコン膜を除去した後、大気中で第２回目のレーザ照射を行った場合には、平坦化の効果がみられなかった。このことから、第２回目のレーザ照射を、非酸化性雰囲気中で行うことが好ましいことがわかる。
【００４８】
次に、第３の参考例による多結晶シリコン膜の製造方法について説明する。上記本発明の実施例では、第１回目のレーザ照射を大気中で行うことにより、平均結晶粒径の大きな多結晶シリコン膜を形成した。真空中で第１回目のレーザ照射を行う場合に比べて平均結晶粒径が大きくなるのは、シリコン膜の表面が酸化膜で覆われているためか、大気中に存在する酸素の影響であると考えられる。
【００４９】
大気中で第１回目のレーザ照射を行う場合には、レーザ照射時の雰囲気、例えば湿度や気温によりシリコン膜表面の酸化シリコン膜の状態が変化し、形成される多結晶シリコン膜の状態、例えば結晶粒径等が変化してしまう可能性がある。第３の参考例では、第１回目のレーザ照射時の雰囲気の影響を受けにくい多結晶シリコン膜の形成方法が提供される。
【００５０】
以下、図１を参照し、第１の参考例による多結晶シリコン膜の形成方法と比較しながら、第３の参考例を説明する。図１（Ａ）に示すアモルファスシリコン膜３を形成した後、表面の酸化シリコン膜を除去する。酸化シリコン膜の除去後、アモルファスシリコン膜３の表面上に、一定の厚さの酸化シリコン膜を形成する。酸化シリコン膜の形成は、酸素雰囲気中で熱処理する方法、紫外線を照射する方法、酸素プラズマに曝す方法、化学気相成長（ＣＶＤ）やスパッタリングにより酸化シリコン膜を堆積する方法等により行うことができる。
【００５１】
アモルファスシリコン膜表面に酸化シリコン膜を形成した後、第１回目のレーザ照射を行い、アモルファスシリコン膜を多結晶化させる。第１回目のレーザ照射は、真空中または不活性ガス中で行う。図１（Ｂ）に示す多結晶シリコン膜３ａが形成される。これ以降の工程は、上記第１の実施例の場合と同様である。
【００５２】
図５に、アモルファスシリコン膜３の表面上に形成する酸化シリコン膜の厚さを変化させたときの結晶化度を、第１回目のレーザ照射のエネルギ密度の関数として示す。横軸はエネルギ密度を単位ｍＪ／ｃｍ2で表し、縦軸は結晶化度を単位％で表す。結晶化度は、シリコン膜に紫外線を照射したときの波長２８０ｎｍの位置に現れる反射光のピークの高さによって評価した。なお、単結晶シリコンウエハを測定したときのピークの高さを結晶化度１００％とした。図中の白丸は酸化シリコン膜を形成しない場合、黒丸及び黒四角は、それぞれ酸化シリコン膜の厚さが１ｎｍ及び１０ｎｍの場合を示す。
【００５３】
酸化膜の厚さが１０ｎｍのとき、レーザエネルギ密度が３４０ｍＪ／ｃｍ2を超えると、結晶化度が急激に低下する。このため、アモルファシシリコン膜の表面に形成する酸化シリコン膜の厚さを１０ｎｍよりも薄くすることが好ましい。
【００５４】
第３の参考例では、第１回目のレーザ照射の前に、アモルファスシリコン膜の表面が酸化シリコン膜で覆われている。このため、多結晶シリコン膜の膜質が、第１回目のレーザ照射時の雰囲気の影響を受けにくい。
【００５５】
第３の参考例では、第１回目のレーザ照射を行う前に酸化シリコン膜を形成したが、レーザ照射前に酸化シリコン膜を形成する代わりに、第１回目のレーザ照射時の雰囲気を制御することによっても、多結晶シリコン膜の膜質を安定化させることができるであろう。例えば、アモルファスシリコン膜の表面に形成されている酸化シリコン膜を除去した後、基板を真空容器内に配置し、酸素ガスの流量を制御しながらレーザ照射を行ってもよい。また、酸素ガスと不活性ガスとを、両者の流量比を制御しながら流してもよいであろう。
【００５６】
また、不活性ガス中で基板加熱を行いながら第１回目のレーザ照射を行ったところ、第３の参考例の場合と同様の結晶粒径を有する多結晶シリコン膜を形成することができた。これは、基板加熱を行うことによって真空容器が加熱され、真空容器の壁に吸着されていた水分や酸素が容器内に放出されたため、または基板加熱の効果によって結晶粒径が大きくなったためと考えられる。
【００５７】
上記本発明の実施例では、第１回目のレーザ照射のエネルギ密度を４００ｍＪ／ｃｍ2としたが、結晶化度が大きくなる条件であれば、その他のエネルギ密度のレーザを照射してもよい。例えば、第１回目のレーザ照射のエネルギ密度の好適な範囲は３６０ｍＪ／ｃｍ2以上である。なお、エネルギ密度を高くしすぎると、結晶化度は高くなるが微結晶化が生ずる。微結晶化が生ずると、シリコン膜にダメージが残ってしまうため、エネルギ密度を微結晶化が生ずる閾値以下とすることが好ましい。本願発明者らの実験によると、エネルギ密度を４５０ｍＪ／ｃｍ2以上にしたときに微結晶化が生じた。なお、好適なレーザエネルギ密度は、使用するレーザのパルス幅、ビームプロファイル、基板加熱の有無等によって変化する。
【００５８】
上記第３の参考例では、第１回目のレーザ照射時のオーバラップ率を９５％とした。シリコン膜表面の一箇所に照射される回数が１００回を超えると、膜表面の粗さが大きくなり、膜の受けるダメージも大きくなる。このため、１回目のレーザ照射時のオーバラップ率を９９％以下とすることが好ましい。なお、第２回目のレーザ照射時にはオーバラップ率を９９％以上にしてもシリコン膜がダメージを受けることはなかった。
【００５９】
次に、上記本発明の実施例による方法で作製した多結晶シリコン膜を用いてＴＦＴを作製する方法を説明する。
【００６０】
図６（Ａ）に示すように、ガラス基板１の表面上に、厚さ２００ｎｍのＳｉＯ2膜２及び厚さ５０ｎｍの多結晶シリコン膜３ａが形成されている。ここまでの製造工程は、図１（Ａ）から図１（Ｄ）に示す製造工程と同様である。多結晶シリコン膜３ａは、第１〜第２の実施例のいずれかの方法で形成される。
【００６１】
図６（Ｂ）に示すように、シリコン膜３ａをパターニングして、多結晶シリコン薄膜の活性領域３ｃを残す。多結晶シリコン膜のエッチングは、ＣＦ4とＯ2との混合ガスを用いた反応性イオンエッチング（ＲＩＥ）により行う。活性領域３ｃを覆うように、ＳｉＯ2膜２の上にＳｉＯ2からなる厚さ１２０ｎｍのゲート絶縁膜１４を形成する。ゲート絶縁膜１４の形成は、ＳｉＨ4とＮ2Ｏを用いたプラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）により行う。
【００６２】
ゲート絶縁膜１４の表面のうち、活性領域３ｃの上方の一部の領域上に、ＡｌＳｉ合金からなる厚さ３００ｎｍのゲート電極１５を形成する。ゲート電極１５のＳｉ濃度は０．２重量％である。ＡｌＳｉ合金膜の堆積は、スパッタリングにより行い、ＡｌＳｉ合金膜のエッチングは、リン酸系のエッチャントを用いて行う。
【００６３】
図７（Ａ）に示すように、ゲート絶縁膜１４をパターニングし、ゲート絶縁膜１４ａを残す。ゲート絶縁膜１４のエッチングは、ＣＨＦ3とＯ2との混合ガスを用いたＲＩＥにより行う。ゲート絶縁膜１４ａは、ゲート電極１５の両側に約１μｍ程度張り出している。ゲート絶縁膜１４ａの両側には、活性領域３ｃが張り出している。
【００６４】
図７（Ａ）では、ゲート電極１５とゲート絶縁膜１４ａとの位置合わせを、通常のフォトリソグラフィ技術を用いて行うが、自己整合的に両者の位置合わせを行ってもよい。例えば、特開平８−３３２６０２号公報に開示されているＡｌゲート電極の陽極酸化を利用して、ゲート絶縁膜１４ａの張り出し部分を自己整合的に形成することができる。
【００６５】
イオンドーピング法により、活性領域３ｃのうちゲート絶縁膜１４ａの両側に張り出した部分にリンイオンを注入する。このイオンドーピングは、ゲート絶縁膜１４ａに覆われている部分にリンイオンが注入されない条件で行う。
【００６６】
図７（Ｂ）に示すように、イオンドーピング法により２回目のリンイオンの注入を行う。このイオンドーピングは、ゲート絶縁膜１４ａのうちゲート電極１５の両側に張り出した部分の下方までリンイオンが到達する条件で行う。エキシマレーザアニールを行い、注入されたＰを活性化させる。ゲート絶縁膜１４ａのうちゲート電極１５の両側に張り出した部分の下方に、ソース低濃度領域１１Ｓ及びドレイン低濃度領域１１Ｄが形成される。さらにその外側に、ソース高濃度領域１０Ｓ及びドレイン高濃度領域１０Ｄが形成される。
【００６７】
図８は、図７（Ｂ）に示したＴＦＴを適用したアクティブマトリクス型液晶表示装置の断面図を示す。ガラス基板１の上にＳｉＯ2膜２が形成され、その表面上にＴＦＴ２０が形成されている。
【００６８】
ＴＦＴ２０を覆うように、ＳｉＯ2膜２の上に、厚さ４００ｎｍのＳｉＯ2膜３０が形成されている。ＳｉＯ2膜３０は、例えばＰＥ−ＣＶＤにより形成される。ＳｉＯ2膜３０の、ドレイン高濃度領域１０Ｄ及びソース高濃度領域１０Ｓに対応する位置に、それぞれコンタクトホール３１及び３２が形成されている。コンタクトホール３１及び３２の形成は、例えばＣＨＦ3とＯ2との混合ガスを用いたＲＩＥにより行う。
【００６９】
ＳｉＯ2膜３０の表面上に、ドレインバスライン３３が形成されている。ドレインバスライン３３は、コンタクトホール３１内を経由してドレイン高濃度領域１０Ｄに接続されている。ドレインバスライン３３は、厚さ５０ｎｍのＴｉ膜と厚さ２００ｎｍのＡｌＳｉ合金膜との２層構造を有する。
【００７０】
ＳｉＯ2膜３０の表面上の、コンタクトホール３２に対応する位置に、接続電極３４が形成されている。接続電極３４は、ソース高濃度領域１０Ｓに接続されている。
【００７１】
ＳｉＯ2膜３０の上に、ドレインバスライン３３及び接続電極３４を覆うように、ＳｉＮ膜３５が形成されている。ＳｉＮ膜３５の表面上に、インジウム錫オキサイド（ＩＴＯ）からなる画素電極３６が形成されている。画素電極３６は、ＳｉＮ膜３５に形成されたコンタクトホールを介して接続電極３４に接続されている。ＳｉＮ膜３５の上に、画素電極３６を覆うように配向膜３７が形成されている。
【００７２】
ガラス基板１に対向するように、対向基板４０が配置されている。対向基板４０の対向面上に、ＩＴＯからなる共通電極４１が形成されている。共通電極４１の表面の所定の遮光すべき領域上に、遮光膜４２が形成されている。共通電極４１の表面上に、遮光膜４２を覆うように配向膜４３が形成されている。２枚の配向膜３７及び４３の間に、液晶材料５０が充填されている。
【００７３】
ＴＦＴ２０の活性領域３ｃは、本発明の実施例による方法で形成された多結晶シリコン膜であるため、その表面平均凹凸は小さい。このため、ＴＦＴ２０の微細化を図ることが可能になるとともに、電界の集中によるゲート絶縁膜の絶縁破壊を防止することができる。
【００７４】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００７５】
【発明の効果】
以上説明したように、本発明によれば、表面平均凹凸の小さな多結晶シリコン膜を形成することが可能になる。この多結晶シリコン膜を用いて、信頼性が高く、かつ微細なＴＦＴを形成することができる。
【図面の簡単な説明】
【図１】 本発明の実施例による多結晶シリコン膜の作製方法を説明するための基板の断面図である。
【図２】 レーザ照射により多結晶化した多結晶シリコン膜の表面平均凹凸を、レーザエネルギ密度の関数として示すグラフである。
【図３】 本発明の実施例による方法及び比較例による方法で作製した多結晶シリコン膜の表面平均凹凸を、第２回目のレーザ照射時のレーザエネルギ密度の関数として示すグラフである。
【図４】 本発明の実施例による方法で作製した多結晶シリコン膜の表面平均凹凸を、第２回目のレーザ照射時の雰囲気圧力の関数として示すグラフである。
【図５】 第３の参考例による多結晶シリコン膜の作製時に形成されるアモルファスシリコン膜上の酸化シリコン膜の厚さを変えたときの多結晶シリコン膜の表面平均凹凸を、第１回目のレーザ照射時のエネルギ密度の関数として示すグラフである。
【図６】 本発明の実施例による方法で作製した多結晶シリコン膜を用いてＴＦＴを作製する方法を説明するための基板の断面図である。
【図７】 本発明の実施例による方法で作製した多結晶シリコン膜を用いてＴＦＴを作製する方法を説明するための基板の断面図である。
【図８】 本発明の実施例による方法で作製した多結晶シリコン膜を適用したＴＦＴを用いた液晶表示装置の断面図である。
【符号の説明】
１ ガラス基板
２ ＳｉＯ2膜
３ アモルファスシリコン膜
３ａ 多結晶シリコン膜
３ｃ 活性領域
４ 突起
５ 酸化シリコン膜
１０Ｄ ドレイン高濃度領域
１０Ｓ ソース高濃度領域
１１Ｄ ドレイン低濃度領域
１１Ｓ ソース低濃度領域
１４ ゲート絶縁膜
１５ ゲート電極
２０ ＴＦＴ
３０ ＳｉＯ2膜
３１、３２ コンタクトホール
３３ ドレインバスライン
３４ 接続電極
３５ ＳｉＮ膜
３６ 画素電極
３７、４３ 配向膜
４０ 対向電極
４１ 共通電極
４２ 遮光膜
５０ 液晶材料
Claims (5)
- 下地基板の表面上にアモルファスシリコンもしくは多結晶シリコンからなる第１の層を形成する工程と、
前記第１の層に第１のレーザを照射して表面に突起または凹凸が形成された多結晶シリコンからなる第２の層に変化させる工程と、
前記第２の層の表面を、酸化シリコンをエッチングする環境下に置き、該第２の層の表面に覆われている酸化シリコン膜を除去する工程と、
酸化シリコン膜の除去された前記第２の層に、第２のレーザを照射して、第２の層の表面を平坦化する工程とを有し、
該第２のレーザを照射する時の第２の層の表面の単位面積あたりに供給される酸素量が、前記第１のレーザを照射する時の前記第１の層の表面の単位面積あたりに供給される酸素量よりも少ない不活性ガス雰囲気中で該第２のレーザ照射を行うことを特徴とする半導体装置の製造方法。 - 下地基板の表面上にアモルファスシリコンもしくは多結晶シリコンからなる第１の層を形成する工程と、
前記第１の層に第１のレーザを照射して表面に突起または凹凸が形成された多結晶シリコンからなる第２の層に変化させる工程と、
前記多結晶シリコンに変化された第２の層の表面を酸化する工程と、
前記第２の層の表面を、酸化シリコンをエッチングする環境下に置き、該第２の層の表面に覆われている酸化シリコン膜を除去する工程と、
酸化シリコン膜の除去された前記第２の層に、第２のレーザを照射して、第２の層の表面を平坦化する工程とを有し、
該第２のレーザを照射する時の第２の層の表面の単位面積あたりに供給される酸素量が、前記第１のレーザを照射する時の前記第１の層の表面の単位面積あたりに供給される酸素量よりも少ない条件で該第２のレーザ照射を行うことを特徴とする半導体装置の製造方法。 - 前記第１のレーザを照射する工程において、酸化性雰囲気中で前記第１のレーザを照射する請求項１または２に記載の半導体装置の製造方法。
- 前記第１の層を形成した後、前記第１のレーザを照射する前に、さらに、前記第１の層の表面を酸化シリコン膜で覆う工程を含む請求項１または２に記載の半導体装置の製造方法。
- 前記第２の層を形成する工程の後、前記酸化シリコンをエッチングする環境下に置く前に、前記第２の層の表面を酸化する工程を含む請求項１に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23254699A JP4101409B2 (ja) | 1999-08-19 | 1999-08-19 | 半導体装置の製造方法 |
| KR1020000046591A KR100606230B1 (ko) | 1999-08-19 | 2000-08-11 | 반도체 장치의 제조방법 |
| US09/637,276 US6677222B1 (en) | 1999-08-19 | 2000-08-11 | Method of manufacturing semiconductor device with polysilicon film |
| TW089116261A TWI222103B (en) | 1999-08-19 | 2000-08-11 | Method of manufacturing semiconductor device with polysilicon film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23254699A JP4101409B2 (ja) | 1999-08-19 | 1999-08-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001060551A JP2001060551A (ja) | 2001-03-06 |
| JP4101409B2 true JP4101409B2 (ja) | 2008-06-18 |
Family
ID=16941027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23254699A Expired - Lifetime JP4101409B2 (ja) | 1999-08-19 | 1999-08-19 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6677222B1 (ja) |
| JP (1) | JP4101409B2 (ja) |
| KR (1) | KR100606230B1 (ja) |
| TW (1) | TWI222103B (ja) |
Families Citing this family (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4556266B2 (ja) * | 2000-01-07 | 2010-10-06 | ソニー株式会社 | ポリシリコン評価方法、ポリシリコン検査装置、薄膜トランジスタ製造方法、及び、アニール処理装置 |
| JP4919546B2 (ja) | 2000-09-18 | 2012-04-18 | 東芝モバイルディスプレイ株式会社 | 多結晶シリコン膜の形成方法 |
| US6855584B2 (en) | 2001-03-29 | 2005-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7253032B2 (en) | 2001-04-20 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method of flattening a crystallized semiconductor film surface by using a plate |
| JP4854866B2 (ja) | 2001-04-27 | 2012-01-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4522642B2 (ja) * | 2001-05-18 | 2010-08-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5051949B2 (ja) * | 2001-05-31 | 2012-10-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4939699B2 (ja) * | 2001-05-31 | 2012-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4860055B2 (ja) * | 2001-05-31 | 2012-01-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW544938B (en) * | 2001-06-01 | 2003-08-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| JP4695777B2 (ja) * | 2001-06-01 | 2011-06-08 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2003017408A (ja) | 2001-06-29 | 2003-01-17 | Sanyo Electric Co Ltd | 半導体膜、半導体膜の形成方法、半導体装置の製造方法 |
| TW550648B (en) * | 2001-07-02 | 2003-09-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JP4646894B2 (ja) * | 2001-09-07 | 2011-03-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4256087B2 (ja) | 2001-09-27 | 2009-04-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100542982B1 (ko) * | 2001-10-09 | 2006-01-20 | 삼성에스디아이 주식회사 | 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법 |
| JP4024508B2 (ja) | 2001-10-09 | 2007-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI291729B (en) | 2001-11-22 | 2007-12-21 | Semiconductor Energy Lab | A semiconductor fabricating apparatus |
| US7133737B2 (en) | 2001-11-30 | 2006-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer |
| US7214573B2 (en) | 2001-12-11 | 2007-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes patterning sub-islands |
| US7135389B2 (en) * | 2001-12-20 | 2006-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Irradiation method of laser beam |
| JP4141138B2 (ja) * | 2001-12-21 | 2008-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4271413B2 (ja) | 2002-06-28 | 2009-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI301641B (ja) * | 2002-09-19 | 2008-10-01 | Ind Tech Res Inst | |
| US20060043072A1 (en) * | 2003-02-05 | 2006-03-02 | Industrial Technology Research Institute | Method for planarizing polysilicon |
| JP2004265968A (ja) * | 2003-02-28 | 2004-09-24 | Semiconductor Energy Lab Co Ltd | 結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法 |
| KR100611219B1 (ko) * | 2003-03-05 | 2006-08-09 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
| TWI290768B (en) * | 2003-06-05 | 2007-12-01 | Au Optronics Corp | Method for manufacturing polysilicon film |
| JP2005166813A (ja) * | 2003-12-01 | 2005-06-23 | Sharp Corp | 結晶性半導体膜の形成方法及び結晶性半導体膜、並びに半導体装置の製造方法及び半導体装置 |
| KR20050106250A (ko) * | 2004-05-04 | 2005-11-09 | 네오폴리((주)) | 플라즈마를 이용한 다결정 박막 트랜지스터의 제조 방법 |
| JP5005881B2 (ja) * | 2004-05-13 | 2012-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI306667B (en) * | 2004-09-07 | 2009-02-21 | Ind Tech Res Inst | Method of fabricating planarized poly-silicon thin film transistors |
| WO2006038351A1 (ja) | 2004-09-30 | 2006-04-13 | Sharp Kabushiki Kaisha | 結晶質半導体膜およびその製造方法 |
| KR100785004B1 (ko) | 2005-01-21 | 2007-12-11 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| JP4944402B2 (ja) * | 2005-07-13 | 2012-05-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2007035812A (ja) * | 2005-07-26 | 2007-02-08 | Mitsubishi Electric Corp | 多結晶シリコン膜の製造方法および薄膜トランジスタ |
| JP4632902B2 (ja) * | 2005-08-24 | 2011-02-16 | シャープ株式会社 | 半導体装置の製造方法 |
| JPWO2007052393A1 (ja) * | 2005-11-02 | 2009-04-30 | シャープ株式会社 | 半導体装置及びその製造方法 |
| US7524713B2 (en) | 2005-11-09 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US20070117287A1 (en) | 2005-11-23 | 2007-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus |
| TWI325613B (en) * | 2006-07-20 | 2010-06-01 | Ind Tech Res Inst | Memory cell and fabricating method thereof |
| WO2008099499A1 (ja) * | 2007-02-16 | 2008-08-21 | Fujitsu Limited | Ｐ型ｍｏｓトランジスタの製造方法、そのｐ型ｍｏｓトランジスタを含むｃｍｏｓ型の半導体装置の製造方法、及び、その製造方法によって製造されたｃｍｏｓ型の半導体装置 |
| TW200841474A (en) * | 2007-04-13 | 2008-10-16 | Chunghwa Picture Tubes Ltd | Method for fabricating thin film transistors |
| TWI476927B (zh) * | 2007-05-18 | 2015-03-11 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| US7745268B2 (en) * | 2007-06-01 | 2010-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere |
| US8236668B2 (en) * | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP5503876B2 (ja) * | 2008-01-24 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
| JP5042133B2 (ja) * | 2008-06-13 | 2012-10-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5552276B2 (ja) * | 2008-08-01 | 2014-07-16 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| SG161151A1 (en) * | 2008-10-22 | 2010-05-27 | Semiconductor Energy Lab | Soi substrate and method for manufacturing the same |
| SG162675A1 (en) * | 2008-12-15 | 2010-07-29 | Semiconductor Energy Lab | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
| WO2011043178A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate |
| KR20110114089A (ko) * | 2010-04-12 | 2011-10-19 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 이의 제조 방법 및 이를 포함하는 표시 장치 |
| CN101894744B (zh) * | 2010-06-11 | 2012-09-05 | 南开大学 | 一种采用背面保温层技术激光晶化多晶硅薄膜的方法 |
| CN102610650A (zh) * | 2011-01-19 | 2012-07-25 | 广东中显科技有限公司 | 一种多晶硅薄膜晶体管 |
| CN102610633A (zh) * | 2011-01-19 | 2012-07-25 | 广东中显科技有限公司 | 一种用于制备多晶硅薄膜的多层膜结构 |
| US9123529B2 (en) | 2011-06-21 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
| CN102655089B (zh) * | 2011-11-18 | 2015-08-12 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜的制作方法 |
| CN103730336B (zh) * | 2013-12-30 | 2016-07-06 | 深圳市华星光电技术有限公司 | 定义多晶硅生长方向的方法 |
| US10629434B2 (en) | 2015-04-08 | 2020-04-21 | The Trustees Of Columbia University In The City Of New York | Laser irradiation induced surface planarization of polycrystalline silicon films |
| CN105161498B (zh) * | 2015-08-03 | 2017-09-19 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板以及显示装置 |
| KR102497781B1 (ko) * | 2017-09-29 | 2023-02-08 | 삼성디스플레이 주식회사 | 폴리실리콘층의 제조 방법 및 박막 트랜지스터 |
| WO2020179056A1 (ja) * | 2019-03-07 | 2020-09-10 | ギガフォトン株式会社 | 半導体結晶薄膜の製造方法、及びレーザアニールシステム |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4876360A (en) | 1984-03-23 | 1989-10-24 | Granik Vladimir G | 1-thiocarbamylmethylpyrrolidine-2-thione, process for preparing |
| DE3587100T2 (de) * | 1984-10-09 | 1993-09-09 | Fujitsu Ltd | Verfahren zur herstellung einer auf der halbleiter-auf-isolator-technologie basierenden integrierten schaltung. |
| US5264072A (en) * | 1985-12-04 | 1993-11-23 | Fujitsu Limited | Method for recrystallizing conductive films by an indirect-heating with a thermal-conduction-controlling layer |
| US4897360A (en) | 1987-12-09 | 1990-01-30 | Wisconsin Alumni Research Foundation | Polysilicon thin film process |
| US5663077A (en) * | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
| JP2776276B2 (ja) * | 1994-11-10 | 1998-07-16 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| US5756364A (en) * | 1994-11-29 | 1998-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method of semiconductor device using a catalyst |
| KR100188099B1 (ko) * | 1995-10-17 | 1999-07-01 | 김광호 | 액정 표시 장치용 박막 트랜지스터 기판의 제조방법 |
| JPH09283441A (ja) * | 1996-04-12 | 1997-10-31 | Sanyo Electric Co Ltd | 半導体素子の製造方法 |
| JPH1092745A (ja) | 1996-09-13 | 1998-04-10 | Toshiba Corp | 結晶半導体の製造方法および製造装置 |
| JPH10200120A (ja) * | 1997-01-10 | 1998-07-31 | Sharp Corp | 半導体装置の製造方法 |
| JPH11186552A (ja) * | 1997-12-17 | 1999-07-09 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| KR100255155B1 (ko) * | 1997-12-31 | 2000-05-01 | 김영환 | 반도체 소자의 다결정 실리콘막 형성 방법 |
| JP2000260997A (ja) * | 1999-03-10 | 2000-09-22 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JP2002261286A (ja) * | 2001-02-27 | 2002-09-13 | Ind Technol Res Inst | ポリシリコン薄膜トランジスタの信頼性を改善する製造方法 |
| KR100542982B1 (ko) * | 2001-10-09 | 2006-01-20 | 삼성에스디아이 주식회사 | 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법 |
-
1999
- 1999-08-19 JP JP23254699A patent/JP4101409B2/ja not_active Expired - Lifetime
-
2000
- 2000-08-11 TW TW089116261A patent/TWI222103B/zh not_active IP Right Cessation
- 2000-08-11 KR KR1020000046591A patent/KR100606230B1/ko not_active Expired - Lifetime
- 2000-08-11 US US09/637,276 patent/US6677222B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100606230B1 (ko) | 2006-07-28 |
| KR20010039810A (ko) | 2001-05-15 |
| TWI222103B (en) | 2004-10-11 |
| JP2001060551A (ja) | 2001-03-06 |
| US6677222B1 (en) | 2004-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4101409B2 (ja) | 半導体装置の製造方法 | |
| US7470575B2 (en) | Process for fabricating semiconductor device | |
| US4680085A (en) | Method of forming thin film semiconductor devices | |
| US6093935A (en) | Transistor and method for manufacturing the same | |
| KR100392120B1 (ko) | 다결정 실리콘 막의 형성 방법 | |
| JPH1140501A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100411321B1 (ko) | 박막 전계 효과 트랜지스터를 구비한 반도체 장치 및 그제조 방법 | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3910229B2 (ja) | 半導体薄膜の作製方法 | |
| JPH09213630A (ja) | 半導体装置の作製方法 | |
| JPH11251599A (ja) | 薄膜半導体装置の製造方法 | |
| JPH10200120A (ja) | 半導体装置の製造方法 | |
| JPH0547791A (ja) | 薄膜トランジスタの製造方法 | |
| US7011993B2 (en) | Transistor and method for manufacturing the same | |
| US20050106847A1 (en) | Method of manufacturing semiconductor device and method of treating semiconductor surface | |
| JP2776276B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000124457A (ja) | 多結晶シリコン薄膜の平坦化方法 | |
| JPH0697073A (ja) | 多結晶シリコン層の形成方法及びそれを用いた多結晶シリコン薄膜トランジスタ | |
| JP4987198B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH08274344A (ja) | ドーピング方法および半導体装置の作製方法 | |
| US20060267115A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3279280B2 (ja) | 薄膜半導体素子の製造方法 | |
| JP4063986B2 (ja) | 多結晶シリコン膜の作製方法 | |
| JPH1174198A (ja) | 半導体薄膜およびその製造方法および薄膜半導体装置 | |
| JP2863851B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4101409 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |