JP2000124457A

JP2000124457A - 多結晶シリコン薄膜の平坦化方法

Info

Publication number: JP2000124457A
Application number: JP29238898A
Authority: JP
Inventors: Hideo Hirayama; 山秀雄平
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-10-14
Filing date: 1998-10-14
Publication date: 2000-04-28

Abstract

(57)【要約】【課題】多結晶シリコン薄膜の表面に形成された突起
を容易且つ確実に除去することができる多結晶シリコン
薄膜の平坦化方法を提供することを目的とする。【解決手段】多結晶シリコン薄膜の表面にキャップ層
を形成し、キャップ層とシリコンとを略同一のエッチン
グ速度でエッチバックすることにより突起を除去して多
結晶シリコン薄膜の表面を容易且つ確実に平坦化するこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多結晶シリコン薄
膜の平坦化方法に関する。より具体的には、本発明は、
液晶表示装置の薄膜トランジスタや補助容量などにおい
て用いられる多結晶シリコン薄膜の表面の突起を容易且
つ確実に除去することができる多結晶シリコン薄膜の平
坦化方法に関する。

【０００２】

【従来の技術】多結晶シリコン薄膜は、各種の半導体装
置や液晶表示装置を始めとした幅広い分野において利用
されている。特に、液晶表示装置の高密度化、低コスト
化を実現する技術として、石英やガラス基板の上に形成
した多結晶シリコン薄膜トランジスタ（thin film tran
sistor：ＴＦＴ）が注目されている。多結晶シリコンＴ
ＦＴを用いた場合、画素スイッチング素子以外に、高速
動作が可能であるため駆動回路にも用いて駆動回路一体
形成ができるという利点がある。特に、ガラス基板の上
に高品質の多結晶シリコン膜を形成すれば、コストを低
減することができる。

【０００３】しかし、多結晶シリコン薄膜においては、
結晶化の過程で異常成長が生じやすく、異常成長した大
きな結晶粒や、突起などが形成される場合が多い。

【０００４】このような異常成長した結晶粒を平坦化す
るために、この異常結晶粒と表面の一部を同時に酸化
し、さらに選択的にその酸化層を薬液によって除去する
方法が提案されている。この方法を開示した文献として
は、特開平２−１６３９３５号公報を挙げることができ
る。すなわち、同文献によれば、異常成長した結晶粒の
形状は通常は針状であり、多結晶半導体層の膜厚の数倍
の長さを有するものの、その太さは膜厚の数分の一程度
である。このため、多結晶半導体層の表面層を酸化する
のみで、この異常結晶粒をすべて酸化することができ、
この酸化された多結晶粒と多結晶半導体層の表面層とを
薬液によって選択除去することにより、多結晶半導体層
の表面を平坦化することができるとされている。

【０００５】一方、アモルファスシリコン薄膜中に酸素
を含有させておき、エキシマレーザアニール装置によっ
て多結晶化させた薄膜は、突起部分と薄膜表面に酸素が
偏析しているので、これを弗酸で除去することでキャリ
ア移動度を向上させたという報告がある（Society for
Information Display １９９７）。

【０００６】

【発明が解決しようとする課題】しかしながら、前述し
たようなこれまでの技術にはいつかの問題が残されてい
る。すなわち、多結晶シリコン薄膜のうちで、特に液晶
表示装置に用いるような場合には、通常は、絶縁性ガラ
ス基板上に堆積されたアモルファス（非晶質）シリコン
薄膜をエキシマレーザアニール等によって多結晶化する
ことにより形成する。このようにして得られる多結晶体
では、粒界、特に粒界三重点が最後に凝固する部分であ
り、密度の差に起因する体積膨張によって突起が生じ
る。突起の太さは粒径よりも小さいが、高さは少なくと
も膜厚の２倍程度である場合が多い。ここで、多結晶さ
せる前のアモルファスシリコンの膜厚は通常は、数１０
０オングストロームのオーダである場合が多い。

【０００７】このような場合に、多結晶薄膜の表面だけ
を選択的に酸化することは非常に困難である。例えば、
特開平２−１６３９３５号公報に記載された実施例のよ
うに９５０℃においてウェット酸化すると、表面に限ら
ず多結晶シリコン層の全てが酸化してしまう。

【０００８】一方、後者の提案のようにアモルファスシ
リコンに酸素を多量に含有させてしまうと、エキシマレ
ーザアニールなどで結晶化する際に結晶が十分成長でき
ないという問題がある。結晶粒径が小さいと大きな移動
度が得られずトランジスタとして十分な機能を発揮でき
ない。

【０００９】本発明は、かかる課題の認識に基づいてな
されたものである。すなわち、その目的は、多結晶シリ
コン薄膜の表面に形成された突起を容易且つ確実に除去
することができる多結晶シリコン薄膜の平坦化方法を提
供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、本発明の多結晶シリコン薄膜の平坦化方法は、多結
晶シリコン薄膜の上にキャップ層を設ける工程と、前記
キャップ層とともに前記多結晶シリコン薄膜の表面の凸
部をエッチバックする工程と、を備えたことを特徴とす
る。

【００１１】さらに、本発明の望ましい実施の形態は、
前記エッチバックする工程において、前記キャップ層の
エッチング速度と前記多結晶シリコンのエッチング速度
とは略同一であることを特徴とする。

【００１２】また、前記キャップ層としてレジストを採
用し、ＣＦ₄またはＳＦ₆の少なくともいずれかとＯ₂ガ
スとを含んだプラズマを用いてエッチングを行うことに
より良好な結果が得られる。

【００１３】また、本発明は、非単結晶シリコン薄膜に
レーザ光を照射して多結晶化させたシリコン薄膜に適用
して特に好適である。

【００１４】また、前記キャップ層の膜厚は、前記多結
晶シリコン薄膜の表面の前記凸部の平均の高さの０．５
倍以上であることを特徴とする。

【００１５】

【発明の実施の形態】以下に図面を参照しつつ本発明の
実施の形態について説明する。

【００１６】図１は、本発明の実施の形態を表す概略工
程断面図である。すなわち、同図は、多結晶シリコン薄
膜の平坦化方法を表す。

【００１７】まず、図１（ａ）に示したように、多結晶
シリコン薄膜１０が形成される。このシリコン薄膜１０
は、例えば、図示しない絶縁基板上にアモルファス（非
晶質）または多結晶状などの非単結晶シリコン薄膜を堆
積し、エキシマレーザアニールによって溶融結晶化させ
ることにより形成することができる。このようにして形
成した多結晶化したシリコン薄膜１０は、通常、粒界三
重点に大きな突起１０Ｐが形成された表面モフォロジを
呈する。

【００１８】次に、図１（ｂ）に示したように、この多
結晶シリコン薄膜１０の表面にキャップ層２０を形成す
る。キャップ層２０の厚さは、突起１０Ｐの高さを上回
る程度とすることが望ましい。キャップ層２０の材料と
しては、例えば、レジストを用いることができる。レジ
ストは粘性が比較的小さいため、多結晶シリコン薄膜１
０のの表面を平坦に覆うことができる。

【００１９】次に、図１（ｃ）に示したように、キャッ
プ層２０をエッチバックする。すなわち、キャップ層２
０と多結晶シリコン薄膜の突起１０Ｐとをエッチングす
る。この際に、キャップ層とシリコンとが略同一のエッ
チング速度でエッチングされるようにエッチング条件を
調節する。このように、両者を同一のエッチング速度で
エッチングすると、図１（ｄ）に示したように、突起１
０Ｐを除去して多結晶シリコン薄膜１０の表面を容易且
つ確実に平坦化することができる。

【００２０】エッチングの終点は、キャップ層２０が無
くなった時点とすることができる。これは、エッチング
雰囲気をモニタすることにより、検出することができ
る。

【００２１】または、突起１０Ｐが完全にエッチングさ
れ、多結晶シリコン薄膜の表面の平坦部が露出した状態
から、さらに、オーバーエッチングを施しても良い。

【００２２】または、突起１０Ｐが概ねエッチングされ
て所望の平坦度が得られ、キャップ層２０が表面に適度
に残った時点（例えば、図１（ｄ）に表した状態）でエ
ッチングを終了しても良い。この場合には、エッチング
後に、表面に残存するキャップ層を別途除去することが
望ましい。

【００２３】キャップ層２０は、多結晶シリコン薄膜の
上に容易に形成することができ、多結晶シリコン薄膜と
同程度の速度でエッチングすることが可能であり、多結
晶シリコン薄膜の表面から剥離することができるもので
あることが望ましい。

【００２４】キャップ層２０として用いることができる
ものは、前述したレジストの他に、ポリイミドやアクリ
ルなどの各種の有機材料を挙げることができる。

【００２５】以下の説明では、キャップ層としてレジス
トを用いた場合を例に挙げて説明する。

【００２６】キャップ層としてレジストを採用した場合
のエッチング方法として好適なもののひとつに、フッ素
系ガスと酸素ガスとを用いたドライエッチング法があ
る。すなわち、フッ素系ガスと酸素ガスとの供給ガス比
を調整することにより、レジストと多結晶シリコン薄膜
の突起とを同じ速度でエッチングすることができる。

【００２７】ここで、フッ素系ガスとしては、ＣＦ₄や
ＳＦ₆などの各種のガスを用いることができる。以下の
説明では、フッ素系ガスとしてＣＦ₄を用いた場合につ
いて説明する。

【００２８】図２は、多結晶シリコンとレジストのエッ
チング速度のＣＦ₄／Ｏ₂ガス比依存性を表すグラフ図で
ある。すなわち、同図は、エッチング方法として平行平
板型ＲＩＥ（Reactive Ion Etching）法を用いた場合の
エッチング速度の測定例を表す。

【００２９】同図から、多結晶シリコンは、概ね広い範
囲においてある程度のエッチング速度を有することが分
かる。一方、レジストは、ガス比ＣＦ₄／（ＣＦ₄＋
Ｏ₂）＝５％付近においてエッチング（アッシング）速
度のピーク値を有し、その前後の３％付近と７％付近に
おいて多結晶シリコンとほぼ同一のエッチング速度が得
られることが分かる。従って、この３％付近あるいは７
％付近のガス組成でエッチングを行うことにより、多結
晶シリコンとレジストとを同一の速度でエッチングする
ことが可能となる。また、概ね３％〜７％の範囲であれ
ば、その他の条件に比べて両者のエッチング速度がかな
り近いので、この範囲内の条件を用いても良い。

【００３０】さらに、本発明者は、多結晶シリコンとレ
ジストとのエッチング速度の選択比を確認するために、
多結晶シリコン薄膜の上にレジストマスクを形成し、エ
ッチングを行った。

【００３１】図３は、このエッチング速度の選択比を確
認する実験の結果を表すグラフ図である。ここで、エッ
チング試料は、同図中の挿入図に示したように、多結晶
シリコン薄膜の上に３０°（図中のθ）のテーパ角を有
するレジストマスクを形成したものである。この試料を
垂直方向からエッチングし、レジストのパターンを多結
晶シリコンに転写する。そして、得られた多結晶シリコ
ンのパターンのテーパ角（図中のθ）を測定する。ここ
で、多結晶シリコンのテーパ角は、シリコンとレジスト
のエッチング選択比に依存し、選択比が１すなわち両者
のエッチング速度が同一であれば、テーパ角はレジスト
と同一すなわち３０°となる。一方、レジストのエッチ
ング速度の方が大きければテーパ角は大きくなり、レジ
ストのエッチング速度の方が小さければテーパ角は小さ
くなる。

【００３２】図３から、多結晶シリコン薄膜のテーパ角
は、ガス比７％付近で３０°程度の角度となっているこ
とが分かる。つまり、このガス比において多結晶シリコ
ンとレジストのエッチング速度が同等であることを示
し、図２に示したエッチング速度のデータと整合した結
果が得られた。

【００３３】本発明者の実験によれば、多結晶シリコン
薄膜の上にレジストを塗布し、ガス比７％で１０秒間エ
ッチング処理した結果、シリコン薄膜の突起の高さが半
分以下に減少した。なお、シリコンの突起部は平坦部に
比較してわずかに酸素が偏析している傾向がある。そこ
で、この点を考慮してガス比は両者の速度が同じ条件よ
りもＣＦ₄の高濃度側にシフトさせたほうがよい。

【００３４】また、上述した方法によれば、原理的には
表面からレジストがなくなる「ジャスト」の時点で同時
に突起もなくなることになるが、実際にはエッチング速
度の面内ばらつきがあり基板上の場所によってジャスト
時間が異なる。しかし、「ジャスト」ではレジストが存
在しないので酸素ラジカルの消費割合が減少する。そし
て、このために多結晶シリコンのエッチング速度が減少
する。すなわち、基板面内で、ジャストを先に迎えた領
域は遅い領域に比べて多結晶シリコンのエッチング速度
が低下し、エッチング速度の面内ばらつきを緩和する方
向に働くことになる。すなわち、本発明の方法は、突起
低減の際に生ずるエッチング速度の面内ぱらつきを自己
補償する作用も有するという格別の利点も有する。

【００３５】また、レジストの膜厚は、突起全体を覆う
ように決定することが望ましいが、この作用により、概
ね平均突起高さの０．５倍程度の厚さがあれば、突起の
低減に効果があることが分かった。

【００３６】図４は、本発明の一実施例を表す顕微鏡写
真である。すなわち、多結晶シリコン薄膜の上にレジス
トを堆積し、ＲＩＥ法によりエッチングして表面をＳＥ
Ｍ（scanning electron microscope）により観察した。
ここで、図４（ａ）〜（ｄ）は、基板の中央部における
観察例であり、図４（ｅ）〜（ｈ）は、基板の端部にお
ける観察例を表す。また、図４（ａ）と（ｅ）は、エッ
チングのガス比ＣＦ₄／（ＣＦ₄＋Ｏ₂）が２０％の場合
を表し、図４（ｂ）と（ｆ）はガス比１５％、図４
（ｃ）と（ｇ）はガス比１０％、図４（ｄ）と（ｈ）は
ガス比３％の場合をそれぞれ表す。ここで、全ての試料
のエッチングは、オーバエッチ１５％に相当する時間だ
けエッチング処理した。

【００３７】図４から、ガス比に依存してシリコン薄膜
の突起が低くなっていることがわかる。また、図５は、
図４に示したＳＥＭ写真から求めた平均突起高さとガス
比との関係を表すグラフ図である。図５からも、シリコ
ンとレジストのエッチング速度が近くなる３〜７％付近
のガス比において突起が低くなっていることが分かる。

【００３８】次に、本発明者は、レジストの膜厚、レジ
ストの膜厚分布及びエッチング速度（ash rate：ＡＲ）
を種々に変化させた実験を行った。この実験に際して
は、まず、ガラス基板上にＣＶＤ（chemical vapor dep
osition）法によりアモルファスシリコンを５０ｎｍの
膜厚に堆積し、その後基板をアニールして膜中の水素を
除去し、さらにエキシマレーザアニールにより多結晶化
した。その後、レジストを塗布し、ＣＦ₄／（ＣＦ₄＋Ｏ
₂）混合ガスによりエッチング処理し、多結晶シリコン
薄膜の突起の高さをＳＥＭ観察により求めた。ここで、
エッチングガスのガス比は、エッチング速度の選択比が
１、１．５、及び２となるようにそれぞれ調節して３種
類の条件でエッチングを行った。

【００３９】また、図６に示したように、エッチング処
理の時間は、波長６５３ｎｍのプラズマ発光強度変化か
ら「ジャスト」を検出して全てジャストまでとした。

【００４０】図７は、レジストの初期膜厚と平坦化後の
突起の高さの関係を表すグラフ図である。同図から、レ
ジストの膜厚は、突起の高さを覆う範囲で薄い方が突起
の平坦化に有効であることが分かる。また、いずれのレ
ジスト厚の場合にも、エッチング速度の選択比は、１に
近い方が突起の平坦化に有利であることも分かる。

【００４１】図８は、レジストの膜厚分布と平坦化後の
突起の高さの関係を表すグラフ図である。同図から、レ
ジストの膜厚の分布が少ない方が、突起の平坦化に有効
であり、突起の最大値と最小値の差が小さいことが分か
る。

【００４２】図９は、レジストのエッチング速度（ash
rate：ＡＲ）分布と平坦化後の突起の高さの関係を表す
グラフ図である。同図から、レジストのエッチング速度
の分布が小さい方が突起の平坦化に有効であることが分
かる。

【００４３】図７〜図９に示した結果から、シリコンと
レジストのエッチング速度の選択比は１に近く、レジス
トの厚さは突起を覆う範囲で薄く、また、レジストの膜
厚やエッチング速度のむらができるだけ少ない条件でエ
ッチングを行うことが望ましいといえる。

【００４４】次に、本発明者は、本発明により多結晶シ
リコン薄膜を平坦化して液晶表示装置を試作評価した。

【００４５】図１０は、この試作工程の要部を表す概略
工程断面図である。

【００４６】まず、図１０（ａ）に示したように本発明
により平坦化した多結晶シリコン薄膜を用意する。具体
的には、無アルカリガラス基板を純水で洗浄した後、厚
さ約５０ｎｍのアモルファスシリコンを堆積し、５００
℃で１時間真空中に保持することにより膜中の水素を除
去した。続いて、エキシマレーザアニールにより、アモ
ルファスシリコンを結晶化させ、その後、本発明の方法
により平坦化処理を行った。

【００４７】すなわち、図１に例示したように、厚さ
０．２μｍのレジストを多結晶シリコン薄膜の全面に塗
布し、ＣＦ₄／Ｏ₂＝３０／４００ｓｃｃｍの流量におい
てＲＩＥによりエッチング処理した。

【００４８】さらに、リソグラフィ技術により多結晶シ
リコン薄膜を島状にエッチング加工し、ＣＶＤ法により
ゲート絶縁膜を堆積した。

【００４９】次に、図１０（ｂ）に示したように、リソ
グラフィとイオンドープを組み合わせてＣｓ（補助容
量）部をドープする。図１０（ｃ）に示したようにドー
ピングマスクを除去した後、図１０（ｄ）及び（ｅ）に
示したようにＭｏＷ（モリブデン・タングステン）ゲー
ト材料を堆積し、エッチングを繰り返して、ＬＤＤ（li
ghtly doped drain）、ゲートを作成する。

【００５０】この上に図示しない層間絶縁膜、コンタク
トホール、Ａｌ信号線の堆積と加工を行ってＴＦＴを作
成した。こうして作り上げたゲートと多結晶シリコンと
の間のリーク耐圧は１００Ｖ以上の値を示した。また、
補助容量部においても同様の耐圧が得られた。本発明に
よる平坦化処理をしない場合は、これらの耐圧は６０Ｖ
程度であった。すなわち、本発明により得られたＴＦＴ
及び補助容量は、従来と比較して十分高い値を示し、平
坦化処理が極めて有効に作用することが確認できた。

【００５１】

【発明の効果】以上詳述したように半発明によれば、エ
キシマレーザアニールの際に生じた多結晶シリコン薄膜
の表面の突起を容易且つ確実に除去し、表面を平坦化す
ることができる。しかも、この平坦化の作用は自己補償
的に改善できる。

【００５２】本発明の方法によって薄膜トランジスタの
ゲートと多結晶シリコンとの間の絶縁耐圧を向上でき薄
膜トランジスタの信頼性の向上、歩留りの低下の防止に
有効である。

【００５３】また、同様に本発明の方法によって補助容
量の耐圧も改善することができ、突起に起因する電流リ
ークも解消することができる。

【００５４】これらの薄膜トランジスタや補助容量を採
用することにより液晶表示装置の点欠陥などの問題を解
消し、性能と信頼性を改善することができる。同時に製
造歩留まりも顕著に改善することができる。

【００５５】以上説明したように、本発明によれば、多
結晶シリコン薄膜の突起を容易且つ確実に除去して平坦
化することができ、高性能の液晶表示装置などの各種の
応用製品を安定して製造することができる点で産業上の
メリットは多大である。

【図面の簡単な説明】

【図１】本発明の実施の形態を表す概略工程断面図であ
る。

【図２】多結晶シリコンとレジストのエッチング速度の
ＣＦ₄／Ｏ₂ガス比依存性を表すグラフ図である。

【図３】エッチング速度の選択比を確認する実験の結果
を表すグラフ図である。

【図４】本発明の一実施例を表す顕微鏡写真である。

【図５】図４に示したＳＥＭ写真から求めた平均突起高
さとガス比との関係を表すグラフ図である。

【図６】エッチング処理を表す概略断面図である。

【図７】レジストの初期膜厚と平坦化後の突起の高さの
関係を表すグラフ図である。

【図８】レジストの膜厚分布と平坦化後の突起の高さの
関係を表すグラフ図である。

【図９】レジストのエッチング速度分布と平坦化後の突
起の高さの関係を表すグラフ図である。

【図１０】液晶表示装置の試作工程の要部を表す概略工
程断面図である。

【符号の説明】

１０多結晶シリコン薄膜１０Ｐ突起２０レジスト

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H092 JA24 JA34 JA37 JA46 JB67 KA04 KA05 MA07 MA17 MA30 NA19 NA27 PA01 5F004 AA11 CB02 CB16 DA01 DA18 DA26 DB02 DB26 EA27 5F110 AA12 AA18 BB04 CC02 EE04 EE06 GG02 GG13 GG15 GG22 HM15 PP03 QQ03 QQ11 QQ19

Claims

【特許請求の範囲】

【請求項１】多結晶シリコン薄膜の上にキャップ層を設
ける工程と、前記キャップ層とともに前記多結晶シリコン薄膜の表面
の凸部をエッチバックする工程と、を備えたことを特徴とする多結晶シリコン薄膜の平坦化
方法。
【請求項２】前記エッチバックする工程において、前記
キャップ層のエッチング速度と前記多結晶シリコンのエ
ッチング速度とは略同一であることを特徴とする請求項
１記載の多結晶シリコン薄膜の平坦化方法。
【請求項３】前記キャップ層は、レジストからなり、前記エッチバックは、ＣＦ₄またはＳＦ₆の少なくともい
ずれかとＯ₂ガスとを含んだプラズマにより行うことを
特徴とする請求項１記載の多結晶シリコン薄膜の平坦化
方法。
【請求項４】前記多結晶シリコン薄膜は、非単結晶シリ
コン薄膜にレーザ光を照射して多結晶化させたものであ
ることを特徴とする請求項１記載の多結晶シリコン薄膜
の平坦化方法。
【請求項５】前記キャップ層の膜厚は、前記多結晶シリ
コン薄膜の表面の前記凸部の平均の高さの０．５倍以上
であることを特徴とする請求項１記載の多結晶シリコン
薄膜の平坦化方法。