KR20000004407A - 박막 트랜지스터의 제조방법 - Google Patents

박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20000004407A
KR20000004407A KR1019980025839A KR19980025839A KR20000004407A KR 20000004407 A KR20000004407 A KR 20000004407A KR 1019980025839 A KR1019980025839 A KR 1019980025839A KR 19980025839 A KR19980025839 A KR 19980025839A KR 20000004407 A KR20000004407 A KR 20000004407A
Authority
KR
South Korea
Prior art keywords
film
polysilicon
amorphous silicon
oxidation
thin film
Prior art date
Application number
KR1019980025839A
Other languages
English (en)
Other versions
KR100325066B1 (ko
Inventor
인태형
이경하
정창용
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980025839A priority Critical patent/KR100325066B1/ko
Priority to US09/340,010 priority patent/US6200837B1/en
Publication of KR20000004407A publication Critical patent/KR20000004407A/ko
Application granted granted Critical
Publication of KR100325066B1 publication Critical patent/KR100325066B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Abstract

본 발명은 폴리실리콘막의 표면을 평탄화하여 양질의 게이트 절연막을 형성함으로써 소자의 신뢰성 및 재현성을 향상시킬 수 있는 박막 트랜지스터의 제조방법을 제공한다.
본 발명에 따른 폴리실리콘-TFT는 다음과 같이 제조한다. 먼저, 절연기판 상에 비정질 실리콘막을 형성하고, 비정질 실리콘막을 결정화시켜 폴리실리콘막으로 변형킨 후, 폴리실리콘막의 표면을 산화시켜 그의 하부 표면이 평탄한 산화막을 형성한다. 그런 다음 산화막을 제거하여 폴리실리콘막을 평탄화한다. 여기서, 결정화는 엑시머 레이저 어닐링으로 진행하고, 산화는 전자자기공명 플라즈마를 이용하여 진행한다.

Description

박막 트랜지스터의 제조방법
본 발명은 박막 트랜지스터의 제조방법에 관한 것으로, 특히 폴리실리콘막-박막 트랜지스터의 제조방법에 관한 것이다.
일반적으로, 폴리실리콘-박막 트랜지스터(Thin Film Transistor; TFT)는 엑시머 레이저 어닐링(Excimer Laser Annealing)으로 비정질 실리콘막을 결정화시킴으로서 폴리실리콘막을 형성한다. 비정질 실리콘막의 결정화시 액상과 고상의 두가지 상이 공존하는데, 액상 실리콘막은 온도에 따라 고상으로 응고한다. 이때, 액상에서 고상으로 상전이되는 폴리실리콘 입자는 핵생성 후 액상 쪽으로 입자 성장이 이루어지다가 다른 폴리실리콘 입자와 접하여 결정입계(grain boundary)를 형성한다. 또한, 실리콘 입자는 물질의 특성상 액상에 비해 고상의 부피가 증가하기 때문에, 고상과 액상의 밀도차이로 인한 부피변화에 의해 결정입계가 솟아오르게 되어 폴리실리콘막 표면이 거칠게 된다.
그러나, 상기한 폴리실리콘막의 거친 표면에 의해 이후 형성되는 게이트 절연막 및 채널층 등의 표면이 거칠게 되어, 게이트 절연막 특성이 저하될 뿐만 아니라, 채널층에서 거친 계면으로 인한 국부적 전계집중이 발생됨으로써, 결국 소자가 열화된다. 따라서, 소자의 신뢰성 및 재현성이 저하된다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 폴리실리콘막의 표면을 평탄화하여 양질의 게이트 절연막을 형성함으로써, 소자의 신뢰성 및 재현성을 향상시킬 수 있는 박막 트랜지스터의 제조방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
20 : 절연기판 21 : 비정질 실리콘막
22 : 폴리실리콘막 22a : 산화막
23 : 게이트 절연막 GB : 결정입계
상기 목적을 달성하기 위한 본 발명에 따른 폴리실리콘-TFT는 다음과 같이 제조한다. 먼저, 절연기판 상에 비정질 실리콘막을 형성하고, 비정질 실리콘막을 결정화시켜 폴리실리콘막으로 변형킨 후, 폴리실리콘막의 표면을 산화시켜 그의 하부 표면이 평탄한 산화막을 형성한다. 그런 다음, 산화막을 제거하여 폴리실리콘막을 평탄화한다.
여기서, 결정화는 엑시머 레이저 어닐링으로 진행하고, 산화는 전자자기공명 플라즈마를 이용하여 진행한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 폴리실리콘-TFT의 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 유리와 같은 투명한 절연기판(20) 상에 비정질 실리콘막(21)을 박막으로 형성한다. 그런 다음, 엑시머 레이저 어닐링으로 비정질 실리콘막(21)을 결정화시켜, 도 1b에 도시된 바와 같이 폴리실리콘막(22)을 형성한다. 이때, 고상과 액상의 밀도차이로 인한 부피변화에 의해 결정입계(GB)가 솟아오르게 되어, 폴리실리콘막(22)의 표면이 거칠게 된다.
도 1c를 참조하면, 전자자가공명(Electron Cyclon Resonator; 이하, ECR) 플라즈마를 이용한 산화공정으로 폴리실리콘막(22)의 표면을 산화시킴으로서 산화막(22a)을 형성한다. 이때, 산화공정은 O2, O2＋N2, O2＋N2O, O2＋NH3, 및 NO 개스로 이루어진 그룹으로부터 선택되는 하나의 개스를 이용하여 진행한다. 또한, 폴리실리콘 입자보다 결정입계(GB)에서의 산화속도가 더 빠르기 때문에, 솟아오른 표면이 우선적으로 산화됨으로써, 도 1c에 도시된 바와 같이, 산화막(22a) 하부의 폴리실리콘막(22) 표면이 평탄해진다.
도 1d를 참조하면, 산화막(22a)을 제거하고, 평탄화된 폴리실리콘막(22) 상부에 게이트 절연막(23)을 형성한다. 이때, 게이트 절연막(23)은 ECR 플라즈마를 이용한 산화공정 또는 ECR 플라즈마 보조 화학기상증착(Plasma Enhanced Chemical Vapoer Deposition; PECVD)으로, SiO2막, SiN막, SiON막, 및 TEOS 산화막으로 이루어진 그룹으로부터 선택되는 하나의 물질로 형성한다.
상기한 본 발명에 의하면, 폴리실리콘 입자와 결정입계에서의 산화속도 차이를 이용하여 거친 폴리실리콘막 표면을 산화시킨 후 산화막을 제거함으로써, 폴리실리콘막을 평탄화한다. 이에 따라, 거친 표면에 의한 위치에 따른 특성 차이를 제거할 수 있다. 또한, 평탄한 표면에 의해 양질의 게이트 절연막을 얻을 수 있고, 거친 계면에 의해 야기되는 국부적 전계집중이 방지됨으로써, 결국 소자의 신뢰성 및 재현성이 향상된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (7)

  1. 절연기판 상에 비정질 실리콘막을 형성하는 단계;
    상기 비정질 실리콘막을 결정화시켜 폴리실리콘막으로 변형시키는 단계;
    상기 폴리실리콘막의 표면을 산화시켜 그의 하부 표면이 평탄한 산화막을 형성하는 단계; 및,
    상기 산화막을 제거하여 상기 폴리실리콘막을 평탄화하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  2. 제 1 항에 있어서, 상기 결정화는 엑시머 레이저 어닐링으로 진행하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  3. 제 1 항에 있어서, 상기 산화는 전자자기공명 플라즈마를 이용하여 진행하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  4. 제 3 항에 있어서, 상기 산화는 O2, O2＋N2, O2＋N2O, O2＋NH3, 및 NO 개스로 이루어진 그룹으로부터 선택되는 하나의 개스를 이용하여 진행하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  5. 제 1 항에 있어서, 상기 평탄화된 폴리실리콘막 상에 게이트 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  6. 제 5 항에 있어서, 상기 게이트 절연막은 SiO2막, SiN막, SiON막, 및 TEOS 산화막으로 이루어진 그룹으로부터 선택되는 하나의 물질로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  7. 제 6 항에 있어서, 상기 게이트 절연막은 전자자기공명 플라즈마를 이용한 산화공정 또는 전자자기공명 플라즈마 보조 화학기상증착으로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1019980025839A 1998-06-30 1998-06-30 박막트랜지스터의제조방법 KR100325066B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980025839A KR100325066B1 (ko) 1998-06-30 1998-06-30 박막트랜지스터의제조방법
US09/340,010 US6200837B1 (en) 1998-06-30 1999-06-25 Method of manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025839A KR100325066B1 (ko) 1998-06-30 1998-06-30 박막트랜지스터의제조방법

Publications (2)

Publication Number Publication Date
KR20000004407A true KR20000004407A (ko) 2000-01-25
KR100325066B1 KR100325066B1 (ko) 2002-08-14

Family

ID=19542227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025839A KR100325066B1 (ko) 1998-06-30 1998-06-30 박막트랜지스터의제조방법

Country Status (2)

Country Link
US (1) US6200837B1 (ko)
KR (1) KR100325066B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365328B1 (ko) * 1998-10-22 2003-03-06 엘지.필립스 엘시디 주식회사 플라즈마를이용한비정질막의결정화장비
KR100411321B1 (ko) * 2000-03-07 2003-12-18 미쓰비시덴키 가부시키가이샤 박막 전계 효과 트랜지스터를 구비한 반도체 장치 및 그제조 방법
KR100623687B1 (ko) * 2004-05-18 2006-09-19 삼성에스디아이 주식회사 반도체 소자 형성 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6782024B2 (en) * 2001-05-10 2004-08-24 Bookham Technology Plc High power semiconductor laser diode
US7816188B2 (en) 2001-07-30 2010-10-19 Sandisk 3D Llc Process for fabricating a dielectric film using plasma oxidation
US20040038438A1 (en) * 2002-08-23 2004-02-26 Toppoly Optoelectronics Corp. Method for reducing surface roughness of polysilicon films for liquid crystal displays
KR100947180B1 (ko) * 2003-06-03 2010-03-15 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터의 제조방법
KR20130006945A (ko) * 2011-06-27 2013-01-18 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조방법
US11043395B2 (en) * 2015-09-30 2021-06-22 Globalwafers Co., Ltd. Methods for processing semiconductor wafers having a polycrystalline finish

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563196A (ja) 1991-09-04 1993-03-12 Hitachi Ltd 薄膜半導体装置及びその製造方法並び液晶表示装置
TW215967B (en) * 1992-01-17 1993-11-11 Seiko Electron Co Ltd MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same
JPH0645607A (ja) 1992-07-21 1994-02-18 Hitachi Ltd 液晶表示装置及びその製造方法
JPH0677484A (ja) 1992-08-27 1994-03-18 Sharp Corp 薄膜トランジスタ及びその製造方法
JPH06252405A (ja) 1993-02-22 1994-09-09 Fuji Xerox Co Ltd 薄膜半導体装置
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW279275B (ko) * 1993-12-27 1996-06-21 Sharp Kk
JP3344072B2 (ja) 1994-03-31 2002-11-11 ソニー株式会社 薄膜トランジスタの製造方法
JPH0883911A (ja) 1994-09-09 1996-03-26 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JPH0888172A (ja) 1994-09-16 1996-04-02 Sharp Corp 多結晶シリコン膜の作製方法
JPH08330597A (ja) 1995-06-05 1996-12-13 Canon Inc 半導体基板、半導体装置、及び画像表示装置
JPH09107107A (ja) 1995-10-13 1997-04-22 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、薄膜トランジスタアレイ、及び液晶表示装置
TW319912B (ko) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JPH10200120A (ja) 1997-01-10 1998-07-31 Sharp Corp 半導体装置の製造方法
JPH10209460A (ja) 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd 液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365328B1 (ko) * 1998-10-22 2003-03-06 엘지.필립스 엘시디 주식회사 플라즈마를이용한비정질막의결정화장비
KR100411321B1 (ko) * 2000-03-07 2003-12-18 미쓰비시덴키 가부시키가이샤 박막 전계 효과 트랜지스터를 구비한 반도체 장치 및 그제조 방법
KR100623687B1 (ko) * 2004-05-18 2006-09-19 삼성에스디아이 주식회사 반도체 소자 형성 방법

Also Published As

Publication number Publication date
KR100325066B1 (ko) 2002-08-14
US6200837B1 (en) 2001-03-13

Similar Documents

Publication Publication Date Title
KR0183964B1 (ko) 박막트랜지스터의 제조방법
KR100415004B1 (ko) 박막 반도체 장치의 제조 방법
KR100479793B1 (ko) 실리사이드 제조 방법 및 처리 방법
US8039332B2 (en) Method of manufacturing a buried-gate semiconductor device and corresponding integrated circuit
KR100444095B1 (ko) 전계 효과 트랜지스터 형성 방법 및 2중 게이트 전계 효과 트랜지스터 형성 방법
US7396711B2 (en) Method of fabricating a multi-cornered film
US6645840B2 (en) Multi-layered polysilicon process
US5700699A (en) Method for fabricating a polycrystal silicon thin film transistor
US5250454A (en) Method for forming thickened source/drain contact regions for field effect transistors
KR100325066B1 (ko) 박막트랜지스터의제조방법
US6753216B2 (en) Multiple gate transistor employing monocrystalline silicon walls
KR20020010918A (ko) 이중 게이트 모스펫 트랜지스터 및 그 제조 방법
US4658495A (en) Method of forming a semiconductor structure
US6171973B1 (en) Process for etching the gate in MOS technology using a SiON-based hard mask
JPH0523056B2 (ko)
JP2000124457A (ja) 多結晶シリコン薄膜の平坦化方法
KR100966002B1 (ko) 니켈 규화물과 코발트 규화물 에칭 방법 및 전도성 라인형성 방법
JPH05175506A (ja) 薄膜トランジスタ及びその製造方法
EP0066675B1 (en) Processes for the fabrication of field effect transistors
JP3025342B2 (ja) 薄膜トランジスタおよびその形成方法
JPH0563195A (ja) 超薄膜トランジスタ及びその製造方法
JPH02184076A (ja) 薄膜トランジスタの製造方法
KR100669714B1 (ko) 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 이를 구비한 평판표시장치
JPH06188263A (ja) 自己整合型薄膜トランジスタの製造方法
KR100293820B1 (ko) 폴리실리콘-박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 17

EXPY Expiration of term