KR100325066B1 - 박막트랜지스터의제조방법 - Google Patents
박막트랜지스터의제조방법 Download PDFInfo
- Publication number
- KR100325066B1 KR100325066B1 KR1019980025839A KR19980025839A KR100325066B1 KR 100325066 B1 KR100325066 B1 KR 100325066B1 KR 1019980025839 A KR1019980025839 A KR 1019980025839A KR 19980025839 A KR19980025839 A KR 19980025839A KR 100325066 B1 KR100325066 B1 KR 100325066B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- polysilicon
- polysilicon film
- amorphous silicon
- grain boundary
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000010408 film Substances 0.000 claims abstract description 78
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 229920005591 polysilicon Polymers 0.000 claims abstract description 40
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 14
- 230000003647 oxidation Effects 0.000 claims abstract description 10
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 10
- 238000005224 laser annealing Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000002425 crystallisation Methods 0.000 claims abstract description 3
- 230000008025 crystallization Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000007791 liquid phase Substances 0.000 description 6
- 239000007790 solid phase Substances 0.000 description 6
- 239000002245 particle Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 2
- 102100025840 Coiled-coil domain-containing protein 86 Human genes 0.000 description 1
- 101000932708 Homo sapiens Coiled-coil domain-containing protein 86 Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- LELOWRISYMNNSU-UHFFFAOYSA-N hydrogen cyanide Chemical compound N#C LELOWRISYMNNSU-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 폴리실리콘막의 표면을 평탄화하여 양질의 게이트 절연막을 형성함으로써 소자의 신뢰성 및 재현성을 향상시킬 수 있는 박막 트랜지스터의 제조방법을 제공한다.
본 발명에 따른 폴리실리콘-TFT는 다음과 같이 제조한다. 먼저, 절연기판 상에 비정질 실리콘막을 형성하고, 비정질 실리콘막을 결정화시켜 폴리실리콘막으로 변형킨 후, 폴리실리콘막의 표면을 산화시켜 그의 하부 표면이 평탄한 산화막을 형성한다. 그런 다음 산화막을 제거하여 폴리실리콘막을 평탄화한다. 여기서, 결정화는 엑시머 레이저 어닐링으로 진행하고, 산화는 전자자기공명 플라즈마를 이용하여 진행한다.
Description
본 발명은 박막 트랜지스터의 제조방법에 관한 것으로, 특히 폴리실리콘막-박막 트랜지스터의 제조방법에 관한 것이다.
일반적으로, 폴리실리콘-박막 트랜지스터(Thin Film Transistor; TFT)는 엑시머 레이저 어닐링(Excimer Laser Annealing)으로 비정질 실리콘막을 결정화시킴으로서 폴리실리콘막을 형성한다. 비정질 실리콘막의 결정화시 액상과 고상의 두가지 상이 공존하는데, 액상 실리콘막은 온도에 따라 고상으로 응고한다. 이때, 액상에서 고상으로 상전이되는 폴리실리콘 입자는 핵생성 후 액상 쪽으로 입자 성장이이루어지다가 다른 폴리실리콘 입자와 접하여 그레인 바운더리(grain boundary)를 형성한다. 또한, 실리콘 입자는 물질의 특성상 액상에 비해 고상의 부피가 증가하기 때문에, 고상과 액상의 밀도차이로 인한 부피변화에 의해 그레인 바운더리가 솟아오르게 되어 폴리실리콘막 표면이 거칠게 된다.
그러나, 상기한 폴리실리콘막의 거친 표면에 의해 이후 형성되는 게이트 절연막 및 채널층 등의 표면이 거칠게 되어, 게이트 절연막 특성이 저하될 뿐만 아니라, 채널층에서 거친 계면으로 인한 국부적 전계집중이 발생됨으로써, 결국 소자가 열화된다. 따라서, 소자의 신뢰성 및 재현성이 저하된다.
따라서, 본 발명의 박막 트랜지스터의 제조방법은 비정질 실리콘막을 결정화하여 폴리실리콘막으로 변형시키고, 변형된 폴리실리콘막에 산화 및 에칭공정을 거쳐서 폴리실리콘막의 표면을 평탄화함으로써, 양질의 게이트 절연막을 형성함으로써, 소자의 신뢰성 및 재현성을 향상시킬 수 있는 박막 트랜지스터의 제조방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
20 : 절연기판 21 : 비정질 실리콘막
22 : 폴리실리콘막 22a : 산화막
23 : 게이트 절연막 GB : 그레인 바운더리
상기 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터의 제조방법은 절연기판 상에 비정질 실리콘막을 형성하는 단계; 비정질 실리콘막을 결정화하여 폴리실리콘막으로 변형시킴으로써, 폴리실리콘막의 그레인 바운더리 경계면이 그레인 바운더리 내부보다 표면으로부터 더 솟게 되어 비정질실리콘막의 표면이 거칠어지는 단계; 표면이 거칠어진 폴리실리콘막의 표면을 산화시킴으로써, 폴리실리콘막의 산화된 부위의 그레인 바운더리 경계면이 그레인 바운더리 내부보다 산화속도가 더 빠르게 되어서 폴리실리콘막의 산화되지 않는 부위의 표면이 평탄하게 되는 단계; 폴리실리콘막의 산화된 부위를 제거하여 폴리실리콘막의 표면을 평탄화하는 단계;및 평탄한 폴리실리콘막 상에 게이트절연막을 형성하는 단계를 포함하는 것을 특징으로 한다. 여기에서, 결정화는 엑시머 레이저 어닐링으로 진행하고, 산화는 전자자기공명 플라즈마를 이용하여 진행한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 폴리실리콘-TFT의 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 유리와 같은 투명한 절연기판(20) 상에 비정질 실리콘막(21)을 박막으로 형성한다. 그런 다음, 엑시머 레이저 어닐링으로 비정질 실리콘막(21)을 결정화시켜, 도 1b에 도시된 바와 같이 폴리실리콘막(22)을 형성한다. 이때, 고상과 액상의 밀도차이로 인한 부피변화에 의해 그레인 바운더리(GB)가 솟아오르게 되어, 폴리실리콘막(22)의 표면이 거칠게 된다.
도 1c를 참조하면, 전자자가공명(Electron Cyclon Resonator; 이하, ECR) 플라즈마를 이용한 산화공정으로 폴리실리콘막(22)의 표면을 산화시킴으로서 산화막(22a)을 형성한다. 이때, 산화공정은 O2, O2＋N2, O2＋N2O, O2＋NH3, 및 NO 개스로 이루어진 그룹으로부터 선택되는 하나의 개스를 이용하여 진행한다.
또한, 폴리실리콘 입자(즉, 그레인 바운더리 내부 쪽)보다 그레인바운더리(GB) 경계면에서의 산화속도가 더 빠르기 때문에, 그레인 바운더리 경계면이 그레인 바운더리 내부보다 더 솟아오르게 된다.
따라서, 산화막(22a)의 표면이 거칠어지는 반면, 도 1c에 도시된 바와 같이, 산화막(22a) 하부 즉, 폴리실리콘막(22)의 산화되지 않은 부위 표면은 평탄해진다.
도 1d를 참조하면, 산화막(22a)을 제거함으로써 폴리실리콘막(22)을 평탄화된다. 이 후, 평탄화된 폴리실리콘막(22) 상부에 게이트 절연막(23)을 형성한다. 이때, 게이트 절연막(23)은 ECR 플라즈마를 이용한 산화공정 또는 ECR 플라즈마 보조 화학기상증착(Plasma Enhanced Chemical Vapoer Deposition; PECVD)으로, SiO2막, SiN막, SiON막, 및 TEOS 산화막으로 이루어진 그룹으로부터 선택되는 하나의 물질로 형성한다.
상기한 본 발명에 의하면, 폴리실리콘 입자와 그레인 바운더리에서의 산화속도 차이를 이용하여 거친 폴리실리콘막 표면을 산화시킨 후 산화막을 제거함으로써, 폴리실리콘막을 평탄화한다. 이에 따라, 거친 표면에 의한 위치에 따른 특성 차이를 제거할 수 있다. 또한, 평탄한 표면에 의해 양질의 게이트 절연막을 얻을 수 있고, 거친 계면에 의해 야기되는 국부적 전계집중이 방지됨으로써, 결국 소자의 신뢰성 및 재현성이 향상된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
Claims (6)
- 절연기판 상에 비정질 실리콘막을 형성하는 단계;상기 비정질 실리콘막을 결정화하여 폴리실리콘막으로 변형시킴으로써, 상기 폴리실리콘막의 그레인 바운더리 경계면이 상기 그레인 바운더리 내부보다 표면으로부터 더 솟게 되어 상기 비정질실리콘막의 표면이 거칠어지는 단계;상기 표면이 거칠어진 폴리실리콘막의 표면을 산화시킴으로써, 상기 폴리실리콘막의 산화된 부위의 그레인 바운더리 경계면이 상기 그레인 바운더리 내부보다 산화속도가 더 빨라져서 상기 폴리실리콘막의 산화되지 않는 부위의 표면이 평탄하게 되는 단계;상기 폴리실리콘막의 산화된 부위를 제거하여 상기 폴리실리콘막의 표면을 평탄화하는 단계; 및상기 평탄한 폴리실리콘막 상에 게이트절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 결정화는 엑시머 레이저 어닐링으로 진행하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 산화는 전자자기공명 플라즈마를 이용하여 진행하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 3 항에 있어서,상기 산화는 O2, O2＋N2, O2＋N2O, O2＋NH3, 및 NO 개스로 이루어진 그룹으로부터 선택되는 하나의 개스를 이용하여 진행하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 게이트 절연막은 SiO2막, SiN막, SiON막, 및 TEOS 산화막으로 이루어진 그룹으로부터 선택되는 하나의 물질로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 5 항에 있어서,상기 게이트 절연막은 전자자기공명 플라즈마를 이용한 산화공정 또는 전자자기공명 플라즈마 보조 화학기상증착으로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025839A KR100325066B1 (ko) | 1998-06-30 | 1998-06-30 | 박막트랜지스터의제조방법 |
| US09/340,010 US6200837B1 (en) | 1998-06-30 | 1999-06-25 | Method of manufacturing thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025839A KR100325066B1 (ko) | 1998-06-30 | 1998-06-30 | 박막트랜지스터의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000004407A KR20000004407A (ko) | 2000-01-25 |
| KR100325066B1 true KR100325066B1 (ko) | 2002-08-14 |
Family
ID=19542227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025839A KR100325066B1 (ko) | 1998-06-30 | 1998-06-30 | 박막트랜지스터의제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6200837B1 (ko) |
| KR (1) | KR100325066B1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100365328B1 (ko) * | 1998-10-22 | 2003-03-06 | 엘지.필립스 엘시디 주식회사 | 플라즈마를이용한비정질막의결정화장비 |
| JP4057215B2 (ja) * | 2000-03-07 | 2008-03-05 | 三菱電機株式会社 | 半導体装置の製造方法および液晶表示装置の製造方法 |
| US6782024B2 (en) * | 2001-05-10 | 2004-08-24 | Bookham Technology Plc | High power semiconductor laser diode |
| US7816188B2 (en) | 2001-07-30 | 2010-10-19 | Sandisk 3D Llc | Process for fabricating a dielectric film using plasma oxidation |
| US20040038438A1 (en) * | 2002-08-23 | 2004-02-26 | Toppoly Optoelectronics Corp. | Method for reducing surface roughness of polysilicon films for liquid crystal displays |
| KR100947180B1 (ko) * | 2003-06-03 | 2010-03-15 | 엘지디스플레이 주식회사 | 폴리실리콘 박막트랜지스터의 제조방법 |
| KR100623687B1 (ko) * | 2004-05-18 | 2006-09-19 | 삼성에스디아이 주식회사 | 반도체 소자 형성 방법 |
| KR20130006945A (ko) * | 2011-06-27 | 2013-01-18 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 그 제조방법 |
| US11043395B2 (en) * | 2015-09-30 | 2021-06-22 | Globalwafers Co., Ltd. | Methods for processing semiconductor wafers having a polycrystalline finish |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563196A (ja) | 1991-09-04 | 1993-03-12 | Hitachi Ltd | 薄膜半導体装置及びその製造方法並び液晶表示装置 |
| TW215967B (en) * | 1992-01-17 | 1993-11-11 | Seiko Electron Co Ltd | MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same |
| JPH0645607A (ja) | 1992-07-21 | 1994-02-18 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
| JPH0677484A (ja) | 1992-08-27 | 1994-03-18 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| JPH06252405A (ja) | 1993-02-22 | 1994-09-09 | Fuji Xerox Co Ltd | 薄膜半導体装置 |
| JP2814049B2 (ja) * | 1993-08-27 | 1998-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| TW279275B (ko) * | 1993-12-27 | 1996-06-21 | Sharp Kk | |
| JP3344072B2 (ja) | 1994-03-31 | 2002-11-11 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
| JPH0883911A (ja) | 1994-09-09 | 1996-03-26 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
| JPH0888172A (ja) | 1994-09-16 | 1996-04-02 | Sharp Corp | 多結晶シリコン膜の作製方法 |
| JPH08330597A (ja) | 1995-06-05 | 1996-12-13 | Canon Inc | 半導体基板、半導体装置、及び画像表示装置 |
| JPH09107107A (ja) | 1995-10-13 | 1997-04-22 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、薄膜トランジスタアレイ、及び液晶表示装置 |
| TW319912B (ko) * | 1995-12-15 | 1997-11-11 | Handotai Energy Kenkyusho Kk | |
| US5985740A (en) * | 1996-01-19 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including reduction of a catalyst |
| JPH10200120A (ja) | 1997-01-10 | 1998-07-31 | Sharp Corp | 半導体装置の製造方法 |
| JPH10209460A (ja) | 1997-01-27 | 1998-08-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
-
1998
- 1998-06-30 KR KR1019980025839A patent/KR100325066B1/ko not_active IP Right Cessation
-
1999
- 1999-06-25 US US09/340,010 patent/US6200837B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000004407A (ko) | 2000-01-25 |
| US6200837B1 (en) | 2001-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0183964B1 (ko) | 박막트랜지스터의 제조방법 | |
| US6960515B2 (en) | Method of forming a metal gate | |
| KR100479793B1 (ko) | 실리사이드 제조 방법 및 처리 방법 | |
| US8153492B2 (en) | Self-aligned V-channel MOSFET | |
| KR100415004B1 (ko) | 박막 반도체 장치의 제조 방법 | |
| US6645840B2 (en) | Multi-layered polysilicon process | |
| KR100325066B1 (ko) | 박막트랜지스터의제조방법 | |
| US5700699A (en) | Method for fabricating a polycrystal silicon thin film transistor | |
| US5250454A (en) | Method for forming thickened source/drain contact regions for field effect transistors | |
| US5470769A (en) | Process for the preparation of a thin film transistor | |
| US20040171236A1 (en) | Method for reducing surface roughness of polysilicon films for liquid crystal displays | |
| EP2276062B1 (en) | Method of etching nickel silicide and cobalt silicide and method of forming conductive lines | |
| JP2698724B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH09307116A (ja) | 絶縁ゲート型電界効果半導体装置及びその製造方法 | |
| JP2000124457A (ja) | 多結晶シリコン薄膜の平坦化方法 | |
| KR100318456B1 (ko) | 반도체소자의탄탈륨산화막캐패시터형성방법 | |
| KR100669714B1 (ko) | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 이를 구비한 평판표시장치 | |
| EP0496169A1 (en) | Method of integrated circuit fabrication including filling windows with conducting material | |
| KR100325067B1 (ko) | 박막트랜지스터의제조방법 | |
| KR100293820B1 (ko) | 폴리실리콘-박막 트랜지스터의 제조방법 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07106411A (ja) | 半導体装置の製造方法 | |
| JPH06188263A (ja) | 自己整合型薄膜トランジスタの製造方法 | |
| US6869752B2 (en) | Method of manufacturing semiconductor device having SOI structure | |
| JP3357346B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130107 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20180118 Year of fee payment: 17 |
|
| EXPY | Expiration of term |