JP2698724B2

JP2698724B2 - 薄膜トランジスタ及びその製造方法

Info

Publication number: JP2698724B2
Application number: JP3344269A
Authority: JP
Inventors: 敬次垂井; 達夫森田; 修平土本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1991-12-26
Filing date: 1991-12-26
Publication date: 1998-01-19
Anticipated expiration: 2013-01-19
Also published as: JPH05175506A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディスプレイデバイス
やイメージセンサ等に使用できる薄膜トランジスタ及び
その製造方法に関するものである。

【０００２】

【従来の技術】液晶ディスプレイデバイスやイメージセ
ンサ等の駆動に用いる薄膜トランジスタは、従来のＩＣ
プロセスと同じプロセスで作製されていた。従来のＩＣ
プロセスは結晶化、絶縁膜の形成及び不純物の活性化を
１０００°Ｃ近い高温で行う必要があり、透光性基板を
必要とする時には基板材料が石英基板に限定されてしま
い大面積化が困難であった。

【０００３】近年、プロセスの低温化の方法が提案さ
れ、非晶質膜あるいは多結晶膜を出発材料とし、低温固
相成長、レーザアニール等で結晶化させる方法が検討さ
れている。

【０００４】ところで、薄膜トランジスタは一般に電界
効果型トランジスタであるために、その特性はゲート絶
縁層とチャネルとなる多結晶Ｓｉ膜の界面状態に非常に
大きく影響される。このため、従来の高温プロセスでは
熱酸化法により、ゲート絶縁層とチャネルの界面をチャ
ネル層内部に作り込み、界面状態を良好に保っている。
これに対し、低温プロセスでは、ゲート絶縁層も低温で
形成する必要があるため上記の熱酸化法は使えない。そ
のため、多結晶Ｓｉ膜を所定の形状に加工した後、弗酸
等を用いて表面の清浄化処理を行い、その後スパッタ、
あるいは、ＣＶＤ法等を用いてゲート絶縁膜を形成する
方法が採られているが、界面準位密度の十分な低減には
至っていない。

【０００５】そこで、多結晶Ｓｉ膜を成膜した後、大気
に晒さずゲート絶縁膜を連続して成膜する方法が提案さ
れている。

【０００６】また、ガラス基板の使用できる低温プロセ
スにおいては、大面積化、低価格化等が最大の長所とな
るが、反面、ガラス基板中に含まれる不純物が薄膜トラ
ンジスタの特性を大幅に低下させてしまうことがある。
そこで、従来、例えば特開昭５８−５２８７４号公報等
に示されるようにガラス基板上に窒化シリコン（ＳｉＮ
_Z）膜を形成することにより上述のようなガラス基板中
の不純物イオンの影響を抑制し、トランジスタ特性の悪
化を防止していた。

【０００７】

【発明が解決しようとする課題】低温プロセスによる薄
膜トランジスタの特性向上を図るためには多結晶Ｓｉ膜
とゲート絶縁膜の界面状態を改善することが不可欠であ
る。このため、多結晶Ｓｉ膜の形成後、大気に晒さず連
続してゲート絶縁層の形成を行うことが理想である。し
かしながらこの方法においては、ゲート絶縁膜および多
結晶Ｓｉ膜を所定の形状に加工したときに多結晶Ｓｉ膜
側面が露出するため、その後、ゲート電極を形成したと
きにゲート電極と露出した多結晶Ｓｉ膜の側壁が接し、
漏れ電流が増大することになる。

【０００８】したがって、ゲート電極形成前に多結晶Ｓ
ｉ膜の側壁を絶縁体で覆う必要があり、図１３に示すよ
うな構成にする必要がある。しかしながら、ゲート絶縁
層５に通常よく用いられるＳｉＯ₂膜を用いたときに
は、多結晶Ｓｉ膜４の側壁を覆う絶縁膜１１はＳｉＯ₂
膜と選択的にエッチング加工できることが必要条件とな
る。

【０００９】もし、多結晶Ｓｉ側壁を覆う絶縁膜１１に
ゲート絶縁膜５と同じＳｉＯ₂膜、あるいは、ＳｉＯ₂と
エッチングの選択比の小さいＳｉＮ膜等を用いようとし
た場合、エッチング加工の際に、エッチング時間を厳密
に管理しない限り同時にゲート絶縁膜をもエッチングし
てしまうことになる。通常、ＳｉＯ₂膜とエッチング選
択性の有る絶縁膜として、ＳｉＯ₂にＰをドープしたＰ
ＳＧが知られており、Ｐのドープ量が多いほど選択性が
高いとされている。

【００１０】但し、多結晶Ｓｉ膜側壁をＰＳＧで覆った
場合には、ＰＳＧから多結晶Ｓｉ膜側にＰが拡散しトラ
ンジスタ特性に悪影響を及ぼしてしまう恐れがある。

【００１１】また、パターンの側壁に絶縁膜等を形成す
る方法としては、基板全面に絶縁膜を成膜したあと、異
方性エッチングすることでパターンの段差部のみに絶縁
膜を残存させるといった方法が採られることがあるが、
異方性エッチングの際のエッチング時間の管理が出来な
いとと残存する絶縁膜の量を制御することが出来ない。

【００１２】エッチング時間の管理方法としては、エッ
チングしようとする材料のエッチング速度のデータを元
に、その材料の膜厚からエッチング時間を算出するとい
った方法が最も簡単に行えるが、エッチングの再現性が
よほど良くないと残存させる量を制御することは難し
い。

【００１３】また、ガラス基板上にＳｉＮ_Zの被膜を形
成した場合にはガラス基板中の不純物イオンの拡散が防
止されるため、ガラス基板との十分な密着性を得ること
ができずに素子作製に支障をきたしていた。さらに、Ｓ
ｉＮ膜直上に多結晶Ｓｉ膜を形成しようとした場合、多
結晶Ｓｉ膜の結晶粒は十分な大きさには成長せず、トラ
ンジスタ特性として高い移動度を得ることはできなかっ
た。

【００１４】本発明は上記のような問題点に鑑みてなさ
れたものであり、ガラス基板からの不純物の影響を抑
え、ガラス基板上に形成した絶縁膜が剥がれ落ちること
がなく、移動度の高いトランジスタ特性を得ること、更
には、多結晶Ｓｉ膜とゲート絶縁膜を連続して形成する
方法において、多結晶Ｓｉ膜を所定の形状に加工した
後、多結晶Ｓｉ膜、及びゲート絶縁膜に悪影響を与える
ことなく多結晶Ｓｉ膜側壁に容易にかつ、再現性よく絶
縁体を形成できるようにすることを目的とする。

【００１５】

【課題を解決するための手段】本発明の薄膜トランジス
タは絶縁性基板と、該基板上に設けた第１の絶縁体と、
該第１の絶縁体上に半導体層、ゲート絶縁膜、下層ゲー
ト電極が順次積層された後島状にパターニングされてな
る積層膜の島状パターンと、該積層膜の島状パターンの
側壁に設けた第２の絶縁体と、前記第１の絶縁体と前記
積層膜の島状パターン上に設けた上層ゲート電極とを有
する薄膜トランジスタであって、前記第１の絶縁体が酸
素を含む珪素化合物からなる膜を基板側に有し、かつ少
なくとも、窒素を含む珪素化合物からなる膜を有するこ
とを特徴とする。

【００１６】また、本発明の薄膜トランジスタは、絶縁
性基板と、該基板上に設けた第１の絶縁体と、該第１の
絶縁体上に半導体層、ゲート絶縁膜、下層ゲート電極が
順次積層された後島状にパターニングされてなる積層膜
の島状パターンと、該積層膜の島状パターンの側壁に設
けた第２の絶縁体と、前記第１の絶縁体と前記積層膜の
島状パターン上に設けた上層ゲート電極とを有する薄膜
トランジスタであって、前記第１の絶縁体が酸素を含む
珪素化合物からなる膜を半導体層側に有し、かつ少なく
とも、窒素を含む珪素化合物からなる膜を有することを
特徴とする。

【００１７】さらに、本発明の薄膜トランジスタの製造
方法は、絶縁性基板上に基板側と基板と反対側とで材料
が異なる第１の絶縁体を形成する工程と、該第１の絶縁
体の上に半導体層、ゲート絶縁膜、及び下層ゲート電極
用薄膜を順次成膜して積層膜を形成する工程と、前記積
層膜の薄膜トランジスタ形成部分以外を除去することで
前記積層膜の島状パターンを形成する工程と、前記島状
パターンの側壁に第２の絶縁体を形成する工程と、上層
ゲート電極用薄膜を成膜する工程と、同一レジストパタ
ーンを用いた前記上層及び下層ゲート電極用薄膜のエッ
チングによりゲート電極に形成する工程とをもつことを
特徴とする。

【００１８】

【作用】上記のように本発明では、ガラス基板上に形成
される第１の絶縁体中にＳｉＮ _Z膜が含まれているた
め、ガラス基板からの不純物の拡散が防止される。ま
た、前記第１の絶縁膜の基板側には、酸素を含む珪素化
合物の膜が形成されているため、ＳｉＮ_Zのみを形成さ
せた場合に比べてガラスとの密着性が良く、製造工程中
に剥がれ落ちることがない。さらに、第１の絶縁体の半
導体側に酸素を含む珪素化合物の膜が形成されているた
め結晶が大きく成長し、移動度の高い薄膜トランジスタ
を得ることができる。

【００１９】また、島状パターンの上面を下層ゲート電
極用薄膜とすることで、島状パターンの側壁に絶縁膜を
形成するためのエッチング加工の際、特にゲート絶縁膜
との選択的なエッチングを必要としないため、トランジ
スタ特性に悪影響を及ぼす恐れのあるＰＳＧ膜を用いる
必要がない。

【００２０】さらに、島状パターンの側壁に絶縁体を形
成する方法は、基板全面に絶縁体膜を成膜した後、異方
性エッチングすることで島状パターンの側壁にのみ絶縁
体膜を残存させるといった簡便な方法で実施でき、エッ
チングの際にプラズマ分光分析を行うことでエッチング
時間を精度よく管理できるため、島状パターンの側壁に
残存させる絶縁体の形状を常に安定に作製することがで
きる。

【００２１】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００２２】＜実施例１＞図１に、本発明の製造方法に
おいて作製された薄膜トランジスタの平面図を示し、図
２乃至図８は実施例１における薄膜トランジスタの製造
工程を示す断面図であり、それぞれの（ａ）、（ｂ）は
図１におけるＡ−Ａ’断面，Ｂ−Ｂ’断面図を示す。

【００２３】まず、洗浄したガラス基板１の表面にスパ
ッタ、あるいはＣＶＤ装置にてＳｉＮ膜２を約３０００
オングストローム成膜する。続いてその上に同じくスパ
ッタ、あるいはＣＶＤ装置にてＳｉＯ₂膜３を約５００
オングストローム成膜する。次にＳｉＯ₂ 膜３の上にプ
ラズマＣＶＤ装置にて非晶質Ｓｉ膜を成膜する。成膜条
件は基板温度４００〜６００°ＣでＨ₂希釈されたＳｉ
Ｈ₄ガスを熱とプラズマで分解し約１０００オングスト
ローム堆積させる。

【００２４】次に非晶質Ｓｉ膜を多結晶化するため、真
空中あるいは不活性ガス雰囲気中にて６００°Ｃで５０
時間程度のアニールを行い多結晶Ｓｉ膜４とする。続い
て、減圧ＣＶＤ装置にてゲート絶縁膜となるＳｉＯ₂膜
５を約１０００オングストローム成膜する。以上の非晶
質Ｓｉ膜の成膜からゲート絶縁膜の成膜までの工程にお
いて、プラズマＣＶＤ装置からアニール炉、及びアニー
ル炉から減圧ＣＶＤ装置へのガラス基板の移動は真空
中、あるいは不活性ガス雰囲気中で保持されたロードロ
ック室を介して行っている。

【００２５】次に、減圧ＣＶＤ装置にて下層ゲート電極
６ａとなる多結晶Ｓｉ膜を約１０００オングストローム
成膜したのが図２に示した積層膜である。以上のように
して得られたＳｉＯ₂膜３上の３層の膜を同一のレジス
トパターンで各層をエッチングし、図３に示したような
島状パターンに加工する。各層のエッチングは反応性イ
オンエッチャーを用い、エッチングした後の断面形状が
基板に対し垂直となるように異方性エッチングを行っ
た。尚、多結晶ＳｉのエッチングにはＳＦ₆とＣＣｌ₄の
混合ガスを、ＳｉＯ₂のエッチングにはＣＨＦ₃をそれぞ
れエッチングガスとして用いた。

【００２６】次に、図４に示したように基板全面にスパ
ッタ装置、あるいはプラズマＣＶＤ装置等にてＳｉＮ膜
７を約５０００オングストローム成膜する。その後、反
応性イオンエッチャーにてＣＨＦ₃を反応性ガスとして
用い、ＳｉＮ膜７に異方性エッチングを行って、図５に
示したようにＳｉＮ７’が島状パターンの側壁のみに残
存させた。

【００２７】図９に反応性イオンエッチング中のプラズ
マ発光スペクトルのうち、エッチングガスＣＨＦ₃とＳ
ｉＮ膜７に起因するＣＮのスペクトルである３８８ｎｍ
について、エッチング開始直後からの発光強度の時間変
化を示した。発光強度はある時点において急激に小さく
なり、その時点でＳｉＯ₂膜３が露出したという判断が
出来る。発光強度が最小になったことを確認した後、エ
ッチングを終了すれば島状パターンの側壁に残存させる
ＳｉＮ７’の大きさを常に安定に形成することが出来
る。この際の島状パターンの上面である下層ゲート電極
６ａの膜厚の減少は５０オングストローム程度であっ
た。

【００２８】また、このようにＳｉＮ膜７’を島状パタ
ーンの側壁に安定して残存させるためには、ゲート電極
６ａとその上を覆って形成されるＳｉＮ膜７とのエッチ
ング選択比を利用してエッチングすることも可能であ
る。

【００２９】その後、減圧ＣＶＤ装置にて上層ゲート電
極６ｂとなる多結晶Ｓｉ膜を約２０００オングストロー
ム成膜し、図６に示したようにゲート電極を所定の形状
に加工するためレジストパターンを形成し、下層ゲート
電極６ａ、及び上層ゲート電極６ｂを同時に反応性イオ
ンエッチャーにてエッチングを行い、ゲート電極６とす
る。

【００３０】その後、全面にイオン注入し活性化アニー
ルすることによって下層ゲート電極６ａおよび上層のゲ
ート電極６ｂの多結晶Ｓｉ膜、更にソース、ドレイン部
となる多結晶Ｓｉ膜の低抵抗化を行う。

【００３１】次に、図７に示したように基板全面に常圧
ＣＶＤ装置にてＳｉＯ₂あるいはＰをドープしたＰＳＧ
を成膜し、一部にコンタクトホールを形成し、層間絶縁
膜８を形成する。この時、ソース、ドレイン部と後に形
成するＡｌ電極とが接続されるよう同時にゲート絶縁膜
にもホールを開ける。なお、コンタクトホールは、図示
したソースとドレイン部のみでなく、続いて形成するＡ
ｌ配線と接続するゲート電極６上の膜にも形成している
（図示は省略）。

【００３２】続いてスパッタ装置にてＡｌを約５０００
オングストローム成膜し所定の形状に加工しソース電極
９ａ，ドレイン電極９ｂとし、薄膜トランジスタ、及
び、その周囲の配線を作製したのが図８である。

【００３３】以上の工程により、図１に平面図を示した
本発明の実施例の薄膜トランジスタを形成している。

【００３４】＜実施例２＞実施例１においては、積層膜
を島状パターンに加工した後、図４のように基板全面に
第２の絶縁膜としてＳｉＮ膜７を成膜した場合について
説明したが、実施例２ではＳｉＮの代わりにＳｉＯ₂を
成膜した場合について説明する。従って、図３までの工
程は実施例１と全く同じである。

【００３５】積層膜を島状パターンに成膜した後、図１
０に示したように基板全面に常圧ＣＶＤ装置等によりＳ
ｉＯ₂１０を約５０００オングストローム成膜する。そ
の後、図１１に示したように反応性イオンエッチャーに
て反応性ガスＣＨＦ₃ を用い、ＳｉＯ₂１０’が島状パ
ターンの側壁にのみ残存するように異方性エッチングを
行う。

【００３６】この際、実施例１と同様にプラズマ発光ス
ペクトルの強度変化でエッチング時間を制御するが、Ｓ
ｉＯ₂１０をエッチングした後の表面に露出するもの
は、島状パターン上面の下層ゲート電極である多結晶Ｓ
ｉ膜６ａと基板表面のＳｉＯ₂膜３である。下層ゲート
電極６ａは、基板全体に占める面積が極めて小さいた
め、発光スペクトルの差異はほとんど認められない。

【００３７】また、基板表面は同じＳｉＯ₂であるため
発光スペクトルに何ら変化はない。従って、基板表面の
ＳｉＯ₂膜３も続けてエッチングし、その下の不純物拡
散防止膜であるＳｉＮ膜２の表面が露出するまでエッチ
ングを実施した。図１２にＣＮのスペクトルである３８
８ｎｍについて、エッチング開始直後からの発光強度の
時間変化を示した。発光強度はある時点において急激に
大きくなる。

【００３８】ＣＮのスペクトルはエッチングガスである
ＣＨＦ₃とＳｉＮ膜に起因することから発光強度が大き
くなった時点でＳｉＮ膜２が露出したという判断ができ
る。発光強度が最大となったことを確認した後、エッチ
ングを終了すれば島状パターンの側壁に残存させるＳｉ
Ｏ₂１０’の大きさを常に安定に形成することができ
る。但し、実施例１に比べると基板表面のＳｉＯ₂膜３
を余分にエッチングする分、島状パターンの側壁に残存
させるＳｉＯ₂１０’の大きさは小さくなるが、絶縁耐
圧上、十分に耐え得るものであった。

【００３９】本実施例においてはＳｉＯ₂膜３を５００
オングストロームとしているが、ＳｉＯ₂膜３が厚くな
るほど残存させるＳｉＯ₂１０’は小さくなるため１０
００オングストローム以下が適当である。また、この際
の下層ゲート電極６ａの膜厚の減少は１００オングスト
ローム程度であった。

【００４０】その後の上層ゲート電極６ｂの成膜以降の
工程は実施例１と全く同じである。また、島状パターン
の側壁の絶縁層を形成するとき、島状パターンの上面は
下層ゲート電極である多結晶Ｓｉ膜であるため、選択的
に絶縁膜のみをエッチング加工することもできる。

【００４１】＜実施例３＞実施例１においては、第１の
絶縁体としてガラス基板上にＳｉＮ膜２及びＳｉＯ₂膜
３を順次積層した場合について説明したが、実施例３で
は前記第１の絶縁体としてＳｉＮ_XＯ_Y及びＳｉＮ_Zを順
次積層した場合について説明する。

【００４２】図１３は実施例３における薄膜トランジス
タの断面図であり（ａ），（ｂ）は図１に於けるＡ−
Ａ′断面、Ｂ−Ｂ′断面図を示す。

【００４３】まず、洗浄したガラス基板１の表面に反応
性スパッタＳｉＮ_XＯ_Y膜１１を形成する。ＳｉＮ_XＯ_Y膜
１１はＳｉターゲットを用いて窒素と酸素の混合ガス中
でスパッタすることにより形成する。酸素の流量割合は
０．１〜１０％，ト−タル圧力は１〜２０ｍＴｏｒｒ、
基板温度は１５０〜３００°Ｃの条件で良好な成膜が行
えた。膜厚は２００〜５００オングストローム程度で密
着性に関し十分な効果があった。

【００４４】次にＳｉＮ_XＯ_Y膜１１上にＳｉＮ_Z膜１２
を形成する。窒素ガス中において、Ｓｉをターゲットと
してスパッタすることによりＳｉＮ_XＯ_Y層１１上にＳｉ
Ｎ_Z膜が形成される。ガス圧は１〜２０ｍＴｏｒｒ、基
板温度は１５０〜３００°Ｃの条件で良好な成膜が行え
た。膜厚は、５００〜３０００オングストローム程度
で、不純物の抑制に関し、十分な効果があった。

【００４５】上記のようにしてＳｉＮ_XＯ_Y膜１１、Ｓｉ
Ｎ_Z膜１２が形成されるが、この成膜時において、流入
ガス中にアルゴン等の不活性ガスを混入させても良く、
また、ＳｉＮ_XＯ_Y膜、ＳｉＮ_Z膜は同一装置内で連続し
て成膜することにより、より効率良く、良質な成膜を行
うことができる。また、この実施例では反応性スパッタ
法を用いたが、ＣＶＤ法によってもＳｉＮ_XＯ_Y，ＳｉＮ
_Z膜を形成する事は可能である。

【００４６】このＳｉＮ_Z膜１２上に実施例１同様にし
て薄膜トランジスタを形成した。実施例３においても実
施例１と同様、不純物拡散防止膜であるＳｉＮ膜１２の
表面が露出するまでエッチングを実施し、図１２のＣＮ
のスペクトルである３８８ｎｍについて、発光強度が最
大となったことを確認した後、エッチングを終了するこ
とにより島状パターンの側壁に残存させるＳｉＯ₂ ７’
の大きさを常に安定に形成することができた。

【００４７】本実施例によれば、ガラス基板１上にガラ
ス基板との密着性が良いＳｉＮ_XＯ_Ｙを用いたので薄膜
トランジスタの作成プロセス中にガラス基板から剥がれ
落ちてしまうことがない。

【００４８】＜実施例４＞第１の絶縁体としてガラス基
板上にＳｉＮ_ＸＯ_Yを積層した場合について説明する。
なお、Ｙの値はガラス基板との境界部から上方にかけて
２〜０まで変化している。

【００４９】図１４は実施例４における薄膜トランジス
タの断面図であり、（ａ），（ｂ）は図１におけるＡ−
Ａ′断面図、Ｂ−Ｂ′断面図を示す。

【００５０】まず、洗浄したガラス基板１の表面に反応
性スパッタによりＳｉＮ_XＯ_Y膜１４を形成する。

【００５１】ＳｉＮ_XＯ_Y膜１４はＳｉターゲットを用い
て窒素と酸素の混合ガス中でスパッタすることにより形
成する。成膜初期時に酸素の流量割合を１００〜１０％
で行い、成膜進行に伴い酸素の流量割合を０％に落と
し、酸素の流量割合を０％で一定膜成膜する。このよう
な条件で成膜することによりｙの値を２から０まで連続
的に変化させたＳｉＮ_XＯ_Y膜１４が形成できる。また、
トータル圧力は１〜２０ｍＴｏｒｒ、基板温度は、１５
０〜３００°Ｃの条件で良好な成膜が行えた。膜厚は５
００〜３０００オングストローム程度であった。

【００５２】このＳｉＮ_XＯ_Y膜１４上に実施例３と同様
にして薄膜トランジスタを形成した。本実施例において
も実施例３と同様、第１の絶縁体のガラス基板との密着
性がよいため、工程中に剥がれ落ちてしまう事がない。

【００５３】＜実施例５＞第１の絶縁体として、ガラス
基板上にＳｉＯ：Ｎ、ＳｉＮ、ＳｉＯ₂を順次積層し、
島状パターンの周囲に形成する第２の絶縁体として実施
例１と同様にＳｉＮを用いた場合について説明する。

【００５４】図１５は実施例５における薄膜トランジス
タの断面図であり、（ａ）、（ｂ）は図１におけるＡ−
Ａ′断面、Ｂ−Ｂ′断面図を示す。

【００５５】まず洗浄したガラス基板１上にＳｉターゲ
ットによる反応性スパッタ法によりＳｉＯ：Ｎ膜１５を
形成する。このＳｉＯ：Ｎ膜１５は反応性スパッタ法に
おいて、基板温度２００°Ｃ、ＲＦｐｏｗｅｒ７５０
Ｗ、ガス圧力１２ｍＴｏｒｒ、Ｎ₂ ガス流量５０ｓｃｃ
ｍ、Ｏ₂ガス流量５ｓｃｃｍ以下にて約６００オングス
トローム成膜する。ついで同一チャンバー内で連続して
Ｏ₂ガスを流さない以外は成膜条件を変えずにＳｉＮ膜
１６を約２４００オングストロ−ム成膜する。さらに同
一チャンバー内でターゲットをＳｉＯ₂に変え、基板温
度２００°Ｃ、ＲＦｐｏｗｅｒ７５０Ｗ、ガス圧力５ｍ
Ｔｏｒｒ，Ａｒガス流量７０ｓｃｃｍ、Ｏ₂ガス流量３
０ｓｃｃｍにてＳｉＯ₂ 膜１７２を５００オングストロ
ーム成膜する。

【００５６】このＳｉＯ₂膜１７上に実施例１と同様に
して薄膜トランジスタを形成した。本実施例において
は、ガラス基板と第１の絶縁膜との密着性がよく半導体
層４のＳｉ膜の結晶粒が十分に大きく、トランジスタ特
性として、高い移動度のものが得られた。

【００５７】＜実施例６＞実施例５と同様に第１の絶縁
体としてガラス基板上にＳｉＯ：Ｎ、ＳｉＮ、ＳｉＯ₂
を順次形成し、実施例２と同様に島状パターンの周囲に
形成する第２の絶縁体としてＳｉＯ₂を用いた場合につ
いて説明する。図１６は実施例６における薄膜トランジ
スタの断面図であり、（ａ）、（ｂ）は図１におけるＡ
−Ａ′断面、Ｂ−Ｂ′断面図を示す。

【００５８】基板１上に実施例５と同様にしてＳｉＯ：
Ｎ膜１５、ＳｉＮ膜１６、ＳｉＯ_２膜を順次積層し、こ
のＳｉＯ_２１７上に実施例２と同様にして薄膜トランジ
スタを形成した。本実施例においても実施例５と同様に
ガラス基板と第１の絶縁膜との密着性がよく半導体層４
のＳｉ膜の結晶粒が十分に大きく、トランジスタ特性と
して、高い移動度のものが得られた。

【００５９】また、上記実施例１〜６によって得られた
薄膜トランジスタをアクティブマトリクス型液晶ディス
プレイに応用した例をず１８に示す。図１８において、
１８はゲートバスライン、１９はソースバスライン、２
０は共通電極、２１は本発明の薄膜トランジスタ、２２
は液晶である。また、本発明の薄膜トランジスタは高移
動度特性が得られるため画素ごとに設ける以外にもゲー
ト走査回路２３、データドライバ回路２４にも用いるこ
とが可能である。

【００６０】

【発明の効果】本発明によると第１の絶縁体中にＳｉＮ
_Z膜が含まれているため、ガラス基板からの不純物の拡
散が防止される。また、ガラス基板上に形成される第１
の絶縁膜の基板側には、酸素を含む珪素化合物の膜が形
成されているため、ＳｉＮ_Zのみを形成させた場合に比
べてガラスとの密着性が良く、製造工程中に剥がれ落ち
ることがない。また、第１の絶縁体の半導体側に酸素を
含む珪素化合物の膜が形成されているため結晶が大きく
成長し、移動度の高い薄膜トランジスタを得ることがで
きる。

【００６１】また、多結晶Ｓｉ膜とゲート絶縁膜を連続
して形成する際、多結晶Ｓｉ膜を所定の形状に加工した
後、多結晶Ｓｉ膜、及びゲート絶縁膜に悪影響を与える
ことなく多結晶Ｓｉ膜側壁に容易にかつ、再現性よく絶
縁体を形成できる。

【００６２】さらに、島状パターンの側壁に絶縁体を形
成する方法は、基板全面に絶縁体膜を成膜した後、異方
性エッチングすることで島状パターンの側壁にのみ絶縁
体膜を残存させるといった簡便な方法で実施でき、エッ
チングの際にプラズマ分光分析を行うことでエッチング
時間を精度よく管理できるため、島状パターンの側壁に
残存させる絶縁体の形状を常に安定に作製することがで
きる。

【図面の簡単な説明】

【図１】本発明の薄膜トランジスタの一実施例を示す平
面図

【図２】実施例１の製造工程を示す断面図であり、
（ａ）は図１のＡ−Ａ’断面、（ｂ）は図１のＢ−Ｂ’
断面。

【図３】実施例１の製造工程を示す断面図であり、
（ａ）は図１のＡ−Ａ’断面、（ｂ）は図１のＢ−Ｂ’
断面。

【図４】実施例１の製造工程を示す断面図であり、
（ａ）は図１のＡ−Ａ’断面、（ｂ）は図１のＢ−Ｂ’
断面。

【図５】実施例１の製造工程を示す断面図であり、
（ａ）は図１のＡ−Ａ’断面、（ｂ）は図１のＢ−Ｂ’
断面。

【図６】実施例１の製造工程を示す断面図であり、
（ａ）は図１のＡ−Ａ’断面、（ｂ）は図１のＢ−Ｂ’
断面。

【図７】実施例１の製造工程を示す断面図であり、
（ａ）は図１のＡ−Ａ’断面、（ｂ）は図１のＢ−Ｂ’
断面。

【図８】実施例１の製造工程を示す断面図であり、
（ａ）は図１のＡ−Ａ’断面、（ｂ）は図１のＢ−Ｂ’
断面。

【図９】実施例１の３８８ｎｍにおける発光強度の時間
的変化を示す特性図。

【図１０】実施例２の製造工程を示す断面図であり、
（ａ）は図１のＡ−Ａ’断面、（ｂ）は図１のＢ−Ｂ’
断面。

【図１１】実施例２の製造工程を示す断面図であり、
（ａ）は図１のＡ−Ａ’断面、（ｂ）は図１のＢ−Ｂ’
断面。

【図１２】実施例２の３８８ｎｍにおける発光強度の時
間的変化を示す特性図。

【図１３】実施例３の薄膜トランジスタを示す断面図で
あり、（ａ）は図１のＡ−Ａ’断面、（ｂ）は図１のＢ
−Ｂ’断面。

【図１４】実施例４の薄膜トランジスタを示す断面図で
あり、（ａ）は図１のＡ−Ａ’断面、（ｂ）は図１のＢ
−Ｂ’断面。

【図１５】実施例５の薄膜トランジスタを示す断面図で
あり、（ａ）は図１のＡ−Ａ’断面、（ｂ）は図１のＢ
−Ｂ’断面。

【図１６】実施例６の薄膜トランジスタを示す断面図で
あり、（ａ）は図１のＡ−Ａ’断面、（ｂ）は図１のＢ
−Ｂ’断面。

【図１７】比較例の薄膜トランジスタの断面図。

【図１８】本発明をアクティブマトリクス型液晶ディス
プレイに応用した説明図。

【符号の説明】

１：ガラス基板２：ＳｉＮ膜（不純物拡散防止層）３：ＳｉＯ₂膜４：多結晶Ｓｉ膜５：ゲート絶縁膜６：ゲート電極（６ａ：下層ゲート電極膜、６ｂ：上層
ゲート電極膜）７、７’：絶縁体（ＳｉＯ₂）８：層間絶縁層９：Ａｌ電極（９ａ：ソース電極、９ｂ：ドレイン電
極）１０、１０’：絶縁体（ＳｉＮ）

Claims

(57)【特許請求の範囲】

【請求項１】絶縁性基板と、該基板上に設けた第１の絶
縁体と、該第１の絶縁体上に半導体層、ゲート絶縁膜、
下層ゲート電極が順次積層された後島状にパターニング
されてなる積層膜の島状パターンと、該積層膜の島状パ
ターンの側壁に設けた第２の絶縁体と、前記第１の絶縁
体と前記積層膜の島状パターン上に設けた上層ゲート電
極とを有する薄膜トランジスタであって、前記第１の絶
縁体が酸素を含む珪素化合物からなる膜を基板側に有
し、かつ少なくとも、窒素を含む珪素化合物からなる膜
を有することを特徴とする薄膜トランジスタ。
【請求項２】絶縁性基板と、該基板上に設けた第１の絶
縁体と、該第１の絶縁体上に半導体層、ゲート絶縁膜、
下層ゲート電極が順次積層された後島状にパターニング
されてなる積層膜の島状パターンと、該積層膜の島状パ
ターンの側壁に設けた第２の絶縁体と、前記第１の絶縁
体と前記積層膜の島状パターン上に設けた上層ゲート電
極とを有する薄膜トランジスタであって、前記第１の絶
縁体が酸素を含む珪素化合物からなる膜を半導体層側に
有し、かつ少なくとも、窒素を含む珪素化合物からなる
膜を有することを特徴とする薄膜トランジスタ。
【請求項３】絶縁性基板上に基板側と基板と反対側とで
材料が異なる第１の絶縁体を形成する工程と、該第１の
絶縁体の上に半導体層、ゲート絶縁膜、及び下層ゲート
電極用薄膜を順次成膜して積層膜を形成する工程と、前
記積層膜の薄膜トランジスタ形成部分以外を除去するこ
とで前記積層膜の島状パターンを形成する工程と、前記
島状パターンの側壁に第２の絶縁体を形成する工程と、
上層ゲート電極用薄膜を成膜する工程と、同一レジスト
パターンを用いた前記上層及び下層ゲート電極用薄膜の
エッチングによりゲート電極に形成する工程とをもつこ
とを特徴とする請求項１又は２記載の薄膜トランジスタ
の製造方法。