JP3486118B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3486118B2 JP3486118B2 JP30110798A JP30110798A JP3486118B2 JP 3486118 B2 JP3486118 B2 JP 3486118B2 JP 30110798 A JP30110798 A JP 30110798A JP 30110798 A JP30110798 A JP 30110798A JP 3486118 B2 JP3486118 B2 JP 3486118B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal silicide
- polycrystalline
- tisix
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 title description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 229910021332 silicide Inorganic materials 0.000 claims description 33
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 75
- 229910008486 TiSix Inorganic materials 0.000 description 58
- 238000005530 etching Methods 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000012535 impurity Substances 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000000635 electron micrograph Methods 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910019044 CoSix Inorganic materials 0.000 description 1
- 229910005889 NiSix Inorganic materials 0.000 description 1
- -1 TiSix and Si Chemical compound 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
結晶Siと金属シリサイドの2層からなる導電体層で構
成された半導体装置の製造方法に関する。
ト電極や多結晶Si配線の低抵抗化を図るために、多結
晶Si上にTiSixなどの金属シリサイドを設けるよ
うにしている。このような構造は、ゲート酸化膜を形成
した後に多結晶SiとTiSixを順次堆積することに
より得られる。
構造は高温の下では安定でないことが知られている。そ
の理由は、TiSixのグレインの成長時に、多結晶S
iの下にTiSixのグレインが形成されたり、TiS
ixグレインが分断したりするからである。このような
現象を一般に反転現象(inversion )と称している。も
し、この反転現象がゲート電極に発生すると、ゲート電
極のシート抵抗が非常に高くなり、かつゲート酸化膜の
完全性が低下する。
説明する。まず、図8(a)に示すように、例えば30
0℃以下の温度で、DCスパッタリング法により、多結
晶Si層31上にTiSix層32を形成する。このと
き、形成されるTiSix層32はアモルファス状態で
ある。その後、LP−CVD(減圧CVD)による図示
しないSiN層の堆積又はゲート電極のサイドウォール
酸化工程における高温工程でTiSix層32が結晶化
される。この結晶化及びグレイン成長後に、図8(b)
に示すように、TiSix層32のグレインは多結晶S
i層31の下に入り込み、かつTiSix層32は非連
続性となる。このような高温工程の後の反転現象によ
り、TiSix層のシート抵抗の大きなばらつきが観測
された。
多結晶SiとTiSixからなるゲート電極を形成する
際の途中の状態を一部断面で示す斜視図である。図にお
いて、Si基板40上のゲート酸化膜41上には多結晶
Si層42が形成されており、この多結晶Si層42上
にはTiSix層43が形成されており、さらにTiS
ix層43上にはLP−CVD SiN層44が形成さ
れている。
形成する際の高温工程の際にTiSix層43が結晶化
されるが、この高温工程で前記反転現象が生じた状態が
図9に示されている。図中、破線で囲んだ領域45は、
TiSixとゲート酸化膜とが反応した反応部を示して
いる。
ングされて、上記TiSix層43及び多結晶Si層4
2を選択エッチングしてゲート電極をパターニング形成
する際の耐エッチングマスクとして使用されるが、前記
反転現象が生じた結果、以下のような不都合が発生す
る。
ターニング形成した後の状態を一部断面で示す斜視図で
ある。上記反転現象が生じた結果、TiSix層43が
ゲート酸化膜41と反応して前記反応部45が形成さ
れ、RIE時にこの反応部45がエッチングされること
によりエッチングピットと称される欠陥46がゲート酸
化膜41に発生している。このようなエッチングピット
の発生によりゲート酸化膜41の耐圧特性といった完全
性が低下する。
TiSixとSiの積層構造を形成する際に高温工程に
よる反転現象が生じ、良好な電気的特性を持つ半導体装
置を製造することができないという問題点があった。
なされたものであり、その目的はTiSixなどの金属
シリサイドとSiの積層構造を形成する際に高温工程に
よる反転現象が生じることなく、もって良好な電気的特
性を持つ半導体装置の製造方法を提供することにある。
製造方法は、Si半導体基板上にゲート酸化膜を形成
し、上記ゲート酸化膜上に多結晶Siを形成し、上記多
結晶Si上に第1の金属シリサイドを形成し、非酸化性
雰囲気中で上記基板をアニールして上記第1の金属シリ
サイドを結晶化させ、上記第1の金属シリサイド上に第
2の金属シリサイドを形成し、上記第2の金属シリサイ
ド上の一部にシリコン窒化膜を形成し、上記シリコン窒
化膜をマスクに用いて上記第2の金属シリサイド、第1
の金属シリサイド及び多結晶Siを選択的に除去してゲ
ート電極を形成し、上記シリコン窒化膜を残した状態で
上記ゲート電極の周囲に酸化膜を形成している。
半導体基板上にゲート酸化膜を形成し、上記ゲート酸化
膜上に多結晶Siを形成し、非酸化性雰囲気中で上記多
結晶Si上に第1の金属シリサイドを形成すると同時に
上記基板をアニールして第1の金属シリサイドを結晶化
させ、上記第1の金属シリサイド上に第2の金属シリサ
イドを形成し、上記第2の金属シリサイド上の一部にシ
リコン窒化膜を形成し、上記シリコン窒化膜をマスクに
用いて上記第2の金属シリサイド、第1の金属シリサイ
ド及び多結晶Siを選択的に除去してゲート電極を形成
し、上記シリコン窒化膜を残した状態で上記ゲート電極
の周囲に酸化膜を形成している。
実施の形態により説明する。図1、図2及び図3はこの
発明をMOS型半導体装置に実施した場合の製造工程を
順次示す断面図である。まず、図1(a)に示すよう
に、所定の不純物を含むSi半導体基板11上にゲート
酸化膜12を形成する。さらにこのゲート酸化膜12上
に、不純物を含んだ多結晶Si層13を形成する。この
多結晶Si層13は、最初はアンドープの状態で多結晶
Siを堆積した後に不純物、例えばリン(P)をイオン
注入法によって導入することで形成するようにしてもよ
いし、あるいは多結晶Siの堆積と同時に不純物を拡散
させるいわゆるIn−Situドープ法で形成するよう
にしてもよい。
膜をHF溶液で除去した後に、図1(b)に示すよう
に、多結晶Si層13上に1回目のTiSix層14を
70nm以下、好ましくは5nm〜30nmの範囲の膜
厚でスパッタ形成する。
された真空チャンバの真空を破ることなく、実質的な真
空雰囲気中で、400℃以上のTiSix層14の結晶
化温度、好ましくは500℃で1〜5分間、アニールを
行う。なお、このアニールは、TiSix層14表面を
酸化しないような非酸化性雰囲気中で行えばよく、上記
のような真空雰囲気中の他にアルゴン(Ar)又は窒素
ガス(N2)を含む雰囲気中、あるいはフォーミングガ
ス(FG)雰囲気中で行うこともできる。
モルファス状態であるが、このアニールにより、TiS
ix層14はC49と称される構造に結晶化され、図1
(c)に示すように、多結晶Si層13とTiSix層
14の界面が熱的に安定した状態にされる。
スパッタで使用したものと同じスパッタ装置を用いて、
TiSix層14上に2回目のTiSix層15を50
nm〜100nmの範囲の膜厚でスパッタ形成する。
VD法により全面にSiN膜16を堆積する。このとき
の堆積温度は700℃〜800℃である。続いて、図2
(c)に示すように、リソグラフィーとRIEにより、
上記SiN膜16の一部をTiSix層15上に選択的
に残す。この残されたSiN膜16は、この後、TiS
ix層と多結晶Si層のエッチング工程の際に耐エッチ
ングマスクとして使用される。
N膜16を耐エッチングマスクとして使用したRIEに
より、TiSix層15、TiSix層14及び多結晶
Si層13を選択的に除去してゲート電極をパターニン
グ形成する。
極をパターニングする際のRIEによって生じた基板1
1表面のダメージを取り除く目的で全面を酸化して薄い
後酸化膜17をゲート電極の周囲及び基板表面上に形成
し、続いて、パターニング後のゲート電極をマスクに用
いて、前記Si半導体基板11に含まれている不純物と
は導電型が反対の不純物をイオン注入し、さらに750
℃のLP−CVD法により全面にSiN膜18を堆積す
る。この工程により、イオン注入された不純物が基板1
1内に拡散されてソース/ドレイン拡散領域19が形成
される。
SG(リンガラス)やBPSG(ボロン−リンガラス)
などからなる層間絶縁膜20を堆積し、さらにLP−C
VD法により全面にSiN膜21を堆積する。続いて、
PEP工程により、このSiN膜21の一部を層間絶縁
膜20上に選択的に残し、この残されたSiN膜21を
耐エッチングマスクとして使用したRIEにより層間絶
縁膜20をエッチング除去して、上記ソース/ドレイン
拡散領域19の一方の表面に通じるコンタクトホール2
2を開口する。この後の工程は図示しないが、全面に電
極材料となる導電体、例えばアルミニウムを堆積し、こ
れを上記コンタクトホール22内及びその周辺に選択的
に残し、その他の部分を除去することにより、ソース/
ドレイン電極を形成する。
i層13上に1回目のTiSix層14を形成した後に
アニールを行い、その後、2回目のTiSix層15を
形成して必要な膜厚のTiSix層を形成している。こ
のように、1回目のTiSix層14の形成後にアニー
ルを行うと、TiSix層14が結晶化されて、多結晶
Si層13とTiSix層14の界面が熱的に安定した
状態となる。従って、この後のLP−CVD法によるS
iN膜16の形成などのような高温工程が行われたとし
ても、従来のように、多結晶Siの下にTiSixのグ
レインが形成される反転現象が起こりにくくなる。
のスパッタでTiSix層14を30nmの膜厚に形成
し、次に500℃でアニールした後に2回目のスパッタ
でTiSix層15を70nmの膜厚に形成した後、加
速条件として通常より高温の1050℃でアニールした
TiSix層15表面を光学顕微鏡で拡大した状態を示
している。図示のように表面に多結晶Siからなるグレ
インが生じている反転現象を呈している箇所は極めて少
ない。
回のスパッタでTiSix層を100nmの膜厚に形成
した後、1050℃でアニールしたTiSix層表面を
光学顕微鏡で拡大した状態を示している。図示のように
表面には反転現象を呈している箇所が多数発生してい
る。
合と同様の条件で形成したTiSix層15表面を走査
型電子顕微鏡(SEM)で観察した電子顕微鏡写真であ
り、図7は、従来方法において図5の場合と同様の条件
で形成したTiSix層表面の走査型電子顕微鏡写真で
ある。この図6及び図7からもわかるように、この発明
の方が、加速条件である高温熱処理を行なった後でも反
転現象を呈している箇所が極めて少なくなっている。
抑制することができるので、ゲート電極のシート抵抗を
十分に低くすることができると共にゲート酸化膜の完全
性の低下も防止することができる。
21を耐エッチングマスクとして使用したRIEにより
層間絶縁膜20をエッチング除去してコンタクトホール
22を開口する際に、ゲート電極の上部には図2(c)
の工程で使用されたSiN膜16及びSiN膜18がそ
のまま残っている。このSiN膜16及びSiN膜18
は層間絶縁膜20をエッチングする際にエッチングブロ
ックとして作用するので、コンタクトホール22を開口
する際にマスクずれが発生して、図3(c)に示すよう
にコンタクトホール22の開口箇所がゲート電極側にず
れたとしても、その下部のTiSix層15はエッチン
グされない。また、ゲート電極側壁には後酸化膜17と
SiN膜18の一部が残っている。すなわち、これらよ
りゲート電極と先のソース/ドレイン電極との間を離す
必要のないボーダーレスコンタクトが実現できる。
れるものではなく種々の変形が可能であることはいうま
でもない。例えば上記実施の形態では、1回目のTiS
ix層のスパッタ形成後にアニールを行う場合について
説明したが、これは1回目のスパッタ形成の際に温度を
TiSixの結晶化温度である500℃に設定するよう
にしてもよい。この場合、2回目のTiSix層のスパ
ッタ形成の際は温度を400℃以下に設定する。
電極の形成に実施した場合について説明したが、これは
多結晶Si上やSi基板の拡散領域上のサリサイドの形
成にも実施することができる。
にTiSix層を形成する場合について説明したが、こ
れはTiSix層の他にNiSix層、CoSix層、
純Tiまたは純Co層を形成するようにしてもよい。
TiSixなどの金属シリサイドとSiの積層構造を形
成する際に高温工程による反転現象が生じることなく、
もって良好な電気的特性を持つ半導体装置の製造方法を
提供することができる。
装置の製造工程を順次示す断面図。
を形成してアニールした後のTiSix層表面を光学顕
微鏡で拡大した状態を示す図。
ルした後のTiSix層表面を光学顕微鏡で拡大した状
態を示す図。
件で形成したTiSix層表面を走査型電子顕微鏡で観
察した電子顕微鏡写真。
成したTiSix層表面の電子顕微鏡写真。
の断面図。
TiSixからなるゲート電極を形成する際の途中の状
態を一部断面で示す斜視図。
ーニング形成した後の状態を一部断面で示す斜視図。
Claims (2)
- 【請求項1】 Si半導体基板上にゲート酸化膜を形成
し、 上記ゲート酸化膜上に多結晶Siを形成し、 上記多結晶Si上に第1の金属シリサイドを形成し、 非酸化性雰囲気中で上記基板をアニールして上記第1の
金属シリサイドを結晶化させ、 上記第1の金属シリサイド上に第2の金属シリサイドを
形成し、 上記第2の金属シリサイド上の一部にシリコン窒化膜を
形成し、 上記シリコン窒化膜をマスクに用いて上記第2の金属シ
リサイド、第1の金属シリサイド及び多結晶Siを選択
的に除去してゲート電極を形成し、 上記シリコン窒化膜を残した状態で上記ゲート電極の周
囲に酸化膜を形成することを特徴とする半導体装置の製
造方法。 - 【請求項2】 Si半導体基板上にゲート酸化膜を形成
し、 上記ゲート酸化膜上に多結晶Siを形成し、 非酸化性雰囲気中で上記多結晶Si上に第1の金属シリ
サイドを形成すると同時に上記基板をアニールして第1
の金属シリサイドを結晶化させ、 上記第1の金属シリサイド上に第2の金属シリサイドを
形成し、 上記第2の金属シリサイド上の一部にシリコン窒化膜を
形成し、 上記シリコン窒化膜をマスクに用いて上記第2の金属シ
リサイド、第1の金属シリサイド及び多結晶Siを選択
的に除去してゲート電極を形成し、 上記シリコン窒化膜を残した状態で上記ゲート電極の周
囲に酸化膜を形成することを特徴とする半導体装置の製
造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US050357 | 1998-03-31 | ||
US09/050,357 US6048791A (en) | 1998-03-31 | 1998-03-31 | Semiconductor device with electrode formed of conductive layer consisting of polysilicon layer and metal-silicide layer and its manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11289087A JPH11289087A (ja) | 1999-10-19 |
JP3486118B2 true JP3486118B2 (ja) | 2004-01-13 |
Family
ID=21964797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30110798A Expired - Fee Related JP3486118B2 (ja) | 1998-03-31 | 1998-10-22 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6048791A (ja) |
JP (1) | JP3486118B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6218311B1 (en) * | 1998-06-30 | 2001-04-17 | Texas Instruments Incorporated | Post-etch treatment of a semiconductor device |
JP3892609B2 (ja) * | 1999-02-16 | 2007-03-14 | 株式会社東芝 | ホットプレートおよび半導体装置の製造方法 |
KR100630532B1 (ko) * | 2000-06-28 | 2006-09-29 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법 |
US7534709B2 (en) | 2003-05-29 | 2009-05-19 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7575959B2 (en) * | 2004-11-26 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US6955931B1 (en) * | 2005-02-10 | 2005-10-18 | Advanced Micro Devices, Inc. | Method for detecting silicide encroachment of a gate electrode in a semiconductor arrangement |
US20060197088A1 (en) * | 2005-03-07 | 2006-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
JP5352081B2 (ja) * | 2006-12-20 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4783248A (en) * | 1987-02-10 | 1988-11-08 | Siemens Aktiengesellschaft | Method for the production of a titanium/titanium nitride double layer |
US4784973A (en) * | 1987-08-24 | 1988-11-15 | Inmos Corporation | Semiconductor contact silicide/nitride process with control for silicide thickness |
JPH01298765A (ja) * | 1988-05-27 | 1989-12-01 | Fujitsu Ltd | 半導体装置及びその製造方法 |
KR930004295B1 (ko) * | 1988-12-24 | 1993-05-22 | 삼성전자 주식회사 | Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법 |
US5138432A (en) * | 1990-08-30 | 1992-08-11 | Cornell Research Foundation, Inc. | Selective deposition of tungsten on TiSi2 |
EP0517368B1 (en) * | 1991-05-03 | 1998-09-16 | STMicroelectronics, Inc. | Local interconnect for integrated circuits |
US5171412A (en) * | 1991-08-23 | 1992-12-15 | Applied Materials, Inc. | Material deposition method for integrated circuit manufacturing |
US5173450A (en) * | 1991-12-30 | 1992-12-22 | Texas Instruments Incorporated | Titanium silicide local interconnect process |
US5275715A (en) * | 1992-01-23 | 1994-01-04 | Micron Technology Inc. | Electroplating process for enhancing the conformality of titanium and titanium nitride films in the manufacture of integrated circuits and structures produced thereby |
US5365111A (en) * | 1992-12-23 | 1994-11-15 | Advanced Micro Devices, Inc. | Stable local interconnect/active area silicide structure for VLSI applications |
US5378660A (en) * | 1993-02-12 | 1995-01-03 | Applied Materials, Inc. | Barrier layers and aluminum contacts |
US5510295A (en) * | 1993-10-29 | 1996-04-23 | International Business Machines Corporation | Method for lowering the phase transformation temperature of a metal silicide |
US5633196A (en) * | 1994-05-31 | 1997-05-27 | Sgs-Thomson Microelectronics, Inc. | Method of forming a barrier and landing pad structure in an integrated circuit |
US5550079A (en) * | 1995-06-15 | 1996-08-27 | Top Team/Microelectronics Corp. | Method for fabricating silicide shunt of dual-gate CMOS device |
-
1998
- 1998-03-31 US US09/050,357 patent/US6048791A/en not_active Expired - Fee Related
- 1998-10-22 JP JP30110798A patent/JP3486118B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6048791A (en) | 2000-04-11 |
JPH11289087A (ja) | 1999-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3132750B2 (ja) | 多層構造、半導体構造、半導体デバイスのコンデンサ、シリコン構造の酸化を防ぐ方法、及び、ドーパントの拡散を防ぐ方法 | |
US6091152A (en) | Semiconductor device and method for fabricating the same | |
JP2861869B2 (ja) | 半導体装置の製造方法 | |
US20050130380A1 (en) | Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level | |
KR20030044800A (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
JP3626773B2 (ja) | 半導体デバイスの導電層、mosfet及びそれらの製造方法 | |
JP2630292B2 (ja) | 半導体装置の製造方法 | |
JP2820122B2 (ja) | 半導体装置の製造方法 | |
JP3486118B2 (ja) | 半導体装置の製造方法 | |
JP3009979B2 (ja) | 半導体装置及びその製造方法 | |
JPH1131659A (ja) | 半導体装置の製造方法 | |
JPH05304108A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2000049159A (ja) | 半導体装置およびその製造方法 | |
US6432801B1 (en) | Gate electrode in a semiconductor device and method for forming thereof | |
JP2000183349A (ja) | シリコン製fetの製造方法 | |
US6495438B1 (en) | Titanium polycide gate electrode and method of forming a titanium polycide gate electrode of a semiconductor device | |
US6764912B1 (en) | Passivation of nitride spacer | |
JPH0794449A (ja) | 半導体装置の製造方法 | |
US6545328B1 (en) | Semiconductor device | |
KR100525087B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
KR100905177B1 (ko) | 반도체소자의 제조방법 | |
JPH05166752A (ja) | チタンシリサイド層の形成方法 | |
JP3435943B2 (ja) | 半導体装置およびその製造方法 | |
JPH0878358A (ja) | 半導体装置の製造方法 | |
KR100505398B1 (ko) | 반도체 소자의 게이트 전극 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |