JPH0794449A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0794449A JPH0794449A JP4565794A JP4565794A JPH0794449A JP H0794449 A JPH0794449 A JP H0794449A JP 4565794 A JP4565794 A JP 4565794A JP 4565794 A JP4565794 A JP 4565794A JP H0794449 A JPH0794449 A JP H0794449A
- Authority
- JP
- Japan
- Prior art keywords
- film
- transition metal
- nitrogen
- tisi
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 半導体基板の拡散層上に形成するＴｉＳｉ2
膜を５０ｎｍと薄膜化した場合でも膜の抵抗を十分低く
することができ、かつＴｉＳｉ2 膜の耐熱性の向上をは
かり得る半導体装置の製造方法を提供すること。 【構成】 拡散層上にＴｉシリサイドを形成して低抵抗
化をはかった半導体装置の製造方法において、表面にｐ
+ 拡散層１４を有し所望パターンに絶縁膜１２，１３
4 ，１３5 が形成されたＳｉ基板１１上の全面に、窒素
を含まない不活性ガス雰囲気でＴｉをターゲットとした
スパッタによりＴｉ膜１７を形成し、次いでＴｉ膜１７
上に、窒素を含む不活性ガス雰囲気でＴｉをターゲット
とし、Ｓｉ基板１１がプラズマに晒されないようにした
スパッタにより、ＴｉＮ膜１８を形成し、次いでＴｉ膜
１７とＴｉＮ膜１８の積層膜を加熱することによって、
Ｓｉ基板１１とＴｉ膜１７が直接接する部分にＴｉＳｉ
2 膜１９を形成すること。
膜を５０ｎｍと薄膜化した場合でも膜の抵抗を十分低く
することができ、かつＴｉＳｉ2 膜の耐熱性の向上をは
かり得る半導体装置の製造方法を提供すること。 【構成】 拡散層上にＴｉシリサイドを形成して低抵抗
化をはかった半導体装置の製造方法において、表面にｐ
+ 拡散層１４を有し所望パターンに絶縁膜１２，１３
4 ，１３5 が形成されたＳｉ基板１１上の全面に、窒素
を含まない不活性ガス雰囲気でＴｉをターゲットとした
スパッタによりＴｉ膜１７を形成し、次いでＴｉ膜１７
上に、窒素を含む不活性ガス雰囲気でＴｉをターゲット
とし、Ｓｉ基板１１がプラズマに晒されないようにした
スパッタにより、ＴｉＮ膜１８を形成し、次いでＴｉ膜
１７とＴｉＮ膜１８の積層膜を加熱することによって、
Ｓｉ基板１１とＴｉ膜１７が直接接する部分にＴｉＳｉ
2 膜１９を形成すること。
Description
【０００１】
【産業上の利用分野】本発明は、浅い不純物拡散層上に
Ｔｉシリサイド等の遷移金属化合物膜を自己整合的に形
成した半導体装置の製造方法に関する。
Ｔｉシリサイド等の遷移金属化合物膜を自己整合的に形
成した半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化に伴い、電
気回路の微細化は進む一方であり、基本素子である電解
効果トランジスタ（ＦＥＴ）等においても微細化が必要
となっている。ＦＥＴのゲート電極の幅を狭くするのに
伴って、短チャンネル効果の発生を抑制するために、ソ
ース・ドレイン領域の拡散層深さも浅くすることが要求
され、低加速イオン注入法等が広く用いられている。こ
の方法を用いることにより、０．１μｍ以下の浅いソー
ス・ドレイン領域を形成でき、ＦＥＴの微細化と共に性
能向上をはかることが可能であるが、この場合、不純物
拡散層の抵抗は高く、１００Ω／□以上のシート抵抗と
なってしまう。半導体素子の高速化のためには、拡散層
のシート抵抗を小さくしてドレイン電流を流れやすくす
る必要がある。この目的のために、拡散層の表面を金属
化し低抵抗化する方法が提案されている。
気回路の微細化は進む一方であり、基本素子である電解
効果トランジスタ（ＦＥＴ）等においても微細化が必要
となっている。ＦＥＴのゲート電極の幅を狭くするのに
伴って、短チャンネル効果の発生を抑制するために、ソ
ース・ドレイン領域の拡散層深さも浅くすることが要求
され、低加速イオン注入法等が広く用いられている。こ
の方法を用いることにより、０．１μｍ以下の浅いソー
ス・ドレイン領域を形成でき、ＦＥＴの微細化と共に性
能向上をはかることが可能であるが、この場合、不純物
拡散層の抵抗は高く、１００Ω／□以上のシート抵抗と
なってしまう。半導体素子の高速化のためには、拡散層
のシート抵抗を小さくしてドレイン電流を流れやすくす
る必要がある。この目的のために、拡散層の表面を金属
化し低抵抗化する方法が提案されている。
【０００３】このような方法の１つとして、図８に示す
ように、サリサイドと呼ばれる拡散層表面を自己整合的
にシリサイドにする方法がある。まず、ｐ型Ｓｉ基板１
上のフィールド酸化膜２で囲まれた素子形成領域にゲー
ト絶縁膜３1 ，ゲート電極３2 及び側壁絶縁膜３5 から
なるゲート領域３を形成し、さらにイオン注入によりｐ
+ 型の不純物拡散層４を形成する。続いて、チタン（Ｔ
ｉ）ターゲット表面をアルゴン（Ａｒ）プラズマでスパ
ッタリングし、Ｔｉ膜７を４０ｎｍの厚さに堆積する。
その後、Ｔｉターゲット表面を窒素とアルゴン（Ｎ2 ／
Ａｒ）の混合ガスによって生成したプラズマでスパッタ
リングし、ターゲット表面の窒化反応によりチタンナイ
トライド（ＴｉＮ）を形成しながら、先のＴｉ膜７表面
上にＴｉＮ膜８を堆積する（図８（ａ））。
ように、サリサイドと呼ばれる拡散層表面を自己整合的
にシリサイドにする方法がある。まず、ｐ型Ｓｉ基板１
上のフィールド酸化膜２で囲まれた素子形成領域にゲー
ト絶縁膜３1 ，ゲート電極３2 及び側壁絶縁膜３5 から
なるゲート領域３を形成し、さらにイオン注入によりｐ
+ 型の不純物拡散層４を形成する。続いて、チタン（Ｔ
ｉ）ターゲット表面をアルゴン（Ａｒ）プラズマでスパ
ッタリングし、Ｔｉ膜７を４０ｎｍの厚さに堆積する。
その後、Ｔｉターゲット表面を窒素とアルゴン（Ｎ2 ／
Ａｒ）の混合ガスによって生成したプラズマでスパッタ
リングし、ターゲット表面の窒化反応によりチタンナイ
トライド（ＴｉＮ）を形成しながら、先のＴｉ膜７表面
上にＴｉＮ膜８を堆積する（図８（ａ））。
【０００４】次いで、この多層膜を窒素雰囲気中でアニ
ールして珪化チタン（ＴｉＳｉ2 ）膜９を形成する（図
８（ｂ））。その後、硫酸及び過酸化水素の混合溶液を
用いて未反応のＴｉ及びＴｉＮをエッチング除去する
（図８（ｃ））。ここまでの工程により、不純物拡散層
４上にのみ自己整合的にＴｉＳｉ2 膜９が形成される。
最後に、絶縁膜５を設けコンタクトホールを開口した
後、電極配線６を形成する（図８（ｄ））。
ールして珪化チタン（ＴｉＳｉ2 ）膜９を形成する（図
８（ｂ））。その後、硫酸及び過酸化水素の混合溶液を
用いて未反応のＴｉ及びＴｉＮをエッチング除去する
（図８（ｃ））。ここまでの工程により、不純物拡散層
４上にのみ自己整合的にＴｉＳｉ2 膜９が形成される。
最後に、絶縁膜５を設けコンタクトホールを開口した
後、電極配線６を形成する（図８（ｄ））。
【０００５】この方法によると、例えば８０ｎｍのシリ
サイドを形成することによってシート抵抗を約３Ω／□
に低減できる。ここで、Ｔｉ表面に堆積するＴｉＮ膜は
Ｔｉ表面の酸化を抑制する作用をし、良好なＴｉＳｉ2
を形成するためには欠くことのできない膜であった。し
かしながら、最近のＭＯＳＦＥＴの更なる微細化の研究
によって以下のような問題の生ずることが分かってき
た。
サイドを形成することによってシート抵抗を約３Ω／□
に低減できる。ここで、Ｔｉ表面に堆積するＴｉＮ膜は
Ｔｉ表面の酸化を抑制する作用をし、良好なＴｉＳｉ2
を形成するためには欠くことのできない膜であった。し
かしながら、最近のＭＯＳＦＥＴの更なる微細化の研究
によって以下のような問題の生ずることが分かってき
た。
【０００６】シリサイドは拡散層上に直接形成されるた
めに、シリサイドを形成することで基板Ｓｉが消費さ
れ、拡散層の実効的な厚さが減少する。例えば、０．１
μｍの拡散層を形成したのち８０ｎｍのＴｉＳｉ2 を形
成した場合、拡散層の残り厚さは２０ｎｍと非常に少な
くなってしまう。この結果、浅い拡散層上にシリサイド
を形成すると、この実効的拡散層厚さが減少するのに伴
い拡散層の接合リーク電流が著しく増加することが明ら
かになった。従ってこの問題を回避するためには、素子
の微細化に伴ってシリサイドの膜厚を薄くして行くこと
が重要となってきた。ところが、さらに種々の検討を進
めた結果、以下のような問題点の生じることが明らかに
なってきた。
めに、シリサイドを形成することで基板Ｓｉが消費さ
れ、拡散層の実効的な厚さが減少する。例えば、０．１
μｍの拡散層を形成したのち８０ｎｍのＴｉＳｉ2 を形
成した場合、拡散層の残り厚さは２０ｎｍと非常に少な
くなってしまう。この結果、浅い拡散層上にシリサイド
を形成すると、この実効的拡散層厚さが減少するのに伴
い拡散層の接合リーク電流が著しく増加することが明ら
かになった。従ってこの問題を回避するためには、素子
の微細化に伴ってシリサイドの膜厚を薄くして行くこと
が重要となってきた。ところが、さらに種々の検討を進
めた結果、以下のような問題点の生じることが明らかに
なってきた。
【０００７】即ち、形成するＴｉＳｉ2 の膜厚を薄くす
るために堆積するＴｉの膜厚を薄くするとＴｉＳｉ2 の
比抵抗が上昇し、当初予想されたほど拡散層のシート抵
抗は低下しないことが明らかになったのである。このた
め、素子の性能を十分に発揮させるためにはＴｉＳｉ2
膜厚を増加させる必要が生じてしまい、素子の性能向上
を阻む要因となった。例えば上記方法で薄膜ＴｉＳｉ2
を３０ｎｍ形成した場合、ＴｉＳｉ2 膜の比抵抗は２５
μΩｃｍにもなる。ＴｉＳｉ2 膜の理想的な比抵抗は１
３μΩｃｍ前後であり、これと比べて９０％も高い値で
あるためシート抵抗を十分に低減することができなかっ
た。
るために堆積するＴｉの膜厚を薄くするとＴｉＳｉ2 の
比抵抗が上昇し、当初予想されたほど拡散層のシート抵
抗は低下しないことが明らかになったのである。このた
め、素子の性能を十分に発揮させるためにはＴｉＳｉ2
膜厚を増加させる必要が生じてしまい、素子の性能向上
を阻む要因となった。例えば上記方法で薄膜ＴｉＳｉ2
を３０ｎｍ形成した場合、ＴｉＳｉ2 膜の比抵抗は２５
μΩｃｍにもなる。ＴｉＳｉ2 膜の理想的な比抵抗は１
３μΩｃｍ前後であり、これと比べて９０％も高い値で
あるためシート抵抗を十分に低減することができなかっ
た。
【０００８】また、この膜を熱処理したところ７５０℃
以上の温度でシート抵抗が急激に上昇する現象が現れた
ため、膜の状態を詳細に調べた結果、アニールによって
ＴｉＳｉ2 の結晶粒が凝集する、いわゆるアグロメレー
ション現象が起こっていることが明らかになった。従
来、アグロメレーションは９００℃以上で顕著に起きる
ことが報告されていたが、このような低温での報告はな
されておらず素子の微細化を抑制する重大な問題点であ
ることが明らかになってきた。従って、これらの原因を
解明すると共に、その対策をはかることが急務となって
いる。
以上の温度でシート抵抗が急激に上昇する現象が現れた
ため、膜の状態を詳細に調べた結果、アニールによって
ＴｉＳｉ2 の結晶粒が凝集する、いわゆるアグロメレー
ション現象が起こっていることが明らかになった。従
来、アグロメレーションは９００℃以上で顕著に起きる
ことが報告されていたが、このような低温での報告はな
されておらず素子の微細化を抑制する重大な問題点であ
ることが明らかになってきた。従って、これらの原因を
解明すると共に、その対策をはかることが急務となって
いる。
【０００９】
【発明が解決しようとする課題】このように従来、深さ
が０．１μｍ以下の浅い不純物拡散層上にＴｉＳｉ2 を
自己整合的に形成する場合に、接合リークの発生を防止
するためにＴｉＳｉ2 膜厚を薄くする必要があった。し
かし、ＴｉＳｉ2 を薄くすると膜の比抵抗が上昇し、同
時にアグロメレーションの開始温度が著しく低下するこ
とが明らかになったため、素子の微細化を進めることが
困難であった。
が０．１μｍ以下の浅い不純物拡散層上にＴｉＳｉ2 を
自己整合的に形成する場合に、接合リークの発生を防止
するためにＴｉＳｉ2 膜厚を薄くする必要があった。し
かし、ＴｉＳｉ2 を薄くすると膜の比抵抗が上昇し、同
時にアグロメレーションの開始温度が著しく低下するこ
とが明らかになったため、素子の微細化を進めることが
困難であった。
【００１０】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、半導体基板の拡散層上
に形成するＴｉ等の遷移金属の化合物膜を５０ｎｍと薄
膜化した場合でも膜の抵抗を十分低くすることができ、
かつ遷移金属化合物膜の耐熱性の向上をはかり得る半導
体装置の製造方法を提供することにある。
ので、その目的とするところは、半導体基板の拡散層上
に形成するＴｉ等の遷移金属の化合物膜を５０ｎｍと薄
膜化した場合でも膜の抵抗を十分低くすることができ、
かつ遷移金属化合物膜の耐熱性の向上をはかり得る半導
体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に本発明は、次のような構成を採用している。即ち、本
発明（請求項１）は、拡散層上に遷移金属化合物膜を形
成した半導体装置の製造方法において、表面に不純物拡
散層を有し所望パターンに絶縁膜が形成された半導体基
板上の全面に、窒素を含まない不活性ガス雰囲気で遷移
金属をターゲットとしたスパッタにより遷移金属膜を形
成し、次いで遷移金属膜上に、窒素を含む不活性ガス雰
囲気で遷移金属をターゲットとし、半導体基板がプラズ
マに晒されないようにしたスパッタにより遷移金属の窒
化物膜を形成し、次いで遷移金属膜と遷移金属の窒化物
膜の積層膜を加熱することによって、絶縁膜の開口部に
露出した基板表面部分に、半導体基板の構成元素と遷移
金属との化合物膜を形成することを特徴とする。
に本発明は、次のような構成を採用している。即ち、本
発明（請求項１）は、拡散層上に遷移金属化合物膜を形
成した半導体装置の製造方法において、表面に不純物拡
散層を有し所望パターンに絶縁膜が形成された半導体基
板上の全面に、窒素を含まない不活性ガス雰囲気で遷移
金属をターゲットとしたスパッタにより遷移金属膜を形
成し、次いで遷移金属膜上に、窒素を含む不活性ガス雰
囲気で遷移金属をターゲットとし、半導体基板がプラズ
マに晒されないようにしたスパッタにより遷移金属の窒
化物膜を形成し、次いで遷移金属膜と遷移金属の窒化物
膜の積層膜を加熱することによって、絶縁膜の開口部に
露出した基板表面部分に、半導体基板の構成元素と遷移
金属との化合物膜を形成することを特徴とする。
【００１２】また、本発明（請求項２）は、拡散層上に
遷移金属化合物膜を形成した半導体装置の製造方法にお
いて、表面に不純物拡散層を有し所望パターンに絶縁膜
が形成された半導体基板上の全面に、窒素を含まない不
活性ガス雰囲気で遷移金属をターゲットとしたスパッタ
により遷移金属膜を形成し、次いで遷移金属膜上に、窒
素を含まない不活性ガス雰囲気で遷移金属の窒化物をタ
ーゲットとしたスパッタにより遷移金属の窒化物膜を形
成し、遷移金属膜と遷移金属の窒化物膜の積層膜を加熱
することによって、絶縁膜の開口部分に露出した基板表
面部分に、半導体基板の構成元素と遷移金属との化合物
膜を形成することを特徴とする。
遷移金属化合物膜を形成した半導体装置の製造方法にお
いて、表面に不純物拡散層を有し所望パターンに絶縁膜
が形成された半導体基板上の全面に、窒素を含まない不
活性ガス雰囲気で遷移金属をターゲットとしたスパッタ
により遷移金属膜を形成し、次いで遷移金属膜上に、窒
素を含まない不活性ガス雰囲気で遷移金属の窒化物をタ
ーゲットとしたスパッタにより遷移金属の窒化物膜を形
成し、遷移金属膜と遷移金属の窒化物膜の積層膜を加熱
することによって、絶縁膜の開口部分に露出した基板表
面部分に、半導体基板の構成元素と遷移金属との化合物
膜を形成することを特徴とする。
【００１３】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) 半導体基板としてＳｉを用い、遷移金属としてＴｉ
を用いたこと。 (2) 積層膜を加熱する雰囲気は窒素を含まない不活性雰
囲気であること。 (3) Ｔｉシリサイド（ＴｉＳｉ2 ）中の酸素濃度は１×
１０20ｃｍ-3以下であること。 (4) Ｔｉシリサイド（ＴｉＳｉ2 ）中の窒素濃度は１×
１０19ｃｍ-3以下であること。 (5) 基板を加熱しながらスパッタリングによりＴｉ膜を
堆積すること。
は、次のものがあげられる。 (1) 半導体基板としてＳｉを用い、遷移金属としてＴｉ
を用いたこと。 (2) 積層膜を加熱する雰囲気は窒素を含まない不活性雰
囲気であること。 (3) Ｔｉシリサイド（ＴｉＳｉ2 ）中の酸素濃度は１×
１０20ｃｍ-3以下であること。 (4) Ｔｉシリサイド（ＴｉＳｉ2 ）中の窒素濃度は１×
１０19ｃｍ-3以下であること。 (5) 基板を加熱しながらスパッタリングによりＴｉ膜を
堆積すること。
【００１４】
【作用】遷移金属の窒化物膜（例えばＴｉＮ）を形成す
る際に、ターゲットとしての遷移金属（例えばＴｉ）が
窒素プラズマに晒されると、ターゲット表面でＴｉＮが
生成され、これが半導体基板上の遷移金属膜（例えばＴ
ｉ）上に堆積される。このとき、半導体基板が窒素プラ
ズマに晒されると、下地のＴｉ膜にＮが取り込まれるこ
とになり、さらに堆積されるＴｉＮ膜ではＮが過剰とな
る。このため、後続する熱処理工程でＴｉシリサイドを
形成する際に、ＴｉＮ膜の過剰なＮ及びＴｉ膜に取り込
まれたＮの影響でＴｉシリサイドの膜質が劣化する。
る際に、ターゲットとしての遷移金属（例えばＴｉ）が
窒素プラズマに晒されると、ターゲット表面でＴｉＮが
生成され、これが半導体基板上の遷移金属膜（例えばＴ
ｉ）上に堆積される。このとき、半導体基板が窒素プラ
ズマに晒されると、下地のＴｉ膜にＮが取り込まれるこ
とになり、さらに堆積されるＴｉＮ膜ではＮが過剰とな
る。このため、後続する熱処理工程でＴｉシリサイドを
形成する際に、ＴｉＮ膜の過剰なＮ及びＴｉ膜に取り込
まれたＮの影響でＴｉシリサイドの膜質が劣化する。
【００１５】本発明（請求項１）によれば、下地として
のＴｉ膜がプラズマに晒されない条件でスパッタするた
め、Ｔｉ膜上にＴｉとＮの組成比が一定比を保ったまま
の化学量論組成のＴｉＮ膜を形成することができ、少な
くともＮの組成が１：１の化学量論組成より少ない領域
が、Ｔｉ膜上に形成されることがない。さらに、下地の
Ｔｉ膜にＮが取り込まれることもない。このため、Ｎの
影響でＴｉシリサイドの膜質が劣化することはなく、良
質のＴｉシリサイドを形成することができる。
のＴｉ膜がプラズマに晒されない条件でスパッタするた
め、Ｔｉ膜上にＴｉとＮの組成比が一定比を保ったまま
の化学量論組成のＴｉＮ膜を形成することができ、少な
くともＮの組成が１：１の化学量論組成より少ない領域
が、Ｔｉ膜上に形成されることがない。さらに、下地の
Ｔｉ膜にＮが取り込まれることもない。このため、Ｎの
影響でＴｉシリサイドの膜質が劣化することはなく、良
質のＴｉシリサイドを形成することができる。
【００１６】また、Ｔｉ膜中にＮの侵入した領域は、欠
陥も多く、例えばＴｉＳｉ2 膜質の劣化に寄与するＯの
ような不純物が侵入しやすくなるが、本発明によればこ
れを回避することができ、やはり良質のＴｉシリサイド
を形成することができる。具体的には、理想的な比抵抗
を持つ熱的に安定な高融点シリサイド膜を形成できるた
め、０．１μｍ以下の浅い接合を持つ微細デバイスの拡
散層上に接合リーク不良がなく、シート抵抗の低い安定
したサリサイドを有する半導体装置を実現することが可
能となる。
陥も多く、例えばＴｉＳｉ2 膜質の劣化に寄与するＯの
ような不純物が侵入しやすくなるが、本発明によればこ
れを回避することができ、やはり良質のＴｉシリサイド
を形成することができる。具体的には、理想的な比抵抗
を持つ熱的に安定な高融点シリサイド膜を形成できるた
め、０．１μｍ以下の浅い接合を持つ微細デバイスの拡
散層上に接合リーク不良がなく、シート抵抗の低い安定
したサリサイドを有する半導体装置を実現することが可
能となる。
【００１７】また、本発明（請求項２）によれば、形成
されるＴｉＮ膜の組成比が化学量論組成比となるように
作成された化合物ＴｉＮターゲットを用いて、これを窒
素を含まない雰囲気でスパッタすることにより、Ｔｉ膜
上に化学両論組成比のＴｉＮ膜を形成することができ
る。従って、請求項１と同様に、良質のＴｉシリサイド
を形成することができる。
されるＴｉＮ膜の組成比が化学量論組成比となるように
作成された化合物ＴｉＮターゲットを用いて、これを窒
素を含まない雰囲気でスパッタすることにより、Ｔｉ膜
上に化学両論組成比のＴｉＮ膜を形成することができ
る。従って、請求項１と同様に、良質のＴｉシリサイド
を形成することができる。
【００１８】
【実施例】以下、本発明の詳細を図示の実施例によって
説明する。 （実施例１）図１は、本発明の第１の実施例に係わるＭ
ＯＳＦＥＴの製造工程を示す断面図である。まず、図１
（ａ）に示すように、（００１）を主面とするｎ型のＳ
ｉ基板１１上に埋め込み法により８００ｎｍのフィール
ド酸化膜１２を形成する。この酸化膜１２に囲まれた素
子形成領域に１０ｎｍのゲート酸化膜１３1 ，１５０ｎ
ｍのドープした多結晶層１３2 ，１５０ｎｍの珪化タン
グステン（ＷＳｉ2 ）膜１３3 を順次堆積した後、これ
をゲート形状にエッチングで加工して積層膜を設ける。
この後、ＳｉＮ膜１３5 を１５０ｎｍの厚さに堆積した
後、異方性エッチングで加工してゲートの側壁にＳｉＮ
膜１３5 を残存させる。これにより、ゲート領域１３を
形成する。
説明する。 （実施例１）図１は、本発明の第１の実施例に係わるＭ
ＯＳＦＥＴの製造工程を示す断面図である。まず、図１
（ａ）に示すように、（００１）を主面とするｎ型のＳ
ｉ基板１１上に埋め込み法により８００ｎｍのフィール
ド酸化膜１２を形成する。この酸化膜１２に囲まれた素
子形成領域に１０ｎｍのゲート酸化膜１３1 ，１５０ｎ
ｍのドープした多結晶層１３2 ，１５０ｎｍの珪化タン
グステン（ＷＳｉ2 ）膜１３3 を順次堆積した後、これ
をゲート形状にエッチングで加工して積層膜を設ける。
この後、ＳｉＮ膜１３5 を１５０ｎｍの厚さに堆積した
後、異方性エッチングで加工してゲートの側壁にＳｉＮ
膜１３5 を残存させる。これにより、ゲート領域１３を
形成する。
【００１９】次いで、Ｓｉ露出表面上に厚さ１０ｎｍの
ＳｉＯ2 膜１６を形成した後、ＢＦ2+イオンを３５ｋｅ
Ｖで５×１０15ｃｍ-2注入し、Ｎ2 雰囲気中で１０００
℃，２０秒の熱処理を加えることにより、約０．１μｍ
の浅いｐ+ 拡散層１４を形成する。
ＳｉＯ2 膜１６を形成した後、ＢＦ2+イオンを３５ｋｅ
Ｖで５×１０15ｃｍ-2注入し、Ｎ2 雰囲気中で１０００
℃，２０秒の熱処理を加えることにより、約０．１μｍ
の浅いｐ+ 拡散層１４を形成する。
【００２０】次いで、ｐ+ 拡散層１４の表面上を硫酸と
過酸化水素の混合液で処理してカーボン（Ｃ）系の表面
汚染を除去した後、メタル系の汚染を塩酸と過酸化水素
の混合液で処理する。その後、このｐ+ 拡散層１４の表
面上にできた薄いＳｉＯ2 膜を希弗酸で洗浄剥離後、溶
存酸素濃度が１０ｐｐｂの超純水で流水洗浄する。
過酸化水素の混合液で処理してカーボン（Ｃ）系の表面
汚染を除去した後、メタル系の汚染を塩酸と過酸化水素
の混合液で処理する。その後、このｐ+ 拡散層１４の表
面上にできた薄いＳｉＯ2 膜を希弗酸で洗浄剥離後、溶
存酸素濃度が１０ｐｐｂの超純水で流水洗浄する。
【００２１】次いで、図２（ａ）に示すようにスパッタ
装置を用い、被処理基板１０とＴｉターゲット２０を対
向配置し、Ｔｉターゲット表面をＡｒプラズマでスパッ
タリングすることによって、図１（ｂ）に示すようにＴ
ｉ膜１７を約１５ｎｍの厚さに堆積する。
装置を用い、被処理基板１０とＴｉターゲット２０を対
向配置し、Ｔｉターゲット表面をＡｒプラズマでスパッ
タリングすることによって、図１（ｂ）に示すようにＴ
ｉ膜１７を約１５ｎｍの厚さに堆積する。
【００２２】次いで、図２（ｂ）に示すようにスパッタ
装置を用い、Ｔｉターゲット２０の表面をＮ2 とＡｒの
混合ガスのプラズマでスパッタリングすることによっ
て、Ｔｉターゲット表面の窒化反応によりＴｉＮを形成
しながら、先のＴｉ膜１７表面上にＴｉＮ膜１８を約１
００ｎｍの厚さに堆積させる。このとき、Ｎ2 ／Ａｒの
混合ガスは、形成されるＴｉＮ膜組成が１：１の化学量
論組成比になるよう混合比を調節した。また、スパッタ
リングに際しては、ターゲット２０と基板１０との距離
は３００ｍｍとし、Ａｒプラズマ及び上記混合ガスのプ
ラズマはターゲット近傍にのみ励起し、基板１０は直接
プラズマ雰囲気に晒されないように配置した。ここで、
基板１０はスパッタリングで使用するプラズマ電位に近
い電位になるように正の電圧を印加して配置してある。
なお、基板１０はコンデンサを介して設置するなどして
グランド電位から浮かしたフローティングの状態にして
もよい。
装置を用い、Ｔｉターゲット２０の表面をＮ2 とＡｒの
混合ガスのプラズマでスパッタリングすることによっ
て、Ｔｉターゲット表面の窒化反応によりＴｉＮを形成
しながら、先のＴｉ膜１７表面上にＴｉＮ膜１８を約１
００ｎｍの厚さに堆積させる。このとき、Ｎ2 ／Ａｒの
混合ガスは、形成されるＴｉＮ膜組成が１：１の化学量
論組成比になるよう混合比を調節した。また、スパッタ
リングに際しては、ターゲット２０と基板１０との距離
は３００ｍｍとし、Ａｒプラズマ及び上記混合ガスのプ
ラズマはターゲット近傍にのみ励起し、基板１０は直接
プラズマ雰囲気に晒されないように配置した。ここで、
基板１０はスパッタリングで使用するプラズマ電位に近
い電位になるように正の電圧を印加して配置してある。
なお、基板１０はコンデンサを介して設置するなどして
グランド電位から浮かしたフローティングの状態にして
もよい。
【００２３】次いで、図１（ｃ）に示すように、この積
層膜をＮ2 雰囲気中でアニールし、基板ＳｉとＴｉ膜が
直接接触する部分にＴｉＳｉ2 膜１９を形成した。その
後、図１（ｄ）に示すように、ＴｉＮ膜１８及び未反応
のＴｉ膜１７をエッチング除去した。
層膜をＮ2 雰囲気中でアニールし、基板ＳｉとＴｉ膜が
直接接触する部分にＴｉＳｉ2 膜１９を形成した。その
後、図１（ｄ）に示すように、ＴｉＮ膜１８及び未反応
のＴｉ膜１７をエッチング除去した。
【００２４】上記した方法で形成したＴｉＳｉ2 膜１９
を評価したところＴｉＳｉ2 の膜厚が約３０ｎｍと非常
に薄いにも拘らず、比抵抗は１３μΩｃｍと理想的な値
と同等の低い値であることが明らかとなった。この結
果、従来方法で３０ｎｍのＴｉＳｉ2 を形成した場合に
はシート抵抗は８Ω／□であったのに対し、上記方法を
用いた場合には４Ω／□と約１／２に低減させることが
可能となった。
を評価したところＴｉＳｉ2 の膜厚が約３０ｎｍと非常
に薄いにも拘らず、比抵抗は１３μΩｃｍと理想的な値
と同等の低い値であることが明らかとなった。この結
果、従来方法で３０ｎｍのＴｉＳｉ2 を形成した場合に
はシート抵抗は８Ω／□であったのに対し、上記方法を
用いた場合には４Ω／□と約１／２に低減させることが
可能となった。
【００２５】図３は深さ０．１μｍの拡散層上にＴｉＳ
ｉ2 を張り付け、シート抵抗４Ω／□とした場合の接合
リーク特性を、従来方法を用いてＴｉＳｉ2 を形成した
場合と本実施例方法を用いた場合で比較した結果であ
る。従来の方法では、著しいリークの発生が認められ
る。先に述べたように、実効拡散層深さの減少に伴う接
合リークの増加を回避し、素子の信頼性を確保するため
には、ＴｉＳｉ2膜を薄くする必要があるのだが、従来
方法で形成したＴｉＳｉ2では薄膜化に際してシート抵
抗が下がらず、動作速度の低下に伴いＭＯＳＦＥＴの性
能が低下した。これに対して本実施例の方法を用いた場
合には接合特性の劣化は生じないことが確認された。
ｉ2 を張り付け、シート抵抗４Ω／□とした場合の接合
リーク特性を、従来方法を用いてＴｉＳｉ2 を形成した
場合と本実施例方法を用いた場合で比較した結果であ
る。従来の方法では、著しいリークの発生が認められ
る。先に述べたように、実効拡散層深さの減少に伴う接
合リークの増加を回避し、素子の信頼性を確保するため
には、ＴｉＳｉ2膜を薄くする必要があるのだが、従来
方法で形成したＴｉＳｉ2では薄膜化に際してシート抵
抗が下がらず、動作速度の低下に伴いＭＯＳＦＥＴの性
能が低下した。これに対して本実施例の方法を用いた場
合には接合特性の劣化は生じないことが確認された。
【００２６】また、厚さ３０ｎｍのＴｉＳｉ2 膜を７０
０〜９００℃の温度で熱処理した後のシート抵抗の変化
を従来技術の場合と比較したところ、次のような結果が
得られた。即ち、従来方法ではアニール温度７５０℃で
３０Ω／□，アニール温度９００℃で３００Ω／□、本
実施例方法ではアニール温度７５０℃で４Ω／□，アニ
ール温度９００℃で５Ω／□であった。
０〜９００℃の温度で熱処理した後のシート抵抗の変化
を従来技術の場合と比較したところ、次のような結果が
得られた。即ち、従来方法ではアニール温度７５０℃で
３０Ω／□，アニール温度９００℃で３００Ω／□、本
実施例方法ではアニール温度７５０℃で４Ω／□，アニ
ール温度９００℃で５Ω／□であった。
【００２７】これより明らかに、本実施例方法を用いて
形成したＴｉＳｉ2 の場合、全ての温度範囲でシート抵
抗の上昇は殆ど認められないのに対し、従来技術を用い
た場合には７５０℃を越えた時点から急激な抵抗上昇が
生じ、９００℃では３００Ω／□以上の高抵抗値になる
ことが分かる。さらに、従来技術で形成したＴｉＳｉ2
を８５０℃以上でアニールした後に接合リーク特性を測
定したところ、完全に接合破壊の生じていることも明ら
かになった。この試料を詳細に評価したところ、従来技
術でＴｉＳｉ2 を形成した場合には７５０℃以上からＴ
ｉＳｉ2 膜の凝集現象が開始し、８５０℃以上では凝集
した各々の結晶粒が成長し拡散層を突き抜いてリークを
生じさせていることが確認された。これに対して、本実
施例方法を用いた場合にはリークの発生は認められなか
った。
形成したＴｉＳｉ2 の場合、全ての温度範囲でシート抵
抗の上昇は殆ど認められないのに対し、従来技術を用い
た場合には７５０℃を越えた時点から急激な抵抗上昇が
生じ、９００℃では３００Ω／□以上の高抵抗値になる
ことが分かる。さらに、従来技術で形成したＴｉＳｉ2
を８５０℃以上でアニールした後に接合リーク特性を測
定したところ、完全に接合破壊の生じていることも明ら
かになった。この試料を詳細に評価したところ、従来技
術でＴｉＳｉ2 を形成した場合には７５０℃以上からＴ
ｉＳｉ2 膜の凝集現象が開始し、８５０℃以上では凝集
した各々の結晶粒が成長し拡散層を突き抜いてリークを
生じさせていることが確認された。これに対して、本実
施例方法を用いた場合にはリークの発生は認められなか
った。
【００２８】以上のように、本実施例方法を用いること
により５０ｎｍ以下の薄いＴｉＳｉ2 膜を形成した場合
でも、理想値と同等の低い比抵抗を実現できるのと同時
に、９００℃の高温まで安定な耐熱性の高いＴｉＳｉ2
膜が形成できることが明らかとなった。
により５０ｎｍ以下の薄いＴｉＳｉ2 膜を形成した場合
でも、理想値と同等の低い比抵抗を実現できるのと同時
に、９００℃の高温まで安定な耐熱性の高いＴｉＳｉ2
膜が形成できることが明らかとなった。
【００２９】一方、上記効果の機構を明らかにするため
に形成したＴｉＳｉ2 中の不純物分析をＳＩＭＳを用い
て行った結果を図４、図５に示す。これより明らかなよ
うに、従来技術を用いて形成したＴｉＳｉ2 の膜中には
窒素が深さ方向にほぼ一様に１０19ｃｍ-3以上の濃度で
含まれている（図４（ａ））のに対し、本実施例方法を
用いた場合には窒素は膜中に殆ど検出されなかった（図
４（ｂ））。
に形成したＴｉＳｉ2 中の不純物分析をＳＩＭＳを用い
て行った結果を図４、図５に示す。これより明らかなよ
うに、従来技術を用いて形成したＴｉＳｉ2 の膜中には
窒素が深さ方向にほぼ一様に１０19ｃｍ-3以上の濃度で
含まれている（図４（ａ））のに対し、本実施例方法を
用いた場合には窒素は膜中に殆ど検出されなかった（図
４（ｂ））。
【００３０】また、酸素に関しても、興味深い事実が得
られた。従来技術を用いて形成したＴｉＳｉ2 の膜中で
は、酸素が膜の表面近傍で特に多く、しかも深さ方向に
略一様に約１０20ｃｍ-3以上の濃度で含まれている（図
５（ａ））のに対し、本実施例方法を用いた場合には酸
素は膜中にバックグランドベースしか検出されなかった
（図５（ｂ））。ここで、この酸素はＴｉＮ膜の成膜中
にこのＴｉＮ膜中に混入してしまうものや、外部雰囲気
からＴｉＮ膜の柱状結晶の結晶粒界を通して拡散してく
るものである。
られた。従来技術を用いて形成したＴｉＳｉ2 の膜中で
は、酸素が膜の表面近傍で特に多く、しかも深さ方向に
略一様に約１０20ｃｍ-3以上の濃度で含まれている（図
５（ａ））のに対し、本実施例方法を用いた場合には酸
素は膜中にバックグランドベースしか検出されなかった
（図５（ｂ））。ここで、この酸素はＴｉＮ膜の成膜中
にこのＴｉＮ膜中に混入してしまうものや、外部雰囲気
からＴｉＮ膜の柱状結晶の結晶粒界を通して拡散してく
るものである。
【００３１】さらに、断面ＴＥＭ観察、ＸＲＤ測定を行
った結果では、ＴｉＳｉ2 膜の結晶粒径及び相に関して
有意な差は認められなかった。即ち、従来方法でＴｉＳ
ｉ2を形成した場合には、ＴｉＳｉ2 膜中に外部から多
量の窒素が取り込まれる。この領域には欠陥が多く、酸
素が取り込まれやすくなっていると同時に、窒化物のあ
る領域は、他のＴｉＳｉ2 領域より酸化されやすく、例
えばシリサイデーションの熱処理中に界面にパイルアッ
プした酸素により酸化される可能性や、ＴｉＮを硫酸と
過酸化水素水の混合液で剥離する際に酸化される可能性
等々、によって酸素がＴｉＳｉ2 中に取り込まれること
になる。
った結果では、ＴｉＳｉ2 膜の結晶粒径及び相に関して
有意な差は認められなかった。即ち、従来方法でＴｉＳ
ｉ2を形成した場合には、ＴｉＳｉ2 膜中に外部から多
量の窒素が取り込まれる。この領域には欠陥が多く、酸
素が取り込まれやすくなっていると同時に、窒化物のあ
る領域は、他のＴｉＳｉ2 領域より酸化されやすく、例
えばシリサイデーションの熱処理中に界面にパイルアッ
プした酸素により酸化される可能性や、ＴｉＮを硫酸と
過酸化水素水の混合液で剥離する際に酸化される可能性
等々、によって酸素がＴｉＳｉ2 中に取り込まれること
になる。
【００３２】その結果、膜の比抵抗が増大すると同時に
耐熱性が低下するのに対し、本実施例の方法を用いた場
合には窒素の取り込みが抑制され、ひいては酸素の取り
込みも抑制される。そのため、良好なＴｉＳｉ2 膜が形
成できることが明らかとなった。
耐熱性が低下するのに対し、本実施例の方法を用いた場
合には窒素の取り込みが抑制され、ひいては酸素の取り
込みも抑制される。そのため、良好なＴｉＳｉ2 膜が形
成できることが明らかとなった。
【００３３】このメカニズムをさらに考察した結果、以
下のことが明らかとなった。即ち、従来の方法ではＴｉ
ターゲットをＮ2 とＡｒの混合ガスのプラズマでスパッ
タリングしＴｉＮ膜を形成する際に基板表面がプラズマ
中に晒されるために、Ｔｉ膜の表面から活性な窒素がＴ
ｉ膜内部に侵入し、この侵入した窒素がＴｉＳｉ2 膜中
に取り込まれる。また、ＴｉＮ堆積時にＴｉ膜の表面か
ら侵入した活性な窒素によって、Ｔｉ／ＴｉＮ界面に、
明確な界面が認められなくなる。ＴｉＮ堆積時から、こ
のようなＴｉ膜表面の窒化の領域を形成することは、堆
積時から酸素の取り込みやすい領域を形成することにな
る。
下のことが明らかとなった。即ち、従来の方法ではＴｉ
ターゲットをＮ2 とＡｒの混合ガスのプラズマでスパッ
タリングしＴｉＮ膜を形成する際に基板表面がプラズマ
中に晒されるために、Ｔｉ膜の表面から活性な窒素がＴ
ｉ膜内部に侵入し、この侵入した窒素がＴｉＳｉ2 膜中
に取り込まれる。また、ＴｉＮ堆積時にＴｉ膜の表面か
ら侵入した活性な窒素によって、Ｔｉ／ＴｉＮ界面に、
明確な界面が認められなくなる。ＴｉＮ堆積時から、こ
のようなＴｉ膜表面の窒化の領域を形成することは、堆
積時から酸素の取り込みやすい領域を形成することにな
る。
【００３４】これに対し本実施例の方法では基板を窒素
プラズマ領域に晒さないように設置しているために、Ｔ
ｉ表面からのプラズマによる窒素の侵入が生じない。上
記実施例では、ターゲットと基板の距離を３００ｍｍと
したが、これに限るものではなく種々検討した結果、タ
ーゲットと基板の距離が少なくとも１００ｍｍ以上であ
れば、同様の効果が認められた。より具体的には、基板
表面におけるプラズマ密度が最高プラズマ密度の１０％
以下となる距離に、ターゲットと基板を配置した場合に
同様の効果が認められた。
プラズマ領域に晒さないように設置しているために、Ｔ
ｉ表面からのプラズマによる窒素の侵入が生じない。上
記実施例では、ターゲットと基板の距離を３００ｍｍと
したが、これに限るものではなく種々検討した結果、タ
ーゲットと基板の距離が少なくとも１００ｍｍ以上であ
れば、同様の効果が認められた。より具体的には、基板
表面におけるプラズマ密度が最高プラズマ密度の１０％
以下となる距離に、ターゲットと基板を配置した場合に
同様の効果が認められた。
【００３５】また、従来方法で形成したＴｉＮ膜の組成
を詳細に評価した結果、ＴｉＮ膜組成が、Ｔｉ：Ｎ＝
１：１〜１．２の範囲でばらついていることも明らかに
なった。この結果、正規組成からずれた余剰の窒素がＴ
ｉＳｉ2 の形成過程でＴｉＮ膜中からＴｉ膜側へ内方拡
散するため、Ｔｉ／ＴｉＮ界面から窒素の高濃度に分散
した領域が形成され、明確な界面が認められなくなるの
と同時に、熱処理温度によってもＴｉ膜中への拡散速度
が異なるために、均一な薄膜のＴｉＳｉ2 を所望の膜厚
通りに得ることも困難であった。
を詳細に評価した結果、ＴｉＮ膜組成が、Ｔｉ：Ｎ＝
１：１〜１．２の範囲でばらついていることも明らかに
なった。この結果、正規組成からずれた余剰の窒素がＴ
ｉＳｉ2 の形成過程でＴｉＮ膜中からＴｉ膜側へ内方拡
散するため、Ｔｉ／ＴｉＮ界面から窒素の高濃度に分散
した領域が形成され、明確な界面が認められなくなるの
と同時に、熱処理温度によってもＴｉ膜中への拡散速度
が異なるために、均一な薄膜のＴｉＳｉ2 を所望の膜厚
通りに得ることも困難であった。
【００３６】同時に、ＴｉＮ膜組成が窒素リッチになる
ことによって余剰の窒素によって格子定数が大きくな
り、ＴｉＮ膜中、粒界に酸素が多く侵入しやすくなる。
さらに、先に述べたようにＴｉ／ＴｉＮ膜界面に不明瞭
な窒化領域が形成されるだけでなく、正規組成からずれ
た余剰の窒素がＴｉＳｉ2 の形成過程でＴｉＮ膜中から
Ｔｉ膜側へ内方拡散するためＴｉ／ＴｉＮ界面から窒素
の高濃度に分散した領域が形成され、明確な界面が認め
られなくなる。これによって、酸素の侵入しやすい領域
や経路、或いは酸化されやすい領域を形成することにな
ると共に、熱処理時に先のＴｉＮ膜中の酸素がＮの拡散
と同時に、ＴｉＮ膜側へ内方拡散することにより、結果
としてＴｉＳｉ2 膜中の不純物酸素濃度が増加する。
ことによって余剰の窒素によって格子定数が大きくな
り、ＴｉＮ膜中、粒界に酸素が多く侵入しやすくなる。
さらに、先に述べたようにＴｉ／ＴｉＮ膜界面に不明瞭
な窒化領域が形成されるだけでなく、正規組成からずれ
た余剰の窒素がＴｉＳｉ2 の形成過程でＴｉＮ膜中から
Ｔｉ膜側へ内方拡散するためＴｉ／ＴｉＮ界面から窒素
の高濃度に分散した領域が形成され、明確な界面が認め
られなくなる。これによって、酸素の侵入しやすい領域
や経路、或いは酸化されやすい領域を形成することにな
ると共に、熱処理時に先のＴｉＮ膜中の酸素がＮの拡散
と同時に、ＴｉＮ膜側へ内方拡散することにより、結果
としてＴｉＳｉ2 膜中の不純物酸素濃度が増加する。
【００３７】これに対し、本実施例方法を用いた場合に
は、ＴｉＮ堆積時にＴｉ膜の表面から活性な窒素が侵入
しないため、Ｔｉ／ＴｉＮ界面に、明確な界面が認めら
れるようになる。また、ＴｉＮ膜を１：１の化学量論組
成比で形成しているため、熱処理してＴｉＳｉ2 膜を形
成する際に、ＴｉＳｉ2 膜中への窒素の取り込みが防止
される。従って、以上の２点から、Ｔｉ／ＴｉＮ界面で
の不均一な窒化反応を防ぎ、ＴｉＳｉ2 表面の荒れを防
ぐと共に、均一な薄膜ＴｉＳｉ2 を所望の膜厚で再現性
良く得ることができる。
は、ＴｉＮ堆積時にＴｉ膜の表面から活性な窒素が侵入
しないため、Ｔｉ／ＴｉＮ界面に、明確な界面が認めら
れるようになる。また、ＴｉＮ膜を１：１の化学量論組
成比で形成しているため、熱処理してＴｉＳｉ2 膜を形
成する際に、ＴｉＳｉ2 膜中への窒素の取り込みが防止
される。従って、以上の２点から、Ｔｉ／ＴｉＮ界面で
の不均一な窒化反応を防ぎ、ＴｉＳｉ2 表面の荒れを防
ぐと共に、均一な薄膜ＴｉＳｉ2 を所望の膜厚で再現性
良く得ることができる。
【００３８】また、上記のようなＴｉ／ＴｉＮ界面を明
確に形成できることで、酸素を取り込みやすい領域、酸
化されやすい不均一な領域が減少し、ＴｉＳｉ2 膜中へ
の酸素の取り込みを防ぐことができる。さらに、ＴｉＮ
膜が１：１の化学量論組成比で形成されているので、Ｔ
ｉＮ膜中、粒界の酸素の取り込み量を減少させ、シリサ
イデーション時の再拡散等を防ぐこともできる。
確に形成できることで、酸素を取り込みやすい領域、酸
化されやすい不均一な領域が減少し、ＴｉＳｉ2 膜中へ
の酸素の取り込みを防ぐことができる。さらに、ＴｉＮ
膜が１：１の化学量論組成比で形成されているので、Ｔ
ｉＮ膜中、粒界の酸素の取り込み量を減少させ、シリサ
イデーション時の再拡散等を防ぐこともできる。
【００３９】さらに、基板をグランド電位から浮かせた
り、スパッタリングで使用するプラズマ電位に近い電位
になるように正の電位に設定して配置しているため、基
板がプラズマ電位と等電位になるので、プラズマ中から
の正イオンの入り込みを防止し、先に積層したＴｉ表面
上に与えるダメージを減少させることができる。これに
よって、窒素などを初めとした高エネルギーの正イオン
のＴｉ表面への入り込みを防ぎ、上記効果が一層期待で
きる。
り、スパッタリングで使用するプラズマ電位に近い電位
になるように正の電位に設定して配置しているため、基
板がプラズマ電位と等電位になるので、プラズマ中から
の正イオンの入り込みを防止し、先に積層したＴｉ表面
上に与えるダメージを減少させることができる。これに
よって、窒素などを初めとした高エネルギーの正イオン
のＴｉ表面への入り込みを防ぎ、上記効果が一層期待で
きる。
【００４０】以上の理由から、比抵抗を減少させること
ができ、拡散層表面のシート抵抗を低減することができ
ることが明らかとなった。また、ＴｉＳｉ2 膜中に窒素
や酸素が取り込まれないためＴｉＳｉ2 結晶粒界エネル
ギーが上昇せず、アグロメーションが起こりにくくな
り、耐熱性が向上することも明らかとなった。
ができ、拡散層表面のシート抵抗を低減することができ
ることが明らかとなった。また、ＴｉＳｉ2 膜中に窒素
や酸素が取り込まれないためＴｉＳｉ2 結晶粒界エネル
ギーが上昇せず、アグロメーションが起こりにくくな
り、耐熱性が向上することも明らかとなった。
【００４１】なお、本実施例方法と従来方法とで形成さ
れるＴｉＳｉ2 の膜質の違いは次のようにも推察され
る。従来方法では、ＴｉＳｉ2 中に窒素や酸素が取り込
まれることによって、ＴｉＳｉ2 が高抵抗Ｃ４９相から
低抵抗Ｃ５４相に相転位するのが阻害され、その結果、
形成されたＴｉＳｉ2 中に高抵抗なＣ４９相が残ること
になり、ひいては比抵抗の増大を招く。さらに、膜中に
窒素や酸素が取り込まれると、相転位後のＴｉＳｉ2 の
グレイン成長をも阻害し、かつ結晶中に歪みを導入する
要因ともなる。これら種々の要因は、やはり電子の散乱
断面積を増大させる結果となり、シート抵抗を増大させ
る。これに対し本実施方法例では、ＴｉＳｉ2 中に窒素
や酸素が取り込まれることがないため、ＴｉＳｉ2 がＣ
４９相からＣ５４相に確実に相転位することになるので
ある。 （実施例２）図６は、本発明の第２の実施例に係わる半
導体装置の製造工程を示す断面図である。まず、図６
（ａ）に示すように、（００１）を主面とするｎ型のＳ
ｉ基板５１上に、熱酸化により８００ｎｍのフィールド
酸化膜５２を形成する。この酸化膜５２に囲まれた素子
形成領域にＢＦ2+イオンを３５ｋｅＶで５×１０15ｃｍ
-2注入し、Ｎ2 雰囲気中で１０００℃，２０秒の熱処理
を加えることにより約０．１μｍの浅いｐ+ 拡散層５４
を形成する。
れるＴｉＳｉ2 の膜質の違いは次のようにも推察され
る。従来方法では、ＴｉＳｉ2 中に窒素や酸素が取り込
まれることによって、ＴｉＳｉ2 が高抵抗Ｃ４９相から
低抵抗Ｃ５４相に相転位するのが阻害され、その結果、
形成されたＴｉＳｉ2 中に高抵抗なＣ４９相が残ること
になり、ひいては比抵抗の増大を招く。さらに、膜中に
窒素や酸素が取り込まれると、相転位後のＴｉＳｉ2 の
グレイン成長をも阻害し、かつ結晶中に歪みを導入する
要因ともなる。これら種々の要因は、やはり電子の散乱
断面積を増大させる結果となり、シート抵抗を増大させ
る。これに対し本実施方法例では、ＴｉＳｉ2 中に窒素
や酸素が取り込まれることがないため、ＴｉＳｉ2 がＣ
４９相からＣ５４相に確実に相転位することになるので
ある。 （実施例２）図６は、本発明の第２の実施例に係わる半
導体装置の製造工程を示す断面図である。まず、図６
（ａ）に示すように、（００１）を主面とするｎ型のＳ
ｉ基板５１上に、熱酸化により８００ｎｍのフィールド
酸化膜５２を形成する。この酸化膜５２に囲まれた素子
形成領域にＢＦ2+イオンを３５ｋｅＶで５×１０15ｃｍ
-2注入し、Ｎ2 雰囲気中で１０００℃，２０秒の熱処理
を加えることにより約０．１μｍの浅いｐ+ 拡散層５４
を形成する。
【００４２】次いで、層間絶縁層として、ＣＶＤ−Ｓｉ
Ｏ2 膜５５，ＢＰＳＧ膜５６の積層膜を１．０μｍ厚に
て全面に堆積した後、拡散層上にコンタクトホールを形
成する。この基板を硫酸と過酸化水素の混合液で処理
し、さらに塩酸と過酸化水素の混合液で処理した後、拡
散層表面の薄いＳｉＯ2 膜を希弗酸で洗浄剥離後、溶存
酸素濃度が１０ｐｐｂの超純水でリンスする。
Ｏ2 膜５５，ＢＰＳＧ膜５６の積層膜を１．０μｍ厚に
て全面に堆積した後、拡散層上にコンタクトホールを形
成する。この基板を硫酸と過酸化水素の混合液で処理
し、さらに塩酸と過酸化水素の混合液で処理した後、拡
散層表面の薄いＳｉＯ2 膜を希弗酸で洗浄剥離後、溶存
酸素濃度が１０ｐｐｂの超純水でリンスする。
【００４３】次いで、図７（ａ）に示すようなスパッタ
装置を用い、被処理基板５０とＴｉターゲット２０を対
向配置し、Ｔｉターゲット表面をＡｒプラズマでスパッ
タリングすることによって、図６（ｂ）に示すように厚
さ１５ｎｍのＴｉ膜５７を堆積する。続いて、図７
（ｂ）に示すようなスパッタ装置を用い、１：１の化学
量論組成比で構成されるＴｉＮの化合物ターゲット３０
を用い、ＴｉＮターゲット表面をＡｒプラズマでスパッ
タリングすることによって、先のＴｉ膜５７表面上に化
学量論組成比のＴｉＮ膜５８を１００ｎｍの厚さに堆積
させる。ここで、基板５０は実施例１と同様に、グラン
ド電位から浮かせたり、スパッタリングで使用するプラ
ズマ電位に近い電位になるように正の電位に設定して配
置する。
装置を用い、被処理基板５０とＴｉターゲット２０を対
向配置し、Ｔｉターゲット表面をＡｒプラズマでスパッ
タリングすることによって、図６（ｂ）に示すように厚
さ１５ｎｍのＴｉ膜５７を堆積する。続いて、図７
（ｂ）に示すようなスパッタ装置を用い、１：１の化学
量論組成比で構成されるＴｉＮの化合物ターゲット３０
を用い、ＴｉＮターゲット表面をＡｒプラズマでスパッ
タリングすることによって、先のＴｉ膜５７表面上に化
学量論組成比のＴｉＮ膜５８を１００ｎｍの厚さに堆積
させる。ここで、基板５０は実施例１と同様に、グラン
ド電位から浮かせたり、スパッタリングで使用するプラ
ズマ電位に近い電位になるように正の電位に設定して配
置する。
【００４４】次いで、図６（ｃ）に示すように、この多
層膜をＮ2 雰囲気中で７００℃で３０分アニールして、
ＴｉＳｉ2 膜５９を形成する。その後、図６（ｄ）に示
すように、ＴｉＮ膜５８及び未反応Ｔｉ膜５７を除去し
てサリサイドを形成した。
層膜をＮ2 雰囲気中で７００℃で３０分アニールして、
ＴｉＳｉ2 膜５９を形成する。その後、図６（ｄ）に示
すように、ＴｉＮ膜５８及び未反応Ｔｉ膜５７を除去し
てサリサイドを形成した。
【００４５】このようにして得られたＴｉＳｉ2 膜５９
の比抵抗を評価した結果、第１の実施例の場合と同様に
約１３μΩｃｍの理想的な値にほぼ一致する膜であるこ
とが確認された。
の比抵抗を評価した結果、第１の実施例の場合と同様に
約１３μΩｃｍの理想的な値にほぼ一致する膜であるこ
とが確認された。
【００４６】また、このようにして形成したＴｉ／Ｔｉ
Ｎ積層膜の堆積直後の界面及び熱処理後のＴｉＳｉ2 ／
ＴｉＮの界面を断面ＴＥＭで観察した結果、従来技術を
用いた場合の界面では、ＴｉＳｉ2 表面に高濃度の窒素
を含む領域が形成されるため界面は不明瞭であったのに
対し、本実施例の方法で形成されたＴｉ／ＴｉＮ界面及
び熱処理後のＴｉＳｉ2 膜／ＴｉＮ界面は非常に急峻で
あった。
Ｎ積層膜の堆積直後の界面及び熱処理後のＴｉＳｉ2 ／
ＴｉＮの界面を断面ＴＥＭで観察した結果、従来技術を
用いた場合の界面では、ＴｉＳｉ2 表面に高濃度の窒素
を含む領域が形成されるため界面は不明瞭であったのに
対し、本実施例の方法で形成されたＴｉ／ＴｉＮ界面及
び熱処理後のＴｉＳｉ2 膜／ＴｉＮ界面は非常に急峻で
あった。
【００４７】また、本実施例の方法で形成されたシリサ
イド表面は滑らかであり、局所的な凹凸の生成は認めら
れなかった。さらに、アグロメレーションに対する耐熱
性も第１の実施例方法の場合と同様に従来技術に比べて
１５０℃以上向上することが確認された。第２の実施例
によって形成したＴｉＳｉ2 膜中の窒素濃度、酸素濃度
をＳＩＭＳを用いて評価した結果、やはり膜中で窒素濃
度に関しては１０19ｃｍ-3、酸素濃度に関しては１０20
ｃｍ-3以下に保たれていることが明らかになった。
イド表面は滑らかであり、局所的な凹凸の生成は認めら
れなかった。さらに、アグロメレーションに対する耐熱
性も第１の実施例方法の場合と同様に従来技術に比べて
１５０℃以上向上することが確認された。第２の実施例
によって形成したＴｉＳｉ2 膜中の窒素濃度、酸素濃度
をＳＩＭＳを用いて評価した結果、やはり膜中で窒素濃
度に関しては１０19ｃｍ-3、酸素濃度に関しては１０20
ｃｍ-3以下に保たれていることが明らかになった。
【００４８】このように、第２の実施例の方法によりＳ
ｉ基板上に良好なＴｉＳｉ2 膜が形成できる機構は以下
のように説明できる。第１の機構としては第１の実施例
の場合と同様に堆積する、ＴｉＮ膜の組成を容易に化学
量論組成比にすることができるため、Ｎ2 雰囲気中で熱
処理してＴｉＳｉ2 膜を形成する際にＴｉＮ膜中からＴ
ｉ膜側への余剰窒素が内方拡散が生ぜず、Ｔｉ膜中への
窒素の取り込みを防ぎ、表面の荒れを防ぐと共に、均一
な薄膜ＴｉＳｉ2 を所望の膜厚で再現性良く得ることが
できる。そのため、比抵抗を減少させることができ、拡
散層表面のシート抵抗を低減できる。
ｉ基板上に良好なＴｉＳｉ2 膜が形成できる機構は以下
のように説明できる。第１の機構としては第１の実施例
の場合と同様に堆積する、ＴｉＮ膜の組成を容易に化学
量論組成比にすることができるため、Ｎ2 雰囲気中で熱
処理してＴｉＳｉ2 膜を形成する際にＴｉＮ膜中からＴ
ｉ膜側への余剰窒素が内方拡散が生ぜず、Ｔｉ膜中への
窒素の取り込みを防ぎ、表面の荒れを防ぐと共に、均一
な薄膜ＴｉＳｉ2 を所望の膜厚で再現性良く得ることが
できる。そのため、比抵抗を減少させることができ、拡
散層表面のシート抵抗を低減できる。
【００４９】第２の機構としては、Ｔｉ／ＴｉＮの積層
構造膜を堆積するときにＴｉ表面を窒素プラズマに晒さ
ないことにより、活性な窒素でＴｉ表面及びＴｉ膜がダ
メージを受けるのを排除した点にある。従来方法ではＴ
ｉＮを堆積させる場合、Ｔｉターゲット表面をＮ2 とＡ
ｒの混合ガスのプラズマでスパッタリングする際、Ｔｉ
膜中への活性な窒素プラズマの拡散速度は、通常の窒素
よりも速い。このため従来方法では、ＴｉＮ膜を形成す
る際に窒素をＴｉ膜中に取り込んでしまう。
構造膜を堆積するときにＴｉ表面を窒素プラズマに晒さ
ないことにより、活性な窒素でＴｉ表面及びＴｉ膜がダ
メージを受けるのを排除した点にある。従来方法ではＴ
ｉＮを堆積させる場合、Ｔｉターゲット表面をＮ2 とＡ
ｒの混合ガスのプラズマでスパッタリングする際、Ｔｉ
膜中への活性な窒素プラズマの拡散速度は、通常の窒素
よりも速い。このため従来方法では、ＴｉＮ膜を形成す
る際に窒素をＴｉ膜中に取り込んでしまう。
【００５０】また、活性な窒素プラズマに晒されたＴｉ
表面は、低い温度でも局部的に窒化反応が進み、ＴｉＮ
を形成する。この反応はＴｉ表面方向，深さ方向で共に
均一でないため、Ｔｉ表面の荒れを生じると共にＴｉ／
ＴｉＮ界面のだれを生じさせる。その結果、形成された
ＴｉＳｉ2 膜表面の荒れを生じさせる。例えば、従来方
法で形成されたＴｉＳｉ2 表面は、表面凹凸高さが５〜
８ｎｍになり、シリサイド膜厚３０ｎｍに対して約３０
％の膜厚の揺らぎが生じてしまう。これに対して本発明
によると、表面凹凸高さは１〜３ｎｍに抑えられてお
り、シリサイド膜厚３０ｎｍに対して膜厚の揺らぎを１
０％以下にすることができる。膜厚の揺らぎは、薄膜に
おいては抵抗上昇の一因となると共に、膜を凝集させや
すくする要因でもある。
表面は、低い温度でも局部的に窒化反応が進み、ＴｉＮ
を形成する。この反応はＴｉ表面方向，深さ方向で共に
均一でないため、Ｔｉ表面の荒れを生じると共にＴｉ／
ＴｉＮ界面のだれを生じさせる。その結果、形成された
ＴｉＳｉ2 膜表面の荒れを生じさせる。例えば、従来方
法で形成されたＴｉＳｉ2 表面は、表面凹凸高さが５〜
８ｎｍになり、シリサイド膜厚３０ｎｍに対して約３０
％の膜厚の揺らぎが生じてしまう。これに対して本発明
によると、表面凹凸高さは１〜３ｎｍに抑えられてお
り、シリサイド膜厚３０ｎｍに対して膜厚の揺らぎを１
０％以下にすることができる。膜厚の揺らぎは、薄膜に
おいては抵抗上昇の一因となると共に、膜を凝集させや
すくする要因でもある。
【００５１】さらに、エネルギーを持った活性な窒素に
よってＴｉの表面付近の結合を切ることになり、格子欠
陥を生じその後の熱処理の際に、Ｔｉ／ＴｉＮ界面での
固相反応において、不均一な窒化や過剰な窒素の取り込
みを促進させる要因となる。ＴｉＳｉ2 膜中に取り込ま
れた窒素は、原子半径がＴｉ（０．０６８ｎｍ）やＳｉ
（０．０４１ｎｍ）に対して原子半径が大きいため
（Ｎ：０．１７１ｎｍ）、ＴｉＳｉ2 の格子間や格子欠
陥に取り込まれることによって、ＴｉＳｉ2 の格子に局
所的な歪を導入し、電子の拡散抵抗を増大させる。これ
は、Ｎの原子半径が大きいために単純に散乱断面積が増
えるためと、ＴｉＳｉ2 の格子の周期的ポテンシャルが
歪むためとの２つの要因による。さらに、ＴｉＮとし
て、ＴｉＳｉ2膜中に分布した場合も、同様の影響を及
ぼす。また、ＴｉＳｉ2 の比抵抗が１３μΩｃｍである
のに対し、ＴｉＮは１００μΩｃｍ以上の高抵抗値を持
つため、上記した効果は重畳してＴｉＳｉ2 膜としての
シート抵抗を上昇させることとなる。
よってＴｉの表面付近の結合を切ることになり、格子欠
陥を生じその後の熱処理の際に、Ｔｉ／ＴｉＮ界面での
固相反応において、不均一な窒化や過剰な窒素の取り込
みを促進させる要因となる。ＴｉＳｉ2 膜中に取り込ま
れた窒素は、原子半径がＴｉ（０．０６８ｎｍ）やＳｉ
（０．０４１ｎｍ）に対して原子半径が大きいため
（Ｎ：０．１７１ｎｍ）、ＴｉＳｉ2 の格子間や格子欠
陥に取り込まれることによって、ＴｉＳｉ2 の格子に局
所的な歪を導入し、電子の拡散抵抗を増大させる。これ
は、Ｎの原子半径が大きいために単純に散乱断面積が増
えるためと、ＴｉＳｉ2 の格子の周期的ポテンシャルが
歪むためとの２つの要因による。さらに、ＴｉＮとし
て、ＴｉＳｉ2膜中に分布した場合も、同様の影響を及
ぼす。また、ＴｉＳｉ2 の比抵抗が１３μΩｃｍである
のに対し、ＴｉＮは１００μΩｃｍ以上の高抵抗値を持
つため、上記した効果は重畳してＴｉＳｉ2 膜としての
シート抵抗を上昇させることとなる。
【００５２】さらに、上記窒素の引き起こす現象によっ
て、Ｔｉ／ＴｉＮ堆積時から熱処理に至るまでの工程の
中でＴｉ膜中に多く導入された欠陥は、酸素の侵入しや
すい領域を形成することになる。また、不均一に分布し
たＴｉＮは、熱処理中に酸化されやすく、一層ＴｉＳｉ
2 膜中の不純物酸素濃度を増加させる。不純物酸素濃度
の増加したＴｉＳｉ2 膜は、一層比抵抗が上昇すること
になる。
て、Ｔｉ／ＴｉＮ堆積時から熱処理に至るまでの工程の
中でＴｉ膜中に多く導入された欠陥は、酸素の侵入しや
すい領域を形成することになる。また、不均一に分布し
たＴｉＮは、熱処理中に酸化されやすく、一層ＴｉＳｉ
2 膜中の不純物酸素濃度を増加させる。不純物酸素濃度
の増加したＴｉＳｉ2 膜は、一層比抵抗が上昇すること
になる。
【００５３】これに対し第２の実施例では、ＴｉＮの化
合物ターゲットをＡｒプラズマによってスパッタリング
しているために、基板表面がプラズマ雰囲気に晒される
場合でもＴｉＮ膜堆積時にはＴｉ膜中への窒素の取り込
みがなく、表面の不均一な窒化も起こらない。また、Ｔ
ｉに対してＡｒプラズマは不活性であるために、窒素プ
ラズマに比べてＴｉ結合を切る確率は小さく、格子欠陥
等を生じにくい。さらに、ＴｉＳｉ2 膜中に窒素が取り
込まれないために、界面エネルギーが上昇しないだけで
なく、より均一な膜となるために、アグロメレーション
開始の起点となる特異点の存在確率も減少し、耐熱性が
さらに向上する。以上の機構により、ＴｉＳｉ2 膜の均
一性の向上、シート抵抗の低減及び耐熱性を向上させる
結果となっている。
合物ターゲットをＡｒプラズマによってスパッタリング
しているために、基板表面がプラズマ雰囲気に晒される
場合でもＴｉＮ膜堆積時にはＴｉ膜中への窒素の取り込
みがなく、表面の不均一な窒化も起こらない。また、Ｔ
ｉに対してＡｒプラズマは不活性であるために、窒素プ
ラズマに比べてＴｉ結合を切る確率は小さく、格子欠陥
等を生じにくい。さらに、ＴｉＳｉ2 膜中に窒素が取り
込まれないために、界面エネルギーが上昇しないだけで
なく、より均一な膜となるために、アグロメレーション
開始の起点となる特異点の存在確率も減少し、耐熱性が
さらに向上する。以上の機構により、ＴｉＳｉ2 膜の均
一性の向上、シート抵抗の低減及び耐熱性を向上させる
結果となっている。
【００５４】ここで、上記のＴｉ表面の窒化防止の効果
によって、ＴｉＳｉ2 膜中酸素濃度が減少し、その結果
シート抵抗、比抵抗低減、及び耐熱性向上に効果がある
ことは言うまでもない。
によって、ＴｉＳｉ2 膜中酸素濃度が減少し、その結果
シート抵抗、比抵抗低減、及び耐熱性向上に効果がある
ことは言うまでもない。
【００５５】さらに、基板をグランド電位から浮かせた
り、又はスパッタリングで使用するプラズマ電位に近い
電位になるように正の電位に設定して配置しているた
め、基板がプラズマ電位と等電位になるので、プラズマ
中からの正イオンからの入り込みを防止し、先に積層し
たＴｉ表面上に与えるダメージを減少させることができ
る。これによって、窒素などを初めとした高エネルギー
の正イオンのＴｉ表面への入り込みを防ぎ、上記効果が
一層期待できるのは先の実施例に示した通りである。
り、又はスパッタリングで使用するプラズマ電位に近い
電位になるように正の電位に設定して配置しているた
め、基板がプラズマ電位と等電位になるので、プラズマ
中からの正イオンからの入り込みを防止し、先に積層し
たＴｉ表面上に与えるダメージを減少させることができ
る。これによって、窒素などを初めとした高エネルギー
の正イオンのＴｉ表面への入り込みを防ぎ、上記効果が
一層期待できるのは先の実施例に示した通りである。
【００５６】なお、Ｔｉ膜を堆積する場合に、４００℃
以下の温度、例えば２００℃で基板を加熱しながらスパ
ッタリングを行うと、基板と反応することなくＴｉ膜中
の格子欠陥等が回復し結晶性が良くなるために、窒素ひ
いては酸素が取り込まれにくくなるため、上記実施例と
同様な効果が得られた。
以下の温度、例えば２００℃で基板を加熱しながらスパ
ッタリングを行うと、基板と反応することなくＴｉ膜中
の格子欠陥等が回復し結晶性が良くなるために、窒素ひ
いては酸素が取り込まれにくくなるため、上記実施例と
同様な効果が得られた。
【００５７】さらに第１，第２の実施例方法ではＴｉ／
ＴｉＮの積層膜を窒素雰囲気中でアニールすることによ
ってＴｉＳｉ2 を形成したが、アニールをＡｒ雰囲気中
で行った場合にはさらに効果的であった。
ＴｉＮの積層膜を窒素雰囲気中でアニールすることによ
ってＴｉＳｉ2 を形成したが、アニールをＡｒ雰囲気中
で行った場合にはさらに効果的であった。
【００５８】窒素雰囲気中で熱処理する方法では、熱処
理雰囲気中からＴｉＮ柱状結晶の結晶粒界を通して窒素
がＴｉ膜表面に到達して、窒化を促進させると共にシリ
サイド形成時に窒素を取り込んでしまう。このため、や
はり第１，第２の実施例で示したように膜質が低下す
る。上記の如くアニールをＡｒ雰囲気中で行った場合に
は、熱処理雰囲気からの窒化の影響がないために膜質が
向上し、薄膜形成においても膜厚の制御が容易であるだ
けでなく、ＴｉＳｉ2 膜中のみならず、ＴｉＳｉ2 結晶
粒界に窒素が取り込まれないために、界面エネルギーが
上昇せず、アグロメレーションに対する耐熱性もいっそ
う向上する。さらに、ＴｉＮが窒素リッチ組成で構成さ
れている場合においても、アニール雰囲気中に窒素が含
まれていないために窒素がＡｒ雰囲気中へ外方拡散する
事によって、Ｔｉ中への窒素の拡散を最小限に抑制で
き、第１、第２の実施例と同様の効果を得ることができ
る。
理雰囲気中からＴｉＮ柱状結晶の結晶粒界を通して窒素
がＴｉ膜表面に到達して、窒化を促進させると共にシリ
サイド形成時に窒素を取り込んでしまう。このため、や
はり第１，第２の実施例で示したように膜質が低下す
る。上記の如くアニールをＡｒ雰囲気中で行った場合に
は、熱処理雰囲気からの窒化の影響がないために膜質が
向上し、薄膜形成においても膜厚の制御が容易であるだ
けでなく、ＴｉＳｉ2 膜中のみならず、ＴｉＳｉ2 結晶
粒界に窒素が取り込まれないために、界面エネルギーが
上昇せず、アグロメレーションに対する耐熱性もいっそ
う向上する。さらに、ＴｉＮが窒素リッチ組成で構成さ
れている場合においても、アニール雰囲気中に窒素が含
まれていないために窒素がＡｒ雰囲気中へ外方拡散する
事によって、Ｔｉ中への窒素の拡散を最小限に抑制で
き、第１、第２の実施例と同様の効果を得ることができ
る。
【００５９】上記した以外にも、ＴｉＮの粒径を大きく
して、粒界面積を減少させて熱処理雰囲気からの窒素の
内方拡散量を減少させることも、ＴｉＳｉ2 膜中の窒素
濃度を低減させる上で効果的であった。また、ＴｉＮの
柱状結晶粒界が、熱処理雰囲気からＴｉ表面に直接通じ
ないようにＴｉＮを少なくとも２段階層以上になるよう
に堆積させ、窒素の内方拡散を減少させることも、上記
の方法と同様な効果を現すことが可能であった。なお、
この窒素に関しての効果は同様に酸素に関しても効果を
発揮することは言うまでもない。
して、粒界面積を減少させて熱処理雰囲気からの窒素の
内方拡散量を減少させることも、ＴｉＳｉ2 膜中の窒素
濃度を低減させる上で効果的であった。また、ＴｉＮの
柱状結晶粒界が、熱処理雰囲気からＴｉ表面に直接通じ
ないようにＴｉＮを少なくとも２段階層以上になるよう
に堆積させ、窒素の内方拡散を減少させることも、上記
の方法と同様な効果を現すことが可能であった。なお、
この窒素に関しての効果は同様に酸素に関しても効果を
発揮することは言うまでもない。
【００６０】本発明は上記実施例に限ることなく、その
他種々これを変形して実施できることはいうまでもな
い。例えばＴｉＳｉ2 以外にも遷移金属のシリサイド、
例えばＮｉＳｉx,ＣｏＳｉx （X=0.5,1,2)或いはＺｒＳ
ｉx ，Ｐｄx Ｓｉ，ＶＳｉx ，ＨｆＳｉx ，ＴａＳｉx
，ＷＳｉx 等他のシリサイドを形成する際にも各々の
金属膜上にキャップ層として形成する化合物膜層からの
不純物の拡散を防止することによって同様の効果が期待
できる。また、キャップ層はＴｉＮ膜に限るものではな
く、炭化物膜、硼化物膜等他の化合物膜についても同様
の議論が可能である。また熱処理雰囲気に関しても窒素
分圧を下げた不活性な熱処理雰囲気、或いは単に不活性
ガスのみならず、キャップを構成する物質を含まずなお
且つ堆積した積層膜と反応しない雰囲気であれば、先の
実施例と同様の効果を得ることができる。さらに、上記
実施例では、いずれもＴｉＮキャップ有りの場合につい
て述べたが、これに限るものではなくＴｉ膜を堆積し、
窒素を含む雰囲気中で熱処理する場合においても、同様
の議論が可能である。また上記実施例では、ｐ+ −Ｓｉ
基板上についても述べたが、ｎ+ −Ｓｉ基板上について
も同様の技術が適用できることもいうまでもない。
他種々これを変形して実施できることはいうまでもな
い。例えばＴｉＳｉ2 以外にも遷移金属のシリサイド、
例えばＮｉＳｉx,ＣｏＳｉx （X=0.5,1,2)或いはＺｒＳ
ｉx ，Ｐｄx Ｓｉ，ＶＳｉx ，ＨｆＳｉx ，ＴａＳｉx
，ＷＳｉx 等他のシリサイドを形成する際にも各々の
金属膜上にキャップ層として形成する化合物膜層からの
不純物の拡散を防止することによって同様の効果が期待
できる。また、キャップ層はＴｉＮ膜に限るものではな
く、炭化物膜、硼化物膜等他の化合物膜についても同様
の議論が可能である。また熱処理雰囲気に関しても窒素
分圧を下げた不活性な熱処理雰囲気、或いは単に不活性
ガスのみならず、キャップを構成する物質を含まずなお
且つ堆積した積層膜と反応しない雰囲気であれば、先の
実施例と同様の効果を得ることができる。さらに、上記
実施例では、いずれもＴｉＮキャップ有りの場合につい
て述べたが、これに限るものではなくＴｉ膜を堆積し、
窒素を含む雰囲気中で熱処理する場合においても、同様
の議論が可能である。また上記実施例では、ｐ+ −Ｓｉ
基板上についても述べたが、ｎ+ −Ｓｉ基板上について
も同様の技術が適用できることもいうまでもない。
【００６１】
【発明の効果】以上詳述したように本発明によれば、ス
パッタにより形成する遷移金属の窒化物膜を形成する工
程を工夫することにより、半導体基板の拡散層上に形成
するＴｉ等の遷移金属の化合物膜を５０ｎｍと薄膜化し
た場合でも、膜の抵抗を十分低くすることができ、かつ
遷移金属化合物膜の耐熱性の向上をはかることが可能と
なる。つまり、半導体基板上に均一で比抵抗が低く耐熱
性の良好なシリサイド膜薄膜が形成でき、浅い接合上に
信頼性の高いサリサイド構造を実現することができる。
パッタにより形成する遷移金属の窒化物膜を形成する工
程を工夫することにより、半導体基板の拡散層上に形成
するＴｉ等の遷移金属の化合物膜を５０ｎｍと薄膜化し
た場合でも、膜の抵抗を十分低くすることができ、かつ
遷移金属化合物膜の耐熱性の向上をはかることが可能と
なる。つまり、半導体基板上に均一で比抵抗が低く耐熱
性の良好なシリサイド膜薄膜が形成でき、浅い接合上に
信頼性の高いサリサイド構造を実現することができる。
【図１】第１の実施例に係わる半導体装置の製造工程を
示す断面図。
示す断面図。
【図２】第１の実施例方法に用いたスパッタ装置を示す
模式図。
模式図。
【図３】第１の実施例における接合リーク特性を示す
図。
図。
【図４】第１の実施例におけるＳＩＭＳ分析を従来例と
比較して示す図。
比較して示す図。
【図５】第１の実施例におけるＳＩＭＳ分析を従来例と
比較して示す図。
比較して示す図。
【図６】第２の実施例に係わる半導体装置の製造工程を
示す断面図。
示す断面図。
【図７】第２の実施例方法に用いたスパッタ装置を示す
模式図。
模式図。
【図８】従来技術による半導体装置の製造工程を示す断
面図。
面図。
１０，５０…被処理基板 １１，５１…シリコン基板 １２，５２…フィールド酸化膜 １３…ゲート領域 １４…ｐ+ 拡散層 １６…ＳｉＯ2 膜 １７，５７…Ｔｉ膜 １８，５８…ＴｉＮ膜 １９，５９…ＴｉＳｉ2 膜 ２０…Ｔｉターゲット ３０…ＴｉＮターゲット ５５…ＣＶＤ−ＳｉＯ2 膜 ５６…ＢＰＳＧ膜
Claims (2)
- 【請求項１】表面に不純物拡散層を有し所望パターンに
絶縁膜が形成された半導体基板上の全面に、窒素を含ま
ない不活性ガス雰囲気で遷移金属をターゲットとしたス
パッタにより、遷移金属膜を形成する工程と、 前記遷移金属膜上に、窒素を含む不活性ガス雰囲気で遷
移金属をターゲットとし、前記半導体基板がプラズマに
晒されないようにしたスパッタにより、遷移金属の窒化
物膜を形成する工程と、 前記遷移金属膜と遷移金属の窒化物膜の積層膜を加熱す
ることによって、前記絶縁膜の開口部に露出した基板表
面部分に、前記半導体基板の構成元素と遷移金属との化
合物膜を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】表面に不純物拡散層を有し所望パターンに
絶縁膜が形成された半導体基板上の全面に、窒素を含ま
ない不活性ガス雰囲気で遷移金属をターゲットとしたス
パッタにより、遷移金属膜を形成する工程と、 前記遷移金属膜上に、窒素を含まない不活性ガス雰囲気
で遷移金属の窒化物をターゲットとしたスパッタによ
り、遷移金属の窒化物膜を形成する工程と、 前記遷移金属膜と遷移金属の窒化物膜の積層膜を加熱す
ることによって、前記絶縁膜の開口部に露出した基板表
面部分に、前記半導体基板の構成元素と遷移金属との化
合物膜を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4565794A JPH0794449A (ja) | 1993-07-30 | 1994-03-16 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-189742 | 1993-07-30 | ||
| JP18974293 | 1993-07-30 | ||
| JP4565794A JPH0794449A (ja) | 1993-07-30 | 1994-03-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794449A true JPH0794449A (ja) | 1995-04-07 |
Family
ID=26385687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4565794A Pending JPH0794449A (ja) | 1993-07-30 | 1994-03-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794449A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098148A (ja) * | 1995-06-15 | 1997-01-10 | Nec Corp | 半導体装置およびその製造方法 |
| JPH09186105A (ja) * | 1995-10-28 | 1997-07-15 | Nec Corp | 半導体装置の製造方法 |
| US6879043B2 (en) | 2000-10-30 | 2005-04-12 | Matsushita Electric Industrial Co., Ltd. | Electrode structure and method for fabricating the same |
| JP2006041280A (ja) * | 2004-07-28 | 2006-02-09 | Sharp Corp | 高融点金属シリサイド膜の製造方法、半導体装置の製造方法 |
| US8008177B2 (en) | 2002-11-19 | 2011-08-30 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device using a nickel salicide process |
-
1994
- 1994-03-16 JP JP4565794A patent/JPH0794449A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098148A (ja) * | 1995-06-15 | 1997-01-10 | Nec Corp | 半導体装置およびその製造方法 |
| JPH09186105A (ja) * | 1995-10-28 | 1997-07-15 | Nec Corp | 半導体装置の製造方法 |
| US6879043B2 (en) | 2000-10-30 | 2005-04-12 | Matsushita Electric Industrial Co., Ltd. | Electrode structure and method for fabricating the same |
| KR100807938B1 (ko) * | 2000-10-30 | 2008-02-28 | 마츠시타 덴끼 산교 가부시키가이샤 | 전극구조체 및 그 형성방법 |
| US8008177B2 (en) | 2002-11-19 | 2011-08-30 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device using a nickel salicide process |
| JP2006041280A (ja) * | 2004-07-28 | 2006-02-09 | Sharp Corp | 高融点金属シリサイド膜の製造方法、半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US6451690B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
| US6281102B1 (en) | Cobalt silicide structure for improving gate oxide integrity and method for fabricating same | |
| JP3285934B2 (ja) | 半導体装置の製造方法 | |
| US6091152A (en) | Semiconductor device and method for fabricating the same | |
| JPH08213343A (ja) | 半導体装置およびその製造方法 | |
| JP2002314067A (ja) | 半導体装置およびｍｉｓ型電界効果トランジスタの製造方法 | |
| US6277721B1 (en) | Salicide formation process | |
| KR100755121B1 (ko) | 전극구조체의 형성방법 및 반도체장치의 제조방법 | |
| US6121139A (en) | Ti-rich TiN insertion layer for suppression of bridging during a salicide procedure | |
| JP3221480B2 (ja) | 半導体装置の製造方法 | |
| JP2001156022A (ja) | 半導体装置の製造方法 | |
| JP3486118B2 (ja) | 半導体装置の製造方法 | |
| JPH0794449A (ja) | 半導体装置の製造方法 | |
| JPH05335330A (ja) | 接続孔埋め込み形成方法 | |
| JP2000049159A (ja) | 半導体装置およびその製造方法 | |
| JP2000183349A (ja) | シリコン製ｆｅｔの製造方法 | |
| JPH07273066A (ja) | 半導体装置の製造方法 | |
| KR100905177B1 (ko) | 반도체소자의 제조방법 | |
| JPH0536632A (ja) | 半導体装置の製造方法 | |
| JP2001068670A (ja) | 半導体装置の製造方法 | |
| JPH11214328A (ja) | 半導体装置及びその製造方法 | |
| JP3067433B2 (ja) | 半導体装置の製造方法 | |
| KR100510442B1 (ko) | 이중층실리사이드의형성방법및정합실리사이드를구비하는모스트랜지스터 | |
| JPH0669156A (ja) | 半導体集積回路装置の製造方法 |