KR100630532B1 - 반도체 소자의 게이트 전극 형성 방법 - Google Patents
반도체 소자의 게이트 전극 형성 방법 Download PDFInfo
- Publication number
- KR100630532B1 KR100630532B1 KR1020000036056A KR20000036056A KR100630532B1 KR 100630532 B1 KR100630532 B1 KR 100630532B1 KR 1020000036056 A KR1020000036056 A KR 1020000036056A KR 20000036056 A KR20000036056 A KR 20000036056A KR 100630532 B1 KR100630532 B1 KR 100630532B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- tungsten
- forming
- doped polysilicon
- gate electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 67
- 239000010937 tungsten Substances 0.000 claims abstract description 67
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 66
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229920005591 polysilicon Polymers 0.000 claims abstract description 39
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 16
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 16
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 9
- 238000011065 in-situ storage Methods 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000004904 shortening Methods 0.000 abstract 1
- 238000005240 physical vapour deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
Abstract
본 발명은 반도체 소자의 게이트 전극 형성 방법에 관한 것으로, 도프트 폴리실리콘막 상부에 CVD 방법으로 제 1 텅스텐막을 형성하고 NH3를 이용한 급속 열처리 공정을 실시하여 제 1 텅스텐막과 도프트 폴리실리콘막 사이에 장벽층을 형성한 후 PVD 방법으로 제 2 텅스텐막을 형성하여 게이트 전극을 형성함으로써 질소의 확산 경로가 짧아지게 되어 인시투 장벽층의 형성 신뢰성을 향상시킬 수 있는 반도체 소자의 게이트 전극 형성 방법이 제시된다.
게이트, CVD 텅스텐막, PVD 텅스텐막
Description
도 1(a) 내지 도 1(e)는 본 발명의 일 실시 예에 따른 반도체 소자의 게이트 전극 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 게이트 산화막
13 : 도프트 폴리실리콘막 14 : 제 1 텅스텐막
15 : 장벽층 16 : 제 2 텅스텐막
본 발명은 반도체 소자의 게이트 전극 형성 방법에 관한 것으로, 특히 도프 트 폴리실리콘막 상부에 CVD 방법으로 제 1 텅스텐막을 형성하고 NH3를 이용한 급속 열처리 공정을 실시한 후 PVD 방법으로 제 2 텅스텐막을 형성하여 게이트 전극을 형성함으로써 질소의 확산 경로가 짧아지게 되어 인시투 장벽층의 형성 신뢰성을 향상시킬 수 있는 반도체 소자의 게이트 전극 형성 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 게이트 선폭이 감소하여 기존의 높은 저항을 갖는 텅스텐 실리사이드(WSix) 또는 티타늄 실리사이드(TiSi2)에 의해서는 고집적 소자에서 요구하는 저항을 만족시키지 못하기 때문에 RC 지연 시간이 증가하게 된다. 따라서, 이와 같은 면저항 문제점을 개선시키기 위하여 최근에는 텅스텐 및 폴리실리콘 적층 게이트를 적용하고 있다.
텅스텐막은 벌크 저항률(bulk resistivity)이 ∼6μΩ㎝로 텅스텐 실리사이드의 ∼80μΩ㎝과 티타늄 실리사이드의 ∼18μΩ㎝에 비해 아주 낮은 저항을 가지므로 고집적 소자의 게이트 물질로 적합하다. 그러나, 텅스텐 및 폴리실리콘의 적층 게이트 구조는 500℃ 이상의 열공정에 의해 텅스텐과 폴리실리콘이 반응하여 텅스텐 실리사이드막이 형성됨으로써 낮은 텅스텐 게이트의 저항을 유지할 수 없는 문제점이 있다. 따라서, 텅스텐과 폴리실리콘막 사이에 장벽층으로 100Å 정도의 두께로 텅스텐 질화막(WNx)을 형성하여 텅스텐과 폴리실리콘막이 반응하여 저항을 증가시키는 것을 방지하거나, 텅스텐 및 폴리실리콘 적층 구조를 HN3 가스로 급속 열처리하여 질소를 텅스텐과 실리콘의 계면에 축적(pile up)시켜 인시투로 장벽층 을 형성한다.
장벽층을 형성하기 위한 기존 공정은 텅스텐 및 폴리실리콘을 형성한 후 800℃ 정도의 온도에서 NH3 가스를 이용하여 급속 열처리 공정을 실시한다. 그러나, 텅스텐 원자와 실리콘 원자는 약 500℃ 이상의 온도에서 반응하기 시작한다. 그러므로 급속 열처리 공정을 실시한다 하더라도 질소가 내부 확산되어 장벽층이 형성되기 이전에 부분적으로 텅스텐과 실리콘이 반응하여 높은 저항의 텅스텐 실리사이드가 형성된다.
즉, 질소는 분해되어 텅스텐막을 통과하여 열역학적으로 가장 불안정한 텅스텐과 폴리실리콘막 사이에 포화된다. 그런데, 텅스텐막은 전도체지만 텅스텐 타겟을 아르곤 이온을 이용한 스퍼터링 방법에 의해 증착하기 때문에 그레인 사이즈 측면에서는 비정질 상태와 같은 막질을 유지하게 된다. 따라서, 내부 확산되는 질소는 충분히 결정화된 막에 비해 상대적으로 긴 확산 경로를 가지게 됨으로써 인-시투 장벽층을 형성하는데 불리한 조건이 된다.
본 발명의 목적은 질소 원자의 확산 경로를 감소시켜 텅스텐막과 폴리실리콘막 사이에서 텅스텐 실리사이드가 형성되는 것을 방지할 수 있는 반도체 소자의 게이트 전극 형성 방법을 제공하는데 있다.
본 발명의 다른 목적은 텅스텐막과 폴리실리콘막 사이에 인시투로 장벽층을 형성함에 있어 공정 마진 및 공정 안정성을 개선시킬 수 있는 반도체 소자의 게이트 전극 형성 방법을 제공하는데 있다.
본 발명의 일 실시 예는 반도체 기판 상부에 게이트 산화막 및 도프트 폴리실리콘막을 형성하는 단계와, 상기 도프트 폴리실리콘막 상부에 제 1 텅스텐막을 형성하는 단계와, 급속 열처리 공정을 실시하여 상기 제 1 텅스텐막과 상기 도프트 폴리실리콘막 사이의 계면에 장벽층을 형성하는 단계와, 전체 구조 상부에 제 2 텅스텐막을 형성하는 단계와, 상기 제 2 텅스텐막, 제 1 텅스텐막, 장벽층, 도프트 폴리실리콘막 및 게이트 산화막을 순차적으로 패터닝하여 게이트 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
본 발명의 다른 실시 예는 반도체 기판 상부에 게이트 산화막 및 도프트 폴리실리콘막을 형성하는 단계와, 상기 도프트 폴리실리콘막 상부에 텅스텐 실리사이드막을 형성하는 단계와, 급속 열처리 공정을 실시하여 상기 텅스텐 실리사이드막과 상기 도프트 폴리실리콘막 사이의 계면에 장벽층을 형성하는 단계와, 전체 구조 상부에 텅스텐막을 형성하는 단계와, 상기 텅스텐막, 텅스텐 실리사이드막막, 장벽층, 도프트 폴리실리콘막 및 게이트 산화막을 순차적으로 패터닝하여 게이트 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(e)는 본 발명의 일 실시 예에 따른 반도체 소자의 게이트 전극 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 반도체 기판(11) 상부에 게이트 산화막(12)을 형성하고, 그 상부에 도프트 폴리실리콘막(13)을 형성한다. 도프트 폴리실리콘막(13)은 SiH4 가스와 PH3 가스를 이용하여 100℃ 이상 600℃ 이하의 온도와 1Torr 이상 10Torr 이하의 압력에서 형성한다.
도 1(b)를 참조하면, 세정 공정을 실시한 후 전체 구조 상부에 CVD 방법에 의해 제 1 텅스텐막(14)을 형성한다. 제 1 텅스텐막(14)은 WF6와 H2를 이용하여 400∼500℃의 온도와 1Torr 이상 10Torr 이하의 압력에서 CVD 방법으로 형성한다. CVD 방법으로 형성된 제 1 텅스텐막(14)은 스퍼터링 방법에 의해 형성된 텅스텐막에 비해 상대적으로 큰 그레인 사이즈를 가지게 된다.
도 1(c)를 참조하면, NH3 가스를 이용한 급속 열처리 공정을 실시하여 질소 원자가 제 1 텅스텐막(14)을 통하여 제 1 텅스텐막(14)과 도프트 폴리실리콘막(13) 사이의 계면에 축적되어 장벽층(15)이 형성된다. NH3 가스를 이용한 급속 열처리 공정은 600∼900℃의 온도에서 10초 이상 120초 이하의 시간동안 실시한다.
도 1(d)를 참조하면, 전체 구조 상부에 PVD 방법에 의해 제 2 텅스텐막(16)을 형성한다. 제 2 텅스텐막(16)은 100℃ 이상 400℃ 이하의 온도와 1mTorr 이상 10mTorr 이하의 압력을 유지하는 챔버에 텅스텐 타겟을 장착한 후 아르곤을 이용한 스퍼터링 방법에 의해 형성한다.
도 1(e)는 제 2 텅스텐막(16), 제 1 텅스텐막(14), 장벽층(15), 도프트 폴리실리콘막(13) 및 게이트 산화막(12)을 패터닝하여 게이트 전극을 형성한 상태의 단면도이다.
상술한 본 발명의 일 실시 예에서는 도프트 폴리실리콘막 상부에 CVD 방법으로 제 1 텅스텐막을 형성하고 NH3를 이용한 급속 열처리 공정을 실시한 후 PVD 방법으로 제 2 텅스텐막을 형성하여 게이트 전극을 형성하였지만, 본 발명의 다른 실시 예로서 제 1 텅스텐막 대신에 텅스텐 실리사이드막을 형성하고 후속 공정을 실시한다. 이때, 형성되는 텅스텐 실리사이드막은 SiH4 가스와 PH3 가스를 이용하여 100℃ 이상 500℃ 이하의 온도와 1Torr 이상 3Torr 이하의 압력에서 형성한다. 그리고, 이때 형성되는 장벽층은 WSiN의 조성을 갖는다.
상술한 바와 같이 본 발명에 의하면 도프트 폴리실리콘막 상부에 CVD 방법으로 제 1 텅스텐막을 형성하고 NH3를 이용한 급속 열처리 공정을 실시한 후 PVD 방법으로 제 2 텅스텐막을 형성하여 게이트 전극을 형성함으로써 다음과 같은 효과가 있다.
첫째, 도프트 폴리실리콘막 상부에 CVD 방법으로 제 1 텅스텐막을 형성한 후 NH3를 이용한 급속 열처리 공정을 실시하면 제 1 텅스텐막의 두께와 그레인 사이즈 측면에서 질소의 확산 경로가 짧아지게 되어 인시투 장벽층의 형성 신뢰성을 향상시킬 수 있다.
둘째, 기존의 인-시투 장벽층의 불량으로 발생된 텅스텐 실리사이드막에 의한 게이트 식각시의 기판에 발생되는 핀홀을 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있다.
세째, 인-시투 장벽층의 신뢰성을 향상시켜 높은 저항의 텅스텐 실리사이드막이 발생되는 것을 방지하여 저저항의 게이트 면저항을 확보할 수 있다.
네째, 제 1 텅스텐막내에만 질소가 함유되기 때문에 낮은 저항의 텅스텐 게이트 전극을 형성할 수 있다.
다섯째, 장벽층 형성을 위한 확산 경로가 감소됨으로써 NH3 급속 열처리 온도와 시간을 감소시킬 수 있어 소자의 열버짓(thermal budget)을 줄일 수 있다.
Claims (10)
- 반도체 기판 상부에 게이트 산화막 및 도프트 폴리실리콘막을 형성하는 단계와,상기 도프트 폴리실리콘막 상부에 제 1 텅스텐막을 형성하는 단계와,급속 열처리 공정을 실시하여 상기 제 1 텅스텐막과 상기 도프트 폴리실리콘막 사이의 계면에 장벽층을 형성하는 단계와,전체 구조 상부에 제 2 텅스텐막을 형성하는 단계와,상기 제 2 텅스텐막, 제 1 텅스텐막, 장벽층, 도프트 폴리실리콘막 및 게이트 산화막을 순차적으로 패터닝하여 게이트 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 제 1 항에 있어서, 상기 도프트 폴리실리콘막은 SiH4 가스와 PH3 가스를 이용하여 100℃ 이상 600℃ 이하의 온도와 1Torr 이상 10Torr 이하의 압력에서 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 제 1 항에 있어서, 상기 제 1 텅스텐막은 WF6와 H2를 이용하여 400 내지 500℃의 온도와 1Torr 이상 10Torr 이하의 압력에서 CVD 방법으로 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 제 1 항에 있어서, 상기 급속 열처리 공정은 600 내지 900℃의 온도에서 10초 이상 120초 이하의 시간동안 NH3 가스 분위기에서 실시하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 제 1 항에 있어서, 상기 제 2 텅스텐막은 100℃ 이상 400℃ 이하의 온도와 1mTorr 이상 10mTorr 이하의 압력을 유지하는 챔버에 텅스텐 타겟을 장착한 후 아르곤을 이용한 스퍼터링 방법에 의해 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 반도체 기판 상부에 게이트 산화막 및 도프트 폴리실리콘막을 형성하는 단계와,상기 도프트 폴리실리콘막 상부에 텅스텐 실리사이드막을 형성하는 단계와,급속 열처리 공정을 실시하여 상기 텅스텐 실리사이드막과 상기 도프트 폴리실리콘막 사이의 계면에 장벽층을 형성하는 단계와,전체 구조 상부에 텅스텐막을 형성하는 단계와,상기 텅스텐막, 텅스텐 실리사이드막막, 장벽층, 도프트 폴리실리콘막 및 게이트 산화막을 순차적으로 패터닝하여 게이트 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 제 6 항에 있어서, 상기 도프트 폴리실리콘막은 SiH4 가스와 PH3 가스를 이용하여 100℃ 이상 600℃ 이하의 온도와 1Torr 이상 10Torr 이하의 압력에서 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 제 6 항에 있어서, 상기 텅스텐 실리사이드막은 SiH4 가스와 PH3 가스를 이용하여 100℃ 이상 500℃ 이하의 온도와 1Torr 이상 3Torr 이하의 압력에서 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 제 6 항에 있어서, 상기 급속 열처리 공정은 600 내지 900℃의 온도에서 10초 이상 120초 이하의 시간동안 NH3 가스 분위기에서 실시하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 제 6 항에 있어서, 상기 텅스텐막은 100℃ 이상 400℃ 이하의 온도와 1mTorr 이상 10mTorr 이하의 압력을 유지하는 챔버에 텅스텐 타겟을 장착한 후 아르곤을 이용한 스퍼터링 방법에 의해 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036056A KR100630532B1 (ko) | 2000-06-28 | 2000-06-28 | 반도체 소자의 게이트 전극 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036056A KR100630532B1 (ko) | 2000-06-28 | 2000-06-28 | 반도체 소자의 게이트 전극 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020001381A KR20020001381A (ko) | 2002-01-09 |
| KR100630532B1 true KR100630532B1 (ko) | 2006-09-29 |
Family
ID=19674496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036056A KR100630532B1 (ko) | 2000-06-28 | 2000-06-28 | 반도체 소자의 게이트 전극 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100630532B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101096443B1 (ko) | 2006-12-27 | 2011-12-20 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456314B1 (ko) * | 2000-06-30 | 2004-11-10 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트전극 형성 방법 |
| KR100897248B1 (ko) * | 2002-12-26 | 2009-05-14 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트전극 형성 방법 |
| KR100905185B1 (ko) * | 2002-12-27 | 2009-06-29 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 제조 방법 |
| KR100939777B1 (ko) | 2007-11-30 | 2010-01-29 | 주식회사 하이닉스반도체 | 텅스텐막 형성방법 및 이를 이용한 반도체 소자의 배선형성방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5907784A (en) * | 1996-02-26 | 1999-05-25 | Cypress Semiconductor | Method of making multi-layer gate structure with different stoichiometry silicide layers |
| JPH11289087A (ja) * | 1998-03-31 | 1999-10-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR20000041369A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 고집적 메모리 소자의 게이트전극 형성방법 |
| US6403606B1 (en) * | 1996-04-25 | 2002-06-11 | Takeda Chemical Industries Ltd. | Thienopyridine derivatives and their use |
-
2000
- 2000-06-28 KR KR1020000036056A patent/KR100630532B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5907784A (en) * | 1996-02-26 | 1999-05-25 | Cypress Semiconductor | Method of making multi-layer gate structure with different stoichiometry silicide layers |
| US6403606B1 (en) * | 1996-04-25 | 2002-06-11 | Takeda Chemical Industries Ltd. | Thienopyridine derivatives and their use |
| JPH11289087A (ja) * | 1998-03-31 | 1999-10-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6048791A (en) * | 1998-03-31 | 2000-04-11 | Kabushiki Kaisha Toshiba | Semiconductor device with electrode formed of conductive layer consisting of polysilicon layer and metal-silicide layer and its manufacturing method |
| KR20000041369A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 고집적 메모리 소자의 게이트전극 형성방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101096443B1 (ko) | 2006-12-27 | 2011-12-20 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020001381A (ko) | 2002-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6306743B1 (en) | Method for forming a gate electrode on a semiconductor substrate | |
| US8440560B2 (en) | Method for fabricating tungsten line and method for fabricating gate of semiconductor device using the same | |
| US8008178B2 (en) | Method for fabricating semiconductor device with an intermediate stack structure | |
| KR100844940B1 (ko) | 다중 확산방지막을 구비한 반도체소자 및 그의 제조 방법 | |
| KR100456314B1 (ko) | 반도체 소자의 게이트전극 형성 방법 | |
| KR100630532B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| US20090200672A1 (en) | Method for manufacturing semiconductor device | |
| US6451677B1 (en) | Plasma-enhanced chemical vapor deposition of a nucleation layer in a tungsten metallization process | |
| KR20070002558A (ko) | 텅스텐폴리메탈게이트 및 그의 제조 방법 | |
| JP4347479B2 (ja) | 電界効果トランジスタ | |
| US6087259A (en) | Method for forming bit lines of semiconductor devices | |
| US6432801B1 (en) | Gate electrode in a semiconductor device and method for forming thereof | |
| KR100968412B1 (ko) | 게이트 스택 및 그 제조 방법 | |
| KR100706823B1 (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
| KR100696763B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR20040001861A (ko) | 금속게이트전극 및 그 제조 방법 | |
| KR100846391B1 (ko) | 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법 | |
| KR100646984B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100585011B1 (ko) | 반도체 소자의 게이트전극 형성 방법 | |
| KR100380153B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100863519B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR20050067451A (ko) | 반도체 소자 및 제조방법 | |
| KR100744642B1 (ko) | 반도체 소자의 금속배선, 반도체 소자의 게이트 전극 및 그형성방법 | |
| JP3563288B2 (ja) | 半導体装置の製造方法 | |
| KR100521052B1 (ko) | 반도체 소자의 텅스텐 비트라인 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |