JPH08330597A

JPH08330597A - 半導体基板、半導体装置、及び画像表示装置

Info

Publication number: JPH08330597A
Application number: JP13786195A
Authority: JP
Inventors: Takeshi Ichikawa; 武史市川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-06-05
Filing date: 1995-06-05
Publication date: 1996-12-13

Abstract

(57)【要約】【目的】トランジスタにしたとき、オフリーク特性や
Ｓ係数（立上り特性）など電気的特性が良い半導体基
板、及びそれを用いた半導体装置、画像表示装置を提供
する。【構成】半導体基板中の炭素（Ｃ；（ｂ））、水素
（Ｈ）、希ガス（Ｘ；（ａ））の含有量をそれぞれＣ≦
１×１０¹⁸ｃｍ^-3，１×１０¹⁵ｃｍ^-3≦Ｈ≦１×１０²⁰
ｃｍ^-3，１×１０¹⁶ｃｍ^-3≦Ｘにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高品質な半導体Ｓｉ基
板に関し、特にその上に形成し薄膜半導体トランジスタ
を含む半導体装置や画像表示装置。

【０００２】

【従来の技術】従来、半導体デバイスの形成に不可欠で
ある高品質半導体薄膜は、単結晶基板からエピタキシャ
ル成長させることによって形成されてきた。ところがこ
の方法によると、非晶質基板上に単結晶を成長させるこ
とや、格子定数や熱膨張係数が基板と異なる結晶を成長
させることは非常に難しく、使用できる基板材料及び成
長膜の種類が限定されてしまっていた。一方近年の研究
開発では、半導体デバイスを基板上に積層形成し高業績
化及び多機能化を図る三次元集積回路や、安価なガラス
基板上に半導体材料を堆積して、太陽電池やデバイスを
アレー状に配列する液晶画素のスイッチングトランジス
タなどの開発が盛んであり、これらのデバイスに共通す
る構造である非晶質基板上に高品質な半導体薄膜層を形
成する技術が重要となってきている。近年この構造を実
現するためのＴＦＴ用薄膜形成技術の向上は顕著であ
り、非晶質基板上の多結晶半導体薄膜もしくは非晶質半
導体薄膜にイオン注入を行い完全非晶質化したのちに熱
処理を施すことによって数μｍという大粒径の多結晶半
導体薄膜を得たり（Ｔ．Ｎｏｇｕｃｈｉａｔａｌ．
Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．ｖｏｌ．１３
４．Ｎｏ．７，ｐ１７７１．１９８７）。非晶質基板上
にスパッタリング法によって堆積した非晶質半導体薄膜
にレーザ照射を施すことにより、４００Å程度の粒径を
示す多結晶半導体薄膜を得るなどして（１９８９年春季
応用物理学会３ｐ−Ｚ１１−１５．１６）、どちらもか
なり電気的特性の良い高移動度を示すＭＯＳデバイスを
作製している。

【０００３】

【発明が解決しようとする課題】しかし上記のようなイ
オン注入法やレーザー溶融法は、いずれも高温プロセス
が必須であるので三次元集積回路への応用も難しいうえ
に、さらに最近要求の強まっている大面積基板対応や低
コスト化のための大面積均一薄膜形成、低温化プロセ
ス、簡易プロセスに対しては大きな障害をもち、イオン
注入やレーザーを用いない簡易低温プロセスで非晶質基
板上に高品質デバイスを形成できる高品質薄膜を形成す
る技術が望まれている。一方イオン注入法やレーザー用
溶融法を用いない低温大面積非晶質基板上への半導体薄
膜の形成法としてはスパッタリング法や通常のＧＤ法な
どがあるが、これらの方法で堆積させた半導体薄膜のデ
バイス特性は上記の方法と比べるとモビリティ等の電気
的特性の面でまだ十分満足のいくものが得られていない
のが実状である。

【０００４】そこで、本発明の課題は上記問題点を解決
し、電気的特性の優れた高品質な半導体Ｓｉ層を提供す
ることにある。

【０００５】

【課題を解決するための手段】本発明の半導体基板は、
炭素、水素、希ガスの含有量がそれぞれ、Ｃ≦１×１０
¹⁸／ｃｍ³ ，１×１０¹⁵／ｃｍ³ ≦Ｈ≦１×１０²⁰／ｃ
ｍ³ ，１×１０¹⁶／ｃｍ³ ≦希ガスであり、かつ表面凹
凸の最大値と最小値の差が１５ｎｍ以下であるＳｉ層を
備えたことを特徴とする。また本発明の半導体基板は、
前記Ｓｉ層が非晶質基板上の多結晶Ｓｉ層、微結晶もし
くは非晶質Ｓｉ層であってもよい。

【０００６】また、本発明の半導体装置は、前記半導体
基板のＳｉ層上に形成した薄膜トランジスタを備えたこ
とを特徴とする。さらに、本発明の画像表示装置は、前
記半導体装置を画素部のスイッチングトランジスタとし
て使用することを特徴とする。

【０００７】半導体Ｓｉ層、特に多結晶や微結晶、非晶
質Ｓｉ層の電気的特性においては、単なる結晶構造のみ
ならず、含まれる不純物や表面形状等に大きく左右され
る。まず不純物量であるが、特に炭素量、水素量はダン
グリングボンドとの相関が強く重要である一方で、不対
電子対を持たず直接には電気的特性については影響を及
ぼさないが、膜中に含有されることで結晶構造に影響を
与え、その結果電気的特性に関連する希ガス類の量も重
要である。先ず炭素についてであるが、炭素がＳｉ膜中
に取り込まれると結晶は歪みダングリングボンドも多く
なり、結晶性、ひいては電気的特性が劣化する。特にオ
フリーク、移動度等のキャリアに関連する特性が劣化す
る。図１（ｂ）に横軸に炭素量、縦軸にオフリーク量を
プロットしたグラフを示す。Ｓｉ層中の炭素量が１×１
０¹⁸／ｃｍ³ 以上を超えると急激にオフリーク量が増加
する。Ｓｉ膜中に取り込まれる炭素は少ない方がよく、
後述する方法により、スパッタ法で作製したＳｉ膜で他
の条件も合わせて、このような炭素が少ないＳｉ膜が初
めて実現した。

【０００８】次いで水素について示す。水素は多結晶や
微結晶、非晶質Ｓｉ層に対してはダングリングボンドを
ターミネートするため電気的特性を良好なものにするこ
とが知られている。通常のプロセスではプラズマＣＶＤ
プロセス等で水素処理を行い水素を含有させるが、特に
方法については限定しない。後述の方法では例えばスパ
ッタ法でＳｉ膜を形成しているためＳｉ膜には最初のＳ
ｉ膜形成から水素を含有させることができるため水素処
理工程を省略することができる。更に堆積時に含有させ
るため、効率よいターミネートが実現できるため、オフ
リーク特性やＳ係数（立上り特性）特性自体も良好なも
のになる。また堆積時に水素を導入することで炭素を除
去できる利点もある。実際、Ｓｉ層中に取り込まれる水
素量は１×１０¹⁵／ｃｍ³ ≦Ｈ≦１×１０²⁰／ｃｍ³ の
範囲が好ましく、効率良くダングリングボンドをターミ
ネートできる。これよりも水素含有量が少ないと効率良
くダングリングボンドをターミネートできない。一方こ
れよりも水素含有量が多いとダングリングボンドが増
え、電気的特性が劣化し良好な特性が得られないことが
実験で確認された。

【０００９】Ａｒ等の希ガスであるスパッタガスは、電
気的には不活性であり、電気的特性の劣化には関連しな
い。但しあまり多く混入すると結晶自体の歪みが大きく
なり、結果としてダングリングボンドが増え電気的特性
が劣化する。しかしながら適度に含有されると、電気的
特性自体の劣化は伴わず、且つ緻密な膜が形成され（１
１１）に配向しやすくなる。図１（ａ）に一例として希
ガスとしてのＡｒ濃度を横軸に、縦軸に（１１１）配向
の相対値を示す。１×１０¹⁶／ｃｍ³ 以上の濃度で（１
１１）配向が強くなる。（１１１）面はＳｉとしての最
稠密構造であり、緻密な膜となり、電気的特性も良好に
なる。

【００１０】最後に表面凹凸についてであるが、表面凹
凸が激しくｐＶ値として２０ｎｍを越えると形状から電
界集中が起こり易くなり、ゲート酸化膜の耐圧劣化が起
こる。更にゲート酸化膜界面も凹凸が激しいため移動度
も劣化する等の問題点が生じる。

【００１１】これらのことをすべて満足するＳｉ膜は電
気的特性において非常に良好な特性を示す。単結晶Ｓｉ
層の場合はＣ≦５×１０¹⁷／ｃｍ³ ，１×１０¹⁶／ｃｍ
³ ≦Ｈ≦１×１０¹⁹／ｃｍ³ ，１×１０¹⁶／ｃｍ³ ≦希
ガス≦１×１０¹⁸／ｃｍ³ の範囲がより好ましく、最適
には、Ｃ≦１×１０¹⁷／ｃｍ^-3，１×１０¹⁶／ｃｍ^-3≦
Ｈ≦１×１０¹⁷／ｃｍ^-3，１×１０¹⁶／ｃｍ^-3≦希ガス
≦１×１０¹⁹／ｃｍ^-3である。多結晶Ｓｉ層、微結晶Ｓ
ｉ層においてはＣ≦５×１０¹⁷／ｃｍ³ ，１×１０¹⁷／
ｃｍ³ ≦Ｈ≦１×１０¹⁹／ｃｍ³ ，１×１０¹⁶／ｃｍ³
≦希ガス≦１×１０¹⁹／ｃｍ³ の範囲がより好ましく、
最適には、Ｃ≦１×１０¹⁷／ｃｍ^-3，１×１０¹⁸／ｃｍ
^-3≦Ｈ≦１×１０¹⁹／ｃｍ^-3，１×１０¹⁷／ｃｍ^-3≦希
ガス≦１×１０¹⁹／ｃｍ^-3である。非晶質Ｓｉ層におい
てはＣ≦５×１０¹⁷／ｃｍ³ ，１×１０¹⁷／ｃｍ³ ≦Ｈ
≦１×１０²⁰／ｃｍ³ ，１×１０¹⁷／ｃｍ³ ≦希ガス≦
１×１０²⁰／ｃｍ³ の範囲がより好ましく、最適には、
Ｃ≦１×１０¹⁷／ｃｍ^-3，１×１０¹⁹／ｃｍ^-3≦Ｈ≦１
×１０²⁰／ｃｍ^-3，１×１０¹⁸／ｃｍ^-3≦希ガス≦１×
１０¹⁹／ｃｍ^-3である。

【００１２】炭素に関しては各々大きな違いはなくいず
れも混入量が少ないほうが好ましい。水素に関してはダ
ングリングボンドが多くなるにしたがい、ターミネータ
ーとして働く水素量は多く必要となる。希ガスについて
は単結晶は結晶構造が緻密なため微量の量で効果が高く
緻密な膜が形成される。あまり多いと結晶構造の乱れに
つながる。多結晶、微結晶、非晶質Ｓｉ層においてはＳ
ｉ原子としては全体的に緻密でなく層の中での自由度が
高いため上記に示したような量の希ガスを入れないと緻
密な膜が形成されない。本発明の画像表示装置は、スイ
ッチングトランジスタを液晶ディスプレイ用に使用して
も良いし、エレクトロルミネッセンス用に使用しても良
い。

【００１３】

【実施例】まず本発明の半導体基板を形成するための作
成方法及び装置について説明する。これは１例であり、
上記半導体基板が形成できれば他の方法でも構わないの
はいうまでもない。

【００１４】（実施例１）図２に本発明を具現化するの
に好適な二周波励起型バイアススパッタ装置を示す。図
中、１１は真空チャンバー、１２はターゲット、１３は
ターゲット支持具、１４は基板支持具、１５は永久磁
石、１６は基板、１７は１００ＭＨｚ高周波電源、１８
は１９０ＭＨｚ高周波電源、１９、２０はマッチング回
路、２１はターゲットのローパスフィルター、２２は基
板のローパスフィルター、２３、２４はバンドパスフィ
ルター、２５は磁気浮上型タンデムターボ分子ポンプ、
２６はドライブポンプ、２７はターゲットの直流電位を
決定するための直流電源、２８は基板の直流電位を決定
するための直流電源、２９派基板過熱用のキセノンラン
プである。

【００１５】真空チャンバー１１は脱ガスの少ない材料
で構成されており、例えば、構造材としてＳＵＳ３１６
を使用し、チャンバー内面は次のように表面処理されて
いる。即ち、電解複合研磨及び電解研磨を施された後、
最大高さ粗さＲ_max ＜０．１μｍの平滑度まで鏡面加工
され、更に高純度酸素により不動態酸化膜が形成されて
いる。基板温度が上昇したときに不純物汚染が殆ど発生
しないものであれば高純度酸素に限定しない。

【００１６】ガス排気系は、磁気浮上型のターボ分子ポ
ンプを直列に結合したタンデム型ターボ分子ポンプ２５
と、補助ポンプとしてのドライポンプ２６とからなる。
この排気系は、不純物汚染の発生が極めて少ないオイル
フイリーシステムである。２段目のターボ分子ポンプは
大流量型のポンプであり、プラズマ発生中の１０^-3Ｔｏ
ｒｒオーダーの真空度においても排気速度を維持でき
る。ガス排気系はマスフローコントローラーやフィルタ
ーも含めて、真空チャンバーと同様にＳＵＳ３１６で構
成し、内面もまた同様に研磨及び不動態酸化膜による表
面処理を施し、プロセスガス導入時の不純物の混入を極
力抑えるようにする。

【００１７】真空チャンバー１１への基板１６の導入
は、該チャンバーに接して設けられたロードロック室
（不図示）を介して行われ、該チャンバー内への不純物
の混入を防いでいる。

【００１８】ガス供給系は、エピタキシャル膜形成時に
膜構成原子以外のプラズマ構成原子等が膜中に混入する
のを防止するために、ウルトラクリーンガス供給システ
ム及び／又はオイルフリー超高真空排気システムを採用
する。

【００１９】より安定したプラズマを形成するために基
板に高周波エネルギーを印加することが好ましい。特に
基板が絶縁性材料で構成されている場合は、基板に印加
する高周波エネルギーの周波数等を調整することによ
り、基板表面の電位を調整することが可能である。基板
に印加する高周波エネルギーの周波数は、ターゲットに
印加する高周波エネルギーよりも高いことが好ましい。

【００２０】プラズマを発生させるためのプロセスガス
としては、アルゴン、ヘリウム等の不活性ガス単体もし
くは該不活性ガス数種の混合ガスに、水素ガスを混合し
た高純度ガスを使用する。このとき該プロセスガス中に
含まれるＨ₂ Ｏ、ＣＯ、ＣＯ₂ の各々の含有率は１ｐｐ
ｍ以下であることが好ましい。

【００２１】成膜時の真空チャンバー内の圧力について
は、放電が起こる範囲内に保たれていればよく、特に１
〜５０ｍＴｏｒｒの範囲が好ましい。

【００２２】基板表面は、清浄な表面が露出されている
ことが好ましく、例えば、前記真空チャンバー内に配し
た基板について、その表面にイオン照射ダメージが残ら
ないように高周波電力、ＤＣ電圧、ガス圧等を制御し
て、イオン照射による表面クリーニングを施す。クリー
ニングガス種は、アルゴンやヘリウム等の不活性ガス単
体もしくは２種以上の不活性ガスの混合ガスに水素ガス
を混合したもので、高純度であることが望ましい。

【００２３】成膜の際には、チャンバー内のガス圧、タ
ーゲットの投入する高周波電力、ターゲットに印加する
ＤＣ電圧、必要に応じて基板に印加する高周波電力を制
御して基板に入射するイオン１個の持つエネルギーを制
御することができる。

【００２４】基板の加熱手段としては、不純物の発生の
少ないキセノンランプ、ハロゲンランプ等のランプ光照
射手段、または、抵抗加熱手段等を用いるのが望ましい
が特に限定されない。

【００２５】この装置を用いると、水素との化学的な反
応により炭素原子の膜中への混入を著しく減少させるこ
とができ、高品質のＳｉ膜の形成が可能となる。

【００２６】上記示したような図３に示す２周波励起型
バイアススパッタ装置を用い、Ｓｉ（１００）基板上２
００ｎｍの熱酸化膜を形成した基板にｐｏｌｙ−Ｓｉ膜
を４５０℃で形成した。ターゲットは１．５Ωｃｍボロ
ンドープｐ型ＦＺ１２０ｍｍφＳｉを使用した。酸化膜
はＳｉ基板上にＨ₂：Ｏ₂ガス＝２１／ｍｉｎ：４１／ｍ
ｉｎの雰囲気中で抵抗加熱法により、１０００Ｃ、５４
分間の熱酸化を実施して形成した。

【００２７】次に、この基板を公知のウエット法により
洗浄処理した後、図１に示されるバイアススパッタ装置
のチャンバー１１内の基板支持具１４である静電チャッ
ク上に設置し、基板温度４５０℃まで加熱した。続い
て、アルゴンガスと水素ガスとを一定の割合でウルトラ
ガス供給クリーンシステムからなるガス供給系から導入
し、真空チャンバー内の圧力を１５ｍＴｏｒｒとした。
基板１６側ＤＣ電圧、ターゲット１２側ＤＣ電圧を下記
所定値に設定し、高周波電力をチャンバー１１内に投入
することにより、プラズマによるイオン照射表面クリー
ニングを行い、基板表面の吸着分子を除去した。続い
て、直ちに基板１６側ＤＣ電圧、ターゲット１２側ＤＣ
電圧、高周波電力を下記所定値に設定し基板温度４５０
℃で膜厚約１００ｎｍのｐｏｌｙ−Ｓｉ膜を成膜した。
基板のクリーニング条件、成膜条件は次の通りである。
但し、ターゲット側から導入される高周波電力の周波数
は、１００ＭＨｚで一定とした。

【００２８】〈基板表面のクリーニング条件〉ターゲット側高周波電力：５Ｗターゲット側ＤＣ電圧：−５ＶＡｒガス圧：１５ｍＴｏｒｒＨ₂ ガス／（Ａｒ＋Ｈ₂ ）ガス容積比：２０％基板側ｒｆ周波数：１９０ＭＨＺ，基板側高周波電力５
Ｗ基板温度：４５０℃ 処理時間：５分

【００２９】〈Ｓｉエピタキシャル膜成膜条件〉ターゲット側高周波電力：１００Ｗターゲット側ＤＣ電圧：−１５０ＶＡｒガス圧：１５ｍＴｏｒｒＨ₂ ガス／（Ａｒ＋Ｈ₂ ）ガス容積比：０〜５０％基板側高周波周波数：１９０ＭＨＺ，基板側高周波電力
２０Ｗ基板温度：４５０℃ 処理時間：１０分

【００３０】表面クリーニング時及びＳｉ膜成膜時のプ
ラズマポテンシャル（以下、Ｖ略記する）を、通常のラ
ングミュアプローブ法により測定した結果、基板に照射
されるイオンのエネルギーは表面クリーニング時に８ｅ
Ｖ，ｐｏｌｙ−Ｓｉ堆積時には、３０ｅＶであった。堆
積膜の厚さは約８０ｎｍで主に（１１１）に配向してい
るｐｏｌｙ−Ｓｉ膜が形成できた。平均粒径は８００オ
ングストロームで表面凹凸はｐｅａｋｔｏｖａｌｌ
ｅｙ値（ＰＶ値）で１０ｎｍであった。配向はイオン照
射を行いながら堆積を行うことでさらに（１１１）の最
密充填面が配向しやすくなる。イオンエネルギーや基板
温度等により条件は異なるが、特に表面に照射されるイ
オンエネルギーに対する依存性が強く、イオン照射エネ
ルギーとして２５ｅＶ−４０ｅＶが最も（１１１）配向
しやすい。表面凹凸に関してはイオンエネルギー値と照
射密度の積が大きいと平坦性が向上するが、イオンエネ
ルギー値が大きくなりすぎるとスパッタリング現象によ
るダメージが強くなり、表面凹凸は劣化する。照射密度
を大きくすることが最も効果的で、且つイオンエネルギ
ー値を小さくして表面近傍のみのＳｉ原子に与えるエネ
ルギーを大きくすることで表面マイグレーションが促進
され、表面エネルギーを小さく、即ち表面平坦性が向上
する方向に作用する。堆積したＳｉ膜中の炭素原子、水
素原子、Ａｒ原子の含有量は各々５×１０¹⁷／ｃｍ³ ，
９×１０¹⁸／ｃｍ³ ，１×１０¹⁹／ｃｍ³ であった。こ
のｐｏｌｙ−Ｓｉ膜上に薄膜トランジスタ（ＴＦＴ）を
形成した。

【００３１】以下に、ＴＦＴ形成方法について述べる。
ここは１実施例であり、この実施例にとらわれないこと
は言うまでもない。まず上記方法により形成したｐｏｌ
ｙ−Ｓｉ膜をパターニングし、その上にゲート酸化膜を
形成した。低温プロセスが必要な基板（例えばガラス基
板）を考え、やや特性は落ちるが、ゲート酸化膜をＣＶ
Ｄ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉ
ｏｎ）法で堆積膜で形成した。ゲート酸化膜としては界
面準位の少ない熱酸化膜を用いても構わないが、高温プ
ロセスとなり、基板の制約や水素がこの工程で抜けてし
まうと言ったｄｉｓａｄｖａｎｔａｇｅもある。特に限
定する必要はない。ここではスタガ型のＴＦＴについて
説明するが、ゲート酸化膜をｐｏｌｙ−Ｓｉ膜の下地に
用いる逆スタガ型の構造を用いても一向に構わないのは
言うまでもない。次いでゲート電極としてのｐｏｌｙ−
Ｓｉ膜を堆積させる。本発明で示してきたＳｉ膜を用い
てもよいし、一般に使用されるＬＰＣＶＤ（ＬｏｗＰ
ｒｅｓｓｕｒｅＣｈｅｍｉｃａｌＶａｐｏｒＤｅ
ｐｏｓｉｔｉｏｎ）法等で形成してもよい。本発明で示
したＳｉ膜の場合、ターゲットとしての高濃度のドーパ
ントを含有しているものを使用すれば、その後の工程で
行われるイオン注入工程を省略することも可能となる。
ｐｏｌｙ−Ｓｉ電極をパターニングした後、ソース、ド
レインイオン注入を行う。必要とあらばＬＤＤ構造やオ
フセット構造を用いても構わない。本実施例では１μｍ
のオフセット構造とした。次いで層間膜である酸化膜を
形成し、パターニング後Ａｌ／Ｓｉ電極を形成しパター
ニングした。本発明ではｐｏｌｙ−Ｓｉ堆積時に既に水
素がＳｉ膜中に含有されており、プラズマＣＶＤによる
水素化工程は行っていない。以上のようにして形成した
ＴＦＴ特性は非常に良好で、移動度として〜５０ｃｍ²
／Ｖｓｅｃであり、オフリークとして３×１０^-12 ／μ
ｍの値が得られた。Ｓ係数は２１２ｍＶ／ｄｅｃａｄ
ｅ，更にゲート酸化膜耐圧は８ＭＶ／ｃｍ以上でＴＦＴ
動作としては良好な特性を示した。このようにレーザー
アニール法や、固相成長法等の複雑なプロセスを用い
ず、ｐｏｌｙ−Ｓｉを堆積し、且つプロセスを簡略化
し、低温プロセスで良好な特性のＴＦＴが形成できるた
め、基板に対する自由度が高く安く形成できるという非
常に大きな効果がある。またこのＴＦＴはチャネル部に
対して効果が大きく特性上非常に有効であり、スタガ
型、逆スタガ型等特にこだわることがないのはいうまで
もない。更にソース、ドレイン領域も本発明のＳｉ層を
用いｉｎ−ｓｉｔｕでドーピングを行えばイオン注入工
程の工程を簡略化できる。上記に述べたｐｏｌｙ−Ｓｉ
電極やソース、ドレイン領域と合わせてイオン注入プロ
セスを全くなくしてＴＦＴを形成することもできる等、
自由度が高い。またこれらの工程を同一チャンバーで行
えば真空を破らずに多くのプロセスを行うことも可能で
あり、特性上は更に良好なＴＦＴが得られる。

【００３２】（実施例２）図２に示す２周波励起型バイ
アススパッタ装置を用い、Ｓｉ（１００）基板上２００
ｎｍの熱酸化膜を形成した基板に３５０℃で微結晶−Ｓ
ｉ膜を形成した。ターゲットは１．５Ωｃｍボロンドー
プｐ型ＦＺ１２０ｍｍφＳｉを使用した。酸化膜はＳｉ
基板上にＨ₂：Ｏ₂ガス＝２１／ｍｉｎ：４１／ｍｉｎの
雰囲気中で抵抗加熱法により、１０００Ｃ、５４分間の
熱酸化を実施した形成した。基板に照射されるイオンの
エネルギーは表面クリーニング時に８ｅＶ，ｐｏｌｙ−
Ｓｉ堆積時には、６０ｅＶであった。堆積膜の厚さは約
５０ｎｍで平均粒径は１００オングストローム以下であ
る。表面凹凸はｐｅａｋｔｏｖａｌｌｅｙ値（ＰＶ
値）で１０ｎｍであった。表面凹凸に関してはイオンエ
ネルギー値と照射密度の積が大きいと平坦性が向上する
が、イオンエネルギー値が大きくなりすぎるとスパッタ
リング現象によるダメージが強くなり、表面凹凸は劣化
する。照射密度を大きくすることが最も効果的で、且つ
イオンエネルギー値を小さくして表面近傍のみのＳｉ原
子に与えるエネルギーを大きくすることで表面マイグレ
ーションが促進され、表面エネルギーを小さく、即ち表
面平坦性が向上する方向に作用する。堆積したＳｉ膜中
の炭素原子、水素原子、Ａｒ原子の含有量は各々７×１
０¹⁷／ｃｍ³ ，８×１０¹⁸／ｃｍ³ ，３×１０¹⁹／ｃｍ
³ であった。この微結晶−Ｓｉ膜上に薄膜トランジスタ
（ＴＦＴ）を形成した。

【００３３】以下に、ＴＦＴ形成方法について述べる。
ここは１実施例であり、この実施例にとらわれないこと
は言うまでもない。まず上記方法により形成した微結晶
−Ｓｉ膜をパターニングし、その上にゲート酸化膜をＣ
ＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔ
ｉｏｎ）法で堆積膜で形成した。ここではスタガ型のＴ
ＦＴについて説明するが、ゲート酸化膜をｐｏｌｙ−Ｓ
ｉ膜の下地に用いる逆スタガ型の構造を用いても一向に
構わないのは言うまでもない。次いでゲート電極として
のｐｏｌｙ−Ｓｉ膜を堆積させる。本発明で示してきた
ｐｏｌｙ−Ｓｉ膜を用いた。ｐｏｌｙ−Ｓｉ電極をパタ
ーニングした後、ソース、ドレインイオン注入を行う。
本実施例では１μｍのオフセット構造とした。次いで層
間膜である酸化膜を形成し、パターニング後Ａｌ／Ｓｉ
電極を形成しパターニングした。本発明ではｐｏｌｙ−
Ｓｉ堆積時に既に水素がＳｉ膜中に含有されており、プ
ラズマＣＶＤによる水素化工程は行っていない。以上の
ようにして形成したＴＦＴ特性は非常に良好で、移動度
として〜３０ｃｍ² ／Ｖｓｅｃであり、オフリークとし
て５×１０^-12 ／μｍの値が得られた。Ｓ係数は４００
ｍＶ／ｄｅｃａｄｅ，更にゲート酸化膜耐圧は８ＭＶ／
ｃｍ以上でＴＦＴ動作としては良好な特性を示した。こ
のようにレーザーアニール法や、固相成長法等の複雑な
プロセスを用いず、微結晶−Ｓｉを堆積し、且つプロセ
スを簡略化し、低温プロセスで良好な特性のＴＦＴが形
成できるため、基板に対する自由度が高く安く形成でき
るという非常に大きな効果がある。

【００３４】またこのＴＦＴはチャネル部に対して効果
が大きく特性上非常に有効であり、スタガ型、逆スタガ
型等特にこだわることがないのはいうまでもない。また
これらの工程を同一チャンバーで行えば真空を破らずに
多くのプロセスを行うことも可能であり、特性上は更に
良好なＴＦＴが得られる。

【００３５】（実施例３）図２に示す２周波励起型バイ
アススパッタ装置を用い、ガラス基板上に１００℃で非
晶質−Ｓｉ膜を形成した。ターゲットは１．５Ωｃｍボ
ロンドープｐ型ＦＺ１２０ｍｍφＳｉを使用した。酸化
膜はＳｉ基板上にＨ₂：Ｏ₂ガス＝２１／ｍｉｎ：４１／
ｍｉｎの雰囲気中で抵抗加熱法により、１０００℃、５
４分間の熱酸化を実施して形成した。基板に照射される
イオンのエネルギーは表面クリーニング時に８ｅＶ，非
晶質−Ｓｉ堆積時には、６０ｅＶであった。堆積膜の厚
さは約７０ｎｍである。表面凹凸はｐｅａｋｔｏｖ
ａｌｌｅｙ値（ＰＶ値）で５ｎｍであった。表面凹凸に
関してはイオンエネルギー値と照射密度の積が大きいと
平坦性が向上するが、イオンエネルギー値が大きくなり
すぎるとスパッタリング現象によるダメージが強くな
り、表面凹凸は劣化する。照射密度を大きくすることが
最も効果的で、且つイオンエネルギー値を小さくして表
面近傍のみのＳｉ原子に与えるエネルギーを大きくする
ことで表面マイグレーションが促進され、表面エネルギ
ーを小さく、即ち表面平坦性が向上する方向に作用す
る。堆積したＳｉ膜中の炭素原子、水素原子、Ａｒ原子
の含有量は各々７×１０¹⁷／ｃｍ³ ，２×１０¹⁹／ｃｍ
³ ，３×１０¹⁹／ｃｍ³ であった。この非晶質−Ｓｉ膜
上に薄型トランジスタ（ＴＦＴ）を形成した。

【００３６】以下に、ＴＦＴ形成方法について述べる。
ここは１実施例であり、この実施例にとらわれないこと
は言うまでもない。まず多結晶Ｓｉゲート電極を図２に
示す２周波数励起型バイアススパッタ装置を用い、ガラ
ス基板上に３００℃で形成した。ターゲットは１×１０
²⁰／ｃｍ³ ひ素ドープｎ型ＦＺ１２０ｍｍφＳｉを使用
した。基板に照射されるイオンのエネルギーは表面クリ
ーニング時に８ｅＶ，非晶質−Ｓｉ堆積時には、１００
ｅＶであった。堆積膜の厚さは約２００ｎｍである。上
記方法により形成した多結晶−Ｓｉ膜をパターニング
し、その上にゲート酸化膜を２周波励起型バイアススパ
ッタ装置を用い、３００℃で形成した。ターゲットは１
２０ｍｍφＳｉＯ₂を使用した。基板に照射されるイオ
ンのエネルギーは表面クリーニング時に８ｅＶ，ＳｉＯ
₂ｉ堆積時には、４０ｅＶであった。スパッタガスとし
てＡｒとＯ２の混合ガスを用いた。次いでターゲットを
１．５Ωｃｍボロンドープｐ型ＦＺ１２０ｍｍφＳｉに
交換し連続して、非晶質−Ｓｉを堆積した。条件は上で
述べた通りである。さらにターゲットを１×１０²⁰／ｃ
ｍ³ ひ素ドープｎ型ＦＺ１２０ｍｍφＳｉに交換し連続
して、ソース／ドレイン領域である多結晶−Ｓｉを堆積
した。この工程も連続工程であり、ゲート酸化膜形成か
ら１度も真空を破らずに形成できる。次いでソース／ド
レイン領域をパターニングする。次いで層間膜である酸
化膜を形成し、パターニング後Ａｌ／Ｓｉ電極を形成し
パターニングした。本発明では非晶質−Ｓｉ堆積時に既
に水素がＳｉ膜中に含有されており、プラズマＣＶＤに
よる水素化工程は行っていない。以上のようにして形成
したＴＦＴ特性は非常に良好で、移動度として〜１ｃｍ
²／Ｖｓｅｃであり、オフリークとして５×１０^-12 ／
μｍの値が得られた。Ｓ係数は６００ｍＶ／ｄｅｃａｄ
ｅ，更にゲート酸化膜耐圧は６ＭＶ／ｃｍ以上でＴＦＴ
動作としては良好な特性を示した。このように簡単な低
温プロセスで、非晶質−Ｓｉを堆積し、低温プロセスで
良好な特性のＴＦＴが形成できるため、基板に対する自
由度が高く安く形成できるという非常に大きな効果があ
る。またこのＴＦＴはチャネル部に対して効果が大きく
特性上非常に有効であり、スタガ型、逆スタガ型等特に
こだわることがないのはいうまでもない。

【００３７】（実施例４）上記ＴＦＴを用いてアクティ
ブマトリクス型画像表示装置を作製した。図３にアクテ
ィブマトリクス型画像表示装置の概略図を示す。図３は
アクティブマトリクス型ディスプレイの駆動回路を表
す。

【００３８】図３に示す駆動回路は、共通電極（電位；
Ｖ_COM とする）と各画素電極の間に液晶材料を封入した
液晶セル１４０１と画素ＴＦＴ１４０２とからなる画素
部、映像信号配線部（以下、信号配線）１４０３、ライ
ンバッファ部１４０４、シフトパルススイッチ１４０
８、出力スイッチ１４１０、水平シフトレジスタ１４０
５、ゲート信号配線（以下、ゲート配線）、及び垂直シ
フトレジスタ１４０６から構成されており、記録信号
は、信号入力端１４０７から、タイミングをずらして順
次各画素あるいは、各ラインに転送されていく。

【００３９】図４に、この従来のアクティブマトリクス
液晶表示素子の駆動パルスタイミングを示す。図では、
線順次駆動方法について示してある。すなわち、液晶に
記録されるべき映像信号は、その映像信号の周波数に同
期した出力を行う水平シフトレジスタ１４０５によって
駆動するシフトパルススイッチ１４０８を介して、バッ
ファ部１４０４に１ライン分の映像信号が記録される
（図４（ａ））。あるラインの全画素の映像信号がライ
ンバッファ部１４０４に記録された後、ラインバッファ
部１４０４の出力スイッチ１４１０と垂直シフトレジス
タ１４０６によってオンされた画素スイッチを通して各
液晶セルに映像信号が記録される。各液晶セルへの信号
転送は、一般には、水平走査期間中のブランキング期間
中に、あるラインに対して一括に信号転送がなされる。
上述のタイミングにより、各ラインに順次映像信号が転
送されていく（図４（ｂ））。

【００４０】このように転送された信号電圧に対して、
セルを構成する液晶分子が動くことで、別にクロスポラ
ライザの関係で設けた偏向板の方向により、液晶セルの
透過率が変化する。この透過率の違いを各画素の濃淡と
することで、表示体として動作する。

【００４１】このスイッチングトランジスタ１４０２に
本発明のＴＦＴである半導体装置を用いた。駆動力があ
り、オフ時のリークカレントが少なく、且つ立上り特性
がよいＴＦＴが低温プロセスで容易に形成できるため、
図３で示したアクティブマトリクス型画像表示装置の特
性もよく、安く形成できた。また水平シフトレジスタや
垂直シフトレジスタ等も本発明の半導体装置を用いるこ
ともできるし、更に高性能が要求される場合には別の方
法例えばレーザーアニール等を用いても構わない。特に
限定されることではない。

【００４２】（実施例５）図５は本発明の実施例５を表
す図面であり、実施例４とは構造が異なる画像表示装置
の断面構造の模式図である。同図において、４０１はゲ
ート電極、４０２は多結晶シリコン、非結晶シリコンな
どからなる半導体層でトランジスタのチャネル領域とな
る。４０３はソース電極、４０４はドレイン電極であ
る。４０５は層間絶縁層、４０６は単結晶シリコン基
板、４０７は配向膜、４０８は液晶材、４０９は対向透
明電極、４１０は層間膜、４１１は遮光層、４１２はカ
ラーフィルタ層である。モノクロ表示パネルの場合には
このカラーフィルタ層は存在しない。４１３は対向透明
基板である。４１４は単結晶シリコン基板中に形成した
基板と逆導電型の半導体拡散層でトランジスタのチャネ
ル領域となる。４１５はゲート電極で本実施例では薄膜
トランジスタゲート電極４０１と同一工程で形成してい
るがこれに限るものではない。ゲート電極４１５とチャ
ネル領域４１４の間とは絶縁層を介して対向している。
４１６、４１７は単結晶基板中に形成したトランジスタ
のソース、ドレイン電極である。４１８は半導体拡散層
４１４の電極である。４１９は透明画素電極でありドレ
イン電極４０４に接続する。４２０は画素電極部の電荷
を保持するための蓄積容量を形成する蓄積容量共通電極
であり、画素電極４１９との間に蓄積容量を構成する。

【００４３】本実施例では単結晶シリコン基板中に形成
した単結晶トランジスタのゲート電極４１５とチャネル
領域４１４の反転層との間に形成される容量を保持容量
として使用するものである。映像信号はゲート電極４１
５に保持された所望のタイミングで画素電極に記録され
る。また画素領域は層間絶縁層４０５上に形成した薄膜
トランジスタとそのドレイン電極と接続する透明画素電
極４１９とからなる。画素領域下部の単結晶シリコン基
板は図５に示したようにエッチング除去され可視光に対
して透明化される。

【００４４】以上のように、保持容量を単結晶基板上に
形成した絶縁膜を誘電体層として用いて構成し、画素領
域部は層間絶縁層上に薄膜トランジスタと透明電極を形
成し、その下部のシリコン基板層をエッチング除去する
ことで透明化する構造を取ることで、信頼性の高い保持
容量を有する透過型の液晶表示装置を実現することがで
きる。

【００４５】４０２で示したトランジスタのチャネル領
域のＳｉ層を上記実施例１〜３で示したＳｉ層を用いた
オフリーク電流も少なく、且つ光リーク電流も少ない良
好な特性の薄膜トランジスタが形成できるため、高解像
度の画像表示装置が実現できた。

【００４６】図６から図１３は、この構造を実現するた
めの製法の模式説明図である。

【００４７】図６（ａ）は、ｎ型のＳｉ基板にｐ型のウ
ェルを作製する図である。基板上の形成した酸化膜にレ
ジストを使ってマスクし、ボロンイオンを注入してｐ型
ウェルを作製する。図６（ｂ）は、ＬＯＣＯＳ（素子間
分離のための酸化膜）形成用のレジストを貼りつける工
程を示す。ＳｉＮ（酸化窒化膜）を表面に堆積させて、
パターニングする。

【００４８】図７（ａ）は、ＬＯＣＯＳを形成した図を
示す。４００ｎｍ〜１５００ｎｍの熱さの酸化膜ができ
るように１０００〜１１００℃でＷｅｔ酸化する。図７
（ｂ）は、表面にＳｉＮを形成する工程を示す。熱ＣＶ
ＤでＳｉＮ膜を５０ｎｍ〜１００ｎｍ堆積させる。図７
（ｃ）〜図８（ａ）は、表面に画素ＴＦＴとなるポリシ
リコンを形成する図を示す。多結晶Ｓｉを５０ｎｍ〜４
００ｎｍ堆積させて、パターンニングし、さらに２０ｎ
ｍ〜２００ｎｍ多結晶Ｓｉ層を堆積する。この多結晶Ｓ
ｉは、本発明の条件内のｐｏｌｙ−Ｓｉになる。

【００４９】図８（ａ）は、ｐ型イオンを注入すること
により、ｎ型のＴＦＴのしきい値を調整する工程を示
す。１０¹²〜１０¹⁴ｃｍ^-3のイオン密度で、イオン注入
を行う。図８（ｂ）は、ＴＦＴの上面以外の多結晶Ｓｉ
を取り除く工程を示す。図８（ｃ）は、ＴＦＴの上面以
外の窒化膜を除去し、周辺回路のみを露出させる工程を
示す。

【００５０】図９（ａ）は、ゲート電極用の多結晶Ｓｉ
を形成する工程を示す。図９（ｂ）は、ゲート電極をパ
ターニングする工程を示す。

【００５１】図１０（ａ）は、ＴＦＴと周辺回路部にイ
オン注入をし、ソース領域と、ドレイン領域を形成させ
る工程を示す。図１０（ｂ）は、層間膜の形成を示す。

【００５２】図１１（ａ）は、引き出し電極をなるＡｌ
−Ｓｉを堆積させる工程を示す。図２７（ｂ）は、層間
絶縁膜を形成する工程を示す。図１１（ｃ）は、表面保
護用レジストを塗布する工程を示す。

【００５３】図１２（ａ）は、ＴＦＴの遮光用のＴｉＮ
をＴＦＴの上面に堆積させる工程を示す。図１２（ｂ）
は、透明画素電極を形成する図を示す。

【００５４】図１３は、以上の基板を共通電極を持つ対
向基板と組み合わせて完成した液晶表示装置の断面図を
示す。

【００５５】このような製法で、画像表示部のスイッチ
ング素子として、ＴＦＴ（薄膜トランジスタ）を使用し
ながら、周辺駆動回路のトランジスタなどを単結晶シリ
コンで形成することができる。

【００５６】以上の実施例では透過型のものについて説
明したが、透明電極を反射する金属電極に置きかえ、透
明化のためのＳｉエッチングを行わなければ、反射パネ
ルとしても有効なものであることは言うまでもない。

【００５７】

【発明の効果】以上説明したように本発明の半導体基板
は、高性能な電気的特性を示す。また、本発明の半導体
基板を利用すれば、高性能な薄膜トランジスタが作製で
きる。またこれを用いて高解像度の画像表示装置が容易
に簡単なプロセスで形成できる。

【図面の簡単な説明】

【図１】本発明の半導体基板のＡｒ（ａ）とＣ（ｂ）の
含有量を表すグラフ。

【図２】２周波励起型バイアススパッタ装置を示す図。

【図３】ＴＦＴ型アクティブマトリックス液晶表示装置
を示す図。

【図４】ＴＦＴ型アクティブマトリックス液晶表示装置
のタイミングチャート。

【図５】実施例５の液晶表示装置の断面図。

【図６】実施例５の液晶表示装置の製造工程図。

【図７】実施例５の液晶表示装置の製造工程図。

【図８】実施例５の液晶表示装置の製造工程図。

【図９】実施例５の液晶表示装置の製造工程図。

【図１０】実施例５の液晶表示装置の製造工程図。

【図１１】実施例５の液晶表示装置の製造工程図。

【図１２】実施例５の液晶表示装置の製造工程図。

【図１３】実施例５の液晶表示装置の製造工程図。

【符号の説明】

１１真空チャンバー１２ターゲット１３ターゲット支持具１４基板支持具１５永久磁石１６基板１７、１８ｒｆ電源１９、２０マッチング回路２１、２２ローパスフィルター２３、２４ハンドパスフィルター２５ターボ分子ポンプ２６ドライポンプ２７、２８ＤＣ電源２９Ｘｅランプ１４０１液晶セル１４０２画素ＴＦＴ１４０３信号配線１４０４ラインバッファ部１４０５水平シフトレジスタ１４０６垂直シフトレジスタ１４０７信号入力端１４０８シフトパルススイッチ１４１０出力スイッチ

Claims

【特許請求の範囲】

【請求項１】炭素、水素、ガスの含有量がそれぞれ、
Ｃ≦１×１０¹⁸／ｃｍ³ ，１×１０¹⁵／ｃｍ³ ≦Ｈ≦１
×１０²⁰／ｃｍ³ ，１×１０¹⁶／ｃｍ³ ≦希ガスであ
り、かつ表面凹凸の最大値と最小値の差が１５ｎｍ以下
であるＳｉ層を備えたことを特徴とする半導体基板。
【請求項２】前記Ｓｉ層が非晶質基板上の多結晶Ｓｉ
層、微結晶Ｓｉ層、もしくは非晶質Ｓｉ層である請求項
１に記載の半導体基板。
【請求項３】前記半導体基板のＳｉ層上に形成した薄
膜トランジスタを備えた請求項１または２に記載の半導
体装置。
【請求項４】前記半導体基板上の薄膜トランジスタを
画素部のスイッチングトランジスタとして使用する請求
項３に記載の画像表示装置に関する。