KR100411321B1 - 박막 전계 효과 트랜지스터를 구비한 반도체 장치 및 그제조 방법 - Google Patents

박막 전계 효과 트랜지스터를 구비한 반도체 장치 및 그제조 방법 Download PDF

Info

Publication number
KR100411321B1
KR100411321B1 KR10-2001-0011351A KR20010011351A KR100411321B1 KR 100411321 B1 KR100411321 B1 KR 100411321B1 KR 20010011351 A KR20010011351 A KR 20010011351A KR 100411321 B1 KR100411321 B1 KR 100411321B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor film
liquid crystal
crystal display
display device
Prior art date
Application number
KR10-2001-0011351A
Other languages
English (en)
Other versions
KR20010088393A (ko
Inventor
하야시마사미
고바야시마사나오
Original Assignee
미쓰비시덴키 가부시키가이샤
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤, 세이코 엡슨 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20010088393A publication Critical patent/KR20010088393A/ko
Application granted granted Critical
Publication of KR100411321B1 publication Critical patent/KR100411321B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Abstract

본 발명에 의하면, 높은 신뢰성을 갖는 반도체 장치를 제공한다. 채널 영역(6a∼6d)을 갖는 박막 전계 효과 트랜지스터(19, 20, 22)를 구비한 반도체 장치에 있어서, 기판(1)과 반도체막을 구비한다. 반도체막은 기판(1)상에 형성되고, 박막 전계 효과 트랜지스터(19, 20, 22)의 채널 영역(6a∼6d)을 포함한다. 반도체막의 상부 표면(25a∼25d)은 반도체막의 표면층을 제거하는 것에 의해 평탄화되어 있다.

Description

박막 전계 효과 트랜지스터를 구비한 반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE HAVING A THIN FILM FIELD-EFFECT TRANSISTOR, LIQUID CRYSTAL DISPLAY DEVICE, AND PRODUCTION METHOD THEREOF}
본 발명은 반도체 장치 및 그 제조 방법과 액정 표시 장치 및 그 제조 방법에 관한 것으로, 보다 구체적으로는, 높은 신뢰성을 실현하는 것이 가능한 반도체 장치 및 그 제조 방법과 액정 표시 장치 및 그 제조 방법에 관한 것이다.
종래에는, 액정 표시 장치의 하나로서, 박막 전계 효과 트랜지스터를 이용한 액정 표시 장치가 알려져 있다. 이러한 액정 표시 장치에 있어서의, 박막 전계 효과 트랜지스터가 형성된 유리 기판을 도 38에 나타낸다. 도 38은 종래의 액정 표시 장치를 나타내는 단면 모식도이다. 도 38을 참조하여 액정 표시 장치를 설명한다.
도 38을 참조하면, 액정 표시 장치의 유리 기판(101)상에 있어서의 구동 회로 영역에는 n형 박막 전계 효과 트랜지스터(119)와 p형 박막 전계 효과 트랜지스터(120)가 형성되어 있다. 또한, 표시 화소 영역에서는 용량(121)과 화소용 박막 전계 효과 트랜지스터(122)가 형성되어 있다.
구동 회로 영역에 있어서는, 유리 기판(101)상에 하지막(102)이 형성되어 있다. 이 하지막으로서는 실리콘 산화막을 이용한다. 하지막(102)상에 n+형 불순물 영역(103a, 103b)과 n-형 불순물 영역(104a, 104b)과, 채널 영역(106a)이 동일한 반도체막을 이용하고 형성되어 있다. 채널 영역(106a) 상에는 게이트 절연막으로서 작용하는 절연막(107)이 형성되어 있다. 게이트 절연막(107)상에는 게이트 전극(108a)이 형성되어 있다. n+형 불순물 영역(103a, 103b)과 n-형 불순물 영역(104a, 104b)에 의해 소스/드레인 영역이 구성된다. 이 n+형 불순물 영역(103a, 103b)과 n-형 불순물 영역(104a~104b)과, 채널 영역(106a)과 채널 영역(106a) 상에 위치하는 절연막(107)과 게이트 전극(108a)으로 n형 박막 전계 효과 트랜지스터(119)가 구성되어 있다.
또한, 하지막(102)상에는, p형 불순물 영역(105a, 105b)과 채널 영역(106b)이 동일한 반도체막을 이용하여 형성되어 있다. 채널 영역(106b) 상에는 게이트 절연막으로서 작용하는 절연막(107)이 형성되어 있다. 채널 영역(106b) 상에 위치하는 영역에서는 절연막(107)상에 게이트 전극(108b)이 형성되어 있다. 이 p형 불순물 영역(105a, 105b), 채널 영역(106b), 게이트 절연막으로서 작용하는 절연막(107) 및 게이트 전극(108b)으로 p형 박막 전계 효과 트랜지스터(120)가 구성되어 있다. 이 n형 박막 전계 효과 트랜지스터(119)와 p형 박막 전계 효과 트랜지스터(120)의 위에는 층간 절연막(110)이 형성되어 있다. n+형 불순물 영역(103a, 103b)과 p형 불순물 영역(105a, 105b)의 위에 위치하는 영역에 있어서, 층간 절연막(110)과 절연막(107)의 일부를 제거하는 것에 의해 콘택트 홀(111a∼111d)이 형성되어 있다. 콘택트 홀(111a∼111d)의 내부로부터 층간 절연막(110)의 상부 표면 위에까지 연장되어 있도록, 금속 배선(112a∼112d)이 형성되어 있다. 패시베이션막상에는 평탄화막(113)이 형성되어 있다.
표시 화소 영역에 있어서는, 하지막(102)상에 용량 전극(109)이 형성되어 있다. 용량 전극(109)상에는 유전체막으로서의 절연막(107)을 거쳐서 또 하나의 용량 전극(108e)이 형성되어 있다. 이 용량 전극(109, 108e)과 절연막(107)으로 용량(121)이 구성되어 있다. 용량 전극(109)에 인접하도록, 하지막(102)상에는 도전 영역으로서의 n+형 불순물 영역(103c)이 형성되어 있다.
또한, 하지막(102)상에는 n+형 불순물 영역(103d∼103f), n-형 불순물 영역(104d∼104g) 및 채널 영역(106c, 106d)이 동일한 반도체막을 이용하여 형성되어 있다. 채널 영역(106c, 106d)상에는 게이트 절연막으로서의 절연막(107)을 거쳐서 게이트 전극(108c, 108d)이 형성되어 있다. 이와 같이, n+형 불순물 영역(103d, 103e), n-형 불순물 영역(104d, 104e), 채널 영역(106c), 게이트 절연막으로서의 절연막(107) 및 게이트 전극(108c)으로 하나의 박막 전계 효과 트랜지스터가 구성되어 있다. 또한, n+형 불순물 영역(103e, 103f), n-형 불순물 영역(104f, 104g), 채널 영역(106d), 게이트 절연막으로서의 절연막(107) 및 게이트 전극(108d)으로 또 하나의 박막 전계 효과 트랜지스터가 구성된다. 화소용 박막 전계 효과 트랜지스터(122)는 이 2개의 박막 전계 효과 트랜지스터를 포함한다.
용량(121)과 화소용 박막 전계 효과 트랜지스터(122) 위에는 층간 절연막(110)이 형성되어 있다. n+형 불순물 영역(103c, 103d, 103f) 상에 위치하는 영역에서는 층간 절연막(110)과 절연막(107)의 일부를 제거하는 것에 의해 콘택트 홀(111e∼111g)이 형성되어 있다. 콘택트 홀(111e∼111g)의 내부로부터 층간 절연막(110)의 상부 표면 위에까지 연장하도록, 금속 배선(112e, 112f)이 형성되어 있다. 금속 배선(112e, 112f) 상에는 패시베이션막(도시하지 않음)이 형성되어 있다. 패시베이션막상에는 평탄화막(113)이 형성되어 있다. 금속 배선(112e) 상에 위치하는 영역에는 평탄화막(113) 및 패시베이션막에 콘택트 홀(114)이 형성되어있다. 콘택트 홀(114)의 내부에서 평탄화막(113)의 상부 표면의 위에까지 연장하도록 ITO(주석 첨가 산화인듐) 등을 이용한 화소 전극(115)이 형성되어 있다.
도 39∼42는 도 38에 나타낸 액정 표시 장치의 제조 방법을 설명하기 위한 단면 모식도이다. 도 39∼42를 참조하여 액정 표시 장치의 제조 방법을 설명한다.
우선, 유리 기판(101)상에 실리콘 산화막 등의 하지막(102)을 형성한다. 이 하지막(102)상에 비정질 실리콘막(amorphous silicon)(126)을 형성한다. 이렇게 하여, 도 39에 나타내는 바와 같은 구조를 얻는다.
다음에, 비정질 실리콘막(126)을, 레이저 등을 이용하여 어닐링하는 것에 의해 폴리실리콘막(128)으로 만든다. 이 결과, 도 40에 나타내는 바와 같은 구조를 얻는다.
다음에, 폴리실리콘막(128)상에 레지스트막(도시하지 않음)을 형성한다. 이 레지스트막에 노광(露光) 및 현상 처리를 행하는 것에 의해 채널 패턴을 형성한다. 그리고, 이 채널 패턴이 형성된 레지스트막을 마스크로 하여, 폴리실리콘막(128)을 에칭에 의해 부분적으로 제거함으로써, 폴리실리콘막(129a∼129d)(도 41참조)을 형성한다. 그 후, 레지스트막을 제거한다. 이렇게 하여, 도 41에 나타내는 바와 같은 구조를 얻는다.
다음에, 도 42에 도시하는 바와 같이 폴리실리콘막(129c)이 형성된 영역 이외의 영역에 레지스트막(130)을 형성한다. 이 레지스트막(130)을 마스크로 하여, 용량 전극으로 되어야 할 폴리실리콘막(129c)에 도전성 불순물을 주입하는 것에 의해 용량 전극(109)을 형성한다. 이 때, 주입되는 도전성 불순물로서는 인이온(131)을 이용한다. 그 후, 레지스트막(130)을 제거한다.
다음에, 폴리실리콘막(129a, 129b, 129d)과 용량 전극(109)의 위에 절연막(107)(도 38참조)을 형성한다. 이 절연막(107)상에 도전체막을 형성한다. 이 도전체막상에 레지스트막을 형성한다. 이 레지스트막에 노광 현상 처리를 행하는 것에 의해 게이트 패턴을 형성한다. 이 게이트 패턴이 형성된 레지스트막을 마스크로 하여, 에칭에 의해 도전체막을 부분적으로 제거함으로써 전극(108a∼108d)(도 38참조)과 용량 전극(108e)(도 38참조)을 형성한다. 그 후, 레지스트막을 제거한다. 그리고, p형 박막 전계 효과 트랜지스터(120)(도 38참조)가 형성되어야 할 영역을 덮도록 레지스트막을 형성하는 동시에, n+형 불순물 영역(103a∼103f)(도 38참조)을 형성하기 위한 마스크로 되는 레지스트막을, 게이트 전극(108a, 108c, 108d)을 덮도록 형성한다. 그리고, 도전성 불순물로서의 인 이온을 폴리실리콘막(129a, 129d) 및 용량 전극(109)의 소정의 영역에 주입한다. 이렇게 하여, n+형 불순물 영역(103a∼103f)을 형성한다. 그 후, 레지스트막을 제거한다.
다음에, 인 이온을 게이트 전극(108a, 108c, 108d)을 마스크로 하여 폴리실리콘막(129a, 129d)의 소정의 영역에 주입하는 것에 의해, n-형 불순물 영역(104a, 104b, 104d∼104g)(도 38참조)을 형성한다. 다음에, p형 박막 전계 효과 트랜지스터(120)가 형성되어야 할 영역 이외의 영역에 레지스트막을 형성한다. 그리고, 게이트 전극(108b)을 마스크로 하여 폴리실리콘막(129b)의 소정의 영역에 p형의 도전성 불순물인 붕소 이온을 주입하는 것에 의해, p형 불순물 영역(105a, 105b)과 채널 영역(106b)(도 38참조)을 형성한다. 그 후 레지스트막을 제거한다.
다음에, 게이트 전극(108a∼108d)과 용량 전극(108e)의 위에 층간 절연막(110)(도 38참조)을 형성한다. 이 층간 절연막(110)상에 레지스트 패턴을 형성한다. 이 레지스트 패턴을 마스크로 하여, 층간 절연막(110)과 절연막(107)의 일부를 제거하는 것에 의해, 콘택트 홀(111a∼111g)(도 38참조)을 형성한다. 그 후, 레지스트 패턴을 제거한다. 그리고, 세정 공정을 실시한 후, 금속 배선(112a∼112f)(도 38참조)으로 되어야 할 금속층을 콘택트 홀(111a∼111g)의 내부로부터 층간 절연막(110)의 상부 표면상에까지 연장하도록 형성한다. 이 금속층상에 레지스트 패턴을 형성한다. 이 레지스트 패턴을 마스크로 하여 습식 에칭을 실행하는 것에 의해 금속층을 부분적으로 제거한다. 이렇게 하여, 금속 배선(112a∼112f)을 형성한다. 그 후, 레지스트 패턴을 제거한다.
금속 배선(112a∼112f)상에 패시베이션막을 형성한다. 패시베이션막상에 평탄화막(113)(도 38참조)을 형성한다. 평탄화막(113)의 상부 표면을 평탄화한 후, 평탄화막(113)과 패시베이션막에 콘택트 홀(114)(도 38참조)을 형성한다. 콘택트 홀(114)의 내부로부터 평탄화막(113)의 상부 표면상에까지 연장하도록 ITO막 등의 투명성 도전체막을 형성한다. 이 투명성 도전체막상에 화소 패턴이 형성된 레지스트막을 형성한다. 이 레지스트막을 마스크로 하여 습식 에칭에 의해 투명성 도전체막을 부분적으로 제거함으로써, 화소 전극(115)(도 38참조)을 형성한다. 그 후, 레지스트막을 제거한다. 이렇게 하여, 도 38에 나타내는 바와 같은 구조를 얻는다.
도 40에 나타낸 공정에서, 비정질 실리콘막(126)(도 39참조)이 레이저(127)에 의해서 어닐링됨으로써 폴리실리콘막(128)으로 되고 있지만, 이 레이저 어닐링 공정에는 이하에 설명하는 바와 같은 문제가 있었다.
도 43은 종래의 문제점을 설명하기 위한 모식도이다. 도 43에 도시하는 바와 같이, 비정질 실리콘막(126)의 표면, 비정질 실리콘막(126)과 하지막(102)의 경계 영역, 하지막(102)과 유리 기판(101)의 경계 영역, 혹은 유리 기판(101)의 내부 등에 있어서, 붕소나 비소, 혹은 나트륨이나 유황 등의 불순물(오염 물질)이 존재하는 오염 영역(160a∼160d)이 존재하고 있는 경우가 있다. 이러한 오염 영역(160a∼160d)이 존재하는 상태에서, 도 40에 나타내는 바와 같은 레이저 어닐링 공정을 실시한 경우, 이 레이저 어닐링 공정시에 이들의 오염 영역(160a∼160d)으로부터 폴리실리콘막(128)으로 불순물이 침입하여, 폴리실리콘막(128)내의 불순물의 농도가 상승한다고 하는 문제가 발생하는 경우가 있었다.
종래, 이러한 과제를 해결하기 위해서, 폴리실리콘막(128)과 유리 기판(101)의 사이에, 유리 기판(101)으로부터의 알칼리 이온 등의 불순물의 혼입을 방지하기 위해서 실리콘 질화막으로 이루어지는 장벽(障壁)층을 형성한다고 한 기술이 제안되어 있다. 그러나, 이 장벽층과 비정질 실리콘막(126)의 경계부나, 비정질 실리콘막(126)의 상부 표면에 존재하는 불순물에는 이 장벽층이 아무런 효과가 없다. 즉, 상기의 기술에서는 상기 과제를 근본적으로 해결하는 것은 어렵다.
그리고, 레이저 어닐링후 폴리실리콘막(128)이 불순물에 의해서 오염된 경우, 이 불순물의 존재에 기인하여 채널 영역에서는 홀 혹은 전자가 설정값 이상으로 공급되게 된다. 이 결과, 형성되는 박막 전계 효과 트랜지스터의 임계값 전압이 변동하는 등, 박막 전계 효과 트랜지스터의 전기적 특성이 변화되는 원인으로 되어 있었다.
도 44 및 45는 종래의 문제점을 설명하기 위한 모식도이다. 도 44를 참조하여, 레이저 어닐링후의 폴리실리콘막(128)의 상부 표면의 영역(161)을 부분적으로 확대해 보면, 도 45에 도시하는 바와 같이 폴리실리콘막(128)의 표면에는 레이저-어닐링 공정에 있어서 실리콘의 돌기 형상 부분(137)이 형성되는 경우가 있다. 폴리실리콘막(128)의 거의 평탄한 상부 표면으로부터의 돌기 형상 부분(137)의 돌출 높이는 폴리실리콘막(128)의 막두께보다도 높아지는 경우가 있었다. 이러한 돌기 형상 부분(137)이 폴리실리콘막(128)의 표면에 형성되면, 이 폴리실리콘막(128)상에 게이트 절연막으로서 작용하는 절연막(107)이 형성된 경우, 절연막(107)의 막두께가 이 돌기 형상 부분(137)상에 위치하는 영역에 있어서 국소적으로 얇아진다. 이와 같이 게이트 절연막으로서의 절연막(107)의 막두께가 국소적으로 얇아지면, 이 막두께가 얇은 부분에 있어서 절연 파괴가 일어나기 쉽게 되어 있었다. 이 결과, 박막 전계 효과 트랜지스터의 신뢰성이 저하하고 있었다. 그리고, 이러한 전계 효과 트랜지스터의 신뢰성의 저하는, 박막 전계 효과 트랜지스터를 이용한 액정 표시 장치의 양품률의 저하 및 표시 화소 영역에 있어서의 표시 특성의 변동의 원인으로 되어 있었다.
본 발명의 하나의 목적은 높은 신뢰성을 갖는 반도체 장치와 그 제조 방법을제공하는 것이다.
본 발명의 또 하나의 목적은, 높은 양품률을 달성할 수 있고 또한 표시 특성이 양호한 액정 표시 장치와 그 제조 방법을 제공하는 것이다.
도 1은 본 발명에 따른 액정 표시 장치의 실시예 1을 나타내는 단면 모식도,
도 2 내지 도 17은 도 1에 나타낸 액정 표시 장치의 제조 방법의 공정을 설명하기 위한 단면 모식도,
도 18은 도 3에 나타낸 레이저 어닐링 처리후의 폴리실리콘막의 상태를 나타내는 부분 단면 모식도,
도 19는 도 4에 나타낸 공정에서의 폴리실리콘막의 부분 단면 확대 모식도,
도 20 내지 도 23은 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 2의 공정을 설명하기 위한 단면 모식도,
도 24는 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 3을 설명하기 위한 모식도,
도 25는 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 4를 설명하기 위한 모식도,
도 26은 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 5를 설명하기위한 모식도,
도 27은 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 6을 설명하기 위한 모식도,
도 28은 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 7을 설명하기 위한 모식도,
도 29는 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 7의 제 1 변형예를 설명하기 위한 모식도,
도 30은 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 7의 제 2 변형예를 설명하기 위한 모식도,
도 31 및 도 32는 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 8의 공정을 설명하기 위한 모식도,
도 33은 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 8의 변형예의 제 1 공정을 설명하기 위한 모식도,
도 34는 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 8의 변형예의 제 2 공정을 설명하기 위한 모식도,
도 35 및 도 36은 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 9의 공정을 설명하기 위한 단면 모식도,
도 37은 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 10을 설명하기 위한 단면 모식도,
도 38은 종래의 액정 표시 장치를 나타내는 단면 모식도,
도 39 내지 도 42는 도 38에 나타낸 액정 표시 장치의 제조 방법의 공정을 설명하기 위한 단면 모식도,
도 43은 종래의 문제점을 설명하기 위한 모식도,
도 44는 종래의 문제점을 설명하기 위한 모식도,
도 45는 종래의 문제점을 설명하기 위한 모식도.
도면의 주요 부분에 대한 부호의 설명
1 : 유리 기판 2 : 하지막
3a∼3f : n+형 불순물 영역 4a∼4f :n-형 불순물 영역
5a, 5b : p형 불순물 영역 6a∼6d : 채널 영역
7 : 절연막 8a∼8d : 게이트 전극
8e, 9 : 용량 전극 10 : 층간 절연막
11a∼11g, 14 : 콘택트 홀 12a∼12f : 금속 배선
13 : 평탄화막 15 : 화소 전극
16 : 액정 17 : 대향 전극
18 : 상(上)유리 기판
19 : n형 박막 전계 효과 트랜지스터
20 : p형 박막 전계 효과 트랜지스터
21 : 용량
22 : 화소용 박막 전계 효과 트랜지스터
23 : 컬러 필터 24a, 24b : 배향막
25a∼25d : 채널 영역의 상부 표면 26 : 비정질 실리콘막
27 : 레이저광 28, 29a∼29d : 폴리실리콘막
30, 32, 33 : 레지스트막 31 : 인 이온
34 : 붕소 이온 35 : 수소 플라즈마
36 : 불순물 농축층 37 : 돌기 형상 부분
38 : 불순물 농도 저하층 39 : 폴리실리콘막의 상부 표면
40 : 볼록부 41 : 불순물 흡수막
42 : 히터 43 : 가대(架臺)
44 : 냉각수관 45 : 냉각수
46a, 46b : 전극 47 : 전원
48 : 기판 49a, 49b : 자계 발생 부재
50 : 중심축
본 발명의 제 1 특징에 있어서의 반도체 장치는, 채널 영역을 포함하는 박막 전계 효과 트랜지스터를 구비한 반도체 장치에 있어서, 기판과 반도체막을 구비한다. 반도체막은 기판상에 형성되고, 박막 전계 효과 트랜지스터의 채널 영역을 포함한다. 반도체막은 이 반도체막의 표면층을 제거하는 것에 의해 평탄화되고 있는 상부 표면을 갖는다.
이와 같이, 반도체막의 상부 표면이 평탄화되어 있다. 이 때문에, 돌기 형상 부분의 존재에 기인하여 채널 영역 상에 형성되는 게이트 절연막으로서의 절연막의 막두께가 국소적으로 얇아진다고 한 문제의 발생 및 전계의 집중을 방지할 수 있다. 이에 의해, 게이트 절연막의 절연 내압이 저하하는 것을 방지할 수 있다. 이 결과, 신뢰성이 높은 반도체 장치를 얻을 수 있다.
또한, 반도체막을 형성하는 공정에 있어서, 제거되는 표면층에 반도체막중의 불순물을 농축 또는 편석(segregating)시켜 두면, 이 표면층을 제거하는 것에 의해 반도체막내의 불순물을 확실히 제거할 수 있다. 그리고, 이렇게 하면, 반도체막내의 불순물에 기인하여 박막 전계 효과 트랜지스터의 임계값 전압이 변동되는 것을 방지할 수 있다. 이 결과, 보다 신뢰성이 높은 박막 전계 효과 트랜지스터를 구비하는 반도체 장치를 얻을 수 있다.
상기 제 1 특징에 있어서의 반도체 장치에서는, 반도체막의 상부 표면은 볼록부를 포함하고 있더라도 좋고, 반도체막의 거의 평탄한 상부 표면으로부터의 볼록부의 돌출 높이는 반도체막의 막두께보다 작은 것이 바람직하다.
여기서, 반도체막이 레이저 어닐링 처리를 받은 그대로 상태에서는, 반도체막의 상부 표면에는 반도체막의 막두께보다도 높은 높이를 갖는 바와 같은 돌기 형상 부분이 형성되어 있는 경우가 있다. 그러나, 반도체막의 표면층을 제거하여 평탄화함으로써, 이 돌기 형상 부분(볼록부)의 돌출 높이를 반도체막의 막두께보다 작게 할 수 있다. 이 때문에, 이 볼록부의 존재에 기인하는, 반도체막상에 형성되는 게이트 절연막의 막두께의 감소 비율을 작게 할 수 있고, 또한 전계의 집중을 방지할 수 있다. 이 결과, 게이트 절연막에 있어서의 절연 파괴의 발생 확률을 저감시킬 수 있다.
본 발명의 제 2 특징에 있어서의 반도체 장치는 채널 영역을 포함하는 박막 전계 효과 트랜지스터를 구비한 반도체 장치에 있어서, 기판과 반도체막을 구비한다. 반도체막은 기판상에 형성되고, 박막 전계 효과 트랜지스터의 채널 영역을 포함하며, 레이저 어닐링에 의해서 다결정화되어 있다. 반도체막의 상부 표면은 볼록부를 포함한다. 반도체막의 거의 평탄한 상부 표면으로부터의 볼록부의 돌출 높이는 반도체막의 막두께보다 작다.
이렇게 하면, 반도체막의 상부 표면에는 상대적으로 작은 돌출 높이를 갖는 볼록부가 형성되어 있기 때문에, 반도체막상에 게이트 절연막이 형성되는 경우, 이볼록부의 존재에 기인하는 게이트 절연막의 막두께의 감소 비율을 저감할 수 있고, 또한 전계의 집중을 방지할 수 있다. 이 때문에, 게이트 절연막에 있어서 이러한 막두께의 감소에 기인하는 절연 파괴의 발생 비율을 저감할 수 있다. 이 결과, 높은 신뢰성을 갖는 반도체 장치를 얻을 수 있다.
본 발명의 제 3 특징에 있어서의 액정 표시 장치는 상기 제 1 특징 또는 제 2 특징에 있어서의 반도체 장치를 구비한다.
이렇게 하면, 액정 표시 장치의 구동 회로 영역과 표시 화소 영역 등에, 본 발명에 의한 높은 신뢰성을 갖는 박막 전계 효과 트랜지스터를 이용하는 것에 의해, 액정 표시 장치의 신뢰성을 높일 수 있는 동시에, 불량품의 발생 확률을 저감할 수 있기 때문에, 양품률을 향상시킬 수 있다. 또한, 이러한 높은 신뢰성을 갖는 반도체 장치를 표시 화소 영역에서의 화소에 적용하면, 액정의 표시 화면의 균일성을 향상시킬 수 있다.
본 발명의 제 4 특징에 있어서의 반도체 장치의 제조 방법은, 채널 영역을 포함하는 박막 전계 효과 트랜지스터를 구비한 반도체 장치의 제조 방법에 있어서, 기판상에 비정질 반도체막을 형성한다. 비정질 반도체막을 열처리하는 것에 의해, 채널 영역으로 되어야 할 영역을 포함하는 결정성 반도체막을 형성한다. 결정성 반도체막의 표면층을 제거한다.
이렇게 하면, 열처리에 기인하여 반도체막의 표면에 돌기 형상 부분 등의 형상 불량이 발생하더라도, 결정성 반도체막의 표면층을 제거함으로써, 이러한 형상 불량 발생부를 제거할 수 있다. 이 때문에, 반도체막상에 박막 전계 효과 트랜지스터의 게이트 절연막을 형성하는 경우, 이 게이트 절연막의 막두께가 반도체막의 표면의 돌기 형상 부분에 기인하여 국소적으로 막두께가 얇아진다고 한 문제의 발생 및 전계의 집중을 방지할 수 있다. 그 때문, 게이트 절연막의 막두께가 국소적으로 얇아지는 것에 기인하는 게이트 절연막의 절연 파괴 등의 불량의 발생을 방지할 수 있다. 이 결과, 높은 신뢰성을 갖는 반도체 장치를 얻을 수 있다.
상기 제 4 특징에 있어서의 반도체 장치의 제조 방법에서는, 결정성 반도체막을 형성하는 공정이 반도체막내의 불순물을 결정성 반도체막의 표면층에 농축 또는 편석시키는 고순도화 공정을 포함하는 것이 바람직하다.
이 경우, 표면층을 제거하는 공정을 실행하는 것에 의해, 표면층에 농축 또는 편석한 반도체막내의 불순물을 동시에 반도체막으로부터 제거할 수 있다. 이 때문에, 불순물 농도가 낮은 반도체막을 얻을 수 있다. 그 때문, 채널 영역에 있어서 불순물의 농도가 필요 이상으로 높아지는 것에 기인하여 박막 전계 효과 트랜지스터의 임계값 전압이 변동한다고 한 문제의 발생을 확실히 방지할 수 있다. 이 결과, 높은 신뢰성을 갖는 반도체 장치를 얻을 수 있다.
상기 제 4 특징에 있어서의 반도체 장치의 제조 방법에서는, 고순도화 공정이, 비정질 반도체막을 열처리할 때에, 비정질 반도체막에 있어서 기판에 인접하는 영역의 온도를 비정질 반도체막에 있어서의 상부 표면층의 온도보다 낮게 하는 것을 포함하는 것이 바람직하다.
이 경우, 열처리시에 반도체막의 기판에 인접하는 영역으로부터 반도체막의 결정화가 진행하게 된다. 그리고, 비정질 반도체막의 상부 표면층은 반도체막내에서도 마지막으로 결정화가 일어난다. 그리고, 붕소 및 비소 등의 불순물은 이러한 최후에 결정화가 일어나는 영역(결정성 반도체막의 표면층)의 결정 입자 경계(grain boundary) 등에 농축 또는 편석한다. 이 때문에, 이 표면층을 제거하는 것에 의해 확실히 결정성의 반도체막으로부터 불순물을 제거할 수 있다.
상기 제 4 특징에 있어서의 반도체 장치의 제조 방법에서는, 고순도화 공정이 비정질 반도체막을 열처리할 때에, 비정질 반도체막에 전계를 인가하는 것을 포함하는 것이 바람직하다.
이 경우, 비정질 반도체막의 열처리중에는, 반도체막내에서 불순물이 비교적 용이하게 이동 가능해지고 있다. 그리고, 불순물이 플러스 혹은 마이너스의 전하를 갖고 있는 이온으로서 존재하는 경우, 전계를 반도체막의 상부 표면에 대하여 거의 수직 방향으로 인가하고, 또한 전계의 방향을 제어하면, 임의의 부호의 전하를 갖는 불순물 이온을 반도체막의 표면층 방향으로 이동시킬 수 있다. 즉, 불순물 이온이 반도체막의 표면층으로 농축 또는 편석하는 것을 촉진하는 것이 가능해진다. 또한, 플러스 이온 혹은 마이너스 이온인 불순물 이온을 그 전하의 부호에 의해 선택적으로 반도체막의 표면층에 농축 또는 편석시킬 수 있기 때문에, 불순물 이온을 그 전하의 부호에 의해 선택적으로 반도체막으로부터 제거하는 것이 가능해진다.
상기 제 1 특징에 있어서의 반도체 장치의 제조 방법에서는, 표면층이 제거된 결정성의 반도체막에 상기 고순도화 공정에서의 전계의 방향과는 반대 방향의 전계를 인가하면서, 결정성의 반도체막을 재(再)열처리하는 것이 바람직하다. 재열처리된 결정성의 반도체막의 표면층을 다시 제거하는 것이 바람직하다.
이 경우, 1회째의 고순도화 공정에 있어서, 예를 들면 플러스의 전하를 갖는 불순물 이온이 반도체막의 표면층에 농축 또는 편석하는 것에 의해 제거된 경우를 생각한다. 그리고, 1회째의 고순도화 공정과는 반대 방향의 전계를 인가하면서 재열처리를 실행하면, 마이너스의 전하를 갖는 불순물 이온을 반도체막의 표면층에 농축 또는 편석시킬 수 있다. 그리고, 재열처리된 반도체막의 표면층을 다시 제거하는 것에 의해, 이들 마이너스의 전하를 갖는 불순물 이온을 반도체막으로부터 확실히 제거할 수 있다. 이 결과, 플러스의 전하를 갖는 불순물 이온과 마이너스의 전하를 갖는 불순물 이온의 양쪽의 불순물 이온을 확실히 반도체막으로부터 제거할 수 있다. 이것에 의해, 반도체막내의 불순물의 농도를 확실히 저감할 수 있기 때문에, 박막 전계 효과 트랜지스터의 임계값 전압이 이들 불순물의 영향에 의해서 변동한다고 한 문제의 발생을 방지할 수 있다.
상기 제 4 특징에 있어서의 반도체 장치의 제조 방법에서는, 고순도화 공정이 비정질 반도체막을 열처리할 때에 비정질 반도체막에 자계를 인가하는 것을 포함하는 것이 바람직하다.
이 경우, 비정질 반도체막이 형성된 기판을 열처리할 때에, 예를 들면 기판을 수평 방향으로 이동시키고, 또한 기판의 표면에 평행하고 그 이동 방향과는 수직 방향의 자계를 비정질 반도체막에 인가한다. 이렇게 하면, 기판의 이동에 의해, 불순물 이온이 이동하게 되기 때문에, 비정질 반도체막의 막두께 방향, 혹은 반도체막의 표면에 거의 수직인 방향의 힘(로렌쯔(Lorenz) 힘)을 불순물 이온이 받게 된다. 이 결과, 상기 전계를 인가한 경우와 마찬가지로, 반도체막의 표면층에 임의의 부호의 전하를 갖는 불순물 이온을 농축 또는 편석시키는 것이 가능해진다.
또한, 전계를 인가하는 경우에는, 비정질막의 위쪽에 전극 등의 부재를 배치할 필요가 있지만, 상술한 바와 같이 자계를 기판의 수평 방향으로 인가하는 경우에는, 기판의 위쪽 이외의 영역에 이 자계를 인가하기 위한 장치를 배치할 수 있다. 이 때문에, 기판의 위쪽에 여분인 장치를 배치하지 않기 때문에, 용이하게 반도체막으로 레이저광 등을 조사할 수 있다. 이 결과, 레이저 어닐링 등의 열처리를 용이하게 실행할 수 있다.
상기 제 4 특징에 있어서의 반도체 장치의 제조 방법에서는, 표면층이 제거된 결정성 반도체막에, 고순도화 공정에서의 자계의 방향과는 반대 방향의 자계를 인가하면서 결정성 반도체막을 재열처리하는 것이 바람직하다. 재열처리된 결정성 반도체막의 표면층을 다시 제거하는 것이 바람직하다.
이 경우, 반도체막을 재열처리할 때에 상기한 고순도화 공정에서의 자계와는 반대 방향의 자계를 인가하고 있기 때문에, 고순도화 공정에 있어서 반도체막의 표면층에 농축 또는 편석한 불순물 이온과는 반대의 도전형 전하를 갖는 불순물 이온을 반도체막의 표면층에 농축 또는 편석시킬 수 있다. 이 때문에, 반도체막내의 플러스의 전하를 갖는 불순물 이온 및 마이너스의 전하를 갖는 불순물 이온의 양쪽을 반도체막으로부터 확실히 제거할 수 있다.
상기 제 4 특징에 있어서의 반도체 장치의 제조 방법에서는, 고순도화 공정이 비정질 반도체막을 열처리할 때에 비정질 반도체막에 원심력을 가하는 것이 바람직하다.
이렇게 하면, 반도체막의 표면에 거의 수직인 방향의 원심력을 가함으로써 반도체막을 구성하는 재료와 불순물과의 비중 차이에 의해, 반도체막의 표면층에 불순물을 용이하게 농축 또는 편석시킬 수 있다. 예를 들면, 열처리를 실행하여 비정질 반도체막이 용융 상태로 된 경우에, 이 반도체막의 상부 표면으로부터 기판측으로 향하는 방향에 원심력을 가하면, 이 용융 상태로 된 반도체막내에 있어서, 이 반도체막을 구성하는 재료보다도 비중이 가벼운 불순물을 반도체막의 상부 표면측(표면층)에 농축 또는 편석시킬 수 있다. 그 후, 반도체막의 표면층을 제거하면, 비중이 상대적으로 가벼운 불순물 원소를 확실히 반도체막으로부터 제거할 수 있다. 그리고, 원심력이 가하는 방향을 반대로 하면, 반도체막의 표면층에 반도체막을 구성하는 재료보다도 비중이 무거운 불순물을 용이하게 농축 또는 편석시킬 수 있다. 즉, 원심력을 가하는 방향에 의해서, 반도체막을 구성하는 재료보다 비중이 큰 불순물 또는 비중이 작은 불순물을 선택적으로 제거하는 것이 가능해진다.
상기 제 4 특징에 있어서의 반도체 장치의 제조 방법에서는, 표면층이 제거된 결정성 반도체막에 상기 고순도화 공정에서의 원심력의 방향과는 반대 방향의 원심력을 가하면서 결정성 반도체막을 재열처리하는 것이 바람직하다. 재열처리된 결정성 반도체막의 표면층을 다시 제거하는 것이 바람직하다.
이 경우, 반도체막을 구성하는 재료에 대해서 비중이 상대적으로 큰 불순물 및 비중이 상대적으로 작은 불순물의 양쪽을 확실히 반도체막으로부터 제거할 수 있다. 이 결과, 불순물의 존재에 기인하여 박막 전계 효과 트랜지스터의 임계값전압이 변동하는 것을 확실히 방지할 수 있다.
상기 제 4 특징에 있어서의 반도체 장치의 제조 방법에서는, 고순도화 공정에 있어서, 비정질 반도체막을 열처리할 때에, 비정질 반도체막에서 기판에 인접하는 영역의 온도를 비정질 반도체막에서의 상부 표면층의 온도보다 낮게 하는 것, 비정질 반도체막에 전계를 인가하는 것, 비정질 반도체막에 자계를 인가하는 것 및 비정질 반도체막에 원심력을 가하는 것으로 이루어지는 군(群)으로부터 선택되는 적어도 2개를 실시하는 것이 바람직하다.
이 경우, 한 번의 고순도화 공정에서 불순물을 농축 또는 편석시키기 위한 복수의 수단을 실시하기 때문에, 보다 확실히 반도체막의 표면층에 불순물을 농축 또는 편석시킬 수 있다. 이 결과, 반도체막내의 불순물 농도를 확실히 저하시킬 수 있다.
상기 제 4 특징에 있어서의 반도체 장치의 제조 방법에서는, 결정성 반도체막의 표면층을 제거하는 공정에 앞서서, 결정성 반도체막을, 에칭을 이용하여 부분적으로 제거하는 것에 의해, 채널 영역으로 되어야 할 영역을 포함하고, 또한 반도체막의 표면층을 포함하는 반도체막 부분을 형성하는 것이 바람직하다.
반도체막 부분을 형성하는 공정에 있어서, 에칭 마스크로서 이용하는 레지스트막을 형성하는 경우를 생각한다. 반도체막 부분을 형성한 후, 반도체막 부분상에 이러한 레지스트막이 잔존하더라도, 반도체막 부분을 형성하는 공정후에 반도체막의 표면층을 제거하는 공정을 실행하기 때문에, 이러한 레지스트막의 잔존 부분을 반도체막의 표면층과 함께 제거할 수 있다. 이 때문에, 이러한 레지스트막이반도체막 부분상에 잔존하는 것을 방지할 수 있다. 이 결과, 상기한 바와 같은 레지스트막의 잔존에 기인하는 박막 전계 효과 트랜지스터의 구조 결함의 발생을 방지할 수 있다.
또한, 반도체막 부분이 형성된 영역 이외의 영역에, 반도체막 부분을 형성하는 공정후에 있어서 불순물과 이물 등이 존재하는 것과 같은 경우, 이 반도체막의 표면층을 제거하는 공정에서 이들 이물(異物)도 함께 제거하는 것이 가능하다. 이 결과, 이러한 이물의 존재에 기인하는 반도체 장치의 구조 결함의 발생을 확실히 방지할 수 있다.
상기 제 4 특징에 있어서의 반도체 장치의 제조 방법에서는, 반도체막 부분을 형성하는 공정이, 반도체막을 에칭에 의해서 부분적으로 제거하는 것에 의해 다른 반도체막 부분을 형성하는 공정을 포함하는 것이 바람직하고, 반도체막의 표면층을 제거하는 공정에 앞서서, 다른 반도체막 부분에 도전성 불순물을 주입하는 것이 바람직하다.
여기서, 이 도전성 불순물을 주입하는 공정에 있어서의 마스크로서 레지스트막을 반도체막상에 형성한 경우를 생각한다. 이 경우, 이 레지스트막이 레지스트막 제거 공정후에도 반도체막상에 잔존하는 경우가 있었다. 그러나, 본 발명에서는, 도전성 불순물을 주입하는 공정후에 반도체막의 표면층을 제거하기 때문에, 반도체막의 표면층과 동시에 레지스트막의 잔존 부분도 제거할 수 있다. 그 때문, 이러한 레지스트막의 잔존이라고 한 문제의 발생을 확실히 방지할 수 있다. 이 결과, 잔존한 레지스트막에 기인하는 반도체 장치의 구조 결함의 발생을 방지할 수있다.
또한, 도전성 불순물의 주입 공정 및 상술한 바와 같이 레지스트막의 제거 공정 등에 의해서 반도체막의 표면층에 결함이 발생하는 경우가 있었다. 그러나, 도전성 불순물을 주입하는 공정후에 반도체막의 표면층을 제거하기 때문에, 반도체막의 표면층에서의 이 결함 발생부를 반도체막으로부터 제거할 수 있다. 이 결과, 반도체막에 있어서의 이러한 결함 발생부의 존재에 기인하는 박막 전계 효과 트랜지스터의 전기적 특성의 열화를 방지할 수 있다.
본 발명의 제 5 특징에 있어서의 반도체 장치의 제조 방법은, 채널 영역을 포함하는 박막 전계 효과 트랜지스터를 구비한 반도체 장치의 제조 방법에 있어서, 기판상에 비정질 반도체막을 형성한다. 비정질 반도체막상에 불순물 흡수막을 형성한다. 불순물 흡수막이 형성된 상태에서 비정질 반도체막을 열처리하는 것에 의해, 채널 영역으로 되어야 할 영역을 포함하는 결정성 반도체막을 형성한다. 불순물 흡수막을 제거한다.
이렇게 하면, 미리 불순물 흡수막을 형성하기 때문에, 불순물을 농축 또는 편석(偏析)시킨 후에 반도체막의 일부분을 제거할 필요가 없다. 즉, 비정질 반도체막의 성막 두께를 상기 제 4 특징에 있어서의 반도체 장치의 제조 방법보다도 얇게 할 수 있다. 그리고, 열처리에 레이저를 이용하는 경우, 레이저의 출력은 열처리를 받는 비정질 반도체막의 막두께에 비례하여 크게 할 필요가 있지만, 비정질 반도체막의 막두께를 작게 하면 비교적 작은 출력의 레이저를 이용하더라도 열처리하는 것이 가능해진다. 이 결과, 반도체 장치의 제조 비용을 저감하는 것이 가능해진다.
상기 제 5 특징에 있어서의 반도체 장치의 제조 방법에서는, 불순물 흡수막을 제거하는 공정에 앞서서, 결정성 반도체막과 불순물 흡수막을 에칭에 의해서 부분적으로 제거하는 것에 의해, 채널 영역으로 되어야 할 영역을 포함하는 반도체막 부분을 형성하는 것이 바람직하다.
반도체막 부분을 형성하기 위한 에칭에 있어서, 레지스트막을 마스크로서 이용하는 경우를 생각하면, 이 레지스트막을 에칭 후에 제거할 때, 반도체막상에 레지스트막이 잔존하는 경우가 있었다. 그러나, 반도체막 부분을 형성한 후에 이 불순물 흡수막을 제거하기 때문에, 불순물 흡수막상에 잔존하는 레지스트막을 동시에 제거할 수 있다. 이 결과, 레지스트막이 잔존함으로써 박막 전계 효과 트랜지스터의 구조 불량이 일어난다고 한 문제의 발생을 방지할 수 있다.
또한, 반도체막 부분을 형성하는 공정후에 불순물 흡수막을 제거하기 때문에, 반도체막 부분이 잔존하고 있는 영역 이외의 영역에 이물 등이 존재하고 있는 경우에, 이 불순물 흡수막을 제거하는 공정에서 동시에 이들 이물도 제거할 수 있다. 이 결과, 이러한 이물의 존재에 기인하는 반도체 장치의 불량의 발생을 방지할 수 있다.
상기 제 5 특징에 있어서의 반도체 장치의 제조 방법에서는, 반도체막 부분을 형성하는 공정이 결정성 반도체막과 불순물 흡수막을 에칭에 의해서 부분적으로 제거하는 것에 의해, 다른 반도체막 부분을 형성하는 공정을 포함하는 것이 바람직하고, 불순물 흡수막을 제거하는 공정에 앞서서, 다른 반도체막 부분에 도전성 불순물을 주입하는 공정을 구비하는 것이 바람직하다.
여기서, 도전성 불순물을 주입하는 공정에 이용하는 마스크로서 레지스트막을 형성하는 경우를 생각한다. 이 경우, 도전성 불순물을 주입하는 공정후에 레지스트막을 제거할 때에, 이 레지스트막이 반도체막상 등에 잔존하는 경우가 있다. 이러한 잔존한 레지스트막의 존재에 의해서 반도체 장치의 구조 결함이 발생하는 경우가 있었다. 그러나, 도전성 불순물을 주입하는 공정후에 불순물 흡수막을 제거하기 때문에, 이 불순물 흡수막을 제거할 때 동시에 레지스트막의 잔존 부분도 제거하는 것이 가능해진다. 이 결과, 레지스트막의 잔존에 기인하는 반도체 장치의 구조 결함의 발생을 확실히 방지할 수 있다.
또한, 이러한 레지스트막의 제거 공정에 있어서는 애싱 처리 등을 행하지만, 이 애싱 처리에 의해서 반도체막 부분이 손상을 받는 경우가 있었다. 그러나, 이 불순물 흡수막은 이러한 애싱 처리에 의한 반도체막 부분에서의 손상(damage)의 발생을 방지하는 보호막으로서 작용한다. 그 때문에, 반도체막 부분에 이러한 애싱 처리에 기인하는 결함이 발생하는 것을 확실히 방지할 수 있다.
본 발명의 제 6 특징에 있어서의 액정 표시 장치의 제조 방법은, 상기 제 4 특징 또는 제 5 특징에 있어서의 반도체 장치의 제조 방법을 이용한다.
이렇게 하면, 높은 신뢰성을 갖는 박막 전계 효과 트랜지스터 등의 반도체 장치를 구비한 액정 표시 장치를 용이하게 얻을 수 있다.
또한, 이러한 높은 신뢰성을 갖는 박막 전계 효과 트랜지스터를 액정 표시 장치의 구동 회로와 표시 화소에 적용하면, 액정 표시 장치의 신뢰성을 향상시킬수 있음과 동시에, 액정 표시 장치의 표시 특성의 균일화를 도모할 수 있다. 또한, 높은 신뢰성을 갖는 박막 전계 효과 트랜지스터를 이용하기 때문에, 액정 표시 장치의 양품률을 향상시키는 것이 가능해진다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
이하, 도면에 근거하여 본 발명의 실시예를 설명한다. 또, 이하의 도면에 있어서 동일 또는 상당하는 부분에는 동일한 참조 번호를 부여하고 그 설명은 반복하지 않는다.
(실시예 1)
도 1을 참조하여, 본 발명에 따른 액정 표시 장치의 실시예 1을 설명한다.
도 1을 참조하면, 액정 표시 장치에는 구동 회로 영역에서 유리 기판(1)상에 하지막(2)이 형성되어 있다. 하지막(2)상에는 n형 박막 전계 효과 트랜지스터(19)와 p형 박막 전계 효과 트랜지스터(20)를 형성한다. n형 박막 전계 효과 트랜지스터(19)는 고농도 불순물 영역으로서의 n+형 불순물 영역(3a, 3b)과, 저농도 불순물 영역으로서의 n-형 불순물 영역(4a, 4b)과, 채널 영역(6a)과, 게이트 절연막으로서 작용하는 절연막(7)과, 게이트 전극(8a)을 구비한다. 이 n+형 불순물 영역(3a, 3b)과 n-형 불순물 영역(4a, 4b)으로부터 LDD(Lightly Doped Drain) 구조를 구비한 소스 및 드레인 영역이 형성되어 있다. 이 n+형 불순물 영역(3a, 3b)과 n-형 불순물 영역(4a, 4b)과 채널 영역(6a)은 하지막(2)상에 동일한 반도체막을 이용하여 형성되어 있다. 채널 영역(6a) 상에 위치하는 영역에서는 절연막(7)을 거쳐서 게이트 전극(8a)이 형성되어 있다.
또한, p형 박막 전계 효과 트랜지스터(20)는 소스 및 드레인 영역으로서의 p형 불순물 영역(5a, 5b)과, 채널 영역(6b)과, 게이트 절연막으로서 작용하는 절연막(7)과, 게이트 전극(8b)을 구비한다. 하지막(2)상에는 p형 불순물 영역(5a, 5b)과 채널 영역(6b)이 동일한 반도체막을 이용하여 형성되어 있다. 채널 영역(6b) 상에 위치하는 영역에서는 절연막(7)을 거쳐서 게이트 전극(8b)이 형성되어 있다. 게이트 전극(8a, 8b) 상에는 층간 절연막(10)이 형성되어 있다. n+형 불순물 영역(3a, 3b) 및 p형 불순물 영역(5a, 5b) 상에 위치하는 영역에 있어서는, 층간 절연막(10)과 절연막(7)과의 일부를 에칭에 의해 제거함으로써 콘택트 홀(11a∼11d)이 형성되어 있다. 콘택트 홀(11a∼11d)의 내부로부터 층간 절연막(10)의 상부 표면상에까지 연장하도록 금속 배선(12a∼12d)이 형성되어 있다. 금속 배선(12a∼12d)상에는 패시베이션막(도시하지 않음)이 형성되어 있다. 패시베이션막상에는 평탄화막(13)이 형성되어 있다.
표시 화소 영역에 있어서는 용량(21)과 화소용 박막 전계 효과 트랜지스터(22)가 형성되어 있다. 용량(21)은 용량 전극(9, 8e)과, 유전체막으로서 작용하는 절연막(7)을 구비한다. 하지막(2)상에는 용량 전극(9)이 형성되어 있다. 용량 전극(9)상에 위치하는 영역에 있어서는 절연막(7)을 거쳐서 용량 전극(8e)이 형성되어 있다. 용량 전극(9)에 인접하는 부분에는 n+형 불순물 영역(3c)이 형성되어 있다.
또한, 화소용 박막 전계 효과 트랜지스터(22)는 제 1 및 제 2 박막 전계 효과 트랜지스터를 포함한다. 제 1 박막 전계 효과 트랜지스터는 고농도 불순물 영역인 n+형 불순물 영역(3d, 3e)과, 저농도 불순물 영역인 n-형 불순물 영역(4c, 4d)과, 채널 영역(6c)과, 게이트 절연막으로서 작용하는 절연막(7)과, 게이트 전극(8c)을 갖는다. 제 2 박막 전계 효과 트랜지스터는 고농도 불순물 영역인 n+형 불순물 영역(3e, 3f)과, 저농도 불순물 영역인 n+형 불순물 영역(4e, 4f)과, 채널 영역(6d)과, 게이트 절연막으로서 작용하는 절연막(7)과, 게이트 전극(8d)을 갖는다.
유리 기판(1)상에는 하지막(2)이 형성되어 있다. 하지막(2)상에는 동일한 반도체막을 이용하여 형성된 n+형 불순물 영역(3d∼3f)과, n-형 불순물 영역(4c∼4f)과, 채널 영역(6c, 6d)이 형성되어 있다. 채널 영역(6c, 6d)상에는 각각 게이트 절연막으로서 작용하는 절연막(7)이 형성되어 있다. 채널 영역(6c, 6d)상에 위치하는 영역에 있어서는 절연막(7)상에 게이트 전극(8c, 8d)이 형성되어 있다.
이 용량(21)과 화소용 전계 효과 트랜지스터(22)의 위에는 층간 절연막(10)이 형성되어 있다. n+형 불순물 영역(3c, 3d, 3f)상에 위치하는 영역에 있어서는 층간 절연막(10)과 절연막(7)의 일부를 제거하는 것에 의해 콘택트 홀(11e∼11g)이 형성되어 있다. 콘택트 홀(11e∼11g)의 내부로부터 층간 절연막(10)의 상부 표면상에까지 연장하도록 금속 배선(12e, 12f)이 형성되어 있다. 금속 배선(12e, 12f)상에는 패시베이션막(도시하지 않음)이 형성되어 있다. 패시베이션막상에는 평탄화막(13)이 형성되어 있다. 금속 배선(12e)상에 위치하는 영역에서는 평탄화막(13)과 패시베이션막의 일부를 제거하는 것에 의해 콘택트 홀(14)이 형성되어 있다. 콘택트 홀(14)의 내부로부터 평탄화막(13)의 상부 표면상에까지 연장하도록 ITO 등의 투명성 도전체막으로 이루어지는 화소 전극(15)이 형성되어 있다. 화소 전극(15)상에는 배향막(24a)이 형성되어 있다.
이러한 n형 박막 전계 효과 트랜지스터(19), p형 박막 전계 효과 트랜지스터(20), 용량(21) 및 화소용 박막 전계 효과 트랜지스터(22)가 형성된 유리 기판(1)에 대향하도록, 상(上)유리 기판(upper glass substrate)(18)이 배치된다. 상유리 기판(18)의 유리 기판(1)에 대향하는 면상에는 컬러 필터(23)가 형성된다. 컬러 필터(23)의 유리 기판(1)에 대향하는 면상에는 대향 전극(17)이 형성되어 있다. 대향 전극(17)의 유리 기판(1)에 대향하는 면상에는 배향막(24b)이 형성되어 있다. 그리고, 이 유리 기판(1)과 상유리 기판(18) 사이에는 액정(16)이 주입ㆍ밀봉되어 있다.
도 1에 나타낸 액정 표시 장치에 있어서는, 채널 영역(6a∼6d)의 표면층(상부 표면층)은, 후술하는 제조 방법에 있어서 도시하는 바와 같이 소정의 막두께만큼 제거되어 있다. 이 때문에, 이 채널 영역(6a∼6d)의 상부 표면(25a∼25d)에 어닐링 공정 등에 기인하여 채널 영역(6a∼6d)의 막두께보다도 큰 돌기 형상 부분이 형성되더라도, 이 돌기 형상 부분(돌기부)을 상기 표면층과 동시에 제거할 수 있다. 즉, 채널 영역(6a∼6d)의 상부 표면에는 상기한 바와 같은 돌기 형상 부분은 잔존하지 않는다. 이 때문에, 이러한 돌기부의 존재에 기인하여 절연막(7)의 막두께가 국소적으로 얇아진다고 한 불량의 발생을 방지할 수 있다. 이 결과, 박막 전계 효과 트랜지스터의 게이트 절연막으로서의 절연막(7)에서 절연 파괴가 발생하는 것을 확실히 방지할 수 있다.
도 2∼17을 참조하여, 액정 표시 장치의 제조 방법을 설명한다.
우선, 도 2에 도시하는 바와 같이 유리 기판(1)상에 하지막(2)을 성막한다. 이 하지막(2)으로서는 실리콘 산화막을 이용한다. 이 하지막(2)상에 비정질 반도체막으로서의, 막두께 T1의 비정질 실리콘막(26)을 형성한다.
다음에, 도 3에 도시하는 바와 같이 비정질 실리콘막(26)(도 2참조)에 레이저(27)를 조사하는 것에 의해 레이저 어닐링 처리를 실행한다. 이 결과, 비정질 실리콘막(26)은 결정성 반도체막으로서의 폴리실리콘막(28)으로 된다. 이 레이저(27)의 조사 조건으로서는, 예를 들면 XeCl의 엑시머 레이저를 이용하여, 레이저의 조사 영역의 사이즈가 150㎜ ×400㎛, 중첩율(overlap rate)을 95%, 대기 분위기이고 또한 온도는 실온이라는 조건을 이용할 수 있다.
이 레이저 어닐링 처리후, 폴리실리콘막(28)은 도 18에 나타내는 바와 같은상태로 되어 있다. 도 18은 도 3에 나타낸 레이저 어닐링 처리후의 폴리실리콘막(28)의 상태를 나타내는 부분 단면 모식도이다.
도 18을 참조하면, 레이저(27)(도 3참조)는 폴리실리콘막(28)의 상부 표면측으로부터 조사되고, 또한 유리 기판(1) 및 하지막(2)이 폴리실리콘막(28)에 대한 방열 부재와 같은 기능을 해내고 있다. 이 때문에, 비정질 실리콘막(26)이 레이저 조사되는 것에 의해 용융 상태로 된 후, 폴리실리콘막(28)으로 되는 응고 반응은 폴리실리콘막(28)과 하지막(2)이 접촉하는 계면 영역(폴리실리콘막(28)의 하방)으로부터 폴리실리콘막(28)의 상부 표면측으로 순차적으로 진행해 가게 된다. 즉, 폴리실리콘막(28)의 표면층으로서의 상부 표면층에서는 최후에 결정화가 일어난다. 그리고, 붕소 및 비소 등의 불순물은 이러한 최후에 결정화가 일어나는 영역의 결정 입자 경계 등에 농축 또는 편석한다. 이것은, 폴리실리콘막(28)내에 있어서, 붕소 및 비소 등의 불순물은 결정화한 폴리실리콘 부분이 아니라, 용융 상태로 되어 있는 부분으로 순차적으로 농축되기 위해서이다. 이렇게 하여, 최종적으로 폴리실리콘막(28)의 응고(결정화)가 완료한 경우에는, 도 18에 도시하는 바와 같이 폴리실리콘막(28)에 있어서 하지막(2)에 가까운 영역에 위치하고, 불순물의 농도가 낮아져 있는 불순물 농도 저하층(38)과 폴리실리콘막(28)의 표면층에 가까운 영역에 위치하며, 불순물이 농축 또는 편석한 불순물 농축층(36)이라는 2개의 층이 형성된다.
또한, 도 18에 도시하는 바와 같이 레이저 어닐링법의 응고 과정에 있어서, 폴리실리콘막(28)의 표면에 돌기 형상 부분(37)이 형성되는 경우가 있다. 이 때,돌기 형상 부분(37)의 폴리실리콘막(28)의 거의 평탄한 상부 표면으로부터의 돌출 높이는 폴리실리콘막(28)이 평탄한 부분에서의 폴리실리콘막(28)의 막두께보다도 커지고 있다.
그리고, 도 3에 나타낸 레이저 어닐링 공정후, 건식 에칭에 의해서 폴리실리콘막(28)의 표면층을 부분적으로 제거한다. 이 결과, 폴리실리콘막(28)의 막두께는 T2로 된다. 이 때, 도 19에 도시하는 바와 같이 폴리실리콘막(28)의 표면층인 불순물 농축층(36)이 이 건식 에칭에 의해서 제거된다. 이 결과, 잔존하는 폴리실리콘막(28)은 그것의 거의가 불순물 농도 저하층(38)으로 구성된다. 즉, 폴리실리콘막(28)에 있어서, 불순물 농도를 저감할 수 있다. 또, 도 19는, 도 4에 나타낸 공정에서의 폴리실리콘막의 부분 단면 모식도이다.
또한, 폴리실리콘막(28)의 표면층을 부분적으로 제거하기 위한 건식에칭 공정의 프로세스 조건으로서, 예컨대 이하와 같은 조건을 이용할 수 있다. 즉, 건식 에칭에 있어서의 반응 가스로서 4불화 탄소 가스(CF4) 및 산소 가스(O2)를 이용하고, 4불화 탄소 가스의 유량을 0.15리터/분(150sccm), 산소 가스의 유량을 0.02리터/분(20sccm)으로 한다. 또한, RF 파워를 1500W로 하고, 에칭 시간을 10초로 했다.
폴리실리콘막(28)의 건식 에칭전의 표면 거칠기(초기 거칠기)는 Ra로 8㎚ 정도로 했었지만, 상술한 바와 같은 건식 에칭 공정에 의해 폴리실리콘막(28)의 표면층을 부분적으로 제거하는 것에 의해 건식 에칭후의 폴리실리콘막(28)의 표면 거칠기는 원자간력 현미경(AFM : Atomic Force Microscope)을 이용하여 측정했다. 또한, 에칭 시간을 더 길게 하는 것에 의해, 에칭 후의 폴리실리콘막(28)의 표면 거칠기를 보다 작게 할 수 있다. 예컨대, 에칭 시간을 15초 내지 20초 정도로 하면, 폴리실리콘막(28)의 표면 거칠기를 Ra로 2~4㎚ 정도로 하는 것도 가능하다.
폴리실리콘막(28)의 표면 거칠기를 상기한 바와 같이 4~6㎚ 정도로 하는 것에 의해, 이 폴리실리콘막(28)을 채널 영역으로서 이용하는 박막 전계 효과 트랜지스터의 전기적 특성의 분산을 충분히 작게 할 수 있다.
또한, 건식 에칭으로서 플라즈마를 이용한 에칭을 실행하면, 돌기 형상 부분(37)에 전계가 집중하는 것에 의해, 이 돌기 형상 부분(37)이 선택적으로 에칭된다. 이 때문에, 도 19에 도시하는 바와 같이 돌기 형상 부분(37)은 그 대부분이 에칭에 의해 제거된다. 그리고, 폴리실리콘막(28)의 상부 표면(39)에는 돌기 형상 부분(37)이 존재하고 있었던 위치에 볼록부(40)가 잔존하고 있다. 폴리실리콘막(28)의 거의 평탄한 상부 표면(39)으로부터의 볼록부(40)의 돌출 높이는 폴리실리콘막(28)이 평탄한 부분에 있어서의 폴리실리콘막(28)의 막두께보다도 충분히 작게 되어 있다.
이와 같이, 레이저 어닐링후 폴리실리콘막(28)의 표면층을 건식 에칭에 의해 제거함으로써, 폴리실리콘막(28)내의 불순물이 농축 또는 편석한 불순물 농축층(36)을 제거할 수 있기 때문에, 상술한 바와 같이 잔존하는 폴리실리콘막(28)의 불순물 농도를 저감할 수 있다. 이 때문에, 이 폴리실리콘막(28)을 이용하여 형성되는 채널 영역(6a∼6d)(도 1참조)의 불순물 농도를 충분히 낮게 유지하는 것이 가능해진다. 이 결과, 형성되는 박막 전계 효과 트랜지스터의 임계값 전압이 채널 영역(6a∼6d)에서의 불순물의 존재에 기인하여 변동한다고 한 불량의 발생을 유효하게 방지할 수 있다.
또한, 건식 에칭을 실행하는 것에 의해, 채널 영역(6a∼6d)으로 되어야 할 폴리실리콘막(28)의 상부 표면에서의 돌기 형상 부분(37)을 제거할 수 있다. 이 때문에, 돌기 형상 부분(37)의 존재에 기인하여 폴리실리콘막(28)상에 형성하는 게이트 절연막으로서의 절연막(7)의 막두께가 국소적으로 얇아지는 것을 방지할 수 있다. 그 때문에, 절연막(7)의 막두께가 국소적으로 얇아지는 것에 기인하는 박막 전계 효과 트랜지스터의 게이트 절연막에 있어서의 절연 파괴의 발생을 방지할 수 있다. 이 결과, 높은 신뢰성을 갖는 박막 전계 효과 트랜지스터를 얻을 수 있다. 또한, 이러한 높은 신뢰성을 갖는 박막 전계 효과 트랜지스터를 액정 표시 장치의 구동 회로 및 표시 화소 영역의 소자로서 이용하면, 높은 신뢰성을 갖고 또한 표시 특성이 우수한 액정 표시 장치를 얻을 수 있다.
도 4에 나타낸 공정후, 폴리실리콘막(28)상에 레지스트막(도시하지 않음)을 형성한다. 이 레지스트막을 마스크로서 이용하여, 폴리실리콘막(28)을 부분적으로 제거하는 것에 의해, 도 5에 도시하는 바와 같이 폴리실리콘막(29a∼29d)을 형성한다. 그 후, 레지스트막을 제거한다. 이렇게 하여 도 5에 나타내는 바와 같은 구조를 얻는다.
다음에, 도 6에 도시하는 바와 같이 용량(21)이 형성되어야 할 영역 이외의 영역에 레지스트막(30)을 형성한다. 이 레지스트막(30)을 마스크로 하여, 폴리실리콘막(29c)(도 5참조)에 인 이온(31)을 주입하는 것에 의해, 용량 전극(9)을 형성한다. 그 후, 레지스트막(30)을 제거한다.
다음에, 도 7에 도시하는 바와 같이 용량 전극(9)과 폴리실리콘막(29a, 29b, 29d)의 위에 절연막(7)을 형성한다.
다음에, 절연막(7)상에 크롬(Chrome)막 등으로 이루어지는 도전체막(도시하지 않음)을 형성한다. 이 도전체막상에 레지스트막을 형성한다. 레지스트막에 노광 현상 처리를 실행하는 것에 의해, 게이트 패턴을 형성한다. 이 게이트 패턴이 형성된 레지스트막을 마스크로 하여, 습식 에칭에 의해서 도전체막을 부분적으로 제거함으로써 게이트 전극(8a∼8d) 및 용량 전극(8e)(도 8참조)을 형성한다. 그 후, 레지스트막을 제거한다. 이렇게 하여, 도 8에 나타내는 바와 같은 구조를 얻는다.
다음에, 도 9에 도시하는 바와 같이 게이트 전극(8a∼8d)상에 레지스트막(32)을 형성한다. 이 레지스트막(32)을 마스크로 하여 인 이온(31)을 소정의 영역에 주입하는 것에 의해, n+형 불순물 영역(3a∼3f)을 형성한다. 그 후, 레지스트막(32)을 제거한다.
다음에, 도 10에 도시하는 바와 같이 게이트 전극(8a∼8d)을 마스크로 하여 인 이온(31)을 소정의 영역에 주입하는 것에 의해, n-형 불순물 영역(4a∼4f)을 형성한다.
다음에, 도 11에 도시하는 바와 같이 p형 박막 전계 효과 트랜지스터(20)가형성되어야 할 영역 이외의 영역에 레지스트막(33)을 형성한다. 그리고, 게이트 전극(8b)을 마스크로 하여 붕소 이온(34)을 소정의 영역에 주입하는 것에 의해, p형 불순물 영역(5a, 5b)을 형성한다. 그 후, 레지스트막(33)을 제거한다.
그리고, 도 12에 도시하는 바와 같이 게이트 전극(8a∼8d)과 용량 전극(8e)의 위에 층간 절연막(10)을 형성한다.
그리고, 층간 절연막(10)상에 레지스트막(도시하지 않음)을 형성한다. 이 레지스트막에 현상 처리를 실행하는 것에 의해 레지스트 패턴을 형성한다. 이 레지스트 패턴이 형성된 레지스트막을 마스크로 하여 이방성 에칭을 실행하는 것에 의해, 층간 절연막(10)과 절연막(7)의 일부를 제거한다. 이렇게 하여, 콘택트 홀(11a∼11g)(도 13참조)을 형성한다. 그 후, 레지스트막을 제거한다. 이 결과, 도 13에 나타내는 것 같은 구조를 얻는다.
그 후, 콘택트 홀(11a∼11g)의 내부로부터 층간 절연막(10)의 상부 표면상에까지 연장하도록 금속막(도시하지 않음)을 형성한다. 이 금속막상에 레지스트막을 형성한다. 이 레지스트막을 노광 현상 처리하는 것에 의해 레지스트 패턴을 형성한다. 이 레지스트 패턴이 형성된 레지스트막을 마스크로 하여 습식 에칭을 실행하는 것에 의해 금속막을 부분적으로 제거한다. 이렇게 하여, 금속 배선(12a∼12f)(도 14참조)을 형성한다. 그 후, 레지스트막을 제거한다. 이 결과, 도 14에 나타내는 바와 같은 구조를 얻는다.
이 후, 도 15에 도시하는 바와 같이 수소 플라즈마(35)를 이용한 수소 플라즈마 처리를 실행한다. 다음에, 금속 배선(12a∼12f) 상에 패시베이션막(도시하지않음)을 형성한다. 패시베이션막상에 평탄화막(13)(도 16참조)을 형성한다. 평탄화막(13)상에 레지스트막을 형성한다. 레지스트막에 대하여 노광 현상 처리를 실행하는 것에 의해 레지스트 패턴을 형성한다. 이 레지스트 패턴을 마스크로 하여, 이방성 에칭을 실행해서 평탄화막(13)과 패시베이션막의 일부를 제거하는 것에 의해 콘택트 홀(14)(도 16참조)을 형성한다. 그 후, 레지스트막을 제거한다. 이렇게 하여, 도 16에 나타내는 바와 같은 구조를 얻는다.
다음에, 콘택트 홀(14)의 내부로부터 평탄화막(13)의 상부 표면상에까지 연장하도록 ITO 등의 투명성 도전체막을 형성한다. 이 투명성 도전체막상에 레지스트막을 형성한다. 이 레지스트막에 대하여 노광 현상 처리를 실행하는 것에 의해 레지스트 패턴을 형성한다. 이 레지스트 패턴이 형성된 레지스트막을 마스크로 하여, 투명성 도전체막을 에칭에 의해서 부분적으로 제거함으로써 화소 전극(15)(도 17참조)을 형성한다. 그 후, 레지스트막을 제거한다. 이렇게 하여, 도 17에 나타내는 바와 같은 구조를 얻는다.
이 후, 화소 전극(15)상에 배향막(24a)(도 1참조)을 형성한다. 또한, 컬러 필터(23)(도 1참조), 대향 전극(17)(도 1참조), 배향막(24b)(도 1참조)이 형성된 상유리 기판(18)(도 1참조)을 준비한다. 그리고, 이 위에 유리 기판(18)을 유리 기판(1)과 대향하도록 배치하여 고정한다. 배향막(24a, 24b) 사이에 액정(16)(도 1참조)을 주입하여 밀봉하는 것에 의해, 도 1에 나타내는 바와 같은 액정 표시 장치를 얻는다.
(실시예 2)
도 20∼23을 참조하여, 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 2를 설명한다.
우선, 본 발명의 실시예 1과 마찬가지로 유리 기판(1)상에 하지막(2)을 형성한다. 하지막(2)상에 막두께 T3의 비정질 실리콘막(26)(도 20참조)을 형성한다. 이렇게 하여, 도 20에 나타내는 바와 같은 구조를 얻는다.
다음에, 도 21에 도시하는 바와 같이 실리콘 산화막으로 이루어지는 불순물 흡수막(41)을 형성한다.
다음에, 가열 어닐링을 실행하는 것에 의해 비정질 실리콘막(26)의 결정화를 실행한다. 이렇게 하여, 도 22에 도시하는 바와 같이 폴리실리콘막(28)을 형성한다.
이 가열 어닐링시, 폴리실리콘막(28)내의 불순물은 불순물 흡수막(41)의 경계 영역으로부터 불순물 흡수막(41)의 내부로 확산한다. 그리고, 가열 어닐링후, 이 불순물 흡수막(41)을 건식 에칭에 의해 제거한다. 그 결과, 도 23에 나타내는 바와 같은 구조를 얻는다. 또, 이 불순물 흡수막(41)을 제거하는 때는 습식 에칭을 이용하더라도 좋다.
그리고, 도 23에 나타낸 공정 후, 도 5∼도 17에 나타낸 공정과 마찬가지의 공정을 실행하는 것에 의해, 도 1에 나타낸 액정 표시 장치와 마찬가지의 구조를 구비한 액정 표시 장치를 용이하게 얻을 수 있다.
이렇게 하면, 어닐링 공정에 있어서, 실리콘보다도 불순물 흡수막(41)을 구성하는 재료와 반응하기 쉬운 것과 같은 불순물을, 이 불순물 흡수막(41)으로 거두어들일 수 있다. 이 때문에, 폴리실리콘막(28)으로부터 그와 같은 불순물을 제거할 수 있다. 이 결과, 본 발명의 실시예 1에 있어서의 액정 표시 장치의 제조 방법과 마찬가지의 효과를 얻을 수 있다.
또한, 본 발명의 실시예 1에 따른 액정 표시 장치의 제조 방법에서는, 폴리실리콘막(28)의 상부 표면층을 불순물 농축층으로서 제거하기 때문에, 미리 그 제거하는 표면층의 막두께분만큼 여분으로 비정질 실리콘막(26)을 형성해야 했다. 그리고, 이 여분의 막두께의 부분에 관해서도 레이저 어닐링을 실행하기 때문에, 레이저 어닐링의 출력을 어느 정도 크게 할 필요가 있었다. 그러나, 이 본 발명의 실시예 2에 따른 액정 표시 장치의 제조 방법에서는, 불순물 흡수막(41)을 형성하기 때문에, 처음으로부터 거의 필요한 막두께의 비정질 실리콘막(26)을 형성하면 좋다. 즉, 여분의 비정질 실리콘막을 형성할 필요가 없다. 이 결과, 어닐링 처리에 이용하는 에너지를 본 발명의 실시예 1에 있어서의 어닐링 처리에 이용하는 에너지보다도 작게 하는 것이 가능하다. 이 결과, 액정 표시 장치의 제조 비용을 저감하는 것이 가능해진다.
(실시예 3)
도 24를 참조하여, 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 3을 설명한다.
도 24는 본 발명의 실시예 1에 있어서의 도 3에 나타낸 액정 표시 장치의 제조 공정에 대응한다. 즉, 도 24를 참조하여, 레이저 어닐링 공정을 실행할 때, 비정질 실리콘막(26)이 형성된 기판(48)은 가대(架臺: table)(43)상에 설치되어 있다. 이 가대(43)는 냉각수관(44)을 구비한다. 이 냉각수관(44)의 내부에는 냉각수(45)가 흐르고 있다. 또한, 비정질 실리콘막이 형성된 기판(48)상에는 히터(42)가 설치되어 있다. 이 결과, 레이저 어닐링을 받는 비정질 실리콘막(26)에 있어서는 유리 기판(1)에 가까운 영역의 온도가 상부 표면에 가까운 영역의 온도보다도 낮게 되어 있다. 이러한 온도 구배(句配)(temperature gradient)가 형성된 상태에서 레이저(27)(도 3참조)를 비정질 실리콘막(26)으로 조사하는 것에 의해, 폴리실리콘막(28)(도 4참조)에 있어서는 유리 기판(1)에 가까운 영역으로부터 순차적으로 결정화가 진행하게 된다. 이 결과, 폴리실리콘막(28)의 상부 표면층이 최후에 결정화하게 되기 때문에, 폴리실리콘막(28)의 상부 표면층에서 확실히 불순물이 농축 또는 편석하게 된다. 이것은, 불순물(오염 물질)은 상술한 바와 같이 결정화가 최후에 실행되는 폴리실리콘막(28)의 표면층 및 결정 입자 경계에 농축 또는 편석하기 위해서이다.
이 후, 본 발명의 실시예 1과 마찬가지로 폴리실리콘막(28)의 불순물 농축층(36)(도 18참조)을 포함하는 상부 표면층을 건식 에칭 등에 의해서 제거하면, 이러한 불순물이 농축 또는 편석한 불순물 농축층(36)(도 18참조)을 확실히 제거할 수 있다. 이 결과, 본 발명의 실시예 1에 의해서 얻어지는 효과에 부가하여, 보다 확실히 불순물 농도를 저감할 수 있다.
그리고, 도 24에 나타낸 공정후, 도 4∼도 17에 나타낸 공정과 마찬가지의공정을 실행하는 것에 의해, 도 1에 나타낸 액정 표시 장치와 마찬가지의 액정 표시 장치를 용이하게 얻을 수 있다.
(실시예 4)
도 25를 참조하여 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 4를 설명한다.
도 25는 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 1의 도 3에 나타낸 공정에 대응하고 있다. 즉, 레이저 어닐링을 실행하는 공정을 나타내고 있다. 그리고, 본 발명의 실시예 4에 있어서는, 비정질 실리콘막(26)에 대하여 레이저 어닐링 처리를 실시할 때, 기판(48)의 위쪽과 아래쪽에 각각 전극(46a, 46b)을 설치한다. 그리고, 이 전극(46a, 46b)에 전원(47)을 접속하는 것에 의해, 전극(46b)에는 +(플러스)의 전하를, 전극(46a)에는 -(마이너스)의 전하를 인가한다. 이 결과, 비정질 실리콘막(26)을 포함하는 기판(48)에는 화살표(51)의 방향의 전계가 인가되게 된다. 이러한 상태로 비정질 실리콘막(26)에 레이저(27)(도 3참조)를 조사하여 레이저 어닐링을 실행한다.
비정질 실리콘막(26)이 이 레이저(27)의 조사에 의해서 용융하는 경우, 이 용융한 실리콘중에서는 화살표(51)로 나타내지는 방향의 전계에 의해서 불순물 이온이 힘을 받는다. 예를 들면, 플러스의 전하를 갖는 불순물 이온은 이 전계로부터 받는 힘에 의해 용융한 실리콘막중을 전극(46a)의 방향으로 이동한다. 한편, 마이너스의 전하를 갖는 불순물 이온은 전극(46b)의 방향으로 이동한다. 이렇게하면, 플러스의 전하를 갖는 불순물 이온을 폴리실리콘막(28)의 상부 표면층에 의해 확실히 농축 또는 편석시킬 수 있다.
그리고, 도 25에 나타낸 공정후, 도 4∼도 17에 나타낸 공정을 실시하면, 도 1에 나타낸 액정 표시 장치와 마찬가지의 액정 표시 장치를 용이하게 얻을 수 있다.
여기서, 도 25에 나타낸 제조 방법을 이용하면, 본 발명의 실시예 1에 있어서의 액정 표시 장치의 제조 방법에 의해서 얻어지는 효과에 부가하여, 플러스의 전하를 갖는 불순물 이온을 폴리실리콘막(28)의 상부 표면층에 확실히 농축 또는 편석시킬 수 있기 때문에, 이 상부 표면층을 제거하는 것에 의해, 특정한 도전형 불순물 이온(상기의 예에서는 플러스의 전하를 갖는 불순물 이온)을 확실히 폴리실리콘막(28)으로부터 제거하는 것이 가능해진다.
또한, 전극(46a, 46b)에 인가하는 전하의 부호를 변경하는 것에 의해, 기판(48)에 인가하는 전계의 방향을 변경하면, 예를 들면 상술한 바와는 반대의 마이너스의 전하를 갖는 불순물 이온을 폴리실리콘막(28)의 상부 표면층으로 축적하는 것이 가능해진다. 즉, 전극(46a, 46b)에 인가하는 전하의 부호를 변경함으로써, 기판(48)에 인가하는 전계의 방향을 변경하면, 임의의 전하의 불순물 이온을 폴리실리콘막(28)의 상부 표면층에 농축 또는 편석시킬 수 있다.
(실시예 5)
도 26을 참조하여, 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 5를 설명한다.
도 26은 도 25와 마찬가지로 도 3에 나타낸 레이저 어닐링 공정에 대응하고 있다. 그리고, 도 26에 있어서는, 레이저 어닐링을 실행할 때에, 기판(48)을 이동시키고 있다. 그리고, 기판(48)을 이동시키면서 레이저 어닐링을 실행함과 동시에, 기판(48)의 표면에 평행한 방향이며, 또한 도 26에 나타낸 화살표(52)의 방향의 자계를 기판(48)에 인가한다. 즉, 기판의 진행 방향에 대하여 기판(48)의 평면과 거의 평행한 방향이고, 또한 기판(48)의 진행 방향에 대하여 수직인 방향에 자계를 인가하고 있다. 이러한 자계를 발생시키기 위해서, 기판(48)의 측면에 대향하도록 자계 발생 부재(49a, 49b)를 배치한다. 이 자계 발생 부재(49a, 49b)로서는 전자석 등을 이용할 수 있다.
이렇게 하면, 기판(48)이 도 26에 도시하는 바와 같이 이동하는 경우, 예를 들면 플러스의 전하를 갖는 불순물 이온에 대해서는, 기판(48)의 표면으로 향하는 방향(지면에 대하여 수직 방향이고, 기판(1)으로부터 비정질 실리콘막(26)으로 향하는 방향)의 힘이 가해진다. 이 때문에, 레이저 어닐링을 실행할 때, 불순물 이온을 용이하게 폴리실리콘막의 상부 표면층에 농축 또는 편석시킬 수 있다. 이 결과, 본 발명의 실시예 4와 마찬가지의 효과를 얻을 수 있다.
또한, 자계 발생 부재(49a, 49b)는, 기판(48)의 측면에 대향하는 위치에 배치되어 있기 때문에, 레이저 어닐링을 실행할 때에 기판(48)의 위쪽에 이러한 자계 발생 부재(49a, 49b)를 배치할 필요가 없다. 이 때문에, 이 자계 발생 부재(49a, 49b)가, 레이저를 조사할 때의 장해가 되는 것을 방지할 수 있다.
도 26에 나타낸 공정후, 도 4∼17에 나타낸 공정과 마찬가지의 공정을 실시하는 것에 의해, 도 1에 나타낸 액정 표시 장치와 마찬가지의 구조를 구비한 액정 표시 장치를 용이하게 얻을 수 있다.
(실시예 6)
도 27을 참조하여, 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 6을 설명한다.
도 27은 도 26 등과 마찬가지로 도 3에 나타낸 레이저 어닐링 공정을 나타내고 있다. 단, 도 27에 나타낸 레이저 어닐링 공정에서는, 기판(48)에 대하여 중심축(50)을 중심으로 한 화살표(54)로 나타내는 바와 같은 회전 운동을 시키고 있다. 이렇게 하여, 기판(48)에 화살표(53)로 나타내는 바와 같은 방향의 원심력을 가한다. 그리고, 이 원심력이 가해진 상태로 레이저 어닐링을 실행한다. 그렇게 하면, 레이저를 조사하여 용융한 실리콘내에 있어서, 불순물 원소중 실리콘보다도 비중이 가벼운 원소는 원심력에 의해서 중심축(50)으로 향하는 방향(비정질 실리콘막(26)에 있어서, 하지막(2)에 인접하는 영역으로부터 상부 표면층에 가까운 영역으로 향하는 방향)으로 이동한다. 이 결과, 결정화한 폴리실리콘막(28)의 표면층(중심축(50)에 가까운 영역)에 이러한 실리콘보다도 비중이 가벼운 불순물을 보다 농축 또는 편석시킬 수 있다. 그리고, 폴리실리콘막(28)의 상부 표면층을 본 발명의 실시예 1과 마찬가지로 건식 에칭 등에 의해서 제거한다. 그 후, 도 4∼17에 나타낸 공정과 마찬가지의 공정을 실시하는 것에 의해, 도 1에 나타낸 액정 표시 장치와 마찬가지의 구조를 구비한 액정 표시 장치를 용이하게 얻을 수 있다.
이와 같이, 도 27에 나타낸 액정 표시 장치의 제조 방법을 이용하면, 본 발명의 실시예 1에 따른 액정 표시 장치의 제조 방법과 마찬가지의 효과를 얻을 수 있음과 동시에, 실리콘과 비교하면 비중이 작은 불순물을 보다 확실히 제거하는 것이 가능해진다.
또한, 도 27에 나타낸 레이저 어닐링 공정에 있어서, 기판(48)의 배치를 반대로 하면(유리 기판(1)으로부터 보면, 비정질 실리콘막(26)이 중심축(50)과는 반대측에 위치하도록 배치하면), 폴리실리콘막(28)의 표면층에 가까운 영역에 실리콘보다도 비중이 무거운 불순물을 농축 또는 편석시키는 것이 가능해진다.
또한, 여기서는 레이저 어닐링법을 이용했지만, 가열로(heating furnace)를 이용하여 비정질 실리콘막(26)을 가열하는 것에 의해 폴리실리콘화하더라도 좋다.
(실시예 7)
도 28을 참조하여, 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 7을 설명한다.
도 28은 도 3에 나타낸 어닐링 공정에 대응하고 있다. 그리고, 도 28을 참조하면, 비정질 실리콘막(26)을, 레이저 등을 이용하여 어닐링할 때에, 화살표(51)의 방향의 전계가 인가됨과 동시에, 히터(42)와 냉각수관(44)을 구비한 가대(43)에 의해서 비정질 실리콘막(26)에 본 발명의 실시예 3과 마찬가지의 온도 구배를 형성하고 있다. 이렇게 하면, 본 발명의 실시예 3 및 4에 의해서 얻어지는 효과를 얻을 수 있음과 동시에, 이러한 불순물을 폴리실리콘막(28)의 표면층에 농축 또는 편석시키기 위한 두 가지의 방법을 병용하기 때문에, 한 번의 어닐링 공정으로 보다 확실히 폴리실리콘막내의 불순물을 상부 표면층에 농축 또는 편석시킬 수 있다. 그 후, 불순물이 농축 또는 편석한 폴리실리콘막의 상부 표면층을 건식 에칭 등에 의해서 제거한 후, 도 4∼17에 나타낸 공정과 마찬가지의 공정을 실시하는 것에 의해, 도 1에 나타낸 액정 표시 장치와 마찬가지의 구성을 구비한 액정 표시 장치를 용이하게 얻을 수 있다.
도 29는 도 28과 마찬가지로 도 3에 나타낸 어닐링 공정에 대응하고 있다. 그리고, 도 29에 나타낸 어닐링 공정에 있어서는, 기판(48)을 화살표(54)의 방향으로 회전시키는 것에 의해, 비정질 실리콘막(26)에 원심력을 가함과 동시에, 자계 발생 부재(49a, 49b)를 도 29에 도시하는 바와 같이 배치함으로써, 비정질 실리콘막(26)에 대하여 화살표(52)로 나타내는 방향의 자계를 인가하고 있다. 이와 같이 함으로써, 본 발명의 실시예 5 및 6에 나타낸 액정 표시 장치의 제조 방법에 의해서 얻어지는 효과와 마찬가지의 효과를 얻을 수 있다. 또한, 한 번의 어닐링 공정에 의해서 확실히 폴리실리콘막의 표면층에 불순물을 농축 또는 편석시킬 수 있다고 하는 도 28에 나타낸 액정 표시 장치의 제조 방법에 의해서 얻어지는 효과와 마찬가지의 효과도 얻을 수 있다.
도 30은 도 29와 마찬가지로 도 3에 나타낸 어닐링 공정에 대응하고 있다. 그리고, 도 30에 나타낸 어닐링 공정에서는, 기판(48)을 화살표(54)의 방향으로 회전시켜, 화살표(53)로 나타내는 바와 같은 원심력을 비정질 실리콘막(26)에 가함과동시에, 전극(46a, 46b)을 각각 중심축(50)과 기판(48)으로부터 보면, 중심축(50)과는 반대측에 위치하는 영역에 배치하는 것에 의해, 화살표(51)로 나타내는 바와 같은 방향의 전계를 비정질 실리콘막(26)에 인가하고 있다. 이러한 상태로 레이저 어닐링을 실행하면, 본 발명의 실시예 4 및 6에 의해서 얻어지는 효과와 마찬가지의 효과를 한 번의 어닐링 공정에 의해서 동시에 얻을 수 있다.
이 도 28∼30에 나타낸 공정의 어느 하나를 실시한 후, 불순물이 농축 또는 편석한 폴리실리콘막의 표면층을 제거하고, 도 4∼17에 나타낸 공정과 마찬가지의 공정을 실시하는 것에 의해 도 1에 나타낸 액정 표시 장치와 마찬가지의 구조를 구비한 액정 표시 장치를 용이하게 얻을 수 있다.
(실시예 8)
도 31 및 32를 참조하여, 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 8을 설명한다.
도 31 및 32는 도 3에 나타낸 어닐링 공정에 대응하고 있다. 즉, 도 2에 나타낸 제조 공정을 실시한 후, 도 31에 도시하는 바와 같이 도 25에 나타낸 어닐링 공정과 마찬가지의 공정을 실시하는 것에 의해, 용융한 실리콘막내에서 플러스의 전하를 갖는 불순물 이온, 예를 들면 나트륨 이온을 폴리실리콘막(28)의 상부 표면층에 농축 또는 편석시킨다. 그 후, 불순물 이온이 농축 또는 편석한 폴리실리콘막(28)의 상부 표면층을 건식 에칭 등을 이용하여 제거한다.
다음에, 도 32에 도시하는 바와 같이 전극(46a, 46b)에 공급하는 전하를 도31에 나타낸 공정과는 반대 부호의 전하로 하는 것에 의해, 화살표(51)로 나타내는 바와 같은 방향(도 31에 나타낸 전계의 방향과는 반대의 방향)의 전계를 폴리실리콘막(28)에 인가한다. 그리고, 이 상태로 재열처리로서의 레이저 어닐링을 실행한다. 이렇게 하면, 레이저의 조사에 의해서 용융한 실리콘막내에 있어서, 마이너스의 전하를 갖는 불순물 이온, 예컨대 유황 이온이 폴리실리콘막(28)의 상부 표면층(전극(46a)에 가까운 영역)에 농축 또는 편석한다. 이 후, 두 번째 폴리실리콘막(28)의 표면층을 제거한다.
이렇게 하면, 본 발명의 실시예 4에 따른 효과를 얻을 수 있음과 동시에, 폴리실리콘막(28)내의 플러스의 전하를 갖는 불순물 이온 및 마이너스의 전하를 갖는 불순물 이온의 양쪽의 불순물 이온을 확실히 제거하는 것이 가능해진다.
그리고, 이 도 31 및 32에 나타낸 공정후, 도 4∼17에 나타낸 공정과 마찬가지의 공정을 실시하는 것에 의해, 도 1에 나타낸 액정 표시 장치와 마찬가지의 구조를 구비한 액정 표시 장치를 얻을 수 있다.
도 33 및 34를 참조하여, 도 31 및 32에 나타낸 본 발명의 실시예 8에 따른 액정 표시 장치의 제조 방법의 변형예를 설명한다.
우선, 도 33에 도시하는 바와 같이 도 27에 나타낸 실시예 6과 마찬가지로, 기판(48)을 화살표(54)로 나타낸 방향으로 회전시키는 것에 의해 화살표(53)에 의해서 나타내는 원심력을 비정질 실리콘막(26)에 가하면서 레이저 어닐링 공정을 실행한다. 이 때, 실시예 6과 마찬가지로 용융한 실리콘막중의 표면층에 가까운 영역(중심축(50)에 가까운 영역이고, 폴리실리콘막(28)의 상부 표면층으로 되는 영역)에, 실리콘보다도 비중의 작은 불순물, 예를 들면 붕소 등의 불순물이 농축 또는 편석된다. 이 후, 결정화한 폴리실리콘막(28)의 표면층을 건식 에칭 등에 의해서 제거한다. 이 결과, 본 발명의 실시예 6과 마찬가지로, 실리콘보다도 비중의 작은 불순물을 폴리실리콘막(28)으로부터 제거할 수 있다.
다음에, 도 34에 도시하는 바와 같이 도 33에 나타낸 공정과는 달리, 유리 기판(1)으로부터 보면, 폴리실리콘막(28)이 중심축(50)과는 반대측에 위치하도록 기판(48)을 배치한다. 그리고, 기판(48)을 화살표(54)로 나타내는 방향으로 회전시키는 것에 의해, 폴리실리콘막(28)에 화살표(53)에 의해 나타내는 방향의 원심력을 가한다. 이 상태로 폴리실리콘막(28)에 대하여 재열처리로서의 레이저 어닐링을 실행한다. 이 결과, 용융한 실리콘중에 있어서, 실리콘보다도 비중의 큰 불순물 원소, 예를 들면 비소(As) 등이 폴리실리콘막(28)의 표면층에 가까운 영역에 원심력에 의해서 농축 또는 편석된다. 이 다음, 폴리실리콘막(28)의 표면층을 건식 에칭 등에 의해서 제거한다. 이 결과, 실리콘보다도 비중의 큰 불순물을 폴리실리콘막(28)으로부터 제거할 수 있다.
이렇게 하면, 실리콘과는 비중이 다른 불순물 원소를 확실히 폴리실리콘막(28)으로부터 제거할 수 있다.
이 다음, 도 4∼17에 나타낸 공정과 마찬가지의 공정을 실시하는 것에 의해, 도 1에 나타낸 액정 표시 장치와 마찬가지의 구조를 구비한 액정 표시 장치를 얻을 수 있다.
또한, 여기서는 전계를 인가하면서 레이저 어닐링을 실행하는 공정 및 원심력을 바꾸면서 레이저 어닐링을 실행하는 공정을 2회 반복하는 경우를 나타내었지만, 기판(48)에 대하여, 도 26에 도시하는 바와 같이 자계를 인가하면서 레이저 어닐링을 실행하는 공정을 2회 반복하더라도 마찬가지의 효과를 얻을 수 있다.
또한, 1회째의 어닐링 공정과 2회째의 어닐링 공정에 있어서, 본 발명의 실시예 1∼6에 나타낸 어닐링 공정중 어느 하나 또는 이들의 조합을 이용하더라도 좋고, 1회째의 어닐링 공정과 2회째의 어닐링 공정에서의 어닐링 방법이 다르더라도 좋다.
(실시예 9)
도 35 및 36을 참조하여, 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 9를 설명한다.
우선, 도 2에 나타낸 공정과 마찬가지의 공정을 실시한 후, 도 3과 마찬가지의 레이저 어닐링을 실행하는 것에 의해 비정질 실리콘막(26)을 폴리실리콘막(28)으로 한다. 그 후, 폴리실리콘막(28)의 상부 표면층을 제거하지 않고 폴리실리콘막(28)상에 레지스트막(도시하지 않음)을 형성한다. 이 레지스트막에 노광 현상 처리를 실시하는 것에 의해, 레지스트 패턴을 형성한다. 이 패턴이 형성된 레지스트막을 마스크로 하여 폴리실리콘막을 에칭에 의해 부분적으로 제거함으로써, 반도체막 부분으로서의 폴리실리콘막(29a∼29d)(도 35참조)을 형성한다. 그 후, 레지스트막을 제거한다. 이렇게 하여, 도 35에 나타내는 바와 같은 구조를 얻는다. 이 때, 폴리실리콘막(29a∼29d)의 상부 표면층에는, 불순물이 농축 또는 편석된 불순물 농축층(36)(도 18참조)이 형성된 그대로의 상태로 되어 있다. 이 때문에, 폴리실리콘막(29a∼29d)의 막두께 T1은 도 3에 나타낸 폴리실리콘막(28)의 막두께 T1과 거의 동일하다.
이 후, 폴리실리콘막(29a∼29d)의 상부 표면층을 건식 에칭 등을 이용하여 제거한다. 이것에 의해, 폴리실리콘막(29a∼29d)의 막두께는 T2로 되고, 불순물 농축층(36)은 이 건식 에칭에 의해서 제거된다. 이 결과, 폴리실리콘막(29a∼29d)의 불순물 농도를 확실히 저감할 수 있다고 하는 본 발명의 실시예 1에 따른 효과가 얻어진다. 또한 동시에, 도 35에 나타낸 공정에서 폴리실리콘막(29a∼29d)상에 레지스트막 등이 잔존하는 경우, 이러한 잔존하는 레지스트막을 폴리실리콘막(29a∼29d)의 상부 표면층을 제거하는 건식 에칭에 의해서 동시에 제거할 수 있다. 이 결과, 폴리실리콘막(29a∼29d)상에 레지스트막이 잔존하는 것을 확실히 방지할 수 있다.
또한, 반도체막 부분으로서의 폴리실리콘막(29a∼29d)이 형성된 영역 이외의 영역(하지막(2)이 노출하고 있는 부분)에 있어서, 도 35에 나타낸 공정에서 불순물 등이 부착되는 바와 같은 경우, 폴리실리콘막(29a∼29d)의 상부 표면층을 제거하기 위한 건식 에칭에 의해서 이 하지막(2)의 표면에 부착되고 있었던 불순물도 동시에 제거할 수 있다. 이 결과, 이러한 불순물의 존재에 기인하는 액정 표시 장치의 구조 결함의 발생을 확실히 방지할 수 있다.
이 후, 도 6∼17에 나타낸 공정과 마찬가지의 공정을 실시하는 것에 의해, 도 1에 나타낸 액정 표시 장치와 마찬가지의 구조를 구비한 액정 표시 장치를 얻을수 있다.
또, 도 3에 대응하는 폴리실리콘막(28)을 형성하기 위한 어닐링 공정에 있어서, 본 발명의 실시예 2∼8중 어느 하나의 공정을 실시하더라도 좋다.
(실시예 10)
도 37을 참조하여, 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예 10을 설명한다.
우선, 도 2, 3 및 35에 나타낸 공정을 실시한 후, 도 6에 나타낸 공정과 마찬가지로 용량(21)이 형성되는 영역 이외의 영역에 있어서, 도 37에 도시하는 바와 같이 레지스트막(30)을 형성한다. 그리고, 레지스트막(30)을 마스크로 하여 인 이온(31)을 폴리실리콘막(29c)(도 35참조)에 주입하는 것에 의해 용량 전극(9)을 형성한다. 이 때, 폴리실리콘막(29a, 29b, 29d)의 상부 표면층에는 불순물이 농축 또는 편석된 불순물 농축층(36)이 형성된 상태로 되어 있다.
그 후, 레지스트막(30)을 제거한다. 그리고, 폴리실리콘막(29a, 29b, 29d)의 상부 표면층을 건식 에칭 등을 이용하여 제거한다. 이 결과, 폴리실리콘막(29a, 29b, 29d)으로부터 불순물을 확실히 제거할 수 있다고 하는 본 발명의 실시예 1에 있어서의 효과와 마찬가지의 효과를 얻을 수 있다. 또한 동시에, 레지스트막(30)을 제거하기 위한 에칭 공정 등에 기인하여 폴리실리콘막(29a, 29b, 29d)의 상부 표면층에 손상이 발생하는 경우, 그 손상부를 이 건식 에칭에 의해서 제거할 수 있다. 이 결과, 형성되는 박막 전계 효과 트랜지스터의 채널 영역의 불순물 농도를 저감할 수 있음과 동시에, 상기한 바와 같은 에칭 공정에 기인하는 결함이 채널 영역에 잔존하는 것을 확실히 방지할 수 있다.
이 다음, 도 7∼17에 나타낸 공정과 마찬가지의 공정을 실시하는 것에 의해, 도 1에 나타낸 액정 표시 장치와 마찬가지의 구조를 구비한 액정 표시 장치를 얻을 수 있다.
또, 도 3에 대응하는 폴리실리콘막(28)을 형성하기 위한 어닐링 공정에 있어서, 본 발명의 실시예 2∼8중 어느 하나의 공정을 실시하더라도 좋다.
이와 같이, 본 발명에 의하면, 높은 신뢰성을 실현하는 것이 가능한 반도체 장치 및 그 제조 방법과 액정 표시 장치 및 그 제조 방법을 실현할 수 있다.
본 발명의 범위는 상기한 실시예가 아니고 특허청구범위에 의해서 나타내지고, 특허청구범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

Claims (3)

  1. 삭제
  2. 채널 영역을 포함하는 박막 전계 효과 트랜지스터를 구비한 반도체 장치의 제조 방법에 있어서,
    기판상에 비정질 반도체막을 형성하는 공정과,
    상기 비정질 반도체막을 열처리하는 것에 의해, 상기 채널 영역으로 되어야 할 영역을 포함하는 결정성 반도체막을 형성하는 공정과,
    상기 결정성 반도체막의 표면층을 제거하는 공정을 포함하되,
    상기 결정성 반도체막을 형성하는 공정은, 반도체막중의 불순물을 결정성 반도체막의 표면층에 농축 또는 편석시키는 고순도화 공정을 포함하는 반도체 장치의 제조 방법.
  3. 채널 영역을 포함하는 박막 전계 효과 트랜지스터를 구비한 반도체 장치의 제조 방법에 있어서,
    기판상에 비정질 반도체막을 형성하는 공정과,
    상기 비정질 반도체막상에 불순물 흡수막을 형성하는 공정과,
    상기 불순물 흡수막이 형성된 상태로 상기 비정질 반도체막을 열처리하는 것에 의해, 상기 채널 영역으로 되어야 할 영역을 포함하는 결정성 반도체막을 형성하는 공정과,
    상기 불순물 흡수막을 제거하는 공정
    을 포함하는 반도체 장치의 제조 방법.
KR10-2001-0011351A 2000-03-07 2001-03-06 박막 전계 효과 트랜지스터를 구비한 반도체 장치 및 그제조 방법 KR100411321B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000062066A JP4057215B2 (ja) 2000-03-07 2000-03-07 半導体装置の製造方法および液晶表示装置の製造方法
JP2000-062066 2000-03-07

Publications (2)

Publication Number Publication Date
KR20010088393A KR20010088393A (ko) 2001-09-26
KR100411321B1 true KR100411321B1 (ko) 2003-12-18

Family

ID=18582125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0011351A KR100411321B1 (ko) 2000-03-07 2001-03-06 박막 전계 효과 트랜지스터를 구비한 반도체 장치 및 그제조 방법

Country Status (5)

Country Link
US (1) US6812071B2 (ko)
JP (1) JP4057215B2 (ko)
KR (1) KR100411321B1 (ko)
CN (1) CN1196200C (ko)
TW (1) TW499763B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4831885B2 (ja) 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7067849B2 (en) 2001-07-17 2006-06-27 Lg Electronics Inc. Diode having high brightness and method thereof
US6949395B2 (en) 2001-10-22 2005-09-27 Oriol, Inc. Method of making diode having reflective layer
US7148520B2 (en) 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
KR100831227B1 (ko) * 2001-12-17 2008-05-21 삼성전자주식회사 다결정 규소를 이용한 박막 트랜지스터의 제조 방법
JP4271413B2 (ja) 2002-06-28 2009-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005276944A (ja) * 2004-03-23 2005-10-06 Sharp Corp 半導体デバイス、その製造方法および製造装置
US20080237593A1 (en) * 2005-01-07 2008-10-02 Junichiro Nakayama Semiconductor Device, Method of Fabricating the Same, and Apparatus for Fabricating the Same
JP2006190897A (ja) * 2005-01-07 2006-07-20 Sharp Corp 半導体デバイス、その製造方法および製造装置
KR100959579B1 (ko) * 2005-04-26 2010-05-27 미쓰이 긴조꾸 고교 가부시키가이샤 Ａｌ-Ｎｉ-Ｂ 합금 배선 재료 및 그것을 사용한 소자 구조
JP4732219B2 (ja) * 2006-04-03 2011-07-27 相模サーボ株式会社 高純度シリコン製造方法及び高純度シリコン製造装置
JP4656441B2 (ja) * 2007-03-29 2011-03-23 株式会社日本製鋼所 薄膜の結晶化方法および結晶化装置
US7781076B2 (en) * 2007-06-26 2010-08-24 Eastman Kodak Company Heteropyrene-based semiconductor materials for electronic devices and methods of making the same
CN105097667B (zh) * 2015-06-24 2018-03-30 深圳市华星光电技术有限公司 低温多晶硅tft基板结构的制作方法及低温多晶硅tft基板结构
JP7213726B2 (ja) * 2019-03-13 2023-01-27 東京エレクトロン株式会社 成膜方法及び熱処理装置
CN111584362B (zh) * 2020-05-14 2023-08-22 Tcl华星光电技术有限公司 一种半导体器件制程方法、半导体器件及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62262431A (ja) * 1986-05-08 1987-11-14 Fujitsu Ltd 半導体装置の製造方法
KR970060392A (ko) * 1996-01-23 1997-08-12 순페이 야마자끼 반도체 박막 제작방법
JPH09213630A (ja) * 1996-02-05 1997-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH10144923A (ja) * 1996-11-06 1998-05-29 Sharp Corp 半導体装置の製造方法
KR20000004407A (ko) * 1998-06-30 2000-01-25 김영환 박막 트랜지스터의 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046022A (ja) * 1983-08-23 1985-03-12 Sumitomo Electric Ind Ltd イオン注入用基板の前処理方法
US5332441A (en) * 1991-10-31 1994-07-26 International Business Machines Corporation Apparatus for gettering of particles during plasma processing
JP3065825B2 (ja) * 1992-10-21 2000-07-17 株式会社半導体エネルギー研究所 レーザー処理方法
US5466953A (en) * 1993-05-28 1995-11-14 Santa Barbara Research Center Denuded zone field effect photoconductive detector
US5587045A (en) * 1995-04-27 1996-12-24 International Business Machines Corporation Gettering of particles from an electro-negative plasma with insulating chuck
JP3240263B2 (ja) * 1995-09-14 2001-12-17 株式会社東芝 不純物濃縮・分析方法およびこれに用いる装置
US6465287B1 (en) * 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
JPH10200120A (ja) * 1997-01-10 1998-07-31 Sharp Corp 半導体装置の製造方法
JP3867283B2 (ja) * 1997-06-06 2007-01-10 日本テキサス・インスツルメンツ株式会社 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
US5950078A (en) * 1997-09-19 1999-09-07 Sharp Laboratories Of America, Inc. Rapid thermal annealing with absorptive layers for thin film transistors on transparent substrates
US6110649A (en) * 1997-11-19 2000-08-29 International Business Machines Corporation Process for manufacture of integrated circuit device
US6017805A (en) * 1998-01-26 2000-01-25 Lucent Technologies Inc. Method of reducing mobile ion contaminants in semiconductor films
JP2000040828A (ja) 1998-07-24 2000-02-08 Toshiba Corp 薄膜トランジスタの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62262431A (ja) * 1986-05-08 1987-11-14 Fujitsu Ltd 半導体装置の製造方法
KR970060392A (ko) * 1996-01-23 1997-08-12 순페이 야마자끼 반도체 박막 제작방법
JPH09213630A (ja) * 1996-02-05 1997-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH10144923A (ja) * 1996-11-06 1998-05-29 Sharp Corp 半導体装置の製造方法
KR20000004407A (ko) * 1998-06-30 2000-01-25 김영환 박막 트랜지스터의 제조방법

Also Published As

Publication number Publication date
US20010032980A1 (en) 2001-10-25
CN1196200C (zh) 2005-04-06
CN1312591A (zh) 2001-09-12
JP4057215B2 (ja) 2008-03-05
JP2001250776A (ja) 2001-09-14
KR20010088393A (ko) 2001-09-26
US6812071B2 (en) 2004-11-02
TW499763B (en) 2002-08-21

Similar Documents

Publication Publication Date Title
KR100411321B1 (ko) 박막 전계 효과 트랜지스터를 구비한 반도체 장치 및 그제조 방법
US6133620A (en) Semiconductor device and process for fabricating the same
CN101090124A (zh) 半导体器件
JPH07169974A (ja) 半導体装置およびその作製方法
KR20010051728A (ko) 액정표시장치와 그 제조방법
KR20000075031A (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
TWI322446B (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
JP2004214615A (ja) 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法
KR100697263B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
US6858512B2 (en) Semiconductor device and method of producing the same
KR100831227B1 (ko) 다결정 규소를 이용한 박막 트랜지스터의 제조 방법
KR100282233B1 (ko) 박막트랜지스터 및 그 제조방법
JP2805590B2 (ja) 半導体装置の作製方法
US5897345A (en) Semiconductor device and process for fabricating the same
JP2011035430A (ja) 半導体装置の作製方法
JP2004055838A (ja) 薄膜トランジスタの製造方法
US20050037550A1 (en) Thin film transistor using polysilicon and a method for manufacturing the same
KR100482164B1 (ko) 폴리실리콘 박막트랜지스터의 제조방법
JPH0697193A (ja) 半導体装置とその製造方法
KR100758156B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판
JP3413710B2 (ja) 薄膜トランジスタの製造方法
KR100451152B1 (ko) 다결정실리콘박막트랜지스터및그제조방법
KR100837883B1 (ko) 박막 트랜지스터 형성 방법
KR101193449B1 (ko) 금속 게더링방법 및 이를 이용한 액정표시장치의 제조방법
JP2004179330A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee