JP2000040828A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2000040828A JP2000040828A JP10209607A JP20960798A JP2000040828A JP 2000040828 A JP2000040828 A JP 2000040828A JP 10209607 A JP10209607 A JP 10209607A JP 20960798 A JP20960798 A JP 20960798A JP 2000040828 A JP2000040828 A JP 2000040828A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polysilicon thin
- polysilicon
- film transistor
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 キャリアのモビリティの高いポリシリコン薄
膜表面を平坦化することにより、このポリシリコン薄膜
からなる活性層上に良好な絶縁耐圧を有するゲート絶縁
膜を形成することが可能な正スタガ型の薄膜トランジス
タの製造方法を提供しようとものである。 【解決手段】 ガラス基板上の絶縁膜にアモルファスシ
リコン薄膜を成膜する工程と、前記アモルファスシリコ
ン薄膜にエネルギービームを照射して多結晶化して表面
に突起を有するポリシリコン薄膜を形成する工程と、前
記ポリシリコン薄膜表面の突起を研磨砥粒を含む研磨ス
ラリーを用いた化学機械研磨により除去して前記ポリシ
リコン薄膜表面を平坦化する工程とを具備したことを特
徴とするものである。
膜表面を平坦化することにより、このポリシリコン薄膜
からなる活性層上に良好な絶縁耐圧を有するゲート絶縁
膜を形成することが可能な正スタガ型の薄膜トランジス
タの製造方法を提供しようとものである。 【解決手段】 ガラス基板上の絶縁膜にアモルファスシ
リコン薄膜を成膜する工程と、前記アモルファスシリコ
ン薄膜にエネルギービームを照射して多結晶化して表面
に突起を有するポリシリコン薄膜を形成する工程と、前
記ポリシリコン薄膜表面の突起を研磨砥粒を含む研磨ス
ラリーを用いた化学機械研磨により除去して前記ポリシ
リコン薄膜表面を平坦化する工程とを具備したことを特
徴とするものである。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に組
込まれる薄膜トランジスタの製造方法に関し、特に活性
層を改良した正スタガ型の薄膜トランジスタの製造方法
に係わる。
込まれる薄膜トランジスタの製造方法に関し、特に活性
層を改良した正スタガ型の薄膜トランジスタの製造方法
に係わる。
【０００２】
【従来の技術】液晶表示装置に組込まれる正スタガ型薄
膜トランジスタは、従来よりソース、ドレイン領域が形
成される活性層をアモルファスシリコン（以下、ａ−Ｓ
ｉと称す）薄膜により形成していた。しかしながら、ａ
−Ｓｉ薄膜はトランジスタ特性に大きな影響を与えるキ
ャリアの移動度が小さいという問題があった。
膜トランジスタは、従来よりソース、ドレイン領域が形
成される活性層をアモルファスシリコン（以下、ａ−Ｓ
ｉと称す）薄膜により形成していた。しかしながら、ａ
−Ｓｉ薄膜はトランジスタ特性に大きな影響を与えるキ
ャリアの移動度が小さいという問題があった。
【０００３】このようなことから、近年、液晶表示装置
の薄膜トランジスタの特性（キャリアのモビリティ）を
向上させるために活性層をポリシリコン薄膜で形成する
技術の開発が進んでいる。このポリシリコン薄膜の形成
技術としては、ガラス基板上の絶縁膜にａ−Ｓｉ薄膜を
成膜した後、レーザビームのようなエネルギービームを
照射することにより多結晶化する方法が知られている。
の薄膜トランジスタの特性（キャリアのモビリティ）を
向上させるために活性層をポリシリコン薄膜で形成する
技術の開発が進んでいる。このポリシリコン薄膜の形成
技術としては、ガラス基板上の絶縁膜にａ−Ｓｉ薄膜を
成膜した後、レーザビームのようなエネルギービームを
照射することにより多結晶化する方法が知られている。
【０００４】しかしながら、前記方法により得られたポ
リシリコン薄膜は表面に数十ｎｍの突起が発生する。こ
のため、このポリシリコン薄膜をパターニングして活性
層を形成し、その上にゲート絶縁膜、ゲート電極を形成
した後、前記活性層にソース、ドレイン領域を形成して
正スタガ型の薄膜トランジスタを製造すると、前記ポリ
シリコンからなる活性層表面の突起に起因して前記ゲー
ト絶縁膜の耐圧不良を生じ、トランジスタ特性が著しく
低下する。
リシリコン薄膜は表面に数十ｎｍの突起が発生する。こ
のため、このポリシリコン薄膜をパターニングして活性
層を形成し、その上にゲート絶縁膜、ゲート電極を形成
した後、前記活性層にソース、ドレイン領域を形成して
正スタガ型の薄膜トランジスタを製造すると、前記ポリ
シリコンからなる活性層表面の突起に起因して前記ゲー
ト絶縁膜の耐圧不良を生じ、トランジスタ特性が著しく
低下する。
【０００５】
【発明が解決しようとする課題】本発明の目的は、キャ
リアのモビリティの高いポリシリコン薄膜表面を平坦化
することにより、このポリシリコン薄膜からなる活性層
上に良好な絶縁耐圧を有するゲート絶縁膜を形成するこ
とが可能な正スタガ型の薄膜トランジスタの製造方法を
提供しようとするものである。
リアのモビリティの高いポリシリコン薄膜表面を平坦化
することにより、このポリシリコン薄膜からなる活性層
上に良好な絶縁耐圧を有するゲート絶縁膜を形成するこ
とが可能な正スタガ型の薄膜トランジスタの製造方法を
提供しようとするものである。
【０００６】
【課題を解決するための手段】本発明に係わる薄膜トラ
ンジスタの製造方法は、ガラス基板上の絶縁膜にアモル
ファスシリコン薄膜を成膜する工程と、前記アモルファ
スシリコン薄膜にエネルギービームを照射して多結晶化
してポリシリコン薄膜を形成する工程と、前記ポリシリ
コン薄膜表面の突起を研磨砥粒を含む研磨スラリーを用
いた化学機械研磨により除去して前記ポリシリコン薄膜
表面を平坦化する工程とを具備したことを特徴とするも
のである。
ンジスタの製造方法は、ガラス基板上の絶縁膜にアモル
ファスシリコン薄膜を成膜する工程と、前記アモルファ
スシリコン薄膜にエネルギービームを照射して多結晶化
してポリシリコン薄膜を形成する工程と、前記ポリシリ
コン薄膜表面の突起を研磨砥粒を含む研磨スラリーを用
いた化学機械研磨により除去して前記ポリシリコン薄膜
表面を平坦化する工程とを具備したことを特徴とするも
のである。
【０００７】
【発明の実施の形態】以下、本発明に係わる薄膜トラン
ジスタの製造方法を詳細に説明する。 （第１工程）まず、ガラス基板上の酸化ケイ素のような
絶縁膜にａ−Ｓｉ薄膜をＣＶＤ法等により成膜する。
ジスタの製造方法を詳細に説明する。 （第１工程）まず、ガラス基板上の酸化ケイ素のような
絶縁膜にａ−Ｓｉ薄膜をＣＶＤ法等により成膜する。
【０００８】前記ガラス基板上には、前記絶縁膜の被覆
前に予めゲート電極を形成することを許容する。 （第２工程）次いで、前記ａ−Ｓｉ薄膜にエネルギービ
ームを照射する。この時、前記ａ−Ｓｉ薄膜は、多結晶
化して結晶性が良好なポリシリコン薄膜に変換される。
同時に表面に数十ｎｍオーダの突起が発生する。
前に予めゲート電極を形成することを許容する。 （第２工程）次いで、前記ａ−Ｓｉ薄膜にエネルギービ
ームを照射する。この時、前記ａ−Ｓｉ薄膜は、多結晶
化して結晶性が良好なポリシリコン薄膜に変換される。
同時に表面に数十ｎｍオーダの突起が発生する。
【０００９】前記エネルギービームとしては、例えばレ
ーザビーム、電子ビーム等を用いることができる。 （第３工程）次いで、前記ポリシリコン薄膜表面を研磨
砥粒を含む研磨スラリーを用いた化学機械研磨（ＣＭ
Ｐ；Chemical Mechanical Polishing ）することによ
り前記突起を除去して前記ポリシリンコ薄膜の表面を平
坦化する。
ーザビーム、電子ビーム等を用いることができる。 （第３工程）次いで、前記ポリシリコン薄膜表面を研磨
砥粒を含む研磨スラリーを用いた化学機械研磨（ＣＭ
Ｐ；Chemical Mechanical Polishing ）することによ
り前記突起を除去して前記ポリシリンコ薄膜の表面を平
坦化する。
【００１０】前記ＣＭＰに適用されるポリシング装置と
しては、例えば図１に示す構造のものが用いられる。こ
のポリシング装置は、ターンテーブル１を有する。この
ターンテーブル１上には、例えば布から作られた研磨パ
ッド２が被覆されている。研磨液を供給するための供給
管３は、前記研磨パッド２の上方に配置されている。上
面に支持軸４を有する基板ホルダ５は、研磨パッド２の
上方に上下動自在でかつ回転自在に配置されている。
しては、例えば図１に示す構造のものが用いられる。こ
のポリシング装置は、ターンテーブル１を有する。この
ターンテーブル１上には、例えば布から作られた研磨パ
ッド２が被覆されている。研磨液を供給するための供給
管３は、前記研磨パッド２の上方に配置されている。上
面に支持軸４を有する基板ホルダ５は、研磨パッド２の
上方に上下動自在でかつ回転自在に配置されている。
【００１１】このようなポリシング装置において、前記
ホルダ５により基板６をその研磨面であるポリシリコン
薄膜が前記研磨パッド２に対向するように保持し、前記
供給管３から前述した組成の研摩液７を供給しながら、
前記支持軸４により前記基板６を前記研磨パッド２に向
けて所望の加重を与え、さらに前記ホルド５および前記
ターンテーブル１を互いに反対方向に回転させることに
より前記基板６上のポリシリコン薄膜表面の突起が除去
される。
ホルダ５により基板６をその研磨面であるポリシリコン
薄膜が前記研磨パッド２に対向するように保持し、前記
供給管３から前述した組成の研摩液７を供給しながら、
前記支持軸４により前記基板６を前記研磨パッド２に向
けて所望の加重を与え、さらに前記ホルド５および前記
ターンテーブル１を互いに反対方向に回転させることに
より前記基板６上のポリシリコン薄膜表面の突起が除去
される。
【００１２】前記研磨砥粒としては、シリカ、ジルコニ
ア、酸化セリウムおよびアルミナから選ばれる少なくと
も１つの材料の粒子を用いることができる。これらの粒
子は、０．０２〜０．１μｍの平均粒径を有し、球状も
しくは球に近似した形状を有することが好ましい。
ア、酸化セリウムおよびアルミナから選ばれる少なくと
も１つの材料の粒子を用いることができる。これらの粒
子は、０．０２〜０．１μｍの平均粒径を有し、球状も
しくは球に近似した形状を有することが好ましい。
【００１３】前記研磨砥粒は、前記研磨スラリー中に
０．１〜３０重量％含有されることが好ましい。前記研
磨砥粒の含有量を０．１重量％未満にすると、その効果
を十分に達成することが困難になる。一方、前記研磨砥
粒の含有量が３０重量％を越えると、研磨液の粘度等が
高くなって取扱い難くなる。より好ましい前記研磨砥粒
の含有量は、１〜１０重量％である。
０．１〜３０重量％含有されることが好ましい。前記研
磨砥粒の含有量を０．１重量％未満にすると、その効果
を十分に達成することが困難になる。一方、前記研磨砥
粒の含有量が３０重量％を越えると、研磨液の粘度等が
高くなって取扱い難くなる。より好ましい前記研磨砥粒
の含有量は、１〜１０重量％である。
【００１４】前記研磨砥粒は、特にシリカ粒子（好まし
くは平均粒径０．０１〜０．０９μｍのコロイダルシリ
カ）が望ましい。このようなシリカ粒子からなる研磨砥
粒を用いた場合には、前記研磨スラリーのｐＨを１０〜
１１にすることが好ましい。
くは平均粒径０．０１〜０．０９μｍのコロイダルシリ
カ）が望ましい。このようなシリカ粒子からなる研磨砥
粒を用いた場合には、前記研磨スラリーのｐＨを１０〜
１１にすることが好ましい。
【００１５】前記ＣＭＰにおける圧力（前述した図１に
おけるポリシリコン薄膜の研磨パッド２への加重）は、
２０〜１０００ｋｇ／ｃｍ2 にすることが好ましい。前
記圧力を２０ｋｇ／ｃｍ2 未満にすると、前記ポリシリ
コン薄膜の突起を除去することが困難になる。一方、前
記圧力が１０００ｋｇ／ｃｍ2 を超えると、ポリシリコ
ン薄膜にクラックが発生したり、ポリシリコン薄膜の厚
さが減少する、いわゆる膜減りを生じる恐れがある。よ
り好ましい前記圧力は、５０〜２００ｋｇ／ｃｍ2 であ
る。
おけるポリシリコン薄膜の研磨パッド２への加重）は、
２０〜１０００ｋｇ／ｃｍ2 にすることが好ましい。前
記圧力を２０ｋｇ／ｃｍ2 未満にすると、前記ポリシリ
コン薄膜の突起を除去することが困難になる。一方、前
記圧力が１０００ｋｇ／ｃｍ2 を超えると、ポリシリコ
ン薄膜にクラックが発生したり、ポリシリコン薄膜の厚
さが減少する、いわゆる膜減りを生じる恐れがある。よ
り好ましい前記圧力は、５０〜２００ｋｇ／ｃｍ2 であ
る。
【００１６】（第４工程）前述した表面が平坦なポリシ
リコン薄膜をフォトエッチングプロセスによりパターニ
ングして活性層を形成した後、前記活性層の少なくとも
上面にゲート絶縁膜を形成する。つづいて、前記活性層
に対応するゲート絶縁膜上にゲート電極を形成した後、
例えば前記ゲート電極をマスクとして前記活性層に導電
性を与える不純物をイオン注入してソース、ドレイン領
域を形成する。ひきつづき、全面に例えばＣＶＤ法によ
り層間絶縁膜を堆積する。その後、前記ソース、ドレイ
ン領域に対応する前記層間絶縁膜部分にコンタクトホー
ルを開口し、電極用金属の被覆、パターニングにより前
記ソース、ドレイン領域に前記コンタクトホールを通し
て接続されるソース、ドレイン電極を形成することによ
り正スタガ型の薄膜トランジスタを製造する。
リコン薄膜をフォトエッチングプロセスによりパターニ
ングして活性層を形成した後、前記活性層の少なくとも
上面にゲート絶縁膜を形成する。つづいて、前記活性層
に対応するゲート絶縁膜上にゲート電極を形成した後、
例えば前記ゲート電極をマスクとして前記活性層に導電
性を与える不純物をイオン注入してソース、ドレイン領
域を形成する。ひきつづき、全面に例えばＣＶＤ法によ
り層間絶縁膜を堆積する。その後、前記ソース、ドレイ
ン領域に対応する前記層間絶縁膜部分にコンタクトホー
ルを開口し、電極用金属の被覆、パターニングにより前
記ソース、ドレイン領域に前記コンタクトホールを通し
て接続されるソース、ドレイン電極を形成することによ
り正スタガ型の薄膜トランジスタを製造する。
【００１７】以上説明した本発明によれば、ガラス基板
上の絶縁膜にアモルファスシリコン薄膜を成膜し、この
アモルファスシリコン薄膜にエネルギービームを照射し
て多結晶化して表面に突起を有するポリシリコン薄膜を
形成し、このポリシリコン薄膜表面の突起を研磨砥粒を
含む研磨スラリーを用いた化学機械研磨により除去する
ことによって、表面が平坦化されたポリシリコン薄膜に
することができる。このようなポリシリコン薄膜をパタ
ーニングして活性層を形成し、その上にゲート絶縁膜、
ゲート電極を形成した後、前記活性層にソース、ドレイ
ン領域を形成することによって、前記ポリシリコン薄膜
表面の突起に起因する前記ゲート絶縁膜の絶縁耐圧不良
を抑制ないし解消した良好な特性を有する正スタガ型の
薄膜トランジスタを製造することがてきる。
上の絶縁膜にアモルファスシリコン薄膜を成膜し、この
アモルファスシリコン薄膜にエネルギービームを照射し
て多結晶化して表面に突起を有するポリシリコン薄膜を
形成し、このポリシリコン薄膜表面の突起を研磨砥粒を
含む研磨スラリーを用いた化学機械研磨により除去する
ことによって、表面が平坦化されたポリシリコン薄膜に
することができる。このようなポリシリコン薄膜をパタ
ーニングして活性層を形成し、その上にゲート絶縁膜、
ゲート電極を形成した後、前記活性層にソース、ドレイ
ン領域を形成することによって、前記ポリシリコン薄膜
表面の突起に起因する前記ゲート絶縁膜の絶縁耐圧不良
を抑制ないし解消した良好な特性を有する正スタガ型の
薄膜トランジスタを製造することがてきる。
【００１８】特に、前記ポリシリコン薄膜のＣＭＰ工程
においてシリカ粒子を研磨砥粒として含有し、ｐＨが１
０〜１１の研摩スラリーを用いることによって、前記シ
リカ粒子が前記ポリシリコン薄膜の突起と反応するた
め、機械的研磨により前記反応物がポリシリコン薄膜か
ら剥離除去される。つまり、前記ポリシリコン薄膜の突
起が選択的に除去されてポリシリコン薄膜自体の膜減り
を防止することができる。
においてシリカ粒子を研磨砥粒として含有し、ｐＨが１
０〜１１の研摩スラリーを用いることによって、前記シ
リカ粒子が前記ポリシリコン薄膜の突起と反応するた
め、機械的研磨により前記反応物がポリシリコン薄膜か
ら剥離除去される。つまり、前記ポリシリコン薄膜の突
起が選択的に除去されてポリシリコン薄膜自体の膜減り
を防止することができる。
【００１９】また、前記ポリシリコン薄膜のＣＭＰ工程
において圧力（前述した図１におけるポリシリコン薄膜
の研磨パッド２への加重）を２０〜１０００ｋｇ／ｃｍ
2 にすることによって、前記ポリシリコン薄膜のクラッ
ク発生およびポリシリコン薄膜の膜減りを防止すること
が可能になる。
において圧力（前述した図１におけるポリシリコン薄膜
の研磨パッド２への加重）を２０〜１０００ｋｇ／ｃｍ
2 にすることによって、前記ポリシリコン薄膜のクラッ
ク発生およびポリシリコン薄膜の膜減りを防止すること
が可能になる。
【００２０】
【実施例】以下、本発明の好ましい実施例を図面を参照
しして詳細に説明する。 （実施例１）まず、図２の（ａ）に示すようにガラス基
板１１上にＣＶＤ法によりＳｉＯ2膜１２を成膜した
後、前記ＳｉＯ2 膜１２にＣＶＤ法により厚さ０．０５
μｍのアモルファスシリコン（ａ−Ｓｉ）薄膜を成膜し
た。つづいて、このａ−Ｓｉ薄膜にエネルギー密度２５
０〜４００ｍＪ／ｃｍ2 、パルス巾２０〜３０ｎｍのレ
ーザビームを照射した。その結果、前記ａ−Ｓｉ薄膜が
多結晶化されてポリシリコン薄膜１３に変換されるとと
もに、表面に突起１４が発生された。
しして詳細に説明する。 （実施例１）まず、図２の（ａ）に示すようにガラス基
板１１上にＣＶＤ法によりＳｉＯ2膜１２を成膜した
後、前記ＳｉＯ2 膜１２にＣＶＤ法により厚さ０．０５
μｍのアモルファスシリコン（ａ−Ｓｉ）薄膜を成膜し
た。つづいて、このａ−Ｓｉ薄膜にエネルギー密度２５
０〜４００ｍＪ／ｃｍ2 、パルス巾２０〜３０ｎｍのレ
ーザビームを照射した。その結果、前記ａ−Ｓｉ薄膜が
多結晶化されてポリシリコン薄膜１３に変換されるとと
もに、表面に突起１４が発生された。
【００２１】次いで、前述した図１に示すポリシング装
置の基板ホルダ５に図２の（ａ）に示す基板１１を逆さ
にして保持し、前記ホルダ５の支持軸４により前記基板
をターンテーブル１上のローデル社製商品名；Ｓｕｂａ
４００からなる研磨パッド２に１００ｇ／ｃｍ2 の加
重を与え、前記ターンテーブル１およびホルダ５をそれ
ぞれ６０ｒｐｍの速度で互いに反対方向に回転させなが
ら、コロイダルシリカを含む研磨スラリー（フジミ社製
商品名；ＳＰ−１５，ｐＨ＝１１）を供給管３から２０
ｍＬ／分の速度で前記研磨パッド２に供給するＣＭＰ操
作を２０秒間行なって前記基板１１のポリシリコン薄膜
１３の突起を除去することにより図２の（ｂ）に示すよ
うにポリシリコン薄膜１３の表面を平坦化した。
置の基板ホルダ５に図２の（ａ）に示す基板１１を逆さ
にして保持し、前記ホルダ５の支持軸４により前記基板
をターンテーブル１上のローデル社製商品名；Ｓｕｂａ
４００からなる研磨パッド２に１００ｇ／ｃｍ2 の加
重を与え、前記ターンテーブル１およびホルダ５をそれ
ぞれ６０ｒｐｍの速度で互いに反対方向に回転させなが
ら、コロイダルシリカを含む研磨スラリー（フジミ社製
商品名；ＳＰ−１５，ｐＨ＝１１）を供給管３から２０
ｍＬ／分の速度で前記研磨パッド２に供給するＣＭＰ操
作を２０秒間行なって前記基板１１のポリシリコン薄膜
１３の突起を除去することにより図２の（ｂ）に示すよ
うにポリシリコン薄膜１３の表面を平坦化した。
【００２２】前記ＣＭＰ処理前後のポリシリコン薄膜に
おける５箇所の表面粗さおよびＰ−Ｖ（最大凸部と最小
凹部の間の高さ）を光学式表面粗さ計（Ｚｙｇｏ）で調
べた。また、それらの５点平均値を求めた。その結果を
下記表１に示す。
おける５箇所の表面粗さおよびＰ−Ｖ（最大凸部と最小
凹部の間の高さ）を光学式表面粗さ計（Ｚｙｇｏ）で調
べた。また、それらの５点平均値を求めた。その結果を
下記表１に示す。
【００２３】
【表１】
【００２４】前記表１から明らかなように多結晶化後の
ポリシリコン薄膜の５点平均Ｐ−Ｖは１８ｎｍであった
のに対し、研磨後においてはその５点平均Ｐ−Ｖが約７
ｎｍになり、ポリシリコン薄膜表面が平坦化されること
がわかる。
ポリシリコン薄膜の５点平均Ｐ−Ｖは１８ｎｍであった
のに対し、研磨後においてはその５点平均Ｐ−Ｖが約７
ｎｍになり、ポリシリコン薄膜表面が平坦化されること
がわかる。
【００２５】次いで、図３の（ｃ）に示すように前記ポ
リシリコン薄膜１３をフォトエッチングプロセスにより
パターニングして活性層１５を形成した。つづいて、前
記活性層１５を含む全面にＣＶＤ法により厚さ０．１５
μｍのＳｉＯ2 膜（ゲート絶縁膜）１６を形成した後、
厚さ０．２５μｍのＭｏＷ膜を堆積し、パターニングす
ることによりゲート電極１７を形成した。ひきつづき、
前記ゲート電極１７をマスクとして前記活性層１５にリ
ンをイオン注入し、活性化することにより図３の（ｄ）
に示すｎ型のソース、ドレイン領域１８，１９を形成し
た。
リシリコン薄膜１３をフォトエッチングプロセスにより
パターニングして活性層１５を形成した。つづいて、前
記活性層１５を含む全面にＣＶＤ法により厚さ０．１５
μｍのＳｉＯ2 膜（ゲート絶縁膜）１６を形成した後、
厚さ０．２５μｍのＭｏＷ膜を堆積し、パターニングす
ることによりゲート電極１７を形成した。ひきつづき、
前記ゲート電極１７をマスクとして前記活性層１５にリ
ンをイオン注入し、活性化することにより図３の（ｄ）
に示すｎ型のソース、ドレイン領域１８，１９を形成し
た。
【００２６】次いで、全面に例えばＣＶＤ法によりＳｉ
Ｏ2 膜からなる層間絶縁膜２０を堆積した。その後、前
記ソース、ドレイン領域１８，１９に対応する前記層間
絶縁膜２０部分にコンタクトホール２１，２２を開口
し、Ａｌ膜の堆積、パターニングを施すことにより前記
ソース、ドレイン領域１８，１９に前記コンタクトホー
ル２１，２２を通して接続されるソース、ドレイン電極
２３，２４を形成することにより図３の（ｅ）に示す正
スタガ型の薄膜トランジスタを製造した。
Ｏ2 膜からなる層間絶縁膜２０を堆積した。その後、前
記ソース、ドレイン領域１８，１９に対応する前記層間
絶縁膜２０部分にコンタクトホール２１，２２を開口
し、Ａｌ膜の堆積、パターニングを施すことにより前記
ソース、ドレイン領域１８，１９に前記コンタクトホー
ル２１，２２を通して接続されるソース、ドレイン電極
２３，２４を形成することにより図３の（ｅ）に示す正
スタガ型の薄膜トランジスタを製造した。
【００２７】（比較例１）活性層としてＣＭＰ処理を施
さない表面に突起が発生したポリシリコン薄膜により形
成した以外、実施例１と同様な方法により正スタガ型の
薄膜トランジスタを製造した。
さない表面に突起が発生したポリシリコン薄膜により形
成した以外、実施例１と同様な方法により正スタガ型の
薄膜トランジスタを製造した。
【００２８】得られた実施例１および比較例１の薄膜ト
ランジスタのゲート絶縁膜の絶縁耐圧を測定したとこ
ろ、実施例１の薄膜トランジスタは比較例１の薄膜トラ
ンジスタに比べてきわめて高い絶縁耐圧を示すことが確
認された。
ランジスタのゲート絶縁膜の絶縁耐圧を測定したとこ
ろ、実施例１の薄膜トランジスタは比較例１の薄膜トラ
ンジスタに比べてきわめて高い絶縁耐圧を示すことが確
認された。
【００２９】
【発明の効果】以上説明したように、本発明によればキ
ャリアのモビリティの高いポリシリコン薄膜表面を平坦
化することにより、このポリシリコン薄膜からなる活性
層上に良好な絶縁耐圧を有するゲート絶縁膜を形成する
ことができ、ひいては信頼性の高い正スタガ型の薄膜ト
ランジスタの製造方法を提供できる。
ャリアのモビリティの高いポリシリコン薄膜表面を平坦
化することにより、このポリシリコン薄膜からなる活性
層上に良好な絶縁耐圧を有するゲート絶縁膜を形成する
ことができ、ひいては信頼性の高い正スタガ型の薄膜ト
ランジスタの製造方法を提供できる。
【図１】本発明のＣＭＰ工程に使用されるポリシング装
置を示す概略図。
置を示す概略図。
【図２】本発明の実施例１における正スタガ型薄膜トラ
ンジスタの製造工程を示す断面図。
ンジスタの製造工程を示す断面図。
【図３】本発明の実施例１における正スタガ型薄膜トラ
ンジスタの製造工程を示す断面図。
ンジスタの製造工程を示す断面図。
１…ターンテーブル、 ２…研磨パッド、 ３…供給管、 ５…ホルダ、 １１…ガラス基板、 １３…ポリシリコン薄膜、 １４…突起、 １５…活性層、 １６…ゲート絶縁膜、 １７…ゲート電極。
Claims (3)
- 【請求項１】 ガラス基板上の絶縁膜にアモルファスシ
リコン薄膜を成膜する工程と、 前記アモルファスシリコン薄膜にエネルギービームを照
射して多結晶化してポリシリコン薄膜を形成する工程
と、 前記ポリシリコン薄膜表面の突起を研磨砥粒を含む研磨
スラリーを用いた化学機械研磨により除去して前記ポリ
シリコン薄膜表面を平坦化する工程とを具備したことを
特徴とする薄膜トランジスタの製造方法。 - 【請求項２】 前記研磨液スラリーは、シリカからなる
研磨砥粒を含むｐＨ１０〜１１に調節されたものである
ことを特徴とする請求項１記載の薄膜トランジスタの製
造方法。 - 【請求項３】 前記化学機械研磨は、２０〜１０００ｋ
ｇ／ｃｍ2 の圧力でなされることを特徴とする請求項２
記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10209607A JP2000040828A (ja) | 1998-07-24 | 1998-07-24 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10209607A JP2000040828A (ja) | 1998-07-24 | 1998-07-24 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000040828A true JP2000040828A (ja) | 2000-02-08 |
Family
ID=16575617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10209607A Pending JP2000040828A (ja) | 1998-07-24 | 1998-07-24 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000040828A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812071B2 (en) | 2000-03-07 | 2004-11-02 | Renesas Technology Corp. | Method of producing crystalline semiconductor film and semiconductor device from the film |
| JP2006261681A (ja) * | 2005-03-17 | 2006-09-28 | Samsung Electronics Co Ltd | ポリシリコン薄膜トランジスタ基板の製造方法及び液晶表示装置 |
| WO2007018117A1 (ja) * | 2005-08-05 | 2007-02-15 | Yuzo Mori | 電子ビームアシストｅｅｍ法 |
| US7259103B2 (en) * | 2003-06-03 | 2007-08-21 | Lg.Philips Lcd Co., Ltd. | Fabrication method of polycrystalline silicon TFT |
| US7384827B2 (en) | 2004-04-16 | 2008-06-10 | Seiko Epson Corporation | Method of manufacturing semiconductor device using liquid phase deposition of an interlayer dielectric |
| US7393724B2 (en) | 2004-07-26 | 2008-07-01 | Seiko Epson Corporation | Reduced dielectric breakdown/leakage semiconductor device and a method of manufacturing the same, integrated circuit, electro-optical device, and electric apparatus |
| JP5223998B2 (ja) * | 2010-11-29 | 2013-06-26 | 大日本印刷株式会社 | 評価用基板 |
-
1998
- 1998-07-24 JP JP10209607A patent/JP2000040828A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812071B2 (en) | 2000-03-07 | 2004-11-02 | Renesas Technology Corp. | Method of producing crystalline semiconductor film and semiconductor device from the film |
| US7259103B2 (en) * | 2003-06-03 | 2007-08-21 | Lg.Philips Lcd Co., Ltd. | Fabrication method of polycrystalline silicon TFT |
| US7384827B2 (en) | 2004-04-16 | 2008-06-10 | Seiko Epson Corporation | Method of manufacturing semiconductor device using liquid phase deposition of an interlayer dielectric |
| CN100447949C (zh) * | 2004-04-16 | 2008-12-31 | 精工爱普生株式会社 | 半导体装置以及其制造方法、电光学装置、电子设备 |
| US7393724B2 (en) | 2004-07-26 | 2008-07-01 | Seiko Epson Corporation | Reduced dielectric breakdown/leakage semiconductor device and a method of manufacturing the same, integrated circuit, electro-optical device, and electric apparatus |
| JP2006261681A (ja) * | 2005-03-17 | 2006-09-28 | Samsung Electronics Co Ltd | ポリシリコン薄膜トランジスタ基板の製造方法及び液晶表示装置 |
| WO2007018117A1 (ja) * | 2005-08-05 | 2007-02-15 | Yuzo Mori | 電子ビームアシストｅｅｍ法 |
| US8235769B2 (en) | 2005-08-05 | 2012-08-07 | Yuzo Mori | Electron-beam-assisted EEM method |
| JP5223998B2 (ja) * | 2010-11-29 | 2013-06-26 | 大日本印刷株式会社 | 評価用基板 |
| US9176073B2 (en) | 2010-11-29 | 2015-11-03 | Dai Nippon Printing Co., Ltd. | Evaluation substrate, defect examination method and defect detection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6506669B1 (en) | Method of fabricating a thin film transistor | |
| JP4101409B2 (ja) | 半導体装置の製造方法 | |
| JP4601731B2 (ja) | 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法 | |
| JP2000031488A (ja) | 半導体装置およびその作製方法 | |
| US5281546A (en) | Method of fabricating a thin film transistor using hydrogen plasma treatment of the intrinsic silicon/doped layer interface | |
| JP3331999B2 (ja) | 半導体薄膜の製造方法 | |
| JPH05304273A (ja) | 半導体装置の製造方法 | |
| JPH02156635A (ja) | ウエーハ用研磨方法 | |
| JPH05507390A (ja) | 基板の薄化エッチングのための方法 | |
| JP2000040828A (ja) | 薄膜トランジスタの製造方法 | |
| JP2776276B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4465760B2 (ja) | 縦型半導体装置の製造方法 | |
| JP3555114B2 (ja) | ダイヤモンドの平坦化法 | |
| JP3013787B2 (ja) | 半導体装置の製造方法 | |
| JP2000091415A (ja) | Ｓｔｉの形成方法 | |
| JP2002057310A (ja) | Ｓｏｉ基板の作製方法 | |
| JP2005064314A (ja) | 半導体装置及びその製造方法 | |
| JP2000124457A (ja) | 多結晶シリコン薄膜の平坦化方法 | |
| JPH0468770B2 (ja) | ||
| JPH08191138A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2932179B2 (ja) | 化学機械研磨方法及び装置 | |
| US20060046491A1 (en) | CMP polishing method and method for manufacturing semiconductor device | |
| JPH0621054A (ja) | 平坦化された多結晶シリコンゲートを備えた集積回路の製造方法 | |
| KR20070062149A (ko) | 레이저유도 에피택셜 성장 및 ｃｍｐ를 이용한 다층트랜지스터의 형성 방법 | |
| JPH06163588A (ja) | 薄膜トランジスタの製造方法 |