JPH05304273A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05304273A JPH05304273A JP4154896A JP15489692A JPH05304273A JP H05304273 A JPH05304273 A JP H05304273A JP 4154896 A JP4154896 A JP 4154896A JP 15489692 A JP15489692 A JP 15489692A JP H05304273 A JPH05304273 A JP H05304273A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- silicon film
- crystal nuclei
- heating
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000013078 crystal Substances 0.000 claims abstract description 127
- 238000010438 heat treatment Methods 0.000 claims abstract description 75
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 229910052710 silicon Inorganic materials 0.000 claims description 33
- 239000010703 silicon Substances 0.000 claims description 33
- 239000007789 gas Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 30
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- 239000007864 aqueous solution Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 238000001035 drying Methods 0.000 claims 1
- 239000001257 hydrogen Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 5
- 230000003190 augmentative effect Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 33
- 238000010899 nucleation Methods 0.000 description 21
- 230000006911 nucleation Effects 0.000 description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 150000003377 silicon compounds Chemical class 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241000201976 Polycarpon Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 238000002128 reflection high energy electron diffraction Methods 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】表面が実質的に清浄なアモルファスシリコン膜
を加熱して多結晶化させる際に、結晶核１０４発生と結
晶核成長とを異なる条件で行なう。例えばＳｉ2Ｈ6 ガ
スを供給しながら結晶核を発生させ、ガスの供給を中止
し加熱を結行して結晶核の成長を行ない、きのこ状の結
晶粒１０５を得る。 【効果】これにより、結晶粒密度と結晶粒径の制御が容
易となり、より微細な粒径の多結晶シリコン膜を形成で
き、ＤＲＡＭの高集積化にともなうキャパシタ面積の縮
小に対応できる。
を加熱して多結晶化させる際に、結晶核１０４発生と結
晶核成長とを異なる条件で行なう。例えばＳｉ2Ｈ6 ガ
スを供給しながら結晶核を発生させ、ガスの供給を中止
し加熱を結行して結晶核の成長を行ない、きのこ状の結
晶粒１０５を得る。 【効果】これにより、結晶粒密度と結晶粒径の制御が容
易となり、より微細な粒径の多結晶シリコン膜を形成で
き、ＤＲＡＭの高集積化にともなうキャパシタ面積の縮
小に対応できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にキャパシタ電極用に好適な多結晶シリコン膜
の形成方法に関する。
関し、特にキャパシタ電極用に好適な多結晶シリコン膜
の形成方法に関する。
【０００２】
【従来の技術】近年、ＤＲＡＭの高集積化に伴いセルサ
イズは縮小し、ＤＲＡＭセルのキャパシタの占有面積は
小さくなる傾向にある。そこで、十分なキャパシタの容
量値を確保するため、占有面積当りの容量部面積が大き
く、耐α線特性やＤＲＡＭセル間の干渉が少なくできる
スタックトキャパシタやトレンチスタックトキャパシタ
が用いられている。しかし、６４ＭビットのＤＲＡＭで
はセル面積は２μｍ2 以下になると見込まれており、こ
れらの構造を用いたとしても、容量絶縁膜として厚さ５
０オングストローム（以下Ａと記す）という極めて薄い
酸化シリコン膜が要求される。この様に薄い酸化シリコ
ン膜を欠陥なく均質にチップ全体に形成することは極め
て難しい。そこで、前述した容量部面積を増やすことで
容量絶縁膜厚を現状維持する方法が考え出されている。
イズは縮小し、ＤＲＡＭセルのキャパシタの占有面積は
小さくなる傾向にある。そこで、十分なキャパシタの容
量値を確保するため、占有面積当りの容量部面積が大き
く、耐α線特性やＤＲＡＭセル間の干渉が少なくできる
スタックトキャパシタやトレンチスタックトキャパシタ
が用いられている。しかし、６４ＭビットのＤＲＡＭで
はセル面積は２μｍ2 以下になると見込まれており、こ
れらの構造を用いたとしても、容量絶縁膜として厚さ５
０オングストローム（以下Ａと記す）という極めて薄い
酸化シリコン膜が要求される。この様に薄い酸化シリコ
ン膜を欠陥なく均質にチップ全体に形成することは極め
て難しい。そこで、前述した容量部面積を増やすことで
容量絶縁膜厚を現状維持する方法が考え出されている。
【０００３】この出願と同一の出願人により出願された
渡辺等の日本国特許出願 特願平２−０７２４６２号明
細書はＬＰＣＶＤにおける多結晶シリコン膜形成温度
を、通常使われている６００℃ではなく５５０℃前後に
すると、アモルファス領域から多結晶シリコンに変化す
る境界で、表面に半円球状の結晶粒すなわちグレインが
稠密に成長し、表面積は他の温度で成長した多結晶シリ
コン膜の約２倍になることを示している。この多結晶シ
リコン膜をスタックトキャパシタの蓄積電極に適用する
ことにより１００Ａの厚さの酸化シリコン膜で十分な容
量値と低い洩れ電流値を得ている。しかし、この渡辺等
の方法によると、半円球状の結晶粒が表面上に出現する
条件は、成長温度が５４５℃から５５５℃のわずか１０
℃の範囲内であり、量産に用いる場合、温度制御が非常
に難しい。さらに、多結晶シリコン膜形成後、隣接する
キャパシタ間を分離するためにドライエッチングを行な
うと蓄積電極の側壁部がエッチングされ、側壁部の凹凸
が無くなってしまい、大きな容量値を実現する上で難点
がある。また、本願出願人による出願中の発明の例とし
て次のものがある。まず、辰巳は日本国特許出願 特願
平２−２４９１５４号明細書（平成２年９月１９日出
願）で、半円球状ないしきのこ状の結晶粒を有する多結
晶シリコン膜が、真空中のアモルファスシリコン膜の形
成と加熱とによって得られることを示している。これら
の多結晶シリコン膜をスタックトキャパシタの電極に適
用することにより、厚さ１００Ａの酸化シリコン膜で高
い容量値と低い洩れ電流値を得ている。さらに、酒井は
同じく特願平３−０６７６５７号（平成３年３月８日出
願）または同じく特願平３−０７３６９３号明細書（平
成３年３月１４日出願）で、一旦大気にさらし、表面に
自然酸化膜が形成されたアモルファスシリコン膜の自然
酸化膜を、フッ酸水溶液で除去したのち高真空中で加熱
するか、またはイオンスパッタで除去したのち直ちに高
真空中で加熱することにより、固相成長によって半円球
状ないしきのこ状の結晶粒を持った多結晶シリコン膜が
得られることを示している。
渡辺等の日本国特許出願 特願平２−０７２４６２号明
細書はＬＰＣＶＤにおける多結晶シリコン膜形成温度
を、通常使われている６００℃ではなく５５０℃前後に
すると、アモルファス領域から多結晶シリコンに変化す
る境界で、表面に半円球状の結晶粒すなわちグレインが
稠密に成長し、表面積は他の温度で成長した多結晶シリ
コン膜の約２倍になることを示している。この多結晶シ
リコン膜をスタックトキャパシタの蓄積電極に適用する
ことにより１００Ａの厚さの酸化シリコン膜で十分な容
量値と低い洩れ電流値を得ている。しかし、この渡辺等
の方法によると、半円球状の結晶粒が表面上に出現する
条件は、成長温度が５４５℃から５５５℃のわずか１０
℃の範囲内であり、量産に用いる場合、温度制御が非常
に難しい。さらに、多結晶シリコン膜形成後、隣接する
キャパシタ間を分離するためにドライエッチングを行な
うと蓄積電極の側壁部がエッチングされ、側壁部の凹凸
が無くなってしまい、大きな容量値を実現する上で難点
がある。また、本願出願人による出願中の発明の例とし
て次のものがある。まず、辰巳は日本国特許出願 特願
平２−２４９１５４号明細書（平成２年９月１９日出
願）で、半円球状ないしきのこ状の結晶粒を有する多結
晶シリコン膜が、真空中のアモルファスシリコン膜の形
成と加熱とによって得られることを示している。これら
の多結晶シリコン膜をスタックトキャパシタの電極に適
用することにより、厚さ１００Ａの酸化シリコン膜で高
い容量値と低い洩れ電流値を得ている。さらに、酒井は
同じく特願平３−０６７６５７号（平成３年３月８日出
願）または同じく特願平３−０７３６９３号明細書（平
成３年３月１４日出願）で、一旦大気にさらし、表面に
自然酸化膜が形成されたアモルファスシリコン膜の自然
酸化膜を、フッ酸水溶液で除去したのち高真空中で加熱
するか、またはイオンスパッタで除去したのち直ちに高
真空中で加熱することにより、固相成長によって半円球
状ないしきのこ状の結晶粒を持った多結晶シリコン膜が
得られることを示している。
【０００４】
【発明が解決しようとする課題】５５０℃から７００℃
程度のある一定の温度でアモルファスシリコン膜を加熱
すると表面に結晶核が発生し、成長するが、清浄なアモ
ルファスシリコン膜表面におけるシリコンの表面拡散速
度は、固相成長速度に比べて極めて速いので、シリコン
膜は表面を拡散することによって結晶核に集まり、結晶
核がきのこ状に成長する。さらに、反応が進むと結晶粒
が互いに接したところで粒径の上限が定まる。こうして
結晶粒の平均的な寸法（平均粒径）は、単位時間あたり
に発生する結晶核の密度、すなわち核発生速度に依存す
る。いいかえると平均粒径は基板加熱の初期段階におけ
る基板温度で決定される。基板温度が高いほど核発生速
度は大きく、従って平均粒径は小さくなる。しかし、ア
モルファスシリコン膜の結晶核発生の活性化エネルギー
は、シリコン原子の表面拡散の活性化エネルギーより大
きいので、平均粒径を小さくするため基板温度を高くし
ても、十分な結晶核密度が得られる前に急激に成長して
しまう。従って粒径の小さな多結晶シリコン膜を得るの
は困難である。またばらつきも大きくなる。更に、温度
が高いと原子のマイグレーションが大きくなるので、形
状が滑らかになり、結晶粒の形状は半円球状より平坦に
なる。
程度のある一定の温度でアモルファスシリコン膜を加熱
すると表面に結晶核が発生し、成長するが、清浄なアモ
ルファスシリコン膜表面におけるシリコンの表面拡散速
度は、固相成長速度に比べて極めて速いので、シリコン
膜は表面を拡散することによって結晶核に集まり、結晶
核がきのこ状に成長する。さらに、反応が進むと結晶粒
が互いに接したところで粒径の上限が定まる。こうして
結晶粒の平均的な寸法（平均粒径）は、単位時間あたり
に発生する結晶核の密度、すなわち核発生速度に依存す
る。いいかえると平均粒径は基板加熱の初期段階におけ
る基板温度で決定される。基板温度が高いほど核発生速
度は大きく、従って平均粒径は小さくなる。しかし、ア
モルファスシリコン膜の結晶核発生の活性化エネルギー
は、シリコン原子の表面拡散の活性化エネルギーより大
きいので、平均粒径を小さくするため基板温度を高くし
ても、十分な結晶核密度が得られる前に急激に成長して
しまう。従って粒径の小さな多結晶シリコン膜を得るの
は困難である。またばらつきも大きくなる。更に、温度
が高いと原子のマイグレーションが大きくなるので、形
状が滑らかになり、結晶粒の形状は半円球状より平坦に
なる。
【０００５】一例をあげると、基板温度が６５０℃のと
き平均粒径が約１５００Ａの多結晶シリコン膜を得るこ
とができる。キャパシタ電極の面積が２μｍ2 と小さく
なってくるとキャパシタ電極に形成される結晶粒の数に
ばらつきがでる。また容量値は表面が平坦な場合の最大
で２倍、平均的には約１．５倍である。
き平均粒径が約１５００Ａの多結晶シリコン膜を得るこ
とができる。キャパシタ電極の面積が２μｍ2 と小さく
なってくるとキャパシタ電極に形成される結晶粒の数に
ばらつきがでる。また容量値は表面が平坦な場合の最大
で２倍、平均的には約１．５倍である。
【０００６】以上説明したように、従来技術による結晶
核の発生と成長は一定温度で行なうので、粒径が小さく
かつ表面積の大きな多結晶シリコン膜を再現性よく形成
することは困難であった。
核の発生と成長は一定温度で行なうので、粒径が小さく
かつ表面積の大きな多結晶シリコン膜を再現性よく形成
することは困難であった。
【０００７】したがって本発明の目的は、結晶核密度お
よびまたは粒径を広範囲に制御可能で表面積の大きな多
結晶シリコン膜を有する半導体装置の製造方法を提供す
ることにある。
よびまたは粒径を広範囲に制御可能で表面積の大きな多
結晶シリコン膜を有する半導体装置の製造方法を提供す
ることにある。
【０００８】
【課題を解決するための手段】本発明は、半導体チップ
の所定の層間絶縁膜にアモルファスシリコン膜を堆積
し、このアモルファスシリコン膜の表面が清浄な状態で
結晶核を所定条件で発生させ、別の条件下で前記結晶核
を成長させる工程を含んでいる。ここで表面が清浄な状
態とは、ＭＢＥ法で成膜したままの状態、成膜後窒素や
アルゴンなどの不活性ガスにのみ曝された状態、成膜後
の自然酸化膜をフッ酸水溶液で除去して表面を水素原子
またはフッ素原子で終端し真空中または不活性ガス中で
アモルファスシリコン膜の結晶化温度より低い温度で加
熱して水素原子またはフッ素原子を離脱させた状態もし
くは成膜後の自然酸化膜をアルゴンなどの稀ガスのイオ
ンで照射して除去した状態などを意味している。
の所定の層間絶縁膜にアモルファスシリコン膜を堆積
し、このアモルファスシリコン膜の表面が清浄な状態で
結晶核を所定条件で発生させ、別の条件下で前記結晶核
を成長させる工程を含んでいる。ここで表面が清浄な状
態とは、ＭＢＥ法で成膜したままの状態、成膜後窒素や
アルゴンなどの不活性ガスにのみ曝された状態、成膜後
の自然酸化膜をフッ酸水溶液で除去して表面を水素原子
またはフッ素原子で終端し真空中または不活性ガス中で
アモルファスシリコン膜の結晶化温度より低い温度で加
熱して水素原子またはフッ素原子を離脱させた状態もし
くは成膜後の自然酸化膜をアルゴンなどの稀ガスのイオ
ンで照射して除去した状態などを意味している。
【０００９】本発明の第１の実施の態様においては、ア
モルファスシリコン膜を所定温度で加熱して結晶核を発
生させ、続いて温度を下降させて結晶核を成長させる。
多結晶シリコン膜の平均粒径は、単位時間に発生する結
晶核の密度である核発生速度と結晶核の成長速度とに依
存する。核発生速度は加熱温度が高いほど大きくなる
が、同時に結晶核の成長速度も増加する。結晶核の密度
は、基板温度で決まる核発生速度で時間とともに増加し
ていくが、結晶核成長速度が結晶核発生速度より大きく
なるとすでに存在している結晶核の成長により新しい結
晶核の発生が阻止される。従って、結晶核発生のための
加熱温度は高く加熱時間は短くし、結晶核成長のための
温度は低くすることにより結晶粒径の制御が容易とな
る。
モルファスシリコン膜を所定温度で加熱して結晶核を発
生させ、続いて温度を下降させて結晶核を成長させる。
多結晶シリコン膜の平均粒径は、単位時間に発生する結
晶核の密度である核発生速度と結晶核の成長速度とに依
存する。核発生速度は加熱温度が高いほど大きくなる
が、同時に結晶核の成長速度も増加する。結晶核の密度
は、基板温度で決まる核発生速度で時間とともに増加し
ていくが、結晶核成長速度が結晶核発生速度より大きく
なるとすでに存在している結晶核の成長により新しい結
晶核の発生が阻止される。従って、結晶核発生のための
加熱温度は高く加熱時間は短くし、結晶核成長のための
温度は低くすることにより結晶粒径の制御が容易とな
る。
【００１０】本発明の第２の実施の態様では、アモルフ
ァスシリコン膜を所定温度で加熱しつつ一定時間シリコ
ン化合物のガスに曝すことによって結晶核を発生させ、
次にシリコン化合物のガスに曝すことなく加熱を続行す
ることによって結晶核の成長を行なう。シリコン化合物
がアモルファスシリコン膜表面のダングリングボンドに
おいて分解し結晶核が形成されるので、加熱のみによる
場合より核発生速度が大きくなり、より一層結晶粒径の
制御が容易となり、より微小な結晶粒を形成することが
できる。
ァスシリコン膜を所定温度で加熱しつつ一定時間シリコ
ン化合物のガスに曝すことによって結晶核を発生させ、
次にシリコン化合物のガスに曝すことなく加熱を続行す
ることによって結晶核の成長を行なう。シリコン化合物
がアモルファスシリコン膜表面のダングリングボンドに
おいて分解し結晶核が形成されるので、加熱のみによる
場合より核発生速度が大きくなり、より一層結晶粒径の
制御が容易となり、より微小な結晶粒を形成することが
できる。
【００１１】本発明の第３の実施の態様においては、ア
モルファスシリコン膜を所定温度で加熱しつつ一定時間
シリコン分子線を照射することによって結晶核を発生さ
せ、次にシリコン分子線の照射を行なわずに加熱を続行
することによって結晶核を成長させる。化学反応を利用
しないのでより低い温度での結晶核の発生が可能とな
る。
モルファスシリコン膜を所定温度で加熱しつつ一定時間
シリコン分子線を照射することによって結晶核を発生さ
せ、次にシリコン分子線の照射を行なわずに加熱を続行
することによって結晶核を成長させる。化学反応を利用
しないのでより低い温度での結晶核の発生が可能とな
る。
【００１２】このようにして形成された表面積の大きい
多結晶シリコン膜に誘電体膜を形成し、さらに導電体膜
を被着することにより占有面積あたりの容量値の大きい
キャパシタを再現性よく実現できるので、ＤＲＡＭの集
積度を一層高めることが可能となる。
多結晶シリコン膜に誘電体膜を形成し、さらに導電体膜
を被着することにより占有面積あたりの容量値の大きい
キャパシタを再現性よく実現できるので、ＤＲＡＭの集
積度を一層高めることが可能となる。
【００１３】
【実施例】図１および図２を参照して本発明の第１の実
施例について説明する。
施例について説明する。
【００１４】図１（ａ）に示すように、直径４インチの
シリコン基板１０１の表面に熱酸化により厚さ２０００
Ａの酸化シリコン膜１０２を形成し、ＭＢＥ装置に入
れ、基板温度室温にて、電子銃式シリコン蒸着器から照
射速度７Ａ／ｓのシリコン分子線を照射し、厚さ４００
０Ａのアモルファスシリコン膜１０３を形成する。次
に、リンイオンを加速電圧５０ｋｅＶ，注入量５×１０
15ｃｍ-2程度打込む。
シリコン基板１０１の表面に熱酸化により厚さ２０００
Ａの酸化シリコン膜１０２を形成し、ＭＢＥ装置に入
れ、基板温度室温にて、電子銃式シリコン蒸着器から照
射速度７Ａ／ｓのシリコン分子線を照射し、厚さ４００
０Ａのアモルファスシリコン膜１０３を形成する。次
に、リンイオンを加速電圧５０ｋｅＶ，注入量５×１０
15ｃｍ-2程度打込む。
【００１５】次にランプ加熱を行なうと、図１（ｂ）に
示すように、結晶核１０４が発生する。この結晶核発生
のための加熱温度Ｔｎを６００℃，６５０℃または７０
０℃とし、加熱時間ｔｎをそれぞれの場合０分，５分，
１０分，１５分または２０分と変えた。続いて、５５０
℃の加熱を時間ｔｖ行なうと、図１（ｃ）に示すよう
に、きのこ状ないし半円球状の結晶粒１０５に成長す
る。加熱時間の合計（ｔｎ＋ｔｖ）を２０分とした場合
の平均粒径と核発生のための加熱時間の占める割合（ｔ
ｎ／（ｔｎ＋ｔｖ））との関係をＦＩＧ．２に示す。左
端のデータは一定温度５５０℃で多結晶化を行なった場
合に相当し、右端は一定温度６００℃，６５０℃または
７００℃で多結晶化を行なった場合に相当する。結晶核
発生と成長とを異なる温度で行なった方が平均結晶粒径
を小さくできること、加熱温度が高い方が小さくできる
ことがこの図から分かる。
示すように、結晶核１０４が発生する。この結晶核発生
のための加熱温度Ｔｎを６００℃，６５０℃または７０
０℃とし、加熱時間ｔｎをそれぞれの場合０分，５分，
１０分，１５分または２０分と変えた。続いて、５５０
℃の加熱を時間ｔｖ行なうと、図１（ｃ）に示すよう
に、きのこ状ないし半円球状の結晶粒１０５に成長す
る。加熱時間の合計（ｔｎ＋ｔｖ）を２０分とした場合
の平均粒径と核発生のための加熱時間の占める割合（ｔ
ｎ／（ｔｎ＋ｔｖ））との関係をＦＩＧ．２に示す。左
端のデータは一定温度５５０℃で多結晶化を行なった場
合に相当し、右端は一定温度６００℃，６５０℃または
７００℃で多結晶化を行なった場合に相当する。結晶核
発生と成長とを異なる温度で行なった方が平均結晶粒径
を小さくできること、加熱温度が高い方が小さくできる
ことがこの図から分かる。
【００１６】アモルファスシリコン膜を結晶化させるこ
とによって形成される結晶粒の平均粒径は、単位時間あ
たり発生する結晶核の密度すなわち核発生速度と、その
結晶核の成長速度に依存する。核発生速度は加熱温度が
高ければ高いほど大きくなるが、同時にその結晶核の成
長速度も増加する。結晶核の密度は、基板温度で決まる
核発生速度で増加していくが、一方で、結晶核の成長速
度がその形成速度よりも大きくなってしまうと、新たな
核が発生する前にすでに存在していた核が成長し、もは
や結晶核は形成されなくなってしまう。従って、微小な
結晶粒を形成するためには、結晶核発生のための加熱温
度Ｔn をより高く、加熱時間ｔn をより短くし、結晶核
成長のための加熱温度Ｔv は、その温度における核形成
速度が十分に小さい、Ｔn より低い温度Ｔv にすればよ
い。また、温度制御は急熱急冷であることが望ましい。
とによって形成される結晶粒の平均粒径は、単位時間あ
たり発生する結晶核の密度すなわち核発生速度と、その
結晶核の成長速度に依存する。核発生速度は加熱温度が
高ければ高いほど大きくなるが、同時にその結晶核の成
長速度も増加する。結晶核の密度は、基板温度で決まる
核発生速度で増加していくが、一方で、結晶核の成長速
度がその形成速度よりも大きくなってしまうと、新たな
核が発生する前にすでに存在していた核が成長し、もは
や結晶核は形成されなくなってしまう。従って、微小な
結晶粒を形成するためには、結晶核発生のための加熱温
度Ｔn をより高く、加熱時間ｔn をより短くし、結晶核
成長のための加熱温度Ｔv は、その温度における核形成
速度が十分に小さい、Ｔn より低い温度Ｔv にすればよ
い。また、温度制御は急熱急冷であることが望ましい。
【００１７】なお、図１（ｃ）では多結晶シリコン粒１
０５の形状としてきのこ状のものが均一に形成されてい
る状態が示されているが、実際にはこのように整った形
状のものだけができるのではない。また粒径も同じでは
ない。
０５の形状としてきのこ状のものが均一に形成されてい
る状態が示されているが、実際にはこのように整った形
状のものだけができるのではない。また粒径も同じでは
ない。
【００１８】次に、図１（ｄ）に示すように、減圧ＣＶ
Ｄ（ＬＰＣＶＤ）法により、窒化シリコン膜を形成し、
表面を酸化して容量絶縁膜１０６とする。この容量絶縁
膜１０６の厚さはＳｉＯ2 膜換算で３０Ａないし１００
Ａのうち適当な値を選ぶ。
Ｄ（ＬＰＣＶＤ）法により、窒化シリコン膜を形成し、
表面を酸化して容量絶縁膜１０６とする。この容量絶縁
膜１０６の厚さはＳｉＯ2 膜換算で３０Ａないし１００
Ａのうち適当な値を選ぶ。
【００１９】次に、図２（ａ）に示すように、多結晶シ
リコン膜１０７を堆積し、リンをドーピングする。次い
で、パターニング、電極形成を行ないい、面積１ｍｍ×
１ｍｍのキャパシタを形成し、容量の測定を行なった。
結果を図４に示す。但し、容量絶縁膜１０６の厚さはＳ
ｉＯ2 膜換算で１００Ａである。概して平径粒径の微細
化に伴ってキャパシタ容量が増加していることがこの図
から分る。
リコン膜１０７を堆積し、リンをドーピングする。次い
で、パターニング、電極形成を行ないい、面積１ｍｍ×
１ｍｍのキャパシタを形成し、容量の測定を行なった。
結果を図４に示す。但し、容量絶縁膜１０６の厚さはＳ
ｉＯ2 膜換算で１００Ａである。概して平径粒径の微細
化に伴ってキャパシタ容量が増加していることがこの図
から分る。
【００２０】なお、本実施例では、シリコンウェーハを
対象としたが、本実施例は、表面にのみシリコンが存在
するＳＯＳ基板や、さらに一般にＳＯＩ基板等にも当然
利用できる。また、本実施例ではＭＢＥ装置内で電子銃
式シリコン蒸着装置を用いてアモルファスシリコン膜の
形成を行ったが、ＬＰＣＶＤ法や、スパッタ法で形成
し、表面の自然酸化膜を除去したアモルファスシリコン
膜でも同様の効果が確認された。さらに、形成装置内の
真空度は、超高真空が必要な訳ではなく、アモルファス
シリコン膜の表面を清浄な状態にしたまま、加熱するこ
とが必要なのであって、アモルファスシリコン表面と反
応しないガス、たとえば窒素、ヘリウム等の雰囲気内で
行っても同様な現象が起こることを確かめた。なお、加
熱方法は今回ランプ加熱法を用いたが、これに限らず急
熱急冷法であればよい。
対象としたが、本実施例は、表面にのみシリコンが存在
するＳＯＳ基板や、さらに一般にＳＯＩ基板等にも当然
利用できる。また、本実施例ではＭＢＥ装置内で電子銃
式シリコン蒸着装置を用いてアモルファスシリコン膜の
形成を行ったが、ＬＰＣＶＤ法や、スパッタ法で形成
し、表面の自然酸化膜を除去したアモルファスシリコン
膜でも同様の効果が確認された。さらに、形成装置内の
真空度は、超高真空が必要な訳ではなく、アモルファス
シリコン膜の表面を清浄な状態にしたまま、加熱するこ
とが必要なのであって、アモルファスシリコン表面と反
応しないガス、たとえば窒素、ヘリウム等の雰囲気内で
行っても同様な現象が起こることを確かめた。なお、加
熱方法は今回ランプ加熱法を用いたが、これに限らず急
熱急冷法であればよい。
【００２１】次に、本発明の第２の実施例について説明
する。
する。
【００２２】第１の実施例と同様にして、ＭＢＥ法また
はＬＰＣＶＤ法で厚さ４０００Ａのアモルファスシリコ
ン膜を形成し、リンのイオン注入を行ない、ＮＨ4 Ｏ
Ｈ，Ｈ2 Ｏ2 およびＨ2 Ｏを１：６：２０の割合で混合
した洗浄液（６０℃）に浸して表面の汚染を除去したの
ち、５％フッ酸水溶液に３０秒間浸して自然酸化膜を除
去する。遠心分離器または乾燥窒素ガスにより乾燥させ
Ｓｉ2 Ｈ6 供給用のノズルを備えた超高真空ＣＶＤ装置
の形成室内に入れる。形成室内の真空度は１０-9Ｔｏｒ
ｒに保たれておりグラファイトヒータによる基板加熱装
置を備えている。まず、ある一定の温度、好ましくは加
熱のみによる核形成が急速に起こらないような、５００
℃ないし６２０℃という低温で基板加熱を行ない、その
あと核形成用のＳｉ2 Ｈ6 を流量１３ｃｃｃｍで照射す
ると、図５に示すように結晶核１０４Ａが発生する。結
晶核の発生は、高速電子線回折（ＲＨＥＥＤ）によるそ
の場（ｉｎ−ｓｉｔｕ）観察で確認することができる。
Ｓｉ2 Ｈ6 ガスは清浄なアモルファスシリコン膜の表面
に存在するダングリングボンドにおいて分解し、それに
よるポリシリコンの核が従来より高密度に表面に形成さ
れる。
はＬＰＣＶＤ法で厚さ４０００Ａのアモルファスシリコ
ン膜を形成し、リンのイオン注入を行ない、ＮＨ4 Ｏ
Ｈ，Ｈ2 Ｏ2 およびＨ2 Ｏを１：６：２０の割合で混合
した洗浄液（６０℃）に浸して表面の汚染を除去したの
ち、５％フッ酸水溶液に３０秒間浸して自然酸化膜を除
去する。遠心分離器または乾燥窒素ガスにより乾燥させ
Ｓｉ2 Ｈ6 供給用のノズルを備えた超高真空ＣＶＤ装置
の形成室内に入れる。形成室内の真空度は１０-9Ｔｏｒ
ｒに保たれておりグラファイトヒータによる基板加熱装
置を備えている。まず、ある一定の温度、好ましくは加
熱のみによる核形成が急速に起こらないような、５００
℃ないし６２０℃という低温で基板加熱を行ない、その
あと核形成用のＳｉ2 Ｈ6 を流量１３ｃｃｃｍで照射す
ると、図５に示すように結晶核１０４Ａが発生する。結
晶核の発生は、高速電子線回折（ＲＨＥＥＤ）によるそ
の場（ｉｎ−ｓｉｔｕ）観察で確認することができる。
Ｓｉ2 Ｈ6 ガスは清浄なアモルファスシリコン膜の表面
に存在するダングリングボンドにおいて分解し、それに
よるポリシリコンの核が従来より高密度に表面に形成さ
れる。
【００２３】図６に結晶核の発生が確認されるまでの時
間（核発生時間）と加熱温度との関係を示す。５００℃
以下では核発生時間が非常に大きくなり実用的でなく、
また６５０℃以上では速やかに結晶核が発生することが
分かる。一定時間ガスに曝らしたのち、高真空にして加
熱を続行し結晶核の成長を行なう。加熱温度を５４０℃
から８００℃まで変化させても、図６に示すように核発
生時間が変化するだけで、広い温度範囲で表面にきのこ
状もしくは半球状の結晶粒による凹凸を確認することが
できた。６５０℃以上では、核発生とそのあと粒径が小
さく表面積の大きい結晶粒の成長が瞬時に起こる。加熱
を続けると得られた多結晶シリコン膜の凹凸が滑らかに
なる。従って、急熱急冷の可能な装置を使用しないと表
面形状の制御は困難となる。
間（核発生時間）と加熱温度との関係を示す。５００℃
以下では核発生時間が非常に大きくなり実用的でなく、
また６５０℃以上では速やかに結晶核が発生することが
分かる。一定時間ガスに曝らしたのち、高真空にして加
熱を続行し結晶核の成長を行なう。加熱温度を５４０℃
から８００℃まで変化させても、図６に示すように核発
生時間が変化するだけで、広い温度範囲で表面にきのこ
状もしくは半球状の結晶粒による凹凸を確認することが
できた。６５０℃以上では、核発生とそのあと粒径が小
さく表面積の大きい結晶粒の成長が瞬時に起こる。加熱
を続けると得られた多結晶シリコン膜の凹凸が滑らかに
なる。従って、急熱急冷の可能な装置を使用しないと表
面形状の制御は困難となる。
【００２４】熱による核発生が急速に起こらないような
低温でも、清浄なアモルファスシリコン膜表面における
シリコン原子の表面拡散速度は、固相成長速度に比べて
極めて速く、シリコン原子は表面を拡散することによっ
て、表面に形成された結晶核に集り、微細なきのこ状の
結晶核に成長する。さらに、反応が進むと成長した結晶
核がお互に接した所でアモルファスシリコンからの表面
拡散によるシリコン原子の供給が無くなるので、結晶核
の成長は止まり、半円球状の構造が表面に形成される。
もともとの核の密度が大きいので加熱のみで形成した場
合よりも、成長した結晶粒の粒径が小さくなり、低温で
成長しているため、より半円球状に近い形状になる。
低温でも、清浄なアモルファスシリコン膜表面における
シリコン原子の表面拡散速度は、固相成長速度に比べて
極めて速く、シリコン原子は表面を拡散することによっ
て、表面に形成された結晶核に集り、微細なきのこ状の
結晶核に成長する。さらに、反応が進むと成長した結晶
核がお互に接した所でアモルファスシリコンからの表面
拡散によるシリコン原子の供給が無くなるので、結晶核
の成長は止まり、半円球状の構造が表面に形成される。
もともとの核の密度が大きいので加熱のみで形成した場
合よりも、成長した結晶粒の粒径が小さくなり、低温で
成長しているため、より半円球状に近い形状になる。
【００２５】図７は加熱温度６００℃、加熱時間４５秒
一定とし、Ｓｉ2 Ｈ6 ガスを供給する時間と半球状結晶
粒の平均粒径との関係を示したものである。Ｓｉ2 Ｈ6
ガス供給時間に反比例して粒径が減少していることがこ
の図からわかる。これは、種になる核がＳｉ2 Ｈ6 ガス
の供給時間に比例して表面上に多く発生し、これが成長
してきのこ状ないしは半球状の結晶粒となるためであ
る。しかし、４５秒以上ガスを照射すると、結晶粒が接
近しすぎて、十分な凹凸構造が形成されない。Ｓｉ2 Ｈ
6 ガス照射時間４５秒では、粒径は３００Ａまで小さく
することができる。
一定とし、Ｓｉ2 Ｈ6 ガスを供給する時間と半球状結晶
粒の平均粒径との関係を示したものである。Ｓｉ2 Ｈ6
ガス供給時間に反比例して粒径が減少していることがこ
の図からわかる。これは、種になる核がＳｉ2 Ｈ6 ガス
の供給時間に比例して表面上に多く発生し、これが成長
してきのこ状ないしは半球状の結晶粒となるためであ
る。しかし、４５秒以上ガスを照射すると、結晶粒が接
近しすぎて、十分な凹凸構造が形成されない。Ｓｉ2 Ｈ
6 ガス照射時間４５秒では、粒径は３００Ａまで小さく
することができる。
【００２６】結晶粒密度はＳｉ2 Ｈ6 流量にも依存す
る。図８にＳｉ2 Ｈ6 流量と結晶粒密度との関係を示
す。ガス供給時間は５秒であり、加熱時間は４５秒であ
る。Ｓｉ2 Ｈ6 流量がある一定値を越えると、結晶粒密
度はほぼ一定となる。これは、アモルファスシリコン膜
表面に結合している水素原子（フッ酸水溶液洗浄などで
結合する）が加熱により脱離する割合が支配的になるか
らであると解釈できよう。結晶粒密度および粒径制御の
観点からは、このように反応律速領域を利用するのが好
ましい。
る。図８にＳｉ2 Ｈ6 流量と結晶粒密度との関係を示
す。ガス供給時間は５秒であり、加熱時間は４５秒であ
る。Ｓｉ2 Ｈ6 流量がある一定値を越えると、結晶粒密
度はほぼ一定となる。これは、アモルファスシリコン膜
表面に結合している水素原子（フッ酸水溶液洗浄などで
結合する）が加熱により脱離する割合が支配的になるか
らであると解釈できよう。結晶粒密度および粒径制御の
観点からは、このように反応律速領域を利用するのが好
ましい。
【００２７】図９に、６００℃で流量２ｓｃｃｍのＳｉ
2 Ｈ6 ガスを８０秒間供給した場合の結晶粒径の分布を
示す。加熱時間は８０秒である。比較的分散が小さいと
いえよう。
2 Ｈ6 ガスを８０秒間供給した場合の結晶粒径の分布を
示す。加熱時間は８０秒である。比較的分散が小さいと
いえよう。
【００２８】続いて、第１の実施例と同様にして容量絶
縁膜の形成を行なう。ただし、その直前の状態は、図１
（ｃ）に示したように、結晶粒１０５が相互に接触せ
ず、かつ間隔が十分あいていて容量絶縁膜によって結晶
粒同志が接触しないことが望ましい。これは、加熱時間
の制御によって十分実現できる。
縁膜の形成を行なう。ただし、その直前の状態は、図１
（ｃ）に示したように、結晶粒１０５が相互に接触せ
ず、かつ間隔が十分あいていて容量絶縁膜によって結晶
粒同志が接触しないことが望ましい。これは、加熱時間
の制御によって十分実現できる。
【００２９】図１０にキャパシタの容量と加熱温度との
関係を示す。容量絶縁膜の厚さはＳｉＯ2 換算で１００
Ａ、キャパシタ面積は１ｍｍ×１ｍｍである。本実施例
のデータは、それぞれの加熱温度において、Ｓｉ2 Ｈ6
の流量、供給時間および加熱時間を変えて行った実験結
果のうち最高のものを選んである。同一の加熱温度およ
び時間でＳｉ2 Ｈ6 を供給しない場合のデータを比較の
ため示した。
関係を示す。容量絶縁膜の厚さはＳｉＯ2 換算で１００
Ａ、キャパシタ面積は１ｍｍ×１ｍｍである。本実施例
のデータは、それぞれの加熱温度において、Ｓｉ2 Ｈ6
の流量、供給時間および加熱時間を変えて行った実験結
果のうち最高のものを選んである。同一の加熱温度およ
び時間でＳｉ2 Ｈ6 を供給しない場合のデータを比較の
ため示した。
【００３０】Ｓｉ2 Ｈ6 ガスを流した場合には、加熱の
み行なう場合に比べて、低い温度からキャパシタの容量
値が増加していることがこの図からわかる。これは、Ｓ
ｉ2Ｈ6 ガスを流した場合には低温で核形成ができるか
らである。また、容量の増加は５４０℃から６５０℃ま
では、２．５倍であり、これ以上では下がってしまう。
これは、前述のように、高温加熱の場合は極めて短時間
で加熱を終えなければならないのに、本実施例では用い
た基板加熱装置の都合上、これができなかったために、
表面の形状が滑らかになってしまったからである。一
方、加熱のみ行なう場合では、容量の増加は最大で１．
５倍（６５０℃のとき）であり、７００℃以上では下が
ってくる。これは、ガスによって種付けを行なう場合と
同様に高温加熱によって、表面の形状が滑らかになって
しまうからである。これら２つの場合における高温での
表面形状のダレは、ランプ加熱等の急熱急冷できる装置
を用い、加熱時間を短くすれば防ぐことができよう。
み行なう場合に比べて、低い温度からキャパシタの容量
値が増加していることがこの図からわかる。これは、Ｓ
ｉ2Ｈ6 ガスを流した場合には低温で核形成ができるか
らである。また、容量の増加は５４０℃から６５０℃ま
では、２．５倍であり、これ以上では下がってしまう。
これは、前述のように、高温加熱の場合は極めて短時間
で加熱を終えなければならないのに、本実施例では用い
た基板加熱装置の都合上、これができなかったために、
表面の形状が滑らかになってしまったからである。一
方、加熱のみ行なう場合では、容量の増加は最大で１．
５倍（６５０℃のとき）であり、７００℃以上では下が
ってくる。これは、ガスによって種付けを行なう場合と
同様に高温加熱によって、表面の形状が滑らかになって
しまうからである。これら２つの場合における高温での
表面形状のダレは、ランプ加熱等の急熱急冷できる装置
を用い、加熱時間を短くすれば防ぐことができよう。
【００３１】本実施例は、第１の実施例より、微小な粒
径の多結晶シリコン膜を形成することが可能であり、ま
た広い温度範囲で大きな容量の増加を企ることができ
る。
径の多結晶シリコン膜を形成することが可能であり、ま
た広い温度範囲で大きな容量の増加を企ることができ
る。
【００３２】なお、本実施例ではシリコンウェーハを対
象としたが、本実施例は表面にのみシリコンが存在する
ＳＯＳ基板や更に一般にＳＯＩ基板等にも当然適用でき
る。さらに、本実施例では超高真空装置内でＳｉ2 Ｈ6
ガスを用いてアモルファスシリコン膜に核形成を行なっ
たが、核形成のためのガスはＳｉＨ4 、ＳｉＣｌ2 Ｈ2
等シリコンを含んだガスであれば同様な現象が起こるこ
とを確かめた。また、形成装置内の真空度は、超高真空
が必要なわけではなく、アモルファスシリコン膜の表面
を清浄な状態にしたまま、加熱することが必要なのであ
って、アモルファスシリコン膜表面と反応しないガス、
例えば、窒素、ヘリウム等の雰囲気内で行なっても同様
な現象が起こることを確かめた。また、ＬＰＣＶＤ法で
形成したアモルファスシリコン膜をフッ酸水溶液で清浄
した場合について述べたが、アモルファスシリコン膜の
形成は、ＭＢＥ法によってもよい。また、自然酸化膜の
除去はフッ酸水溶液に限るわけではなく、アモルファス
シリコン膜の表面が清浄な状態でシリコンを含むガスに
曝すことが肝要なことである。
象としたが、本実施例は表面にのみシリコンが存在する
ＳＯＳ基板や更に一般にＳＯＩ基板等にも当然適用でき
る。さらに、本実施例では超高真空装置内でＳｉ2 Ｈ6
ガスを用いてアモルファスシリコン膜に核形成を行なっ
たが、核形成のためのガスはＳｉＨ4 、ＳｉＣｌ2 Ｈ2
等シリコンを含んだガスであれば同様な現象が起こるこ
とを確かめた。また、形成装置内の真空度は、超高真空
が必要なわけではなく、アモルファスシリコン膜の表面
を清浄な状態にしたまま、加熱することが必要なのであ
って、アモルファスシリコン膜表面と反応しないガス、
例えば、窒素、ヘリウム等の雰囲気内で行なっても同様
な現象が起こることを確かめた。また、ＬＰＣＶＤ法で
形成したアモルファスシリコン膜をフッ酸水溶液で清浄
した場合について述べたが、アモルファスシリコン膜の
形成は、ＭＢＥ法によってもよい。また、自然酸化膜の
除去はフッ酸水溶液に限るわけではなく、アモルファス
シリコン膜の表面が清浄な状態でシリコンを含むガスに
曝すことが肝要なことである。
【００３３】次に、第３の実施例について説明する。
【００３４】第１、第２の実施例と同様に、シリコン基
板１０１に酸化シリコン膜１０２を堆積し、室温にて電
子銃式シリコン蒸着器から照射速度７Ａ／ｓのシリコン
分子線を照射し、酸化シリコン膜表面に厚さ４０００Ａ
のアモルファスシリコン膜を形成する。シリコン分子線
の照射を中止し、ランプ加熱により、熱的な核発生の起
きない程度の温度、４００℃から約５００℃のある一定
温度に基板を加熱し、例えば、照射速度１Ａ／ｓでシリ
コン分子線を照射する。シリコン分子線照射中は、図１
１（ａ）に模式的に示すように、アモルファスシリコン
膜２０３には表面原子層２０３Ａおよび吸着原子層２０
３Ｂが存在している。清浄表面を持つアモルファスシリ
コン膜の表面原子層２０３Ａ中の原子は、核形成こそし
ないものの、ある活性化エネルギーＥ１をもって表面を
拡散している。一方、吸着原子層２０３Ｂ中の原子もあ
る活性化エネルギーＥ２で拡散しているが、その値はＥ
１に比べて十分に小さい。そのため吸着原子は、基板温
度が低いにもかかわらず、その表面で核形成し、図１１
（ｂ）に示すように、微小な結晶粒２０４となる。シリ
コン分子線の照射を中止し、さらに加熱を続けると、拡
散している表面原子はそれら結晶粒に捕獲され、図１
（ｃ）に示すようにきのこ状の結晶粒１０５をもつ多結
晶シリコン膜へと成長する。こうして表面積の大きな多
結晶シリコン膜が形成される。続いて、第２の実施例と
同様にして、キャパシタを形成する。
板１０１に酸化シリコン膜１０２を堆積し、室温にて電
子銃式シリコン蒸着器から照射速度７Ａ／ｓのシリコン
分子線を照射し、酸化シリコン膜表面に厚さ４０００Ａ
のアモルファスシリコン膜を形成する。シリコン分子線
の照射を中止し、ランプ加熱により、熱的な核発生の起
きない程度の温度、４００℃から約５００℃のある一定
温度に基板を加熱し、例えば、照射速度１Ａ／ｓでシリ
コン分子線を照射する。シリコン分子線照射中は、図１
１（ａ）に模式的に示すように、アモルファスシリコン
膜２０３には表面原子層２０３Ａおよび吸着原子層２０
３Ｂが存在している。清浄表面を持つアモルファスシリ
コン膜の表面原子層２０３Ａ中の原子は、核形成こそし
ないものの、ある活性化エネルギーＥ１をもって表面を
拡散している。一方、吸着原子層２０３Ｂ中の原子もあ
る活性化エネルギーＥ２で拡散しているが、その値はＥ
１に比べて十分に小さい。そのため吸着原子は、基板温
度が低いにもかかわらず、その表面で核形成し、図１１
（ｂ）に示すように、微小な結晶粒２０４となる。シリ
コン分子線の照射を中止し、さらに加熱を続けると、拡
散している表面原子はそれら結晶粒に捕獲され、図１
（ｃ）に示すようにきのこ状の結晶粒１０５をもつ多結
晶シリコン膜へと成長する。こうして表面積の大きな多
結晶シリコン膜が形成される。続いて、第２の実施例と
同様にして、キャパシタを形成する。
【００３５】図１２は、照射速度１Ａ／ｓでシリコン分
子線を５０秒間照射した直後の結晶粒密度の、基板温度
に対する関係を表したグラフである。基板温度の上昇に
伴って結晶粒密度が増加し、結晶粒径は減少しているこ
とがこの図からわかる。なお、同図に示した平均結晶粒
径は、結晶粒同志が接触して粒径の増加がもはや起きな
くなったときの値がある。
子線を５０秒間照射した直後の結晶粒密度の、基板温度
に対する関係を表したグラフである。基板温度の上昇に
伴って結晶粒密度が増加し、結晶粒径は減少しているこ
とがこの図からわかる。なお、同図に示した平均結晶粒
径は、結晶粒同志が接触して粒径の増加がもはや起きな
くなったときの値がある。
【００３６】図１３は、照射速度１Ａ／ｓの場合のキャ
パシタの容量値と基板温度の関係を表したグラフであ
る。基板温度が高いほど、すなわち結晶核密度が高いほ
ど、キャパシタの容量値が大きいことがわかる。またこ
れらの高い値は、従来の基板加熱法で形成した多結晶シ
リコン膜によるものの値（図４参照）に比べて高くなっ
ている。
パシタの容量値と基板温度の関係を表したグラフであ
る。基板温度が高いほど、すなわち結晶核密度が高いほ
ど、キャパシタの容量値が大きいことがわかる。またこ
れらの高い値は、従来の基板加熱法で形成した多結晶シ
リコン膜によるものの値（図４参照）に比べて高くなっ
ている。
【００３７】図１４は、基板温度４５０℃でシリコン分
子線を５０秒照射した直後の結晶粒密度の、照射速度に
対するの関係を表したグラフである。結晶粒密度は照射
密度にも依存し、照射速度を変化させることによって、
結晶粒密度を十分に制御できることを示している。図１
５は同様にキャパシタの容量値と照射速度の関係を表し
たグラフである。照射速度の高いほど、すなわち結晶粒
密度が高いほど、キャパシタの容量値が大きいことがわ
かる。またこれらの高い値は、従来の基板加熱法で形成
した多結晶シリコン膜の値に比べて高くなっている。
子線を５０秒照射した直後の結晶粒密度の、照射速度に
対するの関係を表したグラフである。結晶粒密度は照射
密度にも依存し、照射速度を変化させることによって、
結晶粒密度を十分に制御できることを示している。図１
５は同様にキャパシタの容量値と照射速度の関係を表し
たグラフである。照射速度の高いほど、すなわち結晶粒
密度が高いほど、キャパシタの容量値が大きいことがわ
かる。またこれらの高い値は、従来の基板加熱法で形成
した多結晶シリコン膜の値に比べて高くなっている。
【００３８】図１６に粒径分布を示す。基板温度４６０
℃で、照射速度１Ａ／ｓのシリコン分子線を３０秒間照
射し、更に６０分間加熱したときのデータである。比較
のため、アモルファスシリコン膜を真空中で５６０℃、
１分間加熱したときのデータを示す。粒径のばらつきが
著しく少なくなっている。
℃で、照射速度１Ａ／ｓのシリコン分子線を３０秒間照
射し、更に６０分間加熱したときのデータである。比較
のため、アモルファスシリコン膜を真空中で５６０℃、
１分間加熱したときのデータを示す。粒径のばらつきが
著しく少なくなっている。
【００３９】本実施例は、第２の実施例に比べてより低
温での多結晶シリコン膜の形成が可能である。
温での多結晶シリコン膜の形成が可能である。
【００４０】なお、本実施例では、シリコンウェーハを
対象としたが、本実施例は表面にのみシリコンが存在す
るＳＯＳ基板や、さらに一般にＳＯＩ基板等にも当然利
用できる。また、本実施例ではＭＢＥ装置内で電子銃式
シリコン蒸着装置を用いてアモルファスシリコン膜の形
成を行ったが、ＬＰＣＶＤ法やスパッタ法で形成し、表
面の自然酸化膜を除去したアモルファスシリコン膜でも
同様の効果が確認された。さらに、形成装置内の真空度
は、超高真空が必要な訳ではなく、アモルファスシリコ
ン膜の表面を清浄な状態にしたまま、加熱することが必
要なのであって、アモルファスシリコン表面と反応しな
いガス、たとえば窒素、ヘリウム等の雰囲気内で行って
も同様な現象が起こることを確かめた。
対象としたが、本実施例は表面にのみシリコンが存在す
るＳＯＳ基板や、さらに一般にＳＯＩ基板等にも当然利
用できる。また、本実施例ではＭＢＥ装置内で電子銃式
シリコン蒸着装置を用いてアモルファスシリコン膜の形
成を行ったが、ＬＰＣＶＤ法やスパッタ法で形成し、表
面の自然酸化膜を除去したアモルファスシリコン膜でも
同様の効果が確認された。さらに、形成装置内の真空度
は、超高真空が必要な訳ではなく、アモルファスシリコ
ン膜の表面を清浄な状態にしたまま、加熱することが必
要なのであって、アモルファスシリコン表面と反応しな
いガス、たとえば窒素、ヘリウム等の雰囲気内で行って
も同様な現象が起こることを確かめた。
【００４１】次に、本発明を適用して形成した半導体Ｄ
ＲＡＭについて、そのＤＲＡＭセルの主要部を示す図１
７を参照して説明する。
ＲＡＭについて、そのＤＲＡＭセルの主要部を示す図１
７を参照して説明する。
【００４２】Ｐ型のシリコン基板３０１の表面にフィー
ルド酸化膜３０８を形成し、トランジスタ形成領域を区
画する。トランジスタ形成領域にゲート酸化膜３０９を
形成し、トランジスタ形成領域を横断してワード線を兼
ねるゲート電極３１０を形成し、ゲート電極３１０およ
びフィールド酸化膜３０８をマスクとしてイオン注入を
行ないＮ+ 型拡散層３１１ｓ（ソース領域）および３１
１ｄ（ドレイン領域）を形成する。酸化シリコンなどの
層間絶縁膜３０２を堆積し、コンタクト孔Ｃをソース領
域３１１ｓ上に形成する。ＬＰＣＶＤ法などによりアモ
ルファスシリコン膜を堆積し、パターニングを行ない、
ＮＨ4 ＯＨ、Ｈ2 Ｏ2 およびＨ2 Ｏの混合液で洗浄した
のちフッ酸水溶液でアモルファスシリコン膜の自然酸化
膜を除去し、第２の実施例の手法により多結晶化を行な
い容量蓄積電極３０５を形成する。多結晶化処理のと
き、アモルファスシリコン膜は、ソース領域３１１ｓと
の接触部から固相成長により多結晶化が進行するが、Ｓ
ｉ2 Ｈ6 照射による多結晶化に比べて進行が遅いので容
量蓄積電極３０５の表面の形状に悪影響は与えない。ま
た、アモルファスシリコン膜の表面はＳｉ2 Ｈ6 ガスに
均一に曝されるので、容量蓄積電極３０５の表面には、
側面部を含めてほぼ均一に好ましい凹凸が形成される。
次いで、容量絶縁膜３０６を形成し、多結晶シリコン膜
などにより対向電極３０７を形成する。こうしてＭＯＳ
トランジスタのソース領域に接続したキャパシタを形成
することができ、集積度の高いＤＲＡＭを実現すること
ができる。
ルド酸化膜３０８を形成し、トランジスタ形成領域を区
画する。トランジスタ形成領域にゲート酸化膜３０９を
形成し、トランジスタ形成領域を横断してワード線を兼
ねるゲート電極３１０を形成し、ゲート電極３１０およ
びフィールド酸化膜３０８をマスクとしてイオン注入を
行ないＮ+ 型拡散層３１１ｓ（ソース領域）および３１
１ｄ（ドレイン領域）を形成する。酸化シリコンなどの
層間絶縁膜３０２を堆積し、コンタクト孔Ｃをソース領
域３１１ｓ上に形成する。ＬＰＣＶＤ法などによりアモ
ルファスシリコン膜を堆積し、パターニングを行ない、
ＮＨ4 ＯＨ、Ｈ2 Ｏ2 およびＨ2 Ｏの混合液で洗浄した
のちフッ酸水溶液でアモルファスシリコン膜の自然酸化
膜を除去し、第２の実施例の手法により多結晶化を行な
い容量蓄積電極３０５を形成する。多結晶化処理のと
き、アモルファスシリコン膜は、ソース領域３１１ｓと
の接触部から固相成長により多結晶化が進行するが、Ｓ
ｉ2 Ｈ6 照射による多結晶化に比べて進行が遅いので容
量蓄積電極３０５の表面の形状に悪影響は与えない。ま
た、アモルファスシリコン膜の表面はＳｉ2 Ｈ6 ガスに
均一に曝されるので、容量蓄積電極３０５の表面には、
側面部を含めてほぼ均一に好ましい凹凸が形成される。
次いで、容量絶縁膜３０６を形成し、多結晶シリコン膜
などにより対向電極３０７を形成する。こうしてＭＯＳ
トランジスタのソース領域に接続したキャパシタを形成
することができ、集積度の高いＤＲＡＭを実現すること
ができる。
【００４３】第３の実施例を適用するときは、アモルフ
ァスシリコン膜形成後直ちに多結晶化処理を行なってか
らパターニングして蓄積電極を形成するのがよい。パタ
ーニング後に多結晶処理を行なうこともできるが、分子
線の指向性を考慮すると、側面に凹凸を形成するのは難
しいので自然酸化膜除去を省略できる手順を選んだ方が
よい。
ァスシリコン膜形成後直ちに多結晶化処理を行なってか
らパターニングして蓄積電極を形成するのがよい。パタ
ーニング後に多結晶処理を行なうこともできるが、分子
線の指向性を考慮すると、側面に凹凸を形成するのは難
しいので自然酸化膜除去を省略できる手順を選んだ方が
よい。
【００４４】
【発明の効果】以上説明したように本発明は、表面が実
質的に洗浄なアモルファスシリコン膜を加熱して多結晶
化させる際に、結晶核発生と結晶核成長とを異なる条件
で行なうことにより、結晶粒密度と結晶粒径の制御が容
易となり、より微細な粒径の多結晶シリコン膜を形成で
きる。従って、ＤＲＡＭの高集積化にともなうキャパシ
タ面積の縮小に対応でき、ＤＲＡＭの集積度を一層高め
ることが可能となる効果がある。
質的に洗浄なアモルファスシリコン膜を加熱して多結晶
化させる際に、結晶核発生と結晶核成長とを異なる条件
で行なうことにより、結晶粒密度と結晶粒径の制御が容
易となり、より微細な粒径の多結晶シリコン膜を形成で
きる。従って、ＤＲＡＭの高集積化にともなうキャパシ
タ面積の縮小に対応でき、ＤＲＡＭの集積度を一層高め
ることが可能となる効果がある。
【図１】本発明の第１の実施例の説明のため（ａ）〜
（ｃ）に分図して示す工程順断面図である。
（ｃ）に分図して示す工程順断面図である。
【図２】図１に続いて（ａ），（ｂ）に分図して示す工
程順の断面図である。
程順の断面図である。
【図３】第１の実施例における平均粒径と核発生加熱時
間の全加熱時間に対する割合との関係を示すグラフであ
る。
間の全加熱時間に対する割合との関係を示すグラフであ
る。
【図４】第１の実施例によるキャパシタの容量値と核発
生加熱時間の全加熱時間に対する割合との関係を示すグ
ラフである。
生加熱時間の全加熱時間に対する割合との関係を示すグ
ラフである。
【図５】本発明の第２の実施例における核発生工程の説
明のための半導体チップの断面図である。
明のための半導体チップの断面図である。
【図６】第２の実施例における核発生時間と加熱温度と
の関係を示すグラフである。
の関係を示すグラフである。
【図７】第２の実施例における平均結晶粒径とＳｉ2 Ｈ
6 ガス照射時間との関係を示すグラフである。
6 ガス照射時間との関係を示すグラフである。
【図８】第２の実施例における結晶粒密度とＳｉ2 Ｈ6
ガス流量との関係を示すグラフである。
ガス流量との関係を示すグラフである。
【図９】第２の実施例における結晶粒径の分布を示すグ
ラフである。
ラフである。
【図１０】第２の実施例によるキャパシタの容量値と加
熱温度との関係を示すグラフである。
熱温度との関係を示すグラフである。
【図１１】本発明の第３の実施例の説明のための半導体
チップの断面図である。
チップの断面図である。
【図１２】第３の実施例における結晶粒密度と基板温度
との関係を示すグラフである。
との関係を示すグラフである。
【図１３】第３の実施例によるキャパシタの容量値と基
板温度との関係を示すグラフである。
板温度との関係を示すグラフである。
【図１４】第３の実施例における結晶粒密度と分子線の
照射速度との関係を示すグラフである。
照射速度との関係を示すグラフである。
【図１５】前記第３の実施例によるキャパシタの容量値
と分子線の照射速度との関係を示すグラフである。
と分子線の照射速度との関係を示すグラフである。
【図１６】第３の実施例における結晶粒径の分布を示す
グラフである。
グラフである。
【図１７】本発明を適用して形成したＤＲＡＭセルの主
要部を示す半導体チップの断面図である。
要部を示す半導体チップの断面図である。
１０１，３０１ シリコン基板 １０２，３０２ 酸化シリコン膜 １０３ アモルファスシリコン膜 ２０３Ａ 表面原子層 ２０３Ｂ 吸着原子層 １０４ 結晶核 １０５ 結晶粒 ３０５ 容量蓄積電極 １０６，３０６ 容量絶縁膜 １０７ 多結晶シリコン膜 ３０７ 対向電極 ３０９ フィールド酸化膜 ３１０ ゲート電極 ３１１ｄ，３１１ｓ Ｎ+ 型拡散層
Claims (5)
- 【請求項１】 半導体チップの所定の絶縁膜にアモルフ
ァスシリコン膜を堆積し、前記アモルファスシリコン膜
の表面が実質的に清浄な状態において所定条件で結晶核
を前記アモルファスシリコン膜表面に発生させ、前記所
定条件と異なる条件で前記結晶核を成長させて多結晶シ
リコン膜を形成して一の容量電極を形成する工程と、 前記多結晶シリコン膜に誘電体膜を被着する工程と、 前記誘電体膜に導電体膜を被着してもう一つの容量電極
を形成する工程とを含むことを特徴とする半導体装置の
製造方法。 - 【請求項２】 真空中または前記アモルファスシリコン
膜と実質上化学反応を起こさない気体中で所定温度で加
熱して結晶核を発生させ、前記温度を下降させて前記結
晶核を成長させる請求項１記載の半導体装置の製造方
法。 - 【請求項３】 真空中または前記アモルファスシリコン
膜と実質上化学反応を起こさない気体中で、所定温度で
加熱しつつシリコンを含む化合物の気体を供給して結晶
核を発生させ、前記化合物の気体の供給を中止して加熱
を続行して前記結晶核を成長させる請求項１記載の半導
体装置の製造方法。 - 【請求項４】 アモルファスシリコン膜を堆積後、大気
中でパターニングを行ない、フッ酸水溶液で洗浄し、乾
燥したのち所定圧力のＳｉ2 Ｈ6 ガスを供給しつつ結晶
核を発生させる請求項３記載の半導体装置の製造方法。 - 【請求項５】 真空中で所定温度に加熱し、シリコンの
分子線を照射しつつ結晶核の発生を行ない、前記シリコ
ンの分子線の照射を中止して加熱を続行して前記結晶核
の成長を行なう請求項１記載の半導体装置の製造方法。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14912891 | 1991-06-21 | ||
| JP16854191 | 1991-07-10 | ||
| JP3-149128 | 1991-07-18 | ||
| JP17823291 | 1991-07-18 | ||
| JP3-178232 | 1991-07-18 | ||
| JP3-168541 | 1991-07-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05304273A true JPH05304273A (ja) | 1993-11-16 |
| JP2508948B2 JP2508948B2 (ja) | 1996-06-19 |
Family
ID=27319686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4154896A Expired - Lifetime JP2508948B2 (ja) | 1991-06-21 | 1992-06-15 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5385863A (ja) |
| EP (1) | EP0521644B1 (ja) |
| JP (1) | JP2508948B2 (ja) |
| KR (1) | KR960012256B1 (ja) |
| DE (1) | DE69204386T2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306646A (ja) * | 1995-03-06 | 1996-11-22 | Nec Corp | 半導体装置の製造方法 |
| US5858852A (en) * | 1996-05-09 | 1999-01-12 | Nec Corporation | Fabrication process of a stack type semiconductor capacitive element |
| US5956595A (en) * | 1996-07-15 | 1999-09-21 | Nec Corporation | Method of fabricating a semiconductor integrated circuit having a capacitor with lower electrode comprising titanium nitride |
| US5959326A (en) * | 1996-05-08 | 1999-09-28 | Nec Corporation | Capacitor incorporated in semiconductor device having a lower electrode composed of multi-layers or of graded impurity concentration |
| US6197118B1 (en) | 1997-11-16 | 2001-03-06 | Anelva Corporation | Thin film deposition apparatus |
| US6221730B1 (en) | 1998-02-03 | 2001-04-24 | Nec Corporation | Fabrication method of semiconductor device with HSG configuration |
| US6228749B1 (en) | 1997-04-23 | 2001-05-08 | Nec Corporation | Method of manufacturing semiconductor device |
| KR100301735B1 (ko) * | 1997-04-22 | 2001-09-06 | 가네꼬 히사시 | 반도체디바이스제조방법 |
| KR100296652B1 (ko) * | 1998-04-09 | 2001-10-27 | 윤종용 | 반도체장치의제조방법 |
| US6335242B1 (en) | 1998-05-20 | 2002-01-01 | Nec Corporation | Method for fabricating semiconductor device having a HSG layer |
| JP2002033401A (ja) * | 2000-05-31 | 2002-01-31 | Hynix Semiconductor Inc | 半導体素子の電荷蓄積電極の製造方法 |
| US6828235B2 (en) | 2000-03-29 | 2004-12-07 | Hitachi Kokusai Electric Inc. | Semiconductor manufacturing method, substrate processing method, and semiconductor manufacturing apparatus |
| JP2006093256A (ja) * | 2004-09-22 | 2006-04-06 | Jsr Corp | シリコン膜及びその形成方法 |
| KR100768727B1 (ko) * | 2001-01-12 | 2007-10-19 | 주성엔지니어링(주) | 트렌치 내벽에만 선택적으로 ＨＳＧ－Ｓｉ를 형성시키는방법 |
Families Citing this family (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5691249A (en) * | 1990-03-20 | 1997-11-25 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| DE69131570T2 (de) * | 1990-11-16 | 2000-02-17 | Seiko Epson Corp | Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung |
| GB2293691B (en) * | 1991-09-07 | 1996-06-19 | Samsung Electronics Co Ltd | Semiconductor memory devices |
| KR100355938B1 (ko) * | 1993-05-26 | 2002-12-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
| US6090646A (en) * | 1993-05-26 | 2000-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| DE4419074C2 (de) * | 1993-06-03 | 1998-07-02 | Micron Semiconductor Inc | Verfahren zum gleichmäßigen Dotieren von polykristallinem Silizium mit halbkugelförmiger Körnung |
| JP3313840B2 (ja) * | 1993-09-14 | 2002-08-12 | 富士通株式会社 | 半導体装置の製造方法 |
| US5656531A (en) * | 1993-12-10 | 1997-08-12 | Micron Technology, Inc. | Method to form hemi-spherical grain (HSG) silicon from amorphous silicon |
| JP3221473B2 (ja) | 1994-02-03 | 2001-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5972771A (en) * | 1994-03-11 | 1999-10-26 | Micron Technology, Inc. | Enhancing semiconductor structure surface area using HSG and etching |
| US5554566A (en) * | 1994-09-06 | 1996-09-10 | United Microelectronics Corporation | Method to eliminate polycide peeling |
| US6121081A (en) * | 1994-11-15 | 2000-09-19 | Micron Technology, Inc. | Method to form hemi-spherical grain (HSG) silicon |
| KR960026821A (ko) * | 1994-12-20 | 1996-07-22 | 김주용 | 캐패시터 제조방법 |
| US5856007A (en) * | 1995-07-18 | 1999-01-05 | Sharan; Sujit | Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices |
| KR100224710B1 (ko) | 1995-10-10 | 1999-10-15 | 윤종용 | 반도체 장치의 커패시터 제조 방법 |
| US5801104A (en) * | 1995-10-24 | 1998-09-01 | Micron Technology, Inc. | Uniform dielectric film deposition on textured surfaces |
| US5612558A (en) * | 1995-11-15 | 1997-03-18 | Micron Technology, Inc. | Hemispherical grained silicon on refractory metal nitride |
| US6015986A (en) * | 1995-12-22 | 2000-01-18 | Micron Technology, Inc. | Rugged metal electrodes for metal-insulator-metal capacitors |
| KR100224707B1 (ko) * | 1995-12-23 | 1999-10-15 | 윤종용 | 반도체 장치 커패시터의 제조방법 |
| US5691228A (en) | 1996-01-18 | 1997-11-25 | Micron Technology, Inc. | Semiconductor processing method of making a hemispherical grain (HSG) polysilicon layer |
| US5721171A (en) * | 1996-02-29 | 1998-02-24 | Micron Technology, Inc. | Method for forming controllable surface enhanced three dimensional objects |
| JPH09309256A (ja) * | 1996-05-21 | 1997-12-02 | Brother Ind Ltd | 回転式スタンプ装置 |
| JP2795316B2 (ja) * | 1996-05-21 | 1998-09-10 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100219482B1 (ko) * | 1996-05-23 | 1999-09-01 | 윤종용 | 반도체 메모리 장치의 커패시터 제조 방법 |
| KR100200705B1 (ko) * | 1996-06-08 | 1999-06-15 | 윤종용 | 반도체 디바이스 제조장치, 제조장치의 공정 조건 조절방법 및 이를 이용한 커패시터 제조방법 |
| KR100230363B1 (ko) * | 1996-06-28 | 1999-11-15 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| US5888295A (en) * | 1996-08-20 | 1999-03-30 | Micron Technology, Inc. | Method of forming a silicon film |
| US5770500A (en) * | 1996-11-15 | 1998-06-23 | Micron Technology, Inc. | Process for improving roughness of conductive layer |
| KR100269287B1 (ko) * | 1996-11-22 | 2000-11-01 | 윤종용 | 반도체장치의hsg형성방법 |
| US6117692A (en) * | 1997-01-14 | 2000-09-12 | Kim; Young-Sun | Calibrated methods of forming hemispherical grained silicon layers |
| US5753552A (en) * | 1997-01-30 | 1998-05-19 | United Microelectronics Corporation | Method for fabricating a storage electrode without polysilicon bridge and undercut |
| US6069053A (en) | 1997-02-28 | 2000-05-30 | Micron Technology, Inc. | Formation of conductive rugged silicon |
| US5937314A (en) | 1997-02-28 | 1999-08-10 | Micron Technology, Inc. | Diffusion-enhanced crystallization of amorphous materials to improve surface roughness |
| US6699745B1 (en) * | 1997-03-27 | 2004-03-02 | Texas Instruments Incorporated | Capacitor and memory structure and method |
| KR100259038B1 (ko) * | 1997-03-31 | 2000-06-15 | 윤종용 | 반도체커패시터제조방법및그에따라형성된반도체커패시터 |
| US6218260B1 (en) * | 1997-04-22 | 2001-04-17 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby |
| KR100255662B1 (ko) * | 1997-05-03 | 2000-05-01 | 윤종용 | 반구형그레인의다결정실리콘막을갖는반도체장치의제조방법 |
| KR100247931B1 (ko) * | 1997-05-21 | 2000-03-15 | 윤종용 | 반구형 그레인의 다결정실리콘막을 갖는 반도체장치의 제조방법 |
| US6245632B1 (en) * | 1997-05-22 | 2001-06-12 | Samsung Electronics Co., Ltd. | Variable temperature methods of forming hemispherical grained silicon (HSG-Si) layers |
| KR100234380B1 (ko) * | 1997-06-11 | 1999-12-15 | 윤종용 | 반구형 그레인의 실리콘막을 갖는 반도체장치의 제조방법 |
| KR100258096B1 (ko) * | 1997-12-01 | 2000-06-01 | 정선종 | 에스오아이(soi) 기판 제조방법 |
| US5885867A (en) * | 1997-12-03 | 1999-03-23 | Samsung Electronics Co., Ltd. | Methods of forming hemispherical grained silicon layers including anti-nucleation gases |
| US6004858A (en) * | 1997-12-11 | 1999-12-21 | Samsung Electronics Co., Ltd. | Methods of forming hemispherical grained silicon (HSG-Si) capacitor structures including protective layers |
| US6133109A (en) * | 1997-12-29 | 2000-10-17 | Samsung Electronics Co., Ltd. | Method for manufacturing a DRAM cell capacitor |
| KR100440886B1 (ko) * | 1997-12-30 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 전하저장전극 형성 방법 |
| US6087226A (en) * | 1998-03-26 | 2000-07-11 | Samsung Electronics Co., Ltd. | Methods of forming capacitors including electrodes with hemispherical grained silicon layers on sidewalls thereof and related structures |
| KR100327123B1 (ko) | 1998-03-30 | 2002-08-24 | 삼성전자 주식회사 | 디램셀캐패시터의제조방법 |
| US5930625A (en) * | 1998-04-24 | 1999-07-27 | Vanguard International Semiconductor Corporation | Method for fabricating a stacked, or crown shaped, capacitor structure |
| US5837582A (en) * | 1998-05-22 | 1998-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to increase capacitance of a DRAM cell |
| KR100283192B1 (ko) * | 1998-06-09 | 2001-04-02 | 윤종용 | 반구형결정가입자들을갖는캐패시터의제조방법 |
| JP3468347B2 (ja) | 1998-06-22 | 2003-11-17 | 日本エー・エス・エム株式会社 | 半導体素子の製造方法 |
| JP2000012783A (ja) | 1998-06-22 | 2000-01-14 | Nippon Asm Kk | 半導体素子の製造方法 |
| JP2000150815A (ja) | 1998-09-04 | 2000-05-30 | Kokusai Electric Co Ltd | 半導体装置の製造方法及び半導体製造装置 |
| US6191011B1 (en) | 1998-09-28 | 2001-02-20 | Ag Associates (Israel) Ltd. | Selective hemispherical grain silicon deposition |
| US6204120B1 (en) | 1998-09-28 | 2001-03-20 | Ag Associates (Israel) Ltd. | Semiconductor wafer pretreatment utilizing ultraviolet activated chlorine |
| KR100327328B1 (ko) * | 1998-10-13 | 2002-05-09 | 윤종용 | 부분적으로다른두께를갖는커패시터의유전막형성방버뵤 |
| US6049106A (en) * | 1999-01-14 | 2000-04-11 | Micron Technology, Inc. | Large grain single crystal vertical thin film polysilicon MOSFETs |
| KR100363083B1 (ko) | 1999-01-20 | 2002-11-30 | 삼성전자 주식회사 | 반구형 그레인 커패시터 및 그 형성방법 |
| KR100317042B1 (ko) | 1999-03-18 | 2001-12-22 | 윤종용 | 반구형 알갱이 실리콘을 가지는 실린더형 커패시터 및 그 제조방법 |
| KR100350675B1 (ko) | 2000-01-26 | 2002-08-28 | 삼성전자 주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
| US6559007B1 (en) | 2000-04-06 | 2003-05-06 | Micron Technology, Inc. | Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide |
| US6455372B1 (en) | 2000-08-14 | 2002-09-24 | Micron Technology, Inc. | Nucleation for improved flash erase characteristics |
| US6544908B1 (en) | 2000-08-30 | 2003-04-08 | Micron Technology, Inc. | Ammonia gas passivation on nitride encapsulated devices |
| KR20020043815A (ko) | 2000-12-04 | 2002-06-12 | 윤종용 | 반구형 그레인 커패시터의 제조방법 |
| US7026219B2 (en) * | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
| KR101027485B1 (ko) | 2001-02-12 | 2011-04-06 | 에이에스엠 아메리카, 인코포레이티드 | 반도체 박막 증착을 위한 개선된 공정 |
| US6682992B2 (en) | 2002-05-15 | 2004-01-27 | International Business Machines Corporation | Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicon structures |
| US7186630B2 (en) * | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| US20080246101A1 (en) * | 2007-04-05 | 2008-10-09 | Applied Materials Inc. | Method of poly-silicon grain structure formation |
| KR20100124660A (ko) * | 2009-05-19 | 2010-11-29 | 주성엔지니어링(주) | 태양전지 및 그의 제조방법 |
| TWI711728B (zh) * | 2016-08-29 | 2020-12-01 | 聯華電子股份有限公司 | 形成晶格結構的方法 |
| CN113228282B (zh) * | 2021-03-29 | 2023-12-05 | 长江存储科技有限责任公司 | 用于增大半导体器件中的多晶硅晶粒尺寸的阶梯式退火工艺 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590490A (ja) * | 1991-03-07 | 1993-04-09 | Miyazaki Oki Electric Co Ltd | 半導体素子の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3864817A (en) * | 1972-06-26 | 1975-02-11 | Sprague Electric Co | Method of making capacitor and resistor for monolithic integrated circuits |
| US4379020A (en) * | 1980-06-16 | 1983-04-05 | Massachusetts Institute Of Technology | Polycrystalline semiconductor processing |
| US4358326A (en) * | 1980-11-03 | 1982-11-09 | International Business Machines Corporation | Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing |
| GB2130009B (en) * | 1982-11-12 | 1986-04-03 | Rca Corp | Polycrystalline silicon layers for semiconductor devices |
| GB8504725D0 (en) * | 1985-02-23 | 1985-03-27 | Standard Telephones Cables Ltd | Integrated circuits |
| JPS62124731A (ja) * | 1985-11-26 | 1987-06-06 | Sony Corp | 半導体薄膜の熱処理方法 |
| JPS6310573A (ja) * | 1986-07-02 | 1988-01-18 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63283013A (ja) * | 1987-05-11 | 1988-11-18 | Sharp Corp | 多結晶シリコン薄膜の形成方法 |
| JPS6448411A (en) * | 1987-08-18 | 1989-02-22 | Fujitsu Ltd | Forming method of polysilicon layer |
| US5278093A (en) * | 1989-09-23 | 1994-01-11 | Canon Kabushiki Kaisha | Method for forming semiconductor thin film |
| US5275851A (en) * | 1993-03-03 | 1994-01-04 | The Penn State Research Foundation | Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates |
-
1992
- 1992-06-15 JP JP4154896A patent/JP2508948B2/ja not_active Expired - Lifetime
- 1992-06-19 US US07/901,071 patent/US5385863A/en not_active Expired - Lifetime
- 1992-06-20 KR KR1019920010774A patent/KR960012256B1/ko not_active IP Right Cessation
- 1992-06-22 EP EP92305734A patent/EP0521644B1/en not_active Expired - Lifetime
- 1992-06-22 DE DE69204386T patent/DE69204386T2/de not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590490A (ja) * | 1991-03-07 | 1993-04-09 | Miyazaki Oki Electric Co Ltd | 半導体素子の製造方法 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306646A (ja) * | 1995-03-06 | 1996-11-22 | Nec Corp | 半導体装置の製造方法 |
| US5989969A (en) * | 1995-03-06 | 1999-11-23 | Nec Corporation | Method of producing silicon layer having surface controlled to be uneven |
| US5959326A (en) * | 1996-05-08 | 1999-09-28 | Nec Corporation | Capacitor incorporated in semiconductor device having a lower electrode composed of multi-layers or of graded impurity concentration |
| US5858852A (en) * | 1996-05-09 | 1999-01-12 | Nec Corporation | Fabrication process of a stack type semiconductor capacitive element |
| US5956595A (en) * | 1996-07-15 | 1999-09-21 | Nec Corporation | Method of fabricating a semiconductor integrated circuit having a capacitor with lower electrode comprising titanium nitride |
| KR100301735B1 (ko) * | 1997-04-22 | 2001-09-06 | 가네꼬 히사시 | 반도체디바이스제조방법 |
| US6228749B1 (en) | 1997-04-23 | 2001-05-08 | Nec Corporation | Method of manufacturing semiconductor device |
| US6197118B1 (en) | 1997-11-16 | 2001-03-06 | Anelva Corporation | Thin film deposition apparatus |
| US6486076B1 (en) | 1997-11-16 | 2002-11-26 | Anelva Corporation | Thin film deposition apparatus |
| US6221730B1 (en) | 1998-02-03 | 2001-04-24 | Nec Corporation | Fabrication method of semiconductor device with HSG configuration |
| KR100296652B1 (ko) * | 1998-04-09 | 2001-10-27 | 윤종용 | 반도체장치의제조방법 |
| US6335242B1 (en) | 1998-05-20 | 2002-01-01 | Nec Corporation | Method for fabricating semiconductor device having a HSG layer |
| US6828235B2 (en) | 2000-03-29 | 2004-12-07 | Hitachi Kokusai Electric Inc. | Semiconductor manufacturing method, substrate processing method, and semiconductor manufacturing apparatus |
| JP2002033401A (ja) * | 2000-05-31 | 2002-01-31 | Hynix Semiconductor Inc | 半導体素子の電荷蓄積電極の製造方法 |
| JP4608131B2 (ja) * | 2000-05-31 | 2011-01-05 | 株式会社ハイニックスセミコンダクター | 半導体素子の電荷蓄積電極の製造方法 |
| KR100768727B1 (ko) * | 2001-01-12 | 2007-10-19 | 주성엔지니어링(주) | 트렌치 내벽에만 선택적으로 ＨＳＧ－Ｓｉ를 형성시키는방법 |
| JP2006093256A (ja) * | 2004-09-22 | 2006-04-06 | Jsr Corp | シリコン膜及びその形成方法 |
| JP4617795B2 (ja) * | 2004-09-22 | 2011-01-26 | Ｊｓｒ株式会社 | シリコン膜の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5385863A (en) | 1995-01-31 |
| DE69204386D1 (de) | 1995-10-05 |
| EP0521644A1 (en) | 1993-01-07 |
| KR960012256B1 (ko) | 1996-09-18 |
| EP0521644B1 (en) | 1995-08-30 |
| DE69204386T2 (de) | 1996-05-15 |
| JP2508948B2 (ja) | 1996-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2508948B2 (ja) | 半導体装置の製造方法 | |
| JP2833545B2 (ja) | 半導体装置の製造方法 | |
| JP3187364B2 (ja) | 半導体装置の製造方法 | |
| JPH0691080B2 (ja) | 誘電体薄層を有する装置の製造方法 | |
| JP3750976B2 (ja) | Ｄｒａｍセルキャパシタの製造方法 | |
| KR20000062534A (ko) | 다결정 실리콘 막의 형성 방법 | |
| JP2679433B2 (ja) | 多結晶シリコン膜の形成方法 | |
| US5314848A (en) | Method for manufacturing a semiconductor device using a heat treatment according to a temperature profile that prevents grain or particle precipitation during reflow | |
| JP3741518B2 (ja) | 半導体メモリ装置のキャパシタ下部電極の製造方法 | |
| JP2681283B2 (ja) | イオン注入ポリシリコン面に酸化物を成長させる方法 | |
| JPH08130294A (ja) | 半導体装置の製造方法 | |
| JP3186077B2 (ja) | 多結晶シリコン膜の形成方法 | |
| KR100246278B1 (ko) | 반도체 소자에 일체화된 커패시터를 형성하기 위한 공정 | |
| JP2861343B2 (ja) | 半導体装置およびその製造方法 | |
| JP3228245B2 (ja) | 酸化タンタル膜の製造方法 | |
| JPH11274097A (ja) | 半導体装置の製造方法 | |
| JPH09232529A (ja) | 半導体記憶装置およびその製造方法 | |
| KR100200298B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JPH1022474A (ja) | 半導体装置の製造方法 | |
| JP3024589B2 (ja) | 半導体装置の製造方法 | |
| JP3039532B2 (ja) | 半導体装置の製造方法 | |
| KR100234417B1 (ko) | 반구형 실리콘막을 사용하는 커패시터 형성방법 | |
| KR100266282B1 (ko) | 반도체장치의 hsg박막 제조방법 | |
| KR100338818B1 (ko) | 반도체장치의 전하저장전극 형성방법 | |
| KR19990072695A (ko) | Ｈｓｇ하부전극구조,이를이용한커패시터및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 17 |