JP3750976B2 - Ｄｒａｍセルキャパシタの製造方法 - Google Patents
Ｄｒａｍセルキャパシタの製造方法 Download PDFInfo
- Publication number
- JP3750976B2 JP3750976B2 JP23845599A JP23845599A JP3750976B2 JP 3750976 B2 JP3750976 B2 JP 3750976B2 JP 23845599 A JP23845599 A JP 23845599A JP 23845599 A JP23845599 A JP 23845599A JP 3750976 B2 JP3750976 B2 JP 3750976B2
- Authority
- JP
- Japan
- Prior art keywords
- hsg
- film
- insulating film
- manufacturing
- dram cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/964—Roughened surface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＤＲＡＭ（Dynamic Random Access Memory）セルのキャパシタ製造方法に関し、特に半球形シリコン（以下、半球形シリコンを「ＨＳＧ」という。）を用いるＤＲＡＭセルのキャパシタ製造方法に関する。
【０００２】
【従来の技術】
高集積ＤＲＡＭを形成するためにメモリセルのサイズは縮小されなければならない。しかし、メモリセルサイズの縮小は静電容量減少を伴う。ＤＲＡＭセルキャパシタで電荷は持続的に流失され、キャパシタ内に常に判読可能な水準の電荷量を維持するためには周期的なリフレッシュが必要である。しかし、ＤＲＡＭキャパシタの静電容量が減ればさらに頻繁なリフレッシュを必要とする。ＤＲＡＭキャパシタのリフレッシュ動作中には読み出しと書込みが不可能なのでリフレッシュの回数が増加するのは望ましくない。従って、高集積、高速動作の趨勢に応ずるためにはできるだけ多く静電容量を有するＤＲＡＭキャパシタが必要である。メモリセルサイズは縮小する傾向にあるため、さらに多く静電容量を有するストレージノードを形成するためには単位面積当静電容量を増加させる方法が要求される。
【０００３】
ＤＲＡＭセルキャパシタの静電容量を向上させる方法中の一つがストレージノードの表面積を広めることである。これを実現するためストレージノード表面にＨＳＧを形成する方法が使用される。
【０００４】
ＨＳＧを用いたストレージノード形成方法には低圧気相蒸着法（以下、低圧気相蒸着法を「ＬＰＣＶＤ」とする。）、アメリカ合衆国特許第５７５３５５９号に開示されるプラズマ蒸着法および分子ビーム蒸着法（Appl. Phys. Lett., Vol 61, No.2, 13 July 1992）等がある。
【０００５】
ＬＰＣＶＤ法を使用すると、簡単な工程で同一のサイズの平面ストレージノードでありながら、従来の１．８倍程の静電容量を得られる。しかし、粒子サイズと粒子密度が不均一な問題点があるので静電容量の制御が難しい。また、非常に厳格な温度調節（±３℃）が要求されるため量産のための再現性を確保するのが難しい。ＬＰＣＶＤ法でＨＳＧ粒子の成長温度以上のわずかの温度上昇もストレージノード表面の扁平化を誘発してＨＳＧ粒子は成長されない。これはＨＳＧ膜蒸着工程中に温度上昇によりシリコン原子の移動度が増加するからである。しかし、ＬＰＣＶＤ法が後続の等温アニーリング工程と併合されると、効果的なＨＳＧ形成方法で使用できる。
【０００６】
プラズマ蒸着法に使用できる技術としては、ＲＦスパッタリング、直流スパッタリング、電子サイクロトロン共鳴ＣＶＤ、プラズマ強化ＣＶＤおよびＲＦ−ＣＶＤ等がある。プラズマ蒸着法を用いたＨＳＧ膜形成方法の長所は基板温度に対する制約がほとんどないという点である。実際に、２００℃〜５００℃の温度範囲で実用的にＨＳＧ膜質が形成される技術がアメリカ合衆国特許第５７５３５５９号に開示されている。これに対し、分子ビーム蒸着法（ＭＢＤ）によるＨＳＧは超高真空アニーリング工程と併合することにより均一な粒子サイズの再現性を得られる。
【０００７】
図１〜図３は、従来の通常的なＨＳＧ形成方法の工程を示すための断面図である。
図１に示すように、キャパシタの下部電極を形成するために基板または層間絶縁膜上に形成された非晶質シリコン膜４が形成される。この非晶質シリコン膜４は、例えばＮ型の不純物がドーピングされたシリコン膜の蒸着により形成される。また、シリコン膜の蒸着は非晶質状態になる蒸着温度範囲で実行される。引き続き、通常のフォトエッチング工程を経て非晶質シリコンの下部電極パターンを形成した後、非晶質シリコンが置かれた反応チャンバ内にシラン（ＳｉＨ4）ガスまたは ジシラン（Ｓｉ2Ｈ6）ガス等のシリコンソースガスを供給して非晶質シリコン４の下部電極パターンの表面に種結晶５Ａが形成される。
【０００８】
シリコンソースガスの供給を遮断させた後、高温で熱処理すると、図２に示すように非晶質シリコン４のシリコン原子が矢印の方向へ示したように種結晶５Ａへ移動することにより種結晶５Ａが成長する。続けて、所定時間中熱処理を進行すると、図３に示すように下部電極表面に所望のサイズを有するＨＳＧ膜またはＨＳＧ粒子５が形成される。この際、ＨＳＧ粒子５は特定の配向を有する結晶で成長されたことであり、非晶質シリコン膜の下部電極のシリコンは高温熱処理過程で一部分が結晶化される。
【０００９】
しかし、前述した方法により製造されたＨＳＧ粒子５のネック部分は、種結晶５Ａの周辺にある非晶質シリコン膜４のシリコン原子が種結晶５Ａへ移動するので細くなる。
【００１０】
また、図示していないが、最終的に成長したＨＳＧ粒子５は大部分が図３のように所望の形状で成長され、一部分はＨＳＧネック部分がない構造のＨＳＧ粒子、即ち非晶質シリコン膜４のバルク内に打ち込まれているＨＳＧ粒子が形成される。このような構造のＨＳＧ粒子はその遷移領域までも結晶化されて安定し、成長しない形状を有する。従って、このようなＨＳＧ粒子は正常的に成長されたＨＳＧ粒子よりサイズが小さい。
【００１１】
図４は、前述した従来のＨＳＧ形成方法を用いて形成されたＤＲＡＭセルキャパシタで発生できる問題点を説明するための断面図である。
図４に示すように、従来のＨＳＧ形成方法を用いて基板１上に形成されたストレージノード４の表面上にＨＳＧ膜またはＨＳＧ粒子５が形成された後、通常基板の洗浄工程が実行される。このような洗浄工程は前述した従来のＨＳＧ形成方法でＨＳＧ粒子５を形成した後に実行されるキャパシタの誘電体膜を形成する前に全体のシリコン表面に形成された自然酸化膜を除去するため実行されなければならない。
【００１２】
この際、前述した従来のＨＳＧ形成方法でＨＳＧ膜５が形成される時、図４の部分拡大図、即ち点線で表示された部分でのようにＨＳＧ粒子のネック部分が細くなるので、後続工程で洗浄溶液（例えばＳＣ１、ＨＦまたは緩いＬＡＬ）によりＨＳＧ粒子５のネック部分が図４に示すように容易にエッチングされ離脱する。この離脱したＨＳＧ粒子５により図４に示すようにストレージノード４間に短絡が発生されるという深刻な問題点を起こす。上記の洗浄溶液のＳＣ１はアンモニア、過酸化水素、および脱イオン水の混合溶液であり、そしてＬＡＬはフッ化アンモニウムおよびフッ化水素の混合溶液である。
【００１３】
【発明が解決しようとする課題】
そこで、シリコンに対する洗浄溶液（特に、ＳＣ１）のエッチング速度は、結晶質より非晶質の場合、さらに早いことに注目し、本発明では形成されたＨＳＧ粒子およびＨＳＧ粒子周辺にある非晶質シリコンの下部電極のシリコンが完全に結晶化されると、後続の洗浄工程によりＨＳＧ粒子のエッチング能力が急激に劣化されることに着眼して提案された。
【００１４】
本発明の目的は、ＨＳＧ粒子が後続洗浄工程で離脱することを防止し、短絡の誘発を防止できるＤＲＡＭセルキャパシタの製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
前述した目的を達成するために本発明のＤＲＡＭセルキャパシタの製造方法によると、半導体基板上に形成されたストレージノードを形成した後、このストレージノードの表面上にＨＳＧ膜を形成し、ストレージノードの表面層とＨＳＧ膜のネック部分の結晶状態を高温アニーリング工程により安定化させる段階を含む。ＨＳＧ膜とストレージノードとはＨＳＧ膜形成工程で非晶質領域のバルクと、非晶質領域の遷移領域を含む表面層および、結晶領域で構成され、高温アニーリング工程により非晶質領域の遷移領域を含む表面層が結晶化される。
【００１６】
この方法において、高温のアニーリング工程を遂行する前にＨＳＧ膜およびストレージノード表面上に絶縁膜を形成する段階が付加的に含まれる。絶縁膜はブレーキングバキューム方法で形成される自然酸化膜であり、または酸化膜形成方法により形成された酸化膜である。
【００１７】
この方法の望ましい実施形態において、アニーリング工程を遂行する前にＨＳＧ膜およびストレージノード表面上に絶縁膜を形成する段階を付加的に含められ、この絶縁膜はアニーリング工程に随伴される原子移動を抑制する役割を果たす。
【００１８】
本発明の実施形態によるＨＳＧを用いたＤＲＡＭセルキャパシタの製造方法によると、絶縁膜上部に露出されたストレージノードの表面上にＨＳＧ膜が形成された後、ストレージノードを結晶化温度でＨＳＧ膜が形成されたストレージノードをアニーリングしてストレージノードの表面層の結晶状態を安定化させる。このような製造方法により、後続洗浄工程でＨＳＧ粒子がエッチングされて離脱することを防止し、ＨＳＧ粒子が離脱してストレージノード間の短絡を誘発することが防止できる。このようにすることにより、安定的なＤＲＡＭセルの特性および収率を得ることができる。
【００１９】
【発明の実施の形態】
本発明の実施の形態を図面に基づいて詳細に説明する。
まず、図５〜図８に基づいて本発明により導電層上にＨＳＧ膜を形成する方法について説明する。
【００２０】
図５に示すように半導体基板１０上に層間絶縁膜２０が蒸着されており、そしてこの層間絶縁膜２０上には導電層である非晶質シリコン膜３０が形成されている。この導電層３０は、ドーピングされないシリコン膜の蒸着、またはＮ型不純物が例として挙げられ、リンでドーピングされたシリコン膜の蒸着により形成できる。ドーピングされなかったシリコン膜はその上にＨＳＧ膜の形成後に、導電層３０の表面に形成されるＨＳＧ粒子が破壊されて喪失されない程度で、イオン注入等を通じて不純物が注入される。
【００２１】
一方、Ｎ型不純物がドーピングされたシリコン膜で導電層３０が形成されると、シリコン膜の蒸着温度を５１０℃〜５３０℃範囲内で調節して非晶質（アモルファス）膜が形成されるようにする。よく知られるように、非晶質ではない膜質、例えばポリシリコン膜上では均一なＨＳＧ膜の形成が困難である。これは下部膜質が格子配向を有している場合、核形成段階で形成された微細結晶核に沿って粒子成長が起こることより、下部膜質の配向に沿って連続的な膜質成長が起こるからである。このようにドーピングされたシリコン膜の不純物濃度は１×１０20〜２×１０20ａｔｏｍｓ／ｃｍ3範囲内にある。
【００２２】
引き続き、エッチング工程が実行され、非晶質シリコン膜３０の表面上に形成されている自然酸化膜を除去する。このエッチング工程はＨＦ溶液をエッチング液として使用する。非晶質シリコン膜３０上にある自然酸化膜は後続ＨＳＧ核生成および粒子成長段階でシリコン原子の移動を抑制し、ＨＳＧの形成を難しくする障害物として作用するので完全な除去が要求される。自然酸化膜の除去方法としては多様な技術が使用できる。例えば、ＨＦディッピング、ＨＦスピンエッチング、気相ＨＦ洗浄、またはＨ2プラズマ洗浄等の技術が使用できる。このような工程を遂行すると、非晶質シリコン膜３０の表面は水素化され、再酸化されない。
【００２３】
続いて、非晶質シリコン膜３０の表面にシリコン含有ガス雰囲気でシリコン微細結晶核４０が形成される核形成工程が遂行される。ＬＰＣＶＤ法を使用して核形成工程が遂行される場合、ＳｉＨ4、ＳｉＨ2Ｃｌ2またはＳｉ2Ｈ6ガス雰囲気が使用される。この際、分子ビーム蒸着法を使用すると、Ｓｉ2Ｈ6またはＳｉＨ4分子が非晶質シリコン膜の表面に照射される。この際の照射工程温度は一般的に６００℃程度である。この工程はストレージノード表面にＨＳＧの微細結晶核４０を形成するための種子形成工程である。このような種子形成は温度が約６００℃、圧力が約１×１０-4〜１×１０-5Ｔｏｒｒで実行される。
【００２４】
図６に示すように、非晶質シリコン膜３０の表面に核形成工程が完了された後、１×１０-6〜１×１０-10Ｔｏｒｒの高真空状態で、望ましくは１×１０-7Ｔｏｒｒの真空状態で、６００℃の核成長温度で、望ましくは作業処理率を高めるために核形成段階の温度とほとんど同一な温度でアニーリングされる。このようなアニーリング工程は非晶質シリコン膜３０の表面にあるシリコン原子がシリコン核４０へ移動することに必要な駆動力を提供してＨＳＧの微細結晶核４０が１次成長してＨＳＧ粒子６０を形成する。核形成およびアニーリング工程が遂行される温度領域で核形成段階で生成されること以外に熱的核形成は起こらない。
【００２５】
核形成段階とアニーリング段階とを含む近年のＨＳＧ形成方法で粒子のサイズおよび密度を決定する重要な要素は、各段階の持続時間である。即ち、核形成工程の時間が延びければ延びるほど非晶質シリコン膜３０の表面の核形成が多くなってＨＳＧ密度は高まり、又図７で示したようにアニーリング時間が延びければ延びるほどシリコン原子の移動がさらに多くなる。また、図６で示したＨＳＧ粒子６０はさらに成長（即ち、２次成長）して図７で示したＨＳＧ粒子６０ａへ変わる。その他、核形成段階でシリコン微細結晶核４０の密度は基板１０の温度が上昇すれば上昇するほど高く、又分子ビーム蒸着法の場合にはシリコン分子ビームのフラックス密度が増加されると増加されるほど高まる。
【００２６】
図６と図７で示されたアニーリング段階で、熱処理時間が延びることによりシリコン原子の移動が多くなってＨＳＧ粒子のサイズは図６のＨＳＧ粒子６０で図７のＨＳＧ粒子６０ａへ変わる。この際、シリコン原子の移動はバルク（キャパシタの下部電極の胴体）内のシリコン原子よりは安定的な面で劣り、高いエネルギーを有する非晶質シリコン膜３０の表面原子が主に移動される。これはバルク内の原子に対し表面原子に連結された隣接原子の数が少なく、原子間の結合力が相対的に小さいことに起因する。結果的に、アニーリング段階が進行されると進行されるほどＨＳＧ粒子周辺の非晶質シリコン表面は消耗されて図６に示されたようにＨＳＧ粒子６０の周囲にリセス５０が形成される。同時に継続されるアニーリング段階により、図６で示されたように微細結晶核４０で１次成長されたＨＳＧ粒子６０が図７で示されたように２次成長されたＨＳＧ粒子６０ａへ変わりながらそのネック部分７０は非常に細くなる。ここで、細くなったネック部分７０は前述したように後続洗浄工程で洗浄溶液によりエッチングされる時に脆弱になるという問題点を有しているという点に注目しなければならない。また、２次成長されたＨＳＧ粒子６０ａと導電層３０とを結ぶ部分は、図７の拡大図で示されたように、結晶質および非晶質構造のシリコンが混在されたバルク領域Ｂｒと、非晶質構造の遷移領域を含む表面層および、 ＨＳＧ粒子の結晶領域Ｃｒに大別され、非晶質構造の遷移領域ＴｒのＨＳＧネック部分７０を含む表面層は原子移動過程に随伴される多い格子欠陥を含んでいることに注目しなければならない。
【００２７】
本発明の実施例による重要な方法的な特徴がネック部分７０、即ち遷移領域Ｔｒを含む表面層の格子欠陥を除去するための高温のアニーリング工程が洗浄工程前に追加に実行されて遷移領域を含んで導電層３０の一部表面を結晶化させることである。このような表面層の結晶化は自然酸化膜除去のための後続の洗浄工程でＨＳＧ粒子が離脱しないので、導電層パターン間の短絡が防止できる。これは洗浄工程中に結晶質状態のシリコンが非晶質状態のシリコンよりエッチング速度が遅いからである。
【００２８】
遷移領域Ｔｒおよび表面層の結晶化、即ち遷移領域Ｔｒおよび表面層の格子欠陥の除去および導電層３０の表面層の結晶化のためのアニーリング工程はシリコン原子の移動を防止するためにブレーキングバキューム段階を経た後自然酸化膜が形成された状態で高温熱処理するか、または酸素雰囲気で実行して熱処理することにより達成できる。特に、酸素雰囲気で実行されるアニーリング工程によると、シリコン表面（即ちＨＳＧ粒子および導電層の表面）上に薄い酸化膜が形成されながらシリコン表面が熱処理されることにより、薄い酸化膜がシリコン原子の移動が有効に防止できるので、ＨＳＧ粒子のネック部分がさらに細くなることが防止できる。択一的に、シリコン表面上に酸化膜等の絶縁膜を塗布した後、高温アニーリング工程を実行してもシリコン表面の原子移動が有効に防止できる。
【００２９】
前述した本発明の方法概念が適用されたキャパシタ形成方法はＨＳＧ膜を用いてキャパシタンスを増大させるための技術には全て適用できることはこの技術分野に従事する当業者に自明である。
【００３０】
（第１実施例）
次に本発明の第１実施例によるＤＲＡＭセルキャパシタの製造方法を図９〜図１４に基づいて説明する。
図９〜図１３は、本発明の第１実施形態によるＤＲＡＭセルキャパシタの製造方法の工程を順次に示す断面図である。図９〜図１３において図５〜図８で示した構成要素と同一な機能および役割を果たす構成要素には同一な参照番号を付している。
【００３１】
図９に示すように、まず半導体基板１０上に酸化物よりなった層間絶縁膜２０が形成される。層間絶縁膜２０が部分的にエッチングされてストレージノード用コンタクトホール２５を形成する。ストレージノード用コンタクトホール２５を充填しながら酸化膜２０上に不純物がドーピングされたシリコン膜２７を蒸着する。この際、不純物としてはＮ型不純物、例えばリンを使用し、不純物の最終濃度は１×１０20〜２×１０20ａｔｏｍｓ／ｃｍ3範囲にある。ＨＳＧは不純物がドーピングされなかったシリコン膜上でさらに微細で均一なサイズで成長される。しかし、不純物がドーピングされなかったシリコン膜を使用する時、キャパシタ電極として使用されるためには、ＨＳＧ形成後イオン注入等の方法で不純物を注入しなければならない。イオン注入による不純物注入は電極の上部表面に形成されたＨＳＧが破壊されて平面へ還元されない範囲内で実行される。
【００３２】
もし不純物がドーピングされなかったシリコン膜を使用する場合、追って不純物ガス雰囲気で熱処理を通じて不純物をドーピングすることもできる。しかし、熱処理を用いた不純物注入の場合には熱処理による半導体装置の電気的特性変化等所望でない付随的効果が発生するので、シリコン膜は蒸着温度を調節して非晶質状態になるようにする。
【００３３】
図１０に示すように、非晶質シリコン膜２７をパターニング、エッチングしてストレージノードの下部電極２７ａが形成される。
図１１に示すように、ストレージノードの下部電極２７ａが形成された後、ストレージノードの下部電極２７ａを含んで酸化膜２０上にＨＳＧ核４０の形成のための核形成工程が遂行される。核形成工程はＬＰＣＶＤ法で遂行される。この際、核形成工程は１×１０-4〜１×１０-5Ｔｏｒｒの圧力範囲で、約６００℃温度で、そしてＳｉＨ4、Ｓｉ2Ｈ6等の雰囲気で実行される。このようにして、ＨＳＧ核４０はストレージノード下部電極２７ａの表面および酸化膜２０上に形成される。核形成段階でシリコン微細結晶核４０の密度は基板温度が上昇すれば上昇するほど高まり、又シリコン雰囲気ガスの圧力が増加すれば増加するほど高まる。
【００３４】
図１２において、微細結晶核４０の形成後、一定の核成長温度で、望ましくは核形成工程の温度と同一な温度範囲で実行される核成長のためのアニーリングが遂行され、ストレージノード下部電極２７ａ表面のＨＳＧ核４０が成長して均一な密度およびサイズを有するＨＳＧ８０が形成される。ＨＳＧ８０の密度およびサイズは核形成およびアニーリング工程の複数の因子を使用することにより調節が可能である。即ち、核形成工程の時間が延びれば延びるほどＨＳＧ８０の密度は高まり、アニーリング時間が延びれば延びるほどＨＳＧ８０のサイズは広まる。ＨＳＧ８０の成長はストレージノードの表面およびバルクのシリコン原子が移動することにより示される。
【００３５】
ＨＳＧ核４０の成長は主に核周辺の自由エネルギーが大きな表面原子が移動することにより得られる。核周辺の表面原子が移動することにより、リセスが形成され、ＨＳＧがストレージノードへ連結されるネック部位は脆弱になる。また、ＨＳＧのネック部分は結晶質乃至多結晶質構造と非晶質構造との遷移領域を形成し、多くの格子欠陥を含む。
【００３６】
ＨＳＧ形成後キャパシタ誘電膜蒸着前ストレージノード表面の自然酸化膜を除去するために洗浄工程が遂行される。この際、シリコンのエッチング能力を有する洗浄溶液としてはＳＣ１、ＨＦまたはＬＡＬが使用できる。このような洗浄工程中にＨＳＧのネック部分７０は前述したような脆弱な構造および高いエネルギー状態によりシリコンの洗浄溶液のエッチング反応にさらに敏感に反応する。この実施形態で、シリコンの洗浄溶液によりエッチングされて部分的に離脱したＨＳＧがストレージノード間に位置することにより短絡を誘発したという点を注意するべき必要がある。本発明はこのような問題点を解決するために提案されたものであって、その特徴は後述する。
【００３７】
図１３に示すように、ＨＳＧ形成後に高温のアニーリング工程が遂行される。アニーリング工程を遂行してＨＳＧのネック部分、即ち遷移領域を含んだストレージノード下部電極２７ａの表面層が結晶化される。結晶質シリコンは非晶質シリコンの割りにＳＣ１によるエッチング速度が遅い。アニーリング工程は６００℃以上の温度で、望ましくは６００℃〜６５０℃温度範囲で遂行される。
【００３８】
図１４に示すように、前述した等温アニーリング工程により形成されたストレージノードの下部電極２７ａ表面に形成されたＨＳＧ膜８０と下部電極２７ａとは、非晶質領域のバルク１０１、非晶質領域の表面層１０２、非晶質領域の遷移領域１０３および結晶領域１０４に大別できる。即ち、高温のアニーリング工程が遂行される前には遷移領域１０３を含む非晶質領域表面層１０２は結晶化されていないので、後続の洗浄工程で洗浄溶液のエッチング速度が結晶質状態のシリコンより非晶質状態のシリコンでさらに早くなってＨＳＧ８０が離れる。この離れて出たＨＳＧ８０が下部電極パターン間に位置されると、パターン間短絡が誘発される。しかし、ＨＳＧ形成後、高温のアニーリング工程が追加に進行されることにより非晶質領域の遷移領域１０３を含む表面層１０２が結晶化されるので後続の洗浄工程によりＨＳＧ８０が離れて出ることが防止できる。
【００３９】
遷移領域および非晶質シリコン表面層の結晶化のためのアニーリング工程はシリコン原子の移動を防止するためにブレーキングバキューム段階を経た後にシリコン表面上に自然酸化膜が形成された状態で高温熱処理されるかまたは酸素雰囲気で実行する熱処理することにより達成できる。ブレーキングバキュームにより自然酸化膜の形成後に実行される結晶化アニーリング工程はアルゴンガスまたは窒素ガスの雰囲気で実行される。
【００４０】
特に、酸素雰囲気で実行されるアニーリング工程はシリコン表面（即ちＨＳＧ粒子および導電層の表面）に薄い酸化膜が形成されながら熱処理されることにより、その薄い酸化膜がシリコン原子の移動を有効に防止できるのでＨＳＧ粒子のネック部分がさらに細くなることを防止する。
【００４１】
（第２実施例）
次に本発明の第２実施例によるキャパシタの製造方法を詳細に説明する。
図１５〜図２０は、本発明の第２実施形態によるキャパシタの形成方法を示す断面図である。図１５〜図２０における図９〜図１３で示した構成要素と同一な機能および役割を果たす構成要素には同一の符号を付す。
【００４２】
第２実施例によるキャパシタの形成方法は、非晶質領域表面層１０２と遷移領域１０３との結晶化のためのアニーリング工程が実行される前に、ＨＳＧ膜８０とストレージノードとの下部電極２７ａ上に絶縁膜９５を形成することを除外しては第１実施形態によるキャパシタの形成方法と実際に同一なので、同一な工程（図１５〜図１８）に対しては説明を省略する。
【００４３】
図１９に示すように、第２実施形態は第１実施形態と同様にＨＳＧ粒子のネック部分の遷移領域を含む非晶質領域の表面層を結晶化するためのアニーリング工程を遂行する前に、ＨＳＧ膜およびストレージノードの全体表面上に絶縁膜９５を形成する段階を付加的に含む。このようにすることにより、絶縁膜９５によりアニーリング工程中ＨＳＧ膜内で原子移動が起こることを防止してＨＳＧのネック部分がさらに細くなるが防止できる。この際、絶縁膜９５の形成工程はアニーリング工程を実行するプロセスチャンバ内で実行されるので、即ち工程変化なしで実行されるので工程が非常に簡単になる。
【００４４】
また、絶縁膜９５はアニーリング工程を遂行する前にブレーキングバキュームを経たことにより形成される自然酸化膜とすることも可能である。このようにポリシリコン層が空気中に露出される場合、２０Å程度の薄い自然酸化膜が形成される。
この実施形態では、絶縁膜９５は結晶化のためのアニーリング工程を遂行する前、塗布工程を遂行することにより、人為的に形成され、例えば酸化膜、または窒化膜（Ｓｉ3Ｎ4を含む）、酸化タンタル（Ｔａ2Ｏ5）、酸化チタン（ＴｉＯ2）等が使用可能である。
【００４５】
絶縁膜９５が窒化膜で形成される場合には、キャパシタ誘電体膜を形成するための追加に実行される工程が省略できる。
前述した結晶化工程が遂行された後、ＨＳＧのネック部分はエッチング速度が劣化されて後続洗浄工程で容易にエッチングされて離脱しない。
【００４６】
【発明の効果】
本発明はストレージノードの表面層およびＨＳＧ粒子ネック部分の結晶状態を安定化させながらそのネック部分がさらに細くなることが防止できるので、ＨＳＧ粒子が後続洗浄工程でエッチングされて離脱することが防止できる効果がある。従って、ＨＳＧ粒子がエッチングされて離脱することによるストレージノード間の短絡を誘発することが防止でき、これにより安定的なＤＲＡＭセルの特性および収率を得られる効果がある。
【図面の簡単な説明】
【図１】従来のＨＳＧ形成方法を示すための断面図である。
【図２】従来のＨＳＧ形成方法を示すための断面図である。
【図３】従来のＨＳＧ形成方法を示すための断面図である。
【図４】従来のＤＲＡＭセルキャパシタを示す断面図である。
【図５】本発明によるＨＳＧ形成方法を説明するための断面図である。
【図６】本発明によるＨＳＧ形成方法を説明するための断面図である。
【図７】本発明によるＨＳＧ形成方法を説明するための断面図である。
【図８】本発明によるＨＳＧ形成方法を説明するための断面図である。
【図９】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図１０】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図１１】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図１２】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図１３】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図１４】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図であって、図１２の９０の部分を拡大した図である。
【図１５】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図１６】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図１７】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図１８】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図１９】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図２０】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【符号の説明】
１０ 半導体基板
２０ 層間絶縁膜
２５ コンタクトホール
３０ 導電層
４０ シリコン微結晶核
６０、６０ａ ＨＳＧ
９５ 絶縁膜
１０１ 非晶質領域バルク
１０２ 非晶質領域表面層
１０３ 遷移領域
１０４ 結晶領域
【発明の属する技術分野】
本発明は、ＤＲＡＭ（Dynamic Random Access Memory）セルのキャパシタ製造方法に関し、特に半球形シリコン（以下、半球形シリコンを「ＨＳＧ」という。）を用いるＤＲＡＭセルのキャパシタ製造方法に関する。
【０００２】
【従来の技術】
高集積ＤＲＡＭを形成するためにメモリセルのサイズは縮小されなければならない。しかし、メモリセルサイズの縮小は静電容量減少を伴う。ＤＲＡＭセルキャパシタで電荷は持続的に流失され、キャパシタ内に常に判読可能な水準の電荷量を維持するためには周期的なリフレッシュが必要である。しかし、ＤＲＡＭキャパシタの静電容量が減ればさらに頻繁なリフレッシュを必要とする。ＤＲＡＭキャパシタのリフレッシュ動作中には読み出しと書込みが不可能なのでリフレッシュの回数が増加するのは望ましくない。従って、高集積、高速動作の趨勢に応ずるためにはできるだけ多く静電容量を有するＤＲＡＭキャパシタが必要である。メモリセルサイズは縮小する傾向にあるため、さらに多く静電容量を有するストレージノードを形成するためには単位面積当静電容量を増加させる方法が要求される。
【０００３】
ＤＲＡＭセルキャパシタの静電容量を向上させる方法中の一つがストレージノードの表面積を広めることである。これを実現するためストレージノード表面にＨＳＧを形成する方法が使用される。
【０００４】
ＨＳＧを用いたストレージノード形成方法には低圧気相蒸着法（以下、低圧気相蒸着法を「ＬＰＣＶＤ」とする。）、アメリカ合衆国特許第５７５３５５９号に開示されるプラズマ蒸着法および分子ビーム蒸着法（Appl. Phys. Lett., Vol 61, No.2, 13 July 1992）等がある。
【０００５】
ＬＰＣＶＤ法を使用すると、簡単な工程で同一のサイズの平面ストレージノードでありながら、従来の１．８倍程の静電容量を得られる。しかし、粒子サイズと粒子密度が不均一な問題点があるので静電容量の制御が難しい。また、非常に厳格な温度調節（±３℃）が要求されるため量産のための再現性を確保するのが難しい。ＬＰＣＶＤ法でＨＳＧ粒子の成長温度以上のわずかの温度上昇もストレージノード表面の扁平化を誘発してＨＳＧ粒子は成長されない。これはＨＳＧ膜蒸着工程中に温度上昇によりシリコン原子の移動度が増加するからである。しかし、ＬＰＣＶＤ法が後続の等温アニーリング工程と併合されると、効果的なＨＳＧ形成方法で使用できる。
【０００６】
プラズマ蒸着法に使用できる技術としては、ＲＦスパッタリング、直流スパッタリング、電子サイクロトロン共鳴ＣＶＤ、プラズマ強化ＣＶＤおよびＲＦ−ＣＶＤ等がある。プラズマ蒸着法を用いたＨＳＧ膜形成方法の長所は基板温度に対する制約がほとんどないという点である。実際に、２００℃〜５００℃の温度範囲で実用的にＨＳＧ膜質が形成される技術がアメリカ合衆国特許第５７５３５５９号に開示されている。これに対し、分子ビーム蒸着法（ＭＢＤ）によるＨＳＧは超高真空アニーリング工程と併合することにより均一な粒子サイズの再現性を得られる。
【０００７】
図１〜図３は、従来の通常的なＨＳＧ形成方法の工程を示すための断面図である。
図１に示すように、キャパシタの下部電極を形成するために基板または層間絶縁膜上に形成された非晶質シリコン膜４が形成される。この非晶質シリコン膜４は、例えばＮ型の不純物がドーピングされたシリコン膜の蒸着により形成される。また、シリコン膜の蒸着は非晶質状態になる蒸着温度範囲で実行される。引き続き、通常のフォトエッチング工程を経て非晶質シリコンの下部電極パターンを形成した後、非晶質シリコンが置かれた反応チャンバ内にシラン（ＳｉＨ4）ガスまたは ジシラン（Ｓｉ2Ｈ6）ガス等のシリコンソースガスを供給して非晶質シリコン４の下部電極パターンの表面に種結晶５Ａが形成される。
【０００８】
シリコンソースガスの供給を遮断させた後、高温で熱処理すると、図２に示すように非晶質シリコン４のシリコン原子が矢印の方向へ示したように種結晶５Ａへ移動することにより種結晶５Ａが成長する。続けて、所定時間中熱処理を進行すると、図３に示すように下部電極表面に所望のサイズを有するＨＳＧ膜またはＨＳＧ粒子５が形成される。この際、ＨＳＧ粒子５は特定の配向を有する結晶で成長されたことであり、非晶質シリコン膜の下部電極のシリコンは高温熱処理過程で一部分が結晶化される。
【０００９】
しかし、前述した方法により製造されたＨＳＧ粒子５のネック部分は、種結晶５Ａの周辺にある非晶質シリコン膜４のシリコン原子が種結晶５Ａへ移動するので細くなる。
【００１０】
また、図示していないが、最終的に成長したＨＳＧ粒子５は大部分が図３のように所望の形状で成長され、一部分はＨＳＧネック部分がない構造のＨＳＧ粒子、即ち非晶質シリコン膜４のバルク内に打ち込まれているＨＳＧ粒子が形成される。このような構造のＨＳＧ粒子はその遷移領域までも結晶化されて安定し、成長しない形状を有する。従って、このようなＨＳＧ粒子は正常的に成長されたＨＳＧ粒子よりサイズが小さい。
【００１１】
図４は、前述した従来のＨＳＧ形成方法を用いて形成されたＤＲＡＭセルキャパシタで発生できる問題点を説明するための断面図である。
図４に示すように、従来のＨＳＧ形成方法を用いて基板１上に形成されたストレージノード４の表面上にＨＳＧ膜またはＨＳＧ粒子５が形成された後、通常基板の洗浄工程が実行される。このような洗浄工程は前述した従来のＨＳＧ形成方法でＨＳＧ粒子５を形成した後に実行されるキャパシタの誘電体膜を形成する前に全体のシリコン表面に形成された自然酸化膜を除去するため実行されなければならない。
【００１２】
この際、前述した従来のＨＳＧ形成方法でＨＳＧ膜５が形成される時、図４の部分拡大図、即ち点線で表示された部分でのようにＨＳＧ粒子のネック部分が細くなるので、後続工程で洗浄溶液（例えばＳＣ１、ＨＦまたは緩いＬＡＬ）によりＨＳＧ粒子５のネック部分が図４に示すように容易にエッチングされ離脱する。この離脱したＨＳＧ粒子５により図４に示すようにストレージノード４間に短絡が発生されるという深刻な問題点を起こす。上記の洗浄溶液のＳＣ１はアンモニア、過酸化水素、および脱イオン水の混合溶液であり、そしてＬＡＬはフッ化アンモニウムおよびフッ化水素の混合溶液である。
【００１３】
【発明が解決しようとする課題】
そこで、シリコンに対する洗浄溶液（特に、ＳＣ１）のエッチング速度は、結晶質より非晶質の場合、さらに早いことに注目し、本発明では形成されたＨＳＧ粒子およびＨＳＧ粒子周辺にある非晶質シリコンの下部電極のシリコンが完全に結晶化されると、後続の洗浄工程によりＨＳＧ粒子のエッチング能力が急激に劣化されることに着眼して提案された。
【００１４】
本発明の目的は、ＨＳＧ粒子が後続洗浄工程で離脱することを防止し、短絡の誘発を防止できるＤＲＡＭセルキャパシタの製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
前述した目的を達成するために本発明のＤＲＡＭセルキャパシタの製造方法によると、半導体基板上に形成されたストレージノードを形成した後、このストレージノードの表面上にＨＳＧ膜を形成し、ストレージノードの表面層とＨＳＧ膜のネック部分の結晶状態を高温アニーリング工程により安定化させる段階を含む。ＨＳＧ膜とストレージノードとはＨＳＧ膜形成工程で非晶質領域のバルクと、非晶質領域の遷移領域を含む表面層および、結晶領域で構成され、高温アニーリング工程により非晶質領域の遷移領域を含む表面層が結晶化される。
【００１６】
この方法において、高温のアニーリング工程を遂行する前にＨＳＧ膜およびストレージノード表面上に絶縁膜を形成する段階が付加的に含まれる。絶縁膜はブレーキングバキューム方法で形成される自然酸化膜であり、または酸化膜形成方法により形成された酸化膜である。
【００１７】
この方法の望ましい実施形態において、アニーリング工程を遂行する前にＨＳＧ膜およびストレージノード表面上に絶縁膜を形成する段階を付加的に含められ、この絶縁膜はアニーリング工程に随伴される原子移動を抑制する役割を果たす。
【００１８】
本発明の実施形態によるＨＳＧを用いたＤＲＡＭセルキャパシタの製造方法によると、絶縁膜上部に露出されたストレージノードの表面上にＨＳＧ膜が形成された後、ストレージノードを結晶化温度でＨＳＧ膜が形成されたストレージノードをアニーリングしてストレージノードの表面層の結晶状態を安定化させる。このような製造方法により、後続洗浄工程でＨＳＧ粒子がエッチングされて離脱することを防止し、ＨＳＧ粒子が離脱してストレージノード間の短絡を誘発することが防止できる。このようにすることにより、安定的なＤＲＡＭセルの特性および収率を得ることができる。
【００１９】
【発明の実施の形態】
本発明の実施の形態を図面に基づいて詳細に説明する。
まず、図５〜図８に基づいて本発明により導電層上にＨＳＧ膜を形成する方法について説明する。
【００２０】
図５に示すように半導体基板１０上に層間絶縁膜２０が蒸着されており、そしてこの層間絶縁膜２０上には導電層である非晶質シリコン膜３０が形成されている。この導電層３０は、ドーピングされないシリコン膜の蒸着、またはＮ型不純物が例として挙げられ、リンでドーピングされたシリコン膜の蒸着により形成できる。ドーピングされなかったシリコン膜はその上にＨＳＧ膜の形成後に、導電層３０の表面に形成されるＨＳＧ粒子が破壊されて喪失されない程度で、イオン注入等を通じて不純物が注入される。
【００２１】
一方、Ｎ型不純物がドーピングされたシリコン膜で導電層３０が形成されると、シリコン膜の蒸着温度を５１０℃〜５３０℃範囲内で調節して非晶質（アモルファス）膜が形成されるようにする。よく知られるように、非晶質ではない膜質、例えばポリシリコン膜上では均一なＨＳＧ膜の形成が困難である。これは下部膜質が格子配向を有している場合、核形成段階で形成された微細結晶核に沿って粒子成長が起こることより、下部膜質の配向に沿って連続的な膜質成長が起こるからである。このようにドーピングされたシリコン膜の不純物濃度は１×１０20〜２×１０20ａｔｏｍｓ／ｃｍ3範囲内にある。
【００２２】
引き続き、エッチング工程が実行され、非晶質シリコン膜３０の表面上に形成されている自然酸化膜を除去する。このエッチング工程はＨＦ溶液をエッチング液として使用する。非晶質シリコン膜３０上にある自然酸化膜は後続ＨＳＧ核生成および粒子成長段階でシリコン原子の移動を抑制し、ＨＳＧの形成を難しくする障害物として作用するので完全な除去が要求される。自然酸化膜の除去方法としては多様な技術が使用できる。例えば、ＨＦディッピング、ＨＦスピンエッチング、気相ＨＦ洗浄、またはＨ2プラズマ洗浄等の技術が使用できる。このような工程を遂行すると、非晶質シリコン膜３０の表面は水素化され、再酸化されない。
【００２３】
続いて、非晶質シリコン膜３０の表面にシリコン含有ガス雰囲気でシリコン微細結晶核４０が形成される核形成工程が遂行される。ＬＰＣＶＤ法を使用して核形成工程が遂行される場合、ＳｉＨ4、ＳｉＨ2Ｃｌ2またはＳｉ2Ｈ6ガス雰囲気が使用される。この際、分子ビーム蒸着法を使用すると、Ｓｉ2Ｈ6またはＳｉＨ4分子が非晶質シリコン膜の表面に照射される。この際の照射工程温度は一般的に６００℃程度である。この工程はストレージノード表面にＨＳＧの微細結晶核４０を形成するための種子形成工程である。このような種子形成は温度が約６００℃、圧力が約１×１０-4〜１×１０-5Ｔｏｒｒで実行される。
【００２４】
図６に示すように、非晶質シリコン膜３０の表面に核形成工程が完了された後、１×１０-6〜１×１０-10Ｔｏｒｒの高真空状態で、望ましくは１×１０-7Ｔｏｒｒの真空状態で、６００℃の核成長温度で、望ましくは作業処理率を高めるために核形成段階の温度とほとんど同一な温度でアニーリングされる。このようなアニーリング工程は非晶質シリコン膜３０の表面にあるシリコン原子がシリコン核４０へ移動することに必要な駆動力を提供してＨＳＧの微細結晶核４０が１次成長してＨＳＧ粒子６０を形成する。核形成およびアニーリング工程が遂行される温度領域で核形成段階で生成されること以外に熱的核形成は起こらない。
【００２５】
核形成段階とアニーリング段階とを含む近年のＨＳＧ形成方法で粒子のサイズおよび密度を決定する重要な要素は、各段階の持続時間である。即ち、核形成工程の時間が延びければ延びるほど非晶質シリコン膜３０の表面の核形成が多くなってＨＳＧ密度は高まり、又図７で示したようにアニーリング時間が延びければ延びるほどシリコン原子の移動がさらに多くなる。また、図６で示したＨＳＧ粒子６０はさらに成長（即ち、２次成長）して図７で示したＨＳＧ粒子６０ａへ変わる。その他、核形成段階でシリコン微細結晶核４０の密度は基板１０の温度が上昇すれば上昇するほど高く、又分子ビーム蒸着法の場合にはシリコン分子ビームのフラックス密度が増加されると増加されるほど高まる。
【００２６】
図６と図７で示されたアニーリング段階で、熱処理時間が延びることによりシリコン原子の移動が多くなってＨＳＧ粒子のサイズは図６のＨＳＧ粒子６０で図７のＨＳＧ粒子６０ａへ変わる。この際、シリコン原子の移動はバルク（キャパシタの下部電極の胴体）内のシリコン原子よりは安定的な面で劣り、高いエネルギーを有する非晶質シリコン膜３０の表面原子が主に移動される。これはバルク内の原子に対し表面原子に連結された隣接原子の数が少なく、原子間の結合力が相対的に小さいことに起因する。結果的に、アニーリング段階が進行されると進行されるほどＨＳＧ粒子周辺の非晶質シリコン表面は消耗されて図６に示されたようにＨＳＧ粒子６０の周囲にリセス５０が形成される。同時に継続されるアニーリング段階により、図６で示されたように微細結晶核４０で１次成長されたＨＳＧ粒子６０が図７で示されたように２次成長されたＨＳＧ粒子６０ａへ変わりながらそのネック部分７０は非常に細くなる。ここで、細くなったネック部分７０は前述したように後続洗浄工程で洗浄溶液によりエッチングされる時に脆弱になるという問題点を有しているという点に注目しなければならない。また、２次成長されたＨＳＧ粒子６０ａと導電層３０とを結ぶ部分は、図７の拡大図で示されたように、結晶質および非晶質構造のシリコンが混在されたバルク領域Ｂｒと、非晶質構造の遷移領域を含む表面層および、 ＨＳＧ粒子の結晶領域Ｃｒに大別され、非晶質構造の遷移領域ＴｒのＨＳＧネック部分７０を含む表面層は原子移動過程に随伴される多い格子欠陥を含んでいることに注目しなければならない。
【００２７】
本発明の実施例による重要な方法的な特徴がネック部分７０、即ち遷移領域Ｔｒを含む表面層の格子欠陥を除去するための高温のアニーリング工程が洗浄工程前に追加に実行されて遷移領域を含んで導電層３０の一部表面を結晶化させることである。このような表面層の結晶化は自然酸化膜除去のための後続の洗浄工程でＨＳＧ粒子が離脱しないので、導電層パターン間の短絡が防止できる。これは洗浄工程中に結晶質状態のシリコンが非晶質状態のシリコンよりエッチング速度が遅いからである。
【００２８】
遷移領域Ｔｒおよび表面層の結晶化、即ち遷移領域Ｔｒおよび表面層の格子欠陥の除去および導電層３０の表面層の結晶化のためのアニーリング工程はシリコン原子の移動を防止するためにブレーキングバキューム段階を経た後自然酸化膜が形成された状態で高温熱処理するか、または酸素雰囲気で実行して熱処理することにより達成できる。特に、酸素雰囲気で実行されるアニーリング工程によると、シリコン表面（即ちＨＳＧ粒子および導電層の表面）上に薄い酸化膜が形成されながらシリコン表面が熱処理されることにより、薄い酸化膜がシリコン原子の移動が有効に防止できるので、ＨＳＧ粒子のネック部分がさらに細くなることが防止できる。択一的に、シリコン表面上に酸化膜等の絶縁膜を塗布した後、高温アニーリング工程を実行してもシリコン表面の原子移動が有効に防止できる。
【００２９】
前述した本発明の方法概念が適用されたキャパシタ形成方法はＨＳＧ膜を用いてキャパシタンスを増大させるための技術には全て適用できることはこの技術分野に従事する当業者に自明である。
【００３０】
（第１実施例）
次に本発明の第１実施例によるＤＲＡＭセルキャパシタの製造方法を図９〜図１４に基づいて説明する。
図９〜図１３は、本発明の第１実施形態によるＤＲＡＭセルキャパシタの製造方法の工程を順次に示す断面図である。図９〜図１３において図５〜図８で示した構成要素と同一な機能および役割を果たす構成要素には同一な参照番号を付している。
【００３１】
図９に示すように、まず半導体基板１０上に酸化物よりなった層間絶縁膜２０が形成される。層間絶縁膜２０が部分的にエッチングされてストレージノード用コンタクトホール２５を形成する。ストレージノード用コンタクトホール２５を充填しながら酸化膜２０上に不純物がドーピングされたシリコン膜２７を蒸着する。この際、不純物としてはＮ型不純物、例えばリンを使用し、不純物の最終濃度は１×１０20〜２×１０20ａｔｏｍｓ／ｃｍ3範囲にある。ＨＳＧは不純物がドーピングされなかったシリコン膜上でさらに微細で均一なサイズで成長される。しかし、不純物がドーピングされなかったシリコン膜を使用する時、キャパシタ電極として使用されるためには、ＨＳＧ形成後イオン注入等の方法で不純物を注入しなければならない。イオン注入による不純物注入は電極の上部表面に形成されたＨＳＧが破壊されて平面へ還元されない範囲内で実行される。
【００３２】
もし不純物がドーピングされなかったシリコン膜を使用する場合、追って不純物ガス雰囲気で熱処理を通じて不純物をドーピングすることもできる。しかし、熱処理を用いた不純物注入の場合には熱処理による半導体装置の電気的特性変化等所望でない付随的効果が発生するので、シリコン膜は蒸着温度を調節して非晶質状態になるようにする。
【００３３】
図１０に示すように、非晶質シリコン膜２７をパターニング、エッチングしてストレージノードの下部電極２７ａが形成される。
図１１に示すように、ストレージノードの下部電極２７ａが形成された後、ストレージノードの下部電極２７ａを含んで酸化膜２０上にＨＳＧ核４０の形成のための核形成工程が遂行される。核形成工程はＬＰＣＶＤ法で遂行される。この際、核形成工程は１×１０-4〜１×１０-5Ｔｏｒｒの圧力範囲で、約６００℃温度で、そしてＳｉＨ4、Ｓｉ2Ｈ6等の雰囲気で実行される。このようにして、ＨＳＧ核４０はストレージノード下部電極２７ａの表面および酸化膜２０上に形成される。核形成段階でシリコン微細結晶核４０の密度は基板温度が上昇すれば上昇するほど高まり、又シリコン雰囲気ガスの圧力が増加すれば増加するほど高まる。
【００３４】
図１２において、微細結晶核４０の形成後、一定の核成長温度で、望ましくは核形成工程の温度と同一な温度範囲で実行される核成長のためのアニーリングが遂行され、ストレージノード下部電極２７ａ表面のＨＳＧ核４０が成長して均一な密度およびサイズを有するＨＳＧ８０が形成される。ＨＳＧ８０の密度およびサイズは核形成およびアニーリング工程の複数の因子を使用することにより調節が可能である。即ち、核形成工程の時間が延びれば延びるほどＨＳＧ８０の密度は高まり、アニーリング時間が延びれば延びるほどＨＳＧ８０のサイズは広まる。ＨＳＧ８０の成長はストレージノードの表面およびバルクのシリコン原子が移動することにより示される。
【００３５】
ＨＳＧ核４０の成長は主に核周辺の自由エネルギーが大きな表面原子が移動することにより得られる。核周辺の表面原子が移動することにより、リセスが形成され、ＨＳＧがストレージノードへ連結されるネック部位は脆弱になる。また、ＨＳＧのネック部分は結晶質乃至多結晶質構造と非晶質構造との遷移領域を形成し、多くの格子欠陥を含む。
【００３６】
ＨＳＧ形成後キャパシタ誘電膜蒸着前ストレージノード表面の自然酸化膜を除去するために洗浄工程が遂行される。この際、シリコンのエッチング能力を有する洗浄溶液としてはＳＣ１、ＨＦまたはＬＡＬが使用できる。このような洗浄工程中にＨＳＧのネック部分７０は前述したような脆弱な構造および高いエネルギー状態によりシリコンの洗浄溶液のエッチング反応にさらに敏感に反応する。この実施形態で、シリコンの洗浄溶液によりエッチングされて部分的に離脱したＨＳＧがストレージノード間に位置することにより短絡を誘発したという点を注意するべき必要がある。本発明はこのような問題点を解決するために提案されたものであって、その特徴は後述する。
【００３７】
図１３に示すように、ＨＳＧ形成後に高温のアニーリング工程が遂行される。アニーリング工程を遂行してＨＳＧのネック部分、即ち遷移領域を含んだストレージノード下部電極２７ａの表面層が結晶化される。結晶質シリコンは非晶質シリコンの割りにＳＣ１によるエッチング速度が遅い。アニーリング工程は６００℃以上の温度で、望ましくは６００℃〜６５０℃温度範囲で遂行される。
【００３８】
図１４に示すように、前述した等温アニーリング工程により形成されたストレージノードの下部電極２７ａ表面に形成されたＨＳＧ膜８０と下部電極２７ａとは、非晶質領域のバルク１０１、非晶質領域の表面層１０２、非晶質領域の遷移領域１０３および結晶領域１０４に大別できる。即ち、高温のアニーリング工程が遂行される前には遷移領域１０３を含む非晶質領域表面層１０２は結晶化されていないので、後続の洗浄工程で洗浄溶液のエッチング速度が結晶質状態のシリコンより非晶質状態のシリコンでさらに早くなってＨＳＧ８０が離れる。この離れて出たＨＳＧ８０が下部電極パターン間に位置されると、パターン間短絡が誘発される。しかし、ＨＳＧ形成後、高温のアニーリング工程が追加に進行されることにより非晶質領域の遷移領域１０３を含む表面層１０２が結晶化されるので後続の洗浄工程によりＨＳＧ８０が離れて出ることが防止できる。
【００３９】
遷移領域および非晶質シリコン表面層の結晶化のためのアニーリング工程はシリコン原子の移動を防止するためにブレーキングバキューム段階を経た後にシリコン表面上に自然酸化膜が形成された状態で高温熱処理されるかまたは酸素雰囲気で実行する熱処理することにより達成できる。ブレーキングバキュームにより自然酸化膜の形成後に実行される結晶化アニーリング工程はアルゴンガスまたは窒素ガスの雰囲気で実行される。
【００４０】
特に、酸素雰囲気で実行されるアニーリング工程はシリコン表面（即ちＨＳＧ粒子および導電層の表面）に薄い酸化膜が形成されながら熱処理されることにより、その薄い酸化膜がシリコン原子の移動を有効に防止できるのでＨＳＧ粒子のネック部分がさらに細くなることを防止する。
【００４１】
（第２実施例）
次に本発明の第２実施例によるキャパシタの製造方法を詳細に説明する。
図１５〜図２０は、本発明の第２実施形態によるキャパシタの形成方法を示す断面図である。図１５〜図２０における図９〜図１３で示した構成要素と同一な機能および役割を果たす構成要素には同一の符号を付す。
【００４２】
第２実施例によるキャパシタの形成方法は、非晶質領域表面層１０２と遷移領域１０３との結晶化のためのアニーリング工程が実行される前に、ＨＳＧ膜８０とストレージノードとの下部電極２７ａ上に絶縁膜９５を形成することを除外しては第１実施形態によるキャパシタの形成方法と実際に同一なので、同一な工程（図１５〜図１８）に対しては説明を省略する。
【００４３】
図１９に示すように、第２実施形態は第１実施形態と同様にＨＳＧ粒子のネック部分の遷移領域を含む非晶質領域の表面層を結晶化するためのアニーリング工程を遂行する前に、ＨＳＧ膜およびストレージノードの全体表面上に絶縁膜９５を形成する段階を付加的に含む。このようにすることにより、絶縁膜９５によりアニーリング工程中ＨＳＧ膜内で原子移動が起こることを防止してＨＳＧのネック部分がさらに細くなるが防止できる。この際、絶縁膜９５の形成工程はアニーリング工程を実行するプロセスチャンバ内で実行されるので、即ち工程変化なしで実行されるので工程が非常に簡単になる。
【００４４】
また、絶縁膜９５はアニーリング工程を遂行する前にブレーキングバキュームを経たことにより形成される自然酸化膜とすることも可能である。このようにポリシリコン層が空気中に露出される場合、２０Å程度の薄い自然酸化膜が形成される。
この実施形態では、絶縁膜９５は結晶化のためのアニーリング工程を遂行する前、塗布工程を遂行することにより、人為的に形成され、例えば酸化膜、または窒化膜（Ｓｉ3Ｎ4を含む）、酸化タンタル（Ｔａ2Ｏ5）、酸化チタン（ＴｉＯ2）等が使用可能である。
【００４５】
絶縁膜９５が窒化膜で形成される場合には、キャパシタ誘電体膜を形成するための追加に実行される工程が省略できる。
前述した結晶化工程が遂行された後、ＨＳＧのネック部分はエッチング速度が劣化されて後続洗浄工程で容易にエッチングされて離脱しない。
【００４６】
【発明の効果】
本発明はストレージノードの表面層およびＨＳＧ粒子ネック部分の結晶状態を安定化させながらそのネック部分がさらに細くなることが防止できるので、ＨＳＧ粒子が後続洗浄工程でエッチングされて離脱することが防止できる効果がある。従って、ＨＳＧ粒子がエッチングされて離脱することによるストレージノード間の短絡を誘発することが防止でき、これにより安定的なＤＲＡＭセルの特性および収率を得られる効果がある。
【図面の簡単な説明】
【図１】従来のＨＳＧ形成方法を示すための断面図である。
【図２】従来のＨＳＧ形成方法を示すための断面図である。
【図３】従来のＨＳＧ形成方法を示すための断面図である。
【図４】従来のＤＲＡＭセルキャパシタを示す断面図である。
【図５】本発明によるＨＳＧ形成方法を説明するための断面図である。
【図６】本発明によるＨＳＧ形成方法を説明するための断面図である。
【図７】本発明によるＨＳＧ形成方法を説明するための断面図である。
【図８】本発明によるＨＳＧ形成方法を説明するための断面図である。
【図９】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図１０】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図１１】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図１２】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図１３】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図１４】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図であって、図１２の９０の部分を拡大した図である。
【図１５】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図１６】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図１７】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図１８】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図１９】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【図２０】本発明の第１実施例によるＤＲＡＭセルのキャパシタ製造方法を示す断面図である。
【符号の説明】
１０ 半導体基板
２０ 層間絶縁膜
２５ コンタクトホール
３０ 導電層
４０ シリコン微結晶核
６０、６０ａ ＨＳＧ
９５ 絶縁膜
１０１ 非晶質領域バルク
１０２ 非晶質領域表面層
１０３ 遷移領域
１０４ 結晶領域
Claims (11)
- 半導体基板上に層間絶縁膜を形成する段階と、
前記層間絶縁膜を部分的にエッチングしてコンタクトホールを形成する段階と、
前記コンタクトホールを完全に充填するように層間絶縁膜上に導電層を形成する段階と、
前記導電層をパターニングしてストレージノードを形成する段階と、
前記層間絶縁膜の上部に露出したストレージノードの表面上にＨＳＧ膜を形成する段階と、
酸素雰囲気のアニーリングにより、前記ストレージノードの表面層と前記ＨＳＧ膜のネック部分とを結晶化させる結晶化段階とを含み、
前記結晶化段階を遂行する前に、前記ＨＳＧ膜およびストレージノード表面上に絶縁膜を形成する段階をさらに含むことを特徴とするＤＲＡＭセルキャパシタの製造方法。 - 前記アニーリング工程は、６００℃以上の温度で実施されることを特徴とする請求項１に記載のＤＲＡＭセルキャパシタの製造方法。
- 前記絶縁膜は、ブレーキングバキューム方法で形成される自然酸化膜であることを特徴とする請求項１に記載のＤＲＡＭセルキャパシタの製造方法。
- 前記絶縁膜は、酸化膜、酸化タンタル（Ｔａ2Ｏ5）、および酸化チタン（ＴｉＯ2）から選択されるいずれかであることを特徴とする請求項１に記載のＤＲＡＭキャパシタの製造方法。
- 前記絶縁膜は、ブレーキングバキューム方法で形成された自然酸化膜であり、前記自然酸化膜形成後に実施される前記結晶化段階はアルゴンガスまたは窒素ガスのいずれかの雰囲気下で実施されることを特徴とする請求項１に記載のＤＲＡＭセルキャパシタの製造方法。
- 半導体基板上に層間絶縁膜を形成する段階と、
前記層間絶縁膜を部分的にエッチングしてコンタクトホールを形成する段階と、
前記コンタクトホールを完全に充填するように層間絶縁膜上に導電層を形成する段階と、
前記導電層をパターニングしてストレージノードを形成する段階と、
前記ストレージノードの表面にＨＳＧ膜を形成し、非晶質領域のバルクおよび遷移領域を含む表面層ならびに結晶領域から前記ＨＳＧ膜およびストレージノードを形成する段階と、
前記非結晶質領域の遷移領域を含む表面層を結晶化する段階とを含み、
前記結晶化工程は酸素雰囲気のアニーリング工程により実施されることを特徴とするＤＲＡＭセルキャパシタの製造方法。 - 前記アニーリング工程は６００℃以上の温度で実施されることを特徴とする請求項６に記載のＤＲＡＭセルキャパシタの製造方法。
- 前記結晶化工程を遂行する前に、前記ＨＳＧ膜およびストレージノード表面上に絶縁膜を形成する段階をさらに含むことを特徴とする請求項６に記載のＤＲＡＭセルキャパシタの製造方法。
- 前記絶縁膜は、ブレーキングバキューム方法で形成される自然酸化膜であることを特徴とする請求項８に記載のＤＲＡＭセルキャパシタの製造方法。
- 前記絶縁膜は、酸化膜、窒化膜、酸化タンタル（Ｔａ2Ｏ5）、および酸化チタン（ＴｉＯ2）から選択されるいずれかであることを特徴とする請求項８に記載のＤＲＡＭセルキャパシタの製造方法。
- 前記絶縁膜は、ブレーキングバキューム方法で形成された自然酸化膜であり、前記自然酸化膜形成後実行される前記結晶化状態の安定化工程は、アルゴンガスまたは窒素ガスのいずれかの雰囲気下で実施されることを特徴とする請求項８に記載のＤＲＡＭセルキャパシタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1998P35279 | 1998-08-28 | ||
| KR1019980035279A KR100282709B1 (ko) | 1998-08-28 | 1998-08-28 | 반구형 실리콘을 이용한 캐패시터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091542A JP2000091542A (ja) | 2000-03-31 |
| JP3750976B2 true JP3750976B2 (ja) | 2006-03-01 |
Family
ID=19548776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23845599A Expired - Fee Related JP3750976B2 (ja) | 1998-08-28 | 1999-08-25 | Ｄｒａｍセルキャパシタの製造方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6333227B1 (ja) |
| JP (1) | JP3750976B2 (ja) |
| KR (1) | KR100282709B1 (ja) |
| CN (1) | CN1148799C (ja) |
| DE (1) | DE19929605B4 (ja) |
| FR (1) | FR2782844B1 (ja) |
| GB (1) | GB2341725B (ja) |
| NL (1) | NL1012544C2 (ja) |
| TW (1) | TW418528B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360399B1 (ko) * | 2000-03-07 | 2002-11-13 | 삼성전자 주식회사 | 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법 |
| JP2002124650A (ja) * | 2000-10-17 | 2002-04-26 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| KR20020058295A (ko) * | 2000-12-29 | 2002-07-12 | 박종섭 | 반도체소자의 제조방법 |
| JP4282245B2 (ja) * | 2001-01-31 | 2009-06-17 | 富士通株式会社 | 容量素子及びその製造方法並びに半導体装置 |
| KR100434489B1 (ko) | 2001-03-22 | 2004-06-05 | 삼성전자주식회사 | 루테늄 산화막 씨딩층을 포함하는 루테늄막 증착 방법 |
| US20030020122A1 (en) * | 2001-07-24 | 2003-01-30 | Joo Jae Hyun | Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby |
| US7700454B2 (en) * | 2001-07-24 | 2010-04-20 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities |
| KR100464648B1 (ko) * | 2002-03-13 | 2005-01-03 | 주식회사 하이닉스반도체 | 캐패시터 형성 방법 |
| US6881622B2 (en) * | 2002-05-30 | 2005-04-19 | Taiwan Semiconductor Manufacturing Co., Ltd | Aqueous ammonium hydroxide amorphous silicon etch method for forming microelectronic capacitor structure |
| KR100505656B1 (ko) * | 2002-12-10 | 2005-08-04 | 삼성전자주식회사 | 스토리지 전극과의 접촉 면적을 보다 확보하기 위해서비트 라인 방향으로 확장된 콘택체를 포함하는 반도체소자 제조 방법 |
| JP2005064119A (ja) | 2003-08-08 | 2005-03-10 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2006073997A (ja) * | 2004-08-02 | 2006-03-16 | Tokyo Electron Ltd | 成膜方法、成膜装置及び記憶媒体 |
| JP2007053279A (ja) * | 2005-08-19 | 2007-03-01 | Elpida Memory Inc | 半導体装置の製造方法 |
| WO2010014561A2 (en) * | 2008-07-28 | 2010-02-04 | Plantronics, Inc. | Headset wearing mode based operation |
| US20100020982A1 (en) | 2008-07-28 | 2010-01-28 | Plantronics, Inc. | Donned/doffed multimedia file playback control |
| US9111775B2 (en) * | 2011-01-28 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Silicon structure and manufacturing methods thereof and of capacitor including silicon structure |
| KR101934426B1 (ko) * | 2012-11-26 | 2019-01-03 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3900345A (en) * | 1973-08-02 | 1975-08-19 | Motorola Inc | Thin low temperature epi regions by conversion of an amorphous layer |
| US4144100A (en) * | 1977-12-02 | 1979-03-13 | General Motors Corporation | Method of low dose phoshorus implantation for oxide passivated diodes in <10> P-type silicon |
| US4452645A (en) * | 1979-11-13 | 1984-06-05 | International Business Machines Corporation | Method of making emitter regions by implantation through a non-monocrystalline layer |
| US4555300A (en) * | 1984-02-21 | 1985-11-26 | North American Philips Corporation | Method for producing single crystal layers on insulators |
| US4799991A (en) * | 1987-11-02 | 1989-01-24 | Motorola, Inc. | Process for preferentially etching polycrystalline silicon |
| US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| JP3186077B2 (ja) * | 1991-03-08 | 2001-07-11 | 日本電気株式会社 | 多結晶シリコン膜の形成方法 |
| JP3102067B2 (ja) * | 1991-07-08 | 2000-10-23 | 日本電気株式会社 | 配線遅延時間算出方式 |
| JP3313840B2 (ja) * | 1993-09-14 | 2002-08-12 | 富士通株式会社 | 半導体装置の製造方法 |
| US5444013A (en) * | 1994-11-02 | 1995-08-22 | Micron Technology, Inc. | Method of forming a capacitor |
| JP2833545B2 (ja) * | 1995-03-06 | 1998-12-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5691228A (en) * | 1996-01-18 | 1997-11-25 | Micron Technology, Inc. | Semiconductor processing method of making a hemispherical grain (HSG) polysilicon layer |
| US6027970A (en) * | 1996-05-17 | 2000-02-22 | Micron Technology, Inc. | Method of increasing capacitance of memory cells incorporating hemispherical grained silicon |
| JP2795316B2 (ja) * | 1996-05-21 | 1998-09-10 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6013555A (en) * | 1996-08-30 | 2000-01-11 | United Microelectronics Corp. | Process for rounding an intersection between an HSG-SI grain and a polysilicon layer |
| US5814549A (en) * | 1996-11-18 | 1998-09-29 | Powerchip Semiconductor Corp. | Method of making porous-si capacitor dram cell |
| FR2758008B1 (fr) * | 1996-12-30 | 1999-02-19 | United Microelectronics Corp | Procede pour augmenter la capacite dans des dispositifs a circuits integres |
| US6218260B1 (en) * | 1997-04-22 | 2001-04-17 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby |
| US6020260A (en) * | 1997-06-25 | 2000-02-01 | Advanced Micro Devices, Inc. | Method of fabricating a semiconductor device having nitrogen-bearing gate electrode |
| US5837582A (en) * | 1998-05-22 | 1998-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to increase capacitance of a DRAM cell |
| US5877052A (en) * | 1998-06-11 | 1999-03-02 | Vanguard International Semiconductor Corporation | Resolution of hemispherical grained silicon peeling and row-disturb problems for dynamic random access memory, stacked capacitor structures |
| US6010942A (en) * | 1999-05-26 | 2000-01-04 | Vanguard International Semiconductor Corporation | Post chemical mechanical polishing, clean procedure, used for fabrication of a crown shaped capacitor structure |
-
1998
- 1998-08-28 KR KR1019980035279A patent/KR100282709B1/ko not_active IP Right Cessation
-
1999
- 1999-04-14 TW TW088105919A patent/TW418528B/zh not_active IP Right Cessation
- 1999-04-22 GB GB9909306A patent/GB2341725B/en not_active Expired - Fee Related
- 1999-06-28 DE DE19929605A patent/DE19929605B4/de not_active Expired - Fee Related
- 1999-07-08 NL NL1012544A patent/NL1012544C2/nl not_active IP Right Cessation
- 1999-07-08 CN CNB991095480A patent/CN1148799C/zh not_active Expired - Fee Related
- 1999-07-16 FR FR9909235A patent/FR2782844B1/fr not_active Expired - Fee Related
- 1999-08-20 US US09/378,682 patent/US6333227B1/en not_active Expired - Fee Related
- 1999-08-25 JP JP23845599A patent/JP3750976B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6333227B1 (en) | 2001-12-25 |
| DE19929605B4 (de) | 2006-08-10 |
| GB2341725B (en) | 2003-07-23 |
| CN1148799C (zh) | 2004-05-05 |
| NL1012544A1 (nl) | 2000-02-29 |
| FR2782844B1 (fr) | 2005-04-15 |
| NL1012544C2 (nl) | 2004-05-26 |
| JP2000091542A (ja) | 2000-03-31 |
| CN1246726A (zh) | 2000-03-08 |
| GB2341725A (en) | 2000-03-22 |
| DE19929605A1 (de) | 2000-03-09 |
| TW418528B (en) | 2001-01-11 |
| KR100282709B1 (ko) | 2001-03-02 |
| FR2782844A1 (fr) | 2000-03-03 |
| GB9909306D0 (en) | 1999-06-16 |
| KR20000015401A (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3750976B2 (ja) | Ｄｒａｍセルキャパシタの製造方法 | |
| JP2508948B2 (ja) | 半導体装置の製造方法 | |
| US6670638B2 (en) | Liquid crystal display element and method of manufacturing the same | |
| JP3614290B2 (ja) | 半球型グレーンの多結晶シリコン膜を持つ半導体装置の製造方法 | |
| KR100266760B1 (ko) | 적층형 반도체 용량 소자 제조 공정 | |
| US5960281A (en) | Methods of fabricating microelectronic electrode structures using hemispherical grained (HSG) silicon | |
| US5909625A (en) | Method for forming layer of hemispherical grains and for fabricating a capacitor of a semiconductor device | |
| JP2697645B2 (ja) | 半導体装置の製造方法 | |
| JP2001024165A5 (ja) | ||
| JP2795316B2 (ja) | 半導体装置の製造方法 | |
| JP3576790B2 (ja) | 半球型グレーンの多結晶シリコン膜を有する半導体装置の製造方法 | |
| JP2001111005A (ja) | 半導体キャパシタの製造方法 | |
| JPH06151753A (ja) | 半導体素子の製造方法 | |
| TW425617B (en) | HSG lower electrode structure, capacitor using the same, and the formation of the capacitor | |
| EP0902462B1 (en) | A method for manufacturing a capacitor lower electrode of a semiconductor memory device | |
| JP3420098B2 (ja) | 半導体装置の製造方法 | |
| JP2590733B2 (ja) | 多結晶シリコン膜の形成方法 | |
| JPH09191092A (ja) | 多結晶シリコン膜の形成方法及びこれを用いた半導体装置のキャパシタの製造方法 | |
| JP4278728B2 (ja) | 半導体装置の製造方法 | |
| JP3610172B2 (ja) | 半導体記憶素子の製造方法 | |
| TW508804B (en) | Integrated circuit capacitors having improved electrode and dielectric layer characteristics | |
| JPH11238863A (ja) | 半導体デバイスのキャパシタの製造方法 | |
| KR19990016223A (ko) | 반구형 그레인 실리콘막을 이용하는 반도체 장치의 커패시터및 그 제조방법 | |
| JPH05167035A (ja) | 半導体素子の製造方法 | |
| JPH0669139A (ja) | 半導体薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051205 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041210 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |