TW418528B - Method for fabricating a capacitor utilizing hemispherical grain silicon - Google Patents

Method for fabricating a capacitor utilizing hemispherical grain silicon Download PDF

Info

Publication number
TW418528B
TW418528B TW088105919A TW88105919A TW418528B TW 418528 B TW418528 B TW 418528B TW 088105919 A TW088105919 A TW 088105919A TW 88105919 A TW88105919 A TW 88105919A TW 418528 B TW418528 B TW 418528B
Authority
TW
Taiwan
Prior art keywords
layer
silicon
hemispherical
patent application
scope
Prior art date
Application number
TW088105919A
Other languages
English (en)
Inventor
Sung-Tae Kim
Kyung-Hoon Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW418528B publication Critical patent/TW418528B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/964Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

4185 2 8 4696PlF.doc/002 A7 B7 經濟部智慧財產局®工消费合作社印製 五、發明説明(/ ) 本發明是有關於一種半導體元件的製造方法,且特別 是有關於一種在表面具有半球形矽晶粒之電容器的製造方 法。 爲了獲得高密度dram元件,記憶胞尺寸必須降低。 然而,尺寸的降低會造成電容器電容値的減少。在dram 記憶胞中,儲存於電容器之電荷會持續地消耗。因此,必 須執行週期性的更新操作以保持電容器內的電荷於一可被 讀出的水準。眾所皆知,更新操作的頻率與電容器之電容 値成反比。在更新操作中,不可能執行讀和寫的操作。因 此,與目前之高密度及高操作速率潮流並進之具高電容値 的DRAM元件是必須的。 隨著DRAM集積度的增加,使得記憶胞尺寸與DRAM 之電容器所佔據的面積也分別隨之減少。然而,記億胞 尺寸的降低會造成電容器之電容値的減少。爲了維持電容 値於一可接受的値,使用堆疊電容器或溝渠堆疊電容器, 因爲其可提供大的電容器面積及降低DRAM記憶胞之間 干擾。 圓柱體結構之電容器爲最受喜愛的三度空間堆疊電容 器,且特別適於如dram胞體之記憶胞,因爲其內表面 與外表面皆可做爲有效電容器面積來使用。近來,藉由蝕 刻或控制複晶矽成核長晶的條件來改變複晶矽儲存電極表 面的形態以增加電容器有效面積的新技術巳發展。半球形 石夕晶粒(hemispherical grain silicon; HSG)層可形成於儲存 節點上,用以增加電容器的表面積與電容値。 請- 先 閎 讀 背- 意 項 再 填I裝 頁 訂 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部智慧財產局Μ工消貪合作社印製 4'8 5 ?- 3 4696PIF.doc/002 A7 ________B7 五、發明説明(彡) 可利用多種不同的技術在半導體元件電容器之儲存節 點上生成半球形矽晶粒。一種形成半球形矽晶粒的技術是 以矽甲院氣體爲氣體源,利用低壓化學氣相沉積法而得。 利用簡單的低壓化學氣相沉積法在電容器表而形成半球形 矽晶粒層’此具有半球形矽晶粒層之電容器所呈現的每單 位基底面積之電容値約爲二度空間結構電容器的1.8倍。 然而,以此種方法較難可靠地獲得均勻的半球形矽晶粒密 度和尺寸大小,故必須小心的控制沉積得以在大量生產獲 得欲想之電容値。尤其,必須維持基底溫度之精確度在目 標沉積溫度(target deposition temperature)約 ±30〇!的範圍 內。例如溫度只要稍微高於低壓化學氣相沉積法沉積半球 形矽晶粒之目標基底溫度,則可使得在成長表面之矽原子 具有相當程度的流動性,因此在低壓化學氣相沉積法沉積 半球形矽晶粒期間,可重建成長表面。將基底沉積溫度提 升至略高於LPCVD的最低溫度,以形成平坦的表面,而 非形成個別的晶粒,此乃由於沉積期間原子的移動能力增 加之故。 另一種形成半球形矽晶粒的技術是利用電漿沉積的方 法。一般眾所皆知且常用的電漿技術例如爲射頻濺鍍(r a d i 〇 frequency sputtering),直流電濺鍍(direct current sputtering),電子環繞共振式化學氣相沉積法(electron cyclotron resonance chemical vapor deposition) > 電漿加強 化學氣相沉積法(plasma enhanced chemica丨 vapor deposition)以及射頻化學氣相沉積法(radio frequency ----------1------ΐτ------^ * - (t先閲讀#·面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準 ( CNS ) Α4規格(210Χ2?7公釐> 經濟部智慧財產局員工消費合作社印製 418528 五、發明説明(《) chemical vapor deposition)。此電號》几積技術具有車父廣泛的
半球形矽晶粒層的沉積溫度範圍。u.s· Patent No.5,753,559 entitled ” METHOD FOR GROWING HEMISPHERICAL GRAIN SILICON”在約200_5〇0度之較廣的沉積溫度範圍 內形成半球形矽晶粒層π 另一種形成半球形矽晶粒的技術是分子束沉積(MBD) 技術,即利用分子束沉積技術將半球形矽晶粒之晶核播種 於非晶砂層上形成半球形砂晶粒層,接著在超咼度真空下 回火,致使非晶矽層轉變爲在其表面具半球形矽晶粒之複 晶砂層。 第1A圖至第1C圖係繪示習知形成半球形矽晶粒的製 程流程圖。請參照第1A圖,在一半導體基底(或一內絕緣 層)上形成一非晶矽層4。爲了簡單且淸楚的描述說明,故 半導體基底(或一內絕緣層)並未繪示於第1A圖中。此非 晶矽層4是在預定溫度下沉積摻雜η型之矽層以形成非晶 矽。在形成非晶矽層4之後,利用傳統的微影技術圖案化 非晶矽層4形成儲存節點。將晶圓放置於備有含矽之氣體 源,如砂甲垸或砂乙院的反應室中,於是晶種5 a便在非 晶矽層4之儲存節點表面形成。 請參照第1B圖,在阻斷矽氣體源的供應之後,接著 進行尚溫回火。由於回火的進行,使得非晶砂層4之砂原 子遷移至晶種5 a,致使晶種5 a逐漸增大。在預定時間內 持續進行回火步驟,使得晶種5a逐漸增大,故可以形成 想要之尺寸大小的半球形砂晶粒5,如第1C圖所示。因 6 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------1------1T------.^ -. - ; (請先閲讀背面之注意事項再填寫本頁) 4 18 5 2 3 4696PlF.doc/〇〇: A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明() 此所形成的半球形矽晶粒5具有一定的結晶方向,而且非 晶矽層4之一部分的儲存節點被結晶化。 然而,當晶種5a周圍的非晶矽之矽原子遷移至晶種5a 時,由第1 B圖與第I C圖之比較可明顯的看出半球形砍晶 粒5的頸節部分持續不斷地變細長。不過,雖然未顯示於 第1C圖中,但在所形成的半球形矽晶粒5之中有些半球 形矽晶粒5的尺寸與想要的尺寸相較起來比較小,例如沒 有頸節部分σ 第2圖係繪示習知已進行數個製程步驟之半導體基底 的部分剖面圖。在第2圖中’儲存節點4形成於半導體基 底1和內絕緣層2上方。半球形矽晶粒5經由上述第1Α 圖至第1C圖所述之方法形成於儲存節點4a的表面。熟習 此技藝者都知道’在形成半球形砂晶粒5之後.,須對晶圓 表面進行一淸洗步驟。換句話說,在形成電容器介電層之 前先利用SC 1,HF,或稀釋的L AL溶液淸除晶圓之原生 氧化層。SCl(special cleaning-1)是包含NH4OH,過氧化氫 H202和去離子水(DI)的混合溶液,而LAL是包含NH4OH 和氫氟酸(HF)的混合溶液。 如先前所述,在半球形矽晶粒5形成的過程中,半球 形矽晶粒5之頸節部分愈變愈細,如第2圖虛線方塊中所 示。由圖中可看出,此頸節部分不在完全的結晶相中。熟 習此技藝者都知道,相較於結晶矽而言,非晶矽較容易被 淸洗液(尤其是S C 1)侵触。故,半球形砂晶粒5之頸節部 分易遭受上述淸洗步驟之損害,所以半球形矽晶粒會自儲 7 ----------&------^------^ * - (t先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS > A4規格(210X 297公釐) 18528 696PIF-doc/002 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(夕) 存節點表面斷落分離,而造成相鄰儲存節點之間的橋接現 象發生。 因此,提出一種使半球形矽晶粒完全結晶的方法,尤 其是使半球形矽晶粒連接位於下方儲存節點的部分完全結 晶的方法是需要的。 有鑑於此,爲解決上述的問題,本發明提出一種在其 表面具有半球形矽晶粒之動態隨機存取記憶體(DRAM)之 電容器的製造方法,此法可避免半球形矽晶粒在淸洗步驟 中自儲存節點表面斷落分離,而造成相鄰儲存節點之間橋 接現象的發生。本發明之關鍵特徵在於安定(形成較特殊 的結晶)半球形矽晶粒之脆弱部分(如半球形矽晶粒的頸節 部分),以及在形成半球形矽晶粒之後,利用高溫回火安 定儲存節點的表面部分。 爲達本發明上述及其他目的,本發明提出--種在其表 面具有半球形矽晶粒之動態隨機存取記憶體電容器的製造 方法。首先,提供一半導體基底,並在其上形成一層內絕 緣層。然後,在內絕緣層中形成暴露出基底主動區的接觸 窗開口。接著,在較佳的溫度下形成一層導電層,以覆蓋 內絕緣層並塡滿接觸窗開口,而此導電層較佳的是非晶矽 層。此非晶矽層可以是摻雜也可以是未摻雜,而摻雜之非 晶矽層所植入的可以是例如磷之η型雜質。於沉積未摻雜 之非晶矽層的情況Τ,在形成半球形矽晶粒於未摻雜的非 晶矽層表面之後,再將離子雜質植入於其中,而此離子植 入步驟需小心控制以避免半球形矽晶粒遭受破壞。接著1 8 本紙張尺度適用中國國家棵準(CNS > A4規格(210X297公釐) I,---------β------?τ------.^ - - (請先閱讀背面之注意事項再填寫本頁) A7 B7 4185 28 4696PIF.d〇c/002 五、發明説明((:) 圖案化此非晶矽層,以獲得欲想之組態結構,即儲存節點。 其後,利用各種不同的技術淸除圖案化之非晶矽層表面的 原生氧化層,如氫氟酸浸泡法、氫氟酸旋轉飩刻法、氣態 氫氟酸淸除法或氫電漿淸除法。 晶種播種位置(即成核位置)形成於已經經過淸洗的非 晶矽層上。之後的回火步驟在晶種播種位置上造成晶體 (crystallite)的產生,導致非晶砂層轉變成在其表面具有半 球形矽晶粒的矽層。所以具有半球形矽晶粒的儲存節點區 分成結晶區域,連接非晶矽層非晶系/結晶系之主體區域 的半球形矽晶粒之頸節部分的非晶系轉變區域。熟習此技 藝者都知道,轉變部分和主體區域具有不完全晶格結構, 也就是說,在後續的淸洗步驟中,此轉變部分和主體區域 是脆弱的。 因爲這個理由,所以施行一安定儲存節點之主體區域 及表層的步驟。此關鍵步驟可以是在真空中斷形成原生氧 化層之後,於氮氣或氬氣氛圍下利用高溫回火或在氧氣氛 圍下利用高溫回火來進行。或者,在矽表面沉積一層絕緣 層,接著再進行高溫回火。而所形成的氧化層或絕緣層可 防止矽層中矽原子的遷移,以及避免半球形矽晶粒頸節部 分變得過細。 根據本發明,在儲存節點的表面形成半球形矽晶粒不 但可增加電容値,且在儲存節點的表面形成半球形矽晶粒 之後,進行·回火步驟,使得在相鄰的儲存節點之間不會 有橋接現象的產生,故可獲得之穩定的記憶胞特性以及提 ----------&— - , (請·先閱讀ίκ面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作杜印製 本纸張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 經濟部智慧財產局員工消费合作社印製 418528 4696PIF.doc/002 ΑΊ Β7 五、發明説明(1 ) 高動態隨機存取記憶胞之良率。 圖式之簡單說明: 熟於此技人Η:可藉由參考下列附圖而瞭解本發明且其 之Π的能更明顯易懂,其中: 第1Α圖至第1C圖係繪示習知形成半球形矽晶粒的製 fe ϋ\ι fe m, 第2圖係繪示習知具有半球形矽晶粒之動態隨機存取 記憶胞的製程流程圖; 第3A圖至第3D圖,其所繪示的是依照本發明一較佳 實施例,一種形成半球形砂晶粒方法的製造流程剖面示意 圖; 第4A圖至第4E圖,其所繪示的是依照本發明一較佳 實施例,一種在表面形成具半球形矽晶粒之動態隨機存取 記憶胞的製造方法流程剖面示意圖; 第5圖係第4D圖中標號90的部分放大圖;以及 第6A圖至第6F圖,其所繪示的是依照本發明另一較 佳實施例,一種在表面形成具半球形矽晶粒之動態隨機存 取記億胞的製造方法流程剖面示意圖。 圖式之標記說明: 1 ' ] 0 :基底 2,20 :內絕緣層 3,25 :節點接觸窗開口 4,27,30 :非晶矽層 4a,27a :儲存節點 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標隼(CNS ) A4規格(210Χ2ί>7公釐) 經濟部智慧財產局員工消費合作社印製 4185 28 Ί 469SPIF.doc/002 Β7 五、發明説明(X ) 5,60,60a,80 :半球形砂晶粒 5a 晶種 40 : 晶核 50 : 凹陷 70 : 頸節部分 95 : 絕緣層 101 •主體區域 102 :表層 103 :轉變區域 104 :結晶區域 實施例 爲了方便瞭解本發明,故目前實施於形成動態隨機存 取記憶胞之場氧化層和場效應電晶體結構的製程將被省 略。 第3A圖至第3D圖,其所繪示的是依照本發明一較佳 實施例,一種形成半球形矽晶粒之製造方法的流程剖面示 意圖。請參照第3A圖,在一半導體基底1〇上形成—內絕 緣層(interlayer insulating)20和導電層30,此導電層30比 如爲非晶矽層。非晶矽層30可以是摻雜比如磷之η型雜 質或未摻雜之導電層。在沉積未摻雜之非晶矽層的情況 下,於未摻雜的非晶矽層表面形成半球形矽晶粒之後,再 將離子雜質植入於其中,而此離子植入步驟需小心控制以 避免半球形矽晶粒遭受破壞。 另一方面,在矽中摻雜η型離子的情況下’藉由調節 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公$ ) --^-------¢------1T------^ , 一 (請先閲讀背面之注^一^項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 4 185 28 五、發明説明(7) 矽的沉積溫度,例如溫度範圍在510_53〇度之間’雜質濃 度約爲lE20-2E2〇 atoms/cm3來形成摻雜之非晶矽層。熟 習此技藝者都知道,相較於非晶砂層而言’要在複晶砂層 上形成均勻的半球形矽晶粒較爲困難。這是因爲矽會匯集 於複晶矽而不是匯集於晶核產生過程中所形成的微晶核之 故。 薄原生氧化層的存在會妨礙個別晶體的成核。也就是 說,在成核和長晶的過程中’原生氧化層會阻礙砂原子的 遷移。雖然生成半球形砂晶粒’但半球形砂晶粒與位於其 _F方之非晶矽層之間的電阻値卻增加。因此’在形成 半球形矽晶粒之初最好先將位於其下方的非晶矽層30表 面淸洗乾淨,以降低阻値。 利用各種不同的技術,例如氫氟酸浸泡法、氫氟酸旋 轉蝕刻法、氣態氫氟酸淸除法或氫電漿淸除法淸除非晶矽 層表面的原生氧化層。位於半球形矽晶粒下方的非晶矽層 30表面因淸洗步驟的操作而氫化(hydrogenated),此氫化 的表面可保護非晶矽層30表面避免再度氧化 (reoxidation) ° 接下來將陳述半球形矽晶粒的形成方法。製備完位於 半球形矽晶粒下方的非晶矽層30表面之後,利用習知的 方法在非晶矽層30上方形成晶核(crystal nuclei)40,如第 3A圖所示。晶核40例如是以砂甲院(silane ; SiH4),二氯 矽屮烷(di-ch丨oro silane; SiH2Cl2)或矽乙烷(Si2H6)爲氣體 源,在大約1E-4至1E-5托(torr)的壓力以及溫度約6〇〇度 II l·—------裝------訂------線 (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度邊用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部眢慧財產局員工消費合作杜印製 418528 4696PIF.doc/002 A7 B7_ 五、發明説明(ί1') 的環境下利用低壓化學氣相沉積法(LPCVD)形成。另一種 形成晶核40的方法比如是利用分子束沉積技術(molecular beam deposition technique),在照射溫度約600度的情況 下照射矽甲烷或矽乙烷分子,使其進入非晶矽層30而生 成晶核40。 形成晶核40之後’於大約1E-6至1 E-1 0托的闻真空 環境下,較佳的是在IE-7托壓力’且溫度大致與晶核形 成溫度相同的條件下,即大約6〇〇度左右進行回火步驟’ 可以增加其產量。此回火步驟使得晶核40長成晶粒 (crystallite),所以非晶矽層30的表面轉變成具有半球形 矽晶粒的矽層。換句話說,回火步驟使得非晶矽層30周 圍的矽原子遷移至晶核40中,因此形成第一階段之半球 形矽晶粒60 =在本文中,需調節回火的溫度’使其不至於 造成熱成核(thermal nucleation)。 熟習此技藝者都知道,晶粒的平均尺寸與晶粒的密度 取決於晶核生成的時間與後續的回火步驟。晶核生成的時 間愈長,造成很多的矽原子遷移’導致第一階段之半球形 矽晶粒60不斷地生成(第二階段之半球形矽晶粒)’形成如 第3 C圖所示之預定的半球形矽晶粒。晶粒密度隨著 砂基底1 〇沉積溫度的增加而增加。而在分子束沉積的狀 況下,晶粒密度會隨著分子束之矽通量密度(flux density) 的增加而增加。 如上所述,矽原子藉表面的擴散而匯集於晶核1在回 火的過程中致使半球形的晶粒(半球形矽晶粒)形成。此時’ ----^------^------,訂------^ . - (請先閱讀背面之注意事項再资寫本覓) 本紙張尺度適用中國圉家標準(CNS ) A4規格(2丨0X297公釐) 經濟部智慧財產局®工消費合作社印製 4 18528 4696PIF.doc/002 A7 .__E___ 五、發明説明(") 遷移矽原_7S之4::要來源+是位在主體(bulk)區域中,即非 晶矽層30的內部深處位置之矽原子,而是位於非晶矽層30 表面的矽原子。非晶矽層30表面的矽原子具有高能量, 而且相較於主體(bulk)區域的矽原子而言較不穩定。這是 因爲位於非晶矽層30表面的矽原子之間的鍵結力比位在 主體(bulk)區域的矽原子弱的緣故。矽原子遷移之初在半 球形砂晶粒周圍造成凹陷(recess)50,如第3B圖所示。 之後,矽原子持纘的遷移造成半球形矽晶粒60a頸節部分 (neck part)70的產生,此頸節部分70脆弱且非常細長,如 第3C圖所示。由發明之背景中可知,細長的頸節在後續 的淸洗步驟中易遭受破壞及侵蝕。此外,在第3C圖虛線 內作爲舉例說明之具半球形矽晶粒60a的非晶矽層30依 照結晶的特性可分成三部分,即半球形矽晶粒60a之結晶 區(crystal region ; Cr),包括轉變區域(transition region ; Tr) 的表層,以及非晶矽層30之主體區域(bulk region ; Br), 包括轉變區域(即半球形矽晶粒的頸節部分70)之表層具有 許多晶格缺陷(lattic defect),而此晶格缺陷是在上述之矽 原子遷移期間所造成的"熟習此技藝者都知道,相較於複 晶矽而言,非晶矽較容易被侵蝕。 本發明之關鍵性的特徵在於施行淸洗步驟之前先進行 高溫回火,如此便可移除包含頸節部分70之表面區域的 晶格缺陷,即將包含轉變區域之部分表層結晶化。由於高 溫回火步驟在淸除原生氧化層的淸洗步驟之前進行,故半 球形矽晶粒不會斷落而分離(sequester),藉此可避免相鄰 1 . I ^ I I I I 線 {請先閲讀背面之注項再填本頁) 本紙張尺度適用中國國家標準(CNS Μ4規格(210 ΧΜ7公釐) 經濟部智慧財產局員工消費合作社印製 4185 23 4696PlF.d〇c/+ 002 ^ B7 五、發明説明(i2L) 儲存電極之間發生如第2圖中習知方法所遭遇之橋接 (bridge)現象。轉變區域和表層的結晶化(即移除轉變區域 和表層之缺陷,以及非晶矽層表面結晶化)可於真空中止 形成原生氧化層之後,在高溫且於氮氣或氬氣氛圍下或在 高溫且於氧氣氛圍下實現。藉由真空中止而形成之原生氧 化層可用來防止矽原子的遷移。尤其,在氧氛圍的環境下 回火可在半球形矽晶粒和非晶矽層表面生成一薄的氧化 層,用以防止矽原子的遷移以及進而防止半球形矽晶粒之 頸節部分70過細。要不然也可在淸洗步驟之前利用任何 適當的方法沉積一層絕緣層’用以替代上述之氧化層來達 到相同的目的。 上述所提及之半球形矽晶粒形成方法(即是在形成半球 形矽晶粒之後及淸洗步驟之前施行一回火步驟)可應用於 任何利用半球形矽晶粒以增加電容値之相關的領域。 (第一實施例) 本發明之第一實施例中將以第4A圖至第4E圖來對上 文所述之具有半球形矽晶粒之動態隨機存取記憶胞電容器 作詳細地說明。若第4A圖至第4E圖中有與第3A圖至第 3D圖中具相同功能的元件,則沿用相同的標號。第4A圖 爲依照本發明第-實施例’一已進行數個製程步驟之部分 半導體基底的剖面圖u請參照第4A圖,一內絕緣層20 例如是利用一傳統的方法形成於半導體基底10上,且內 絕緣層20較佳的是由氧化層所製成。而熟習此技藝者都 知道,場氧化層,移轉閘電晶體及其組件,和位元線皆形 I ί I ^ n ^1— -訂— I I I 線 , ! (請先閲讀"面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4既格(210X297公釐) 經濟部智慧財產局員工消費合作社印製 4 6 9 6 PIF\ d〇C / 〇 〇 2 A ! ____B7__ 五、發明説明(f $ ) 成於半導體基底10上’但爲了便於了解本發明,故這些 並未繪示於下列圖中。蝕刻內絕緣層20以形成接觸窗開 口(contact hole)25 ’此接觸窗開口 25暴露出半導體基底1〇 之主動(active)區域(未繪示於圖)。沉積一層導電層27,此 .當作儲存節點(st〇rage node)之導電層27例如爲在形成非 晶砂層之較佳溫度(optimal temperature)下沉積一層摻雜n 型雜質比如磷的矽層。另-種方法爲沉積一層未摻雜的矽 層,接著在預定的製程步驟中,即形成半球形矽晶粒之後, 進行一摻雜的步驟。此摻雜的步驟包括離子植入和精確控 制以不損害既已形成之半球形矽晶粒的摻雜條件。在任何 情況下,雜質的最終濃度約爲1E20至2E20 atoms/cm3。 在摻雜的步驟中,於雜質氛圍的情況下使用熱處理以替代 離子植入。 請參照第4B圖,圖案化非晶矽層27以形成儲存節點 27a。在形成儲存節點27a之後,利用各種不同的技術方 法,例如氫氟酸浸泡法、氫氟酸旋轉蝕刻法、氣態氫氟酸 淸除法或氫電漿淸除法淸除非晶矽層27表面的原生氧化 層。位於下方的非晶矽層27表面因淸洗的操作而氫化, 此氫化的表面可保護非晶矽層27表面,避免其再度氧化。 接著介紹半球形矽晶粒的形成。如第4C圖所示,利 用低壓化學氣相沉積法(LPCVD),在壓力約爲1E-4至1E-5托,溫度約爲600度,且於矽甲烷或矽乙烷氛圍的條件 下,在儲存節點27a的表面進行晶核4〇的播種。晶核4〇 的密度會隨著基底沉積溫度和氣體壓力的增加而增加。 本紙張尺度適用中國國家橾準(CNS ) A4規格(2丨0X297公嫠) I H I I H ^ I ![線 {請先閲讀背面之注意事項再填寫本頁) 418528 4696PIF.doc/002 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(α ) 請參照第4D圖,在形成晶核4〇之後,於預定的溫度 下進行回火步驟,而較佳的回火溫度是與晶核40播種的 溫度相同。此回火步驟使晶核40長成具有均勻的密度以 及晶粒大小的半球形矽晶粒80。半球形矽晶粒80的密度 以及晶粒大小取決於各種不同的因素,特別是晶核40的 播種和回火步驟之製程時間。半球形矽晶粒80之晶粒密 度隨著播種時間的增加而增加,而半球形矽晶粒80的晶 粒大小隨著回火時間的增加而增加。非晶矽層27周圍的 矽原子遷移進入晶核40中造成半球形矽晶粒80的成長。 爲了達到預定的晶粒大小而持續矽原子的遷移,造成半球 形矽晶粒80周圍形成凹陷,此凹陷導致儲存節點27a與 半球形矽晶粒80之間連接的部分(即半球形矽晶粒之頸節 部分70)細長且脆弱。此外,具結晶系結構與非晶系結構 的轉變區域形成於頸節部分70中,因此頸節部分70具有 許多晶格缺陷。 第5圖所繪7_|Χ的是依照砂的結晶特性而將具有半球形 矽晶粒之儲存節點27a區分成許多部分之示意圖。其包括 非晶系主體區域1〇1 ’非晶系表層1〇2 ’非晶系/結晶系的 轉變區域1〇3(頸節部分)以及結晶區域1〇4。熟習此技藝者 都知道,相較於結晶矽而言’非晶矽易被淸洗溶液蝕刻。 由於表層102和轉變區域丨〇3(細長的頸節部分)不完全的 結晶相,使得表層1〇2和轉變區域103在後續的淸洗過程 中易遭受破壞。所以,半球形矽晶粒80會自儲存節點27a 上斷落而分離’因而造成儲存節點之間的橋接現象°所以’ (請先閲讀背面之注意事項再填寫本頁) 、-° 本紙張尺度通用中國國家標準(CNS ) A4規格(21 OX297公釐) 經濟部智慧財產局員工消費合作社印製 叫528 A 7 4G96PIF.doc/002 Λ/ Β7 — —------ - __ 五、發明説明(f) 需要移除頸節部分的晶格缺陷以及安定頸節部分。 下一個步驟是本發明的關鍵。請參照第4E圖,進行 結晶回火以使得表層或包含半球形矽晶粒80脆弱且細長 頸節部分的儲存節點27a結晶化。此結晶回火在溫度600 .度以上,比如約爲600-650度的條件下進行。爲了防止在 回火期間矽原子所發生之不預期的可能遷移,可以在矽表 面形成一層氧化層°爲了達成此目的,進行真空中斷以形 成原生氧化層,接著在氮氣或氬氣氛圍下進行熱處理。另 外一種方法即是在氧氣氛圍下進行熱處理,以在砂表面形 成一層薄氧化層。如上所述,氧化層可防止回火過程中砂 原子的遷移以及進而防止半球形矽晶粒80之頸節部分7〇 過細。 在高温回火之後’於SCl(sPecial cleaning-ι) ’稀氫氟 酸(diluted HF)或LAL溶液中進fj淸洗步驟°由於施彳了上 述之高溫回火步驟,所以半球形矽晶粒80在淸洗的過程 中不會自儲存節點27a上斷落而分離,故可避免儲存節點 之間橋接現象的發生。 (第二實施例) 本發明之第二實施例將以第6A圖至第6F圖作詳細地 說明。若第6A圖至第6F圖中有與第4A圖至第4E圖中 具相同功能的元件,則沿用相同的標號ϋ第二實施例與第 一實施例最大的不同在於絕緣層%(繪示於第6Ε圖),此 絕緣層95是在爲使表層1〇2和轉變區1〇3結晶之回火步 驟之前,利用沉積技術形成於儲存節點和半球形矽晶 本紙張尺度適用中國國家標準{ CNS ) A4規格(2丨ox297公釐> ]^· I n n rl n n 1 i I In ^ - J (諳先閲讀背面之注^一^項再填寫本頁) 4696PIF.doc/002 A7 B7 五、發明説明(β) 粒80上3而爲了方便對此第二實施例的了解,其與第一 實施例相同的製程部分(如第6A圖至第6D圖所示)將不再 贅述。 請參照第6E圖,在儲存節點表面形成半球形矽晶 粒80之後,絕緣層95即形成於儲存節點2*7a表面與半球 形矽晶粒80上。此絕緣層95可防止高溫回火期間矽原子 所發生之不預期的可能遷移。形成絕緣層95與高溫回火 的製程皆在相同的製程腔(processing chamber)中完成,因 此可提供一簡單的製造程序。 絕緣層95包括利用沉積技術形成之氧化層,氮化矽 層,五氧化二鉬(Ta205),或二氧化鈦(Ti02)。如果此絕緣 層95是氮化矽層,則電容器之介電層形成步驟可以被省 略。在形成絕緣層95之後,接著進行如第一實施例之高 溫回火步驟。 雖然本發明已以一較佳實施例揭露如上,然任何熟習 此技藝者,在不脫離本發明之精神和範圍內,當可作各種 之更動與潤飾。 ^----------1-------------線 (讀先閱讀背面之注意事項再填寫本頁) 經 濟 部 智 慧 財 產 局 消 費 合 作 杜 印 製 本紙張尺度適用中國國家標牟(CNS ) A4規格(210X297公釐)

Claims (1)

  1. 8 8 8 8 ABCD "0&U 4 tmT 六、申請專利範園 1. 一種動態隨機存取記憶胞電容器之製造方法,該方 法包括: 在一半導體基底上形成一內絕緣層; 在該內絕緣層中形成一接觸窗開口至暴露出該半導體 基底; 在該接觸窗開口中及該內絕緣層上形成一導電層; 定義該導電層並形成一儲存節點; 在該儲存節點表面形成一半球形矽晶粒層,該半球形 矽晶粒層具有一頸節部分,其連接至該儲存節點;以及 安定該半球形矽晶粒層之頸節部分和該儲存節點表面 部分之結晶相。 2. 如申請專利範圍第1項所述之方法,其中該安定結 晶相的步驟係利用一熱回火步驟在氧氣氛圍下進行。 3. 如申請專利範圍第2項所述之方法,其中該熱回火 步驟係在溫度600度以上進行。 4. 如申請專利範圍第1項所述之方法’更包括在該安 定結晶相的步驟之前,在該半球形砂晶粒層和該儀存節點 表面部分形成一絕緣層。 5. 如申請專利範圍第4項所述之方法,其中該絕緣層 係爲藉真空中斷而形成之一原生氧化層。 6. 如申請專利範圍第4項所述之方法’其中該絕緣層 係選自於由一氧化層,一氮化層,Ta2〇5層,和Ti02層所 組成族群之一。 7. 如申請專利範圍第4項所述之方法,其中該絕緣層 20 ---^-------f.------ΐτ—-—---^ ' - (#.先閱讀f·面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 4 18 5 2 4696PlF-doc/002 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 係爲一原生氧化層且該安定結晶相的步驟係在氬氣或氮氣 氛圍下進行。 8. —種動態隨機存取記憶胞電容器之製造方法,該方 法包括: 在一半導體基底上形成一內絕緣層; 在該內絕緣層中形成一接觸窗開口至暴露該半導體基 底; 在該接觸窗開口中及該內絕緣層上形成一非晶矽層; 定義該非晶砂層以形成一非晶砂儲存節點; 在該非晶矽儲存節點表面形成一半球形矽晶粒層,其 中具有該半球形砂晶粒層之該非晶砂儲存節點是由一非晶 矽主體、一非晶矽表層、相對應於該非晶矽表層之該半球 形矽晶粒層的一轉變區域、以及該半球形矽晶粒層之一結 晶區域所構成;以及 晶化該非晶矽儲存節點之該非晶矽表層和該半球形矽 晶粒層之轉變區域。 9. 如申請專利範圍第8項所述之方法’其中該晶化的 步驟係利用一熱回火步驟在氧氣氛圍下進行。 10. 如申請專利範圍第9項所述之方法,其中該熱回火 步驟係在溫度600度以上進行。 Π.如申請專利範圍第8項所述之方法’在該晶化的步 驟之前,更包括在該半球形矽晶粒層和該儲存節點表面形 成一絕緣層。 12.如申請專利範圍第11項所述之方法’其中該絕緣 —^--------β------訂---.---線 * t (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家襟準(CNS ) A4规格(210X29?公釐) 4185 28 4696PIF丫doc/002 AS B8 C8 D8 申請專利範圍 層係爲藉真空中斷而形成之一原生氧化層。 13.如申請專利範圍第Π項所述之方法,其中該絕緣 層係選自於由一氧化層,一氮化層,Ta2CX 和Ti02層 所組成族群之一。 1 4.如申請專利範圍第1 1項所述之方法,其中該絕緣 層係爲一原生氧化層且該晶化的步驟係在氬氣或氮氣氛圍 進丫了 〇 (請先閱讀背面之注意事項再填寫本頁) 丁 -5 經濟部智慧財產局員工消費合作杜印製 本紙張尺度通用中國國家標準(CNS ) A4規狢(210X297公釐)
TW088105919A 1998-08-28 1999-04-14 Method for fabricating a capacitor utilizing hemispherical grain silicon TW418528B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980035279A KR100282709B1 (ko) 1998-08-28 1998-08-28 반구형 실리콘을 이용한 캐패시터의 제조 방법

Publications (1)

Publication Number Publication Date
TW418528B true TW418528B (en) 2001-01-11

Family

ID=19548776

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088105919A TW418528B (en) 1998-08-28 1999-04-14 Method for fabricating a capacitor utilizing hemispherical grain silicon

Country Status (9)

Country Link
US (1) US6333227B1 (zh)
JP (1) JP3750976B2 (zh)
KR (1) KR100282709B1 (zh)
CN (1) CN1148799C (zh)
DE (1) DE19929605B4 (zh)
FR (1) FR2782844B1 (zh)
GB (1) GB2341725B (zh)
NL (1) NL1012544C2 (zh)
TW (1) TW418528B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360399B1 (ko) * 2000-03-07 2002-11-13 삼성전자 주식회사 반구형입자(hsg)막을 구비한 반도체소자의 제조방법
JP2002124650A (ja) * 2000-10-17 2002-04-26 Hitachi Ltd 半導体集積回路装置の製造方法
KR20020058295A (ko) * 2000-12-29 2002-07-12 박종섭 반도체소자의 제조방법
JP4282245B2 (ja) * 2001-01-31 2009-06-17 富士通株式会社 容量素子及びその製造方法並びに半導体装置
KR100434489B1 (ko) 2001-03-22 2004-06-05 삼성전자주식회사 루테늄 산화막 씨딩층을 포함하는 루테늄막 증착 방법
US20030020122A1 (en) * 2001-07-24 2003-01-30 Joo Jae Hyun Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby
US7700454B2 (en) * 2001-07-24 2010-04-20 Samsung Electronics Co., Ltd. Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities
KR100464648B1 (ko) * 2002-03-13 2005-01-03 주식회사 하이닉스반도체 캐패시터 형성 방법
US6881622B2 (en) * 2002-05-30 2005-04-19 Taiwan Semiconductor Manufacturing Co., Ltd Aqueous ammonium hydroxide amorphous silicon etch method for forming microelectronic capacitor structure
KR100505656B1 (ko) * 2002-12-10 2005-08-04 삼성전자주식회사 스토리지 전극과의 접촉 면적을 보다 확보하기 위해서비트 라인 방향으로 확장된 콘택체를 포함하는 반도체소자 제조 방법
JP2005064119A (ja) 2003-08-08 2005-03-10 Renesas Technology Corp 半導体装置の製造方法
JP2006073997A (ja) * 2004-08-02 2006-03-16 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
JP2007053279A (ja) * 2005-08-19 2007-03-01 Elpida Memory Inc 半導体装置の製造方法
US20100020982A1 (en) 2008-07-28 2010-01-28 Plantronics, Inc. Donned/doffed multimedia file playback control
WO2010014561A2 (en) * 2008-07-28 2010-02-04 Plantronics, Inc. Headset wearing mode based operation
US9111775B2 (en) * 2011-01-28 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Silicon structure and manufacturing methods thereof and of capacitor including silicon structure
KR101934426B1 (ko) * 2012-11-26 2019-01-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900345A (en) * 1973-08-02 1975-08-19 Motorola Inc Thin low temperature epi regions by conversion of an amorphous layer
US4144100A (en) * 1977-12-02 1979-03-13 General Motors Corporation Method of low dose phoshorus implantation for oxide passivated diodes in <10> P-type silicon
US4452645A (en) * 1979-11-13 1984-06-05 International Business Machines Corporation Method of making emitter regions by implantation through a non-monocrystalline layer
US4555300A (en) * 1984-02-21 1985-11-26 North American Philips Corporation Method for producing single crystal layers on insulators
US4799991A (en) * 1987-11-02 1989-01-24 Motorola, Inc. Process for preferentially etching polycrystalline silicon
US5366917A (en) * 1990-03-20 1994-11-22 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
JP3186077B2 (ja) * 1991-03-08 2001-07-11 日本電気株式会社 多結晶シリコン膜の形成方法
JP3102067B2 (ja) * 1991-07-08 2000-10-23 日本電気株式会社 配線遅延時間算出方式
JP3313840B2 (ja) * 1993-09-14 2002-08-12 富士通株式会社 半導体装置の製造方法
US5444013A (en) * 1994-11-02 1995-08-22 Micron Technology, Inc. Method of forming a capacitor
JP2833545B2 (ja) * 1995-03-06 1998-12-09 日本電気株式会社 半導体装置の製造方法
US5691228A (en) * 1996-01-18 1997-11-25 Micron Technology, Inc. Semiconductor processing method of making a hemispherical grain (HSG) polysilicon layer
US6027970A (en) * 1996-05-17 2000-02-22 Micron Technology, Inc. Method of increasing capacitance of memory cells incorporating hemispherical grained silicon
JP2795316B2 (ja) * 1996-05-21 1998-09-10 日本電気株式会社 半導体装置の製造方法
US6013555A (en) * 1996-08-30 2000-01-11 United Microelectronics Corp. Process for rounding an intersection between an HSG-SI grain and a polysilicon layer
US5814549A (en) * 1996-11-18 1998-09-29 Powerchip Semiconductor Corp. Method of making porous-si capacitor dram cell
FR2758008B1 (fr) * 1996-12-30 1999-02-19 United Microelectronics Corp Procede pour augmenter la capacite dans des dispositifs a circuits integres
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
US6020260A (en) * 1997-06-25 2000-02-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having nitrogen-bearing gate electrode
US5837582A (en) * 1998-05-22 1998-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method to increase capacitance of a DRAM cell
US5877052A (en) * 1998-06-11 1999-03-02 Vanguard International Semiconductor Corporation Resolution of hemispherical grained silicon peeling and row-disturb problems for dynamic random access memory, stacked capacitor structures
US6010942A (en) * 1999-05-26 2000-01-04 Vanguard International Semiconductor Corporation Post chemical mechanical polishing, clean procedure, used for fabrication of a crown shaped capacitor structure

Also Published As

Publication number Publication date
FR2782844B1 (fr) 2005-04-15
GB9909306D0 (en) 1999-06-16
GB2341725B (en) 2003-07-23
NL1012544A1 (nl) 2000-02-29
JP2000091542A (ja) 2000-03-31
KR20000015401A (ko) 2000-03-15
FR2782844A1 (fr) 2000-03-03
DE19929605A1 (de) 2000-03-09
GB2341725A (en) 2000-03-22
CN1148799C (zh) 2004-05-05
DE19929605B4 (de) 2006-08-10
JP3750976B2 (ja) 2006-03-01
US6333227B1 (en) 2001-12-25
CN1246726A (zh) 2000-03-08
NL1012544C2 (nl) 2004-05-26
KR100282709B1 (ko) 2001-03-02

Similar Documents

Publication Publication Date Title
TW418528B (en) Method for fabricating a capacitor utilizing hemispherical grain silicon
JP2795313B2 (ja) 容量素子及びその製造方法
US7465617B2 (en) Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer
JP3614290B2 (ja) 半球型グレーンの多結晶シリコン膜を持つ半導体装置の製造方法
US5960281A (en) Methods of fabricating microelectronic electrode structures using hemispherical grained (HSG) silicon
US5909625A (en) Method for forming layer of hemispherical grains and for fabricating a capacitor of a semiconductor device
JP2697645B2 (ja) 半導体装置の製造方法
KR100379331B1 (ko) 커패시터 하부 전극 및 그 제조 방법
KR100243275B1 (ko) 반도체장치의 커패시터 및 그 제조방법
US20020011620A1 (en) Capacitor having a TaON dielectric film in a semiconductor device and a method for manufacturing the same
KR0155903B1 (ko) 반도체 장치의 커패시터 제조방법
KR100195188B1 (ko) 반도체메모리장치의 제조방법
TW425617B (en) HSG lower electrode structure, capacitor using the same, and the formation of the capacitor
KR100384841B1 (ko) 반구형실리콘그레인을 이용한 반도체 소자의 캐패시터형성방법
KR100818074B1 (ko) 반도체 소자의 캐패시터 형성방법
TW442833B (en) Method for reducing capacitance depletion during hemispherical grain polysilicon synthesis for DRAM
KR100485113B1 (ko) 반구형 알갱이의 실리콘을 이용하여 형성된 요철면을 가진커패시터전극
JP3420098B2 (ja) 半導体装置の製造方法
JP3057084B2 (ja) 半導体装置の選択的半球形シリコングレ―ン電荷貯蔵電極形成方法
KR100475077B1 (ko) 캐패시터의 유전막 형성방법
KR100207501B1 (ko) 반도체 장치의 요철형 실리콘 커패시터 제조방법
KR20000000761A (ko) 반도체 메모리 장치의 커패시터 제조 방법
KR20040070617A (ko) 반도체 메모리 소자 및 그 제조방법
KR19990047216A (ko) 반구형 낟알 모양(hsg)의 하부전극을 갖는 반도체소자의커패시터 형성방법
KR20030070385A (ko) 반도체 장치의 캐패시터 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees