JP3102067B2 - 配線遅延時間算出方式 - Google Patents
配線遅延時間算出方式Info
- Publication number
- JP3102067B2 JP3102067B2 JP03166065A JP16606591A JP3102067B2 JP 3102067 B2 JP3102067 B2 JP 3102067B2 JP 03166065 A JP03166065 A JP 03166065A JP 16606591 A JP16606591 A JP 16606591A JP 3102067 B2 JP3102067 B2 JP 3102067B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- delay time
- storing
- length
- expected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は配線遅延時間算出方式に
関し、特にＬＳＩ，プリント基板等のフロアプラン検討
時における配線遅延時間算出方式に関する。
関し、特にＬＳＩ，プリント基板等のフロアプラン検討
時における配線遅延時間算出方式に関する。
【０００２】
【従来の技術】従来、この種の配線遅延時間算出方式で
は、フロアプランを用いることなく、各ネットの予想配
線長を人手で入力することにより、配線遅延時間を求め
ていた。
は、フロアプランを用いることなく、各ネットの予想配
線長を人手で入力することにより、配線遅延時間を求め
ていた。
【０００３】従来の技術としては、エッチ・モーダレス
（Ｈ．Ｍｏｄａｒｒｅｓ），エー・ケラピュア（Ａ．Ｋ
ｅｌａｐｕｒｅ），アン・オートマチック・フロアープ
ランナー・フォア・アップ・ツー・１０，０００・ゲイ
ツ（Ａｎ Ａｕｔｏｍａｔｉｃ Ｆｌｏｏｒｐｌａｎｎ
ｅｒ ｆｏｒ ｕｐ ｔｏ１０，０００ Ｇａｔｅ
ｓ），ブイ・エル・エス・アイ・システムズ・デザイン
・（ＶＬＳＩ ＳＹＳＴＥＭＳ ＤＥＳＩＧＮ），１２
月，１９８７年，第３８〜４４頁がある。
（Ｈ．Ｍｏｄａｒｒｅｓ），エー・ケラピュア（Ａ．Ｋ
ｅｌａｐｕｒｅ），アン・オートマチック・フロアープ
ランナー・フォア・アップ・ツー・１０，０００・ゲイ
ツ（Ａｎ Ａｕｔｏｍａｔｉｃ Ｆｌｏｏｒｐｌａｎｎ
ｅｒ ｆｏｒ ｕｐ ｔｏ１０，０００ Ｇａｔｅ
ｓ），ブイ・エル・エス・アイ・システムズ・デザイン
・（ＶＬＳＩ ＳＹＳＴＥＭＳ ＤＥＳＩＧＮ），１２
月，１９８７年，第３８〜４４頁がある。
【０００４】
【発明が解決しようとする課題】上述した従来の配線遅
延時間算出方式は、フロアプランを用いることなく、各
ネットの予想配線長を人手で入力することにより、配線
遅延時間を求めているので、実装情報を迅速かつ正確に
反映した遅延時間算出ができないという欠点を有してい
た。
延時間算出方式は、フロアプランを用いることなく、各
ネットの予想配線長を人手で入力することにより、配線
遅延時間を求めているので、実装情報を迅速かつ正確に
反映した遅延時間算出ができないという欠点を有してい
た。
【０００５】本発明の目的は、実装情報を迅速かつ正確
に反映した遅延時間算出ができる配線遅延時間算出方式
を提供することにある。
に反映した遅延時間算出ができる配線遅延時間算出方式
を提供することにある。
【０００６】
【課題を解決するための手段】本発明の配線遅延時間算
出方式は、ＬＳＩ又はプリント基板の配線による信号の
遅延時間を算出する配線遅延時間算出方式であって、
（Ａ）前記回路のネットの情報を格納するネット格納手
段、（Ｂ）前記回路の構成部品の位置情報である、前記
回路のフロアプランを格納するフロアプラン格納手段、
（Ｃ）前記フロアプランと前記ネットの情報とから前記
ネットの予想配線長を求める配線長算出手段、（Ｄ）前
記予想配線長を格納する配線長格納手段、（Ｅ）前記回
路の変更前のフロアプランに対応する変更前の予想配線
長を格納する変更前配線長格納手段、（Ｆ）前記配線長
格納手段に格納されていた予想配線長と前記変更前の予
想配線長とを比較し、前記配線長格納手段に格納されて
いた予想配線長の中で、前記変更前の予想配線長と異な
る予想配線長を求める配線長比較手段、（Ｇ）前記配線
長比較手段により求められた前記変更前の予想配線長と
異なる予想配線長を格納する配線長差分格納手段、
（Ｈ）前記配線長差分格納手段に格納されていた予想配
線長から配線遅延時間を算出する配線遅延時間算出手
段、（Ｉ）算出された前記配線遅延時間を格納する配線
遅延時間格納手段、を備えて構成されている。
出方式は、ＬＳＩ又はプリント基板の配線による信号の
遅延時間を算出する配線遅延時間算出方式であって、
（Ａ）前記回路のネットの情報を格納するネット格納手
段、（Ｂ）前記回路の構成部品の位置情報である、前記
回路のフロアプランを格納するフロアプラン格納手段、
（Ｃ）前記フロアプランと前記ネットの情報とから前記
ネットの予想配線長を求める配線長算出手段、（Ｄ）前
記予想配線長を格納する配線長格納手段、（Ｅ）前記回
路の変更前のフロアプランに対応する変更前の予想配線
長を格納する変更前配線長格納手段、（Ｆ）前記配線長
格納手段に格納されていた予想配線長と前記変更前の予
想配線長とを比較し、前記配線長格納手段に格納されて
いた予想配線長の中で、前記変更前の予想配線長と異な
る予想配線長を求める配線長比較手段、（Ｇ）前記配線
長比較手段により求められた前記変更前の予想配線長と
異なる予想配線長を格納する配線長差分格納手段、
（Ｈ）前記配線長差分格納手段に格納されていた予想配
線長から配線遅延時間を算出する配線遅延時間算出手
段、（Ｉ）算出された前記配線遅延時間を格納する配線
遅延時間格納手段、を備えて構成されている。
【０００７】
【０００８】
【０００９】
【実施例】次に、第１の発明の実施例について図面を参
照して説明する。
照して説明する。
【００１０】ここでは、論理回路の設計の初期におい
て、ＬＳＩのフロアプランに基づいた予想配線遅延時間
を求める例について述べる。
て、ＬＳＩのフロアプランに基づいた予想配線遅延時間
を求める例について述べる。
【００１１】図１は、第１の発明の配線遅延時間算出方
式の一実施例を示すブロック図である。
式の一実施例を示すブロック図である。
【００１２】図１に示す本実施例の配線遅延時間算出方
式は、回路のネット情報を格納するネット格納手段１、
回路の構成部品の位置情報である、回路のフロアプラン
を格納するフロアプラン格納手段２、フロアプランとネ
ットの情報とからネットの予想配線長を求める配線長算
出手段３、予想配線長を格納する配線長格納手段４、予
想配線長から配線遅延時間を算出する配線遅延時間算出
手段５、算出された配線遅延時間を格納する配線遅延時
間格納手段６から構成されている。
式は、回路のネット情報を格納するネット格納手段１、
回路の構成部品の位置情報である、回路のフロアプラン
を格納するフロアプラン格納手段２、フロアプランとネ
ットの情報とからネットの予想配線長を求める配線長算
出手段３、予想配線長を格納する配線長格納手段４、予
想配線長から配線遅延時間を算出する配線遅延時間算出
手段５、算出された配線遅延時間を格納する配線遅延時
間格納手段６から構成されている。
【００１３】次に、動作を説明する。
【００１４】図２は、図１の配線遅延時間算出方式のフ
ロアプラン格納手段２に格納されるフロアプランの一例
を示す図である。
ロアプラン格納手段２に格納されるフロアプランの一例
を示す図である。
【００１５】図２において、Ａ1 〜Ａ4 は、ＬＳＩを４
つのブロックに分割した場合の、それぞれのブロックで
ある。各ブロックは、１辺が“１”の大きさを有する正
方形である。また、ｂ1 〜ｂ3 は、ＬＳＩ上に配置され
る部品である。ｎ1 ，ｎ2 は、それぞれ，ｂ1 〜ｂ2 ，
ｂ1 〜ｂ3 間を結ぶネットである。
つのブロックに分割した場合の、それぞれのブロックで
ある。各ブロックは、１辺が“１”の大きさを有する正
方形である。また、ｂ1 〜ｂ3 は、ＬＳＩ上に配置され
る部品である。ｎ1 ，ｎ2 は、それぞれ，ｂ1 〜ｂ2 ，
ｂ1 〜ｂ3 間を結ぶネットである。
【００１６】図１において、ネット格納手段１には、ネ
ットｎ1 及びネットｎ2 に関する情報が格納されてい
る。配線長算出手段３は、フロアプランを参照すること
により、ネット格納手段１に格納されているネット情報
から各ネットの予想配線長を求め、得られた予想配線長
を配線長格納手段４に格納する。ただし、予想配線長算
出に先立ち、各部品はそれが存在するブロックの中央に
位置すること、及び、予想配線長はマンハッタン長とな
ることを前提とする。従って、ネットｎ1 の予想配線長
が“１”の長さとすると、ネットｎ2 の予想配線長は
“２”の長さとなる。
ットｎ1 及びネットｎ2 に関する情報が格納されてい
る。配線長算出手段３は、フロアプランを参照すること
により、ネット格納手段１に格納されているネット情報
から各ネットの予想配線長を求め、得られた予想配線長
を配線長格納手段４に格納する。ただし、予想配線長算
出に先立ち、各部品はそれが存在するブロックの中央に
位置すること、及び、予想配線長はマンハッタン長とな
ることを前提とする。従って、ネットｎ1 の予想配線長
が“１”の長さとすると、ネットｎ2 の予想配線長は
“２”の長さとなる。
【００１７】また、配線遅延時間算出手段５は、得られ
た予想配線長に基づき配線遅延時間を算出し、算出され
た配線遅延時間を配線遅延時間格納手段６に格納する
が、配線遅延時間が例えば下記（１）式で求められるも
のとすると、ネットｎ1 の配線遅延時間は“２”、ネッ
トｎ2 の配線遅延時間は“４”となり、フロアプランの
変更により影響を受けたネットの配線遅延時間を自動的
に求めることができる。
た予想配線長に基づき配線遅延時間を算出し、算出され
た配線遅延時間を配線遅延時間格納手段６に格納する
が、配線遅延時間が例えば下記（１）式で求められるも
のとすると、ネットｎ1 の配線遅延時間は“２”、ネッ
トｎ2 の配線遅延時間は“４”となり、フロアプランの
変更により影響を受けたネットの配線遅延時間を自動的
に求めることができる。
【００１８】 （配線遅延時間）＝２×（予想配線長） （１） 次に、第２の発明の実施例について図面を参照して説明
する。
する。
【００１９】ここでは、論理回路の設計の初期におい
て、ＬＳＩのフロアプランを変更し、それに基づいた予
想配線遅延時間を求める例について述べる。
て、ＬＳＩのフロアプランを変更し、それに基づいた予
想配線遅延時間を求める例について述べる。
【００２０】図３は、第２の発明の配線遅延時間算出方
式の一実施例を示すブロック図である。
式の一実施例を示すブロック図である。
【００２１】図３に示す本実施例の配線遅延時間算出方
式は、回路のネットの情報を格納するネット格納手段
１、回路の構成部品の位置情報である、回路のフロアプ
ランを格納するフロアプラン格納手段２、回路の変更前
のフロアプランを格納する変更前フロアプラン格納手段
７、フロアプラン格納手段２に格納されていたフロアプ
ランと変更前フロアプラン格納手段７に格納されていた
フロアプランとを比較し、フロアプラン格納手段２に格
納されていたフロアプランの中で、変更前フロアプラン
格納手段７に格納されていたフロアプランと異なる位置
となる部品の情報及びネットから、その部品との間の接
続関係を持つ部品の情報を求めるフロアプラン比較手段
８、フロアプラン比較手段８により求められた部品の情
報を格納するフロアプラン差分格納手段９、この部品の
情報とネットの情報とからネットの予想配線長を求める
配線長算出手段３、予想配線長を格納する配線長格納手
段４、予想配線長から配線遅延時間を算出する配線遅延
時間算出手段５、算出された配線遅延時間を格納する配
線遅延時間格納手段６から構成されている。
式は、回路のネットの情報を格納するネット格納手段
１、回路の構成部品の位置情報である、回路のフロアプ
ランを格納するフロアプラン格納手段２、回路の変更前
のフロアプランを格納する変更前フロアプラン格納手段
７、フロアプラン格納手段２に格納されていたフロアプ
ランと変更前フロアプラン格納手段７に格納されていた
フロアプランとを比較し、フロアプラン格納手段２に格
納されていたフロアプランの中で、変更前フロアプラン
格納手段７に格納されていたフロアプランと異なる位置
となる部品の情報及びネットから、その部品との間の接
続関係を持つ部品の情報を求めるフロアプラン比較手段
８、フロアプラン比較手段８により求められた部品の情
報を格納するフロアプラン差分格納手段９、この部品の
情報とネットの情報とからネットの予想配線長を求める
配線長算出手段３、予想配線長を格納する配線長格納手
段４、予想配線長から配線遅延時間を算出する配線遅延
時間算出手段５、算出された配線遅延時間を格納する配
線遅延時間格納手段６から構成されている。
【００２２】次に、動作を説明する。
【００２３】図４は、図３の配線遅延時間算出方式のフ
ロアプラン格納手段２に格納されるフロアプランの一例
を示す図であり、図２で示されたフロアプランの変更し
たものである。
ロアプラン格納手段２に格納されるフロアプランの一例
を示す図であり、図２で示されたフロアプランの変更し
たものである。
【００２４】図２で示された変更前のフロアプランは、
変更前フロアプラン格納手段７に格納され、図４に示さ
れる変更後のフロアプランは、フロアプラン格納手段２
に格納される。
変更前フロアプラン格納手段７に格納され、図４に示さ
れる変更後のフロアプランは、フロアプラン格納手段２
に格納される。
【００２５】図４において、図２の場合と同様に、Ａ1
〜Ａ4 は、ＬＳＩを４つのブロックに分割した場合の、
それぞれのブロックである。また、各ブロックは、１辺
が“１”の大きさを有する正方形であり、ｂ1〜ｂ
3 は、ＬＳＩ上に配置される部品である。ｎ1 ，ｎ
2 は、それぞれ，ｂ1 〜ｂ2 ，ｂ1 〜ｂ3 間を結ぶネッ
トである。
〜Ａ4 は、ＬＳＩを４つのブロックに分割した場合の、
それぞれのブロックである。また、各ブロックは、１辺
が“１”の大きさを有する正方形であり、ｂ1〜ｂ
3 は、ＬＳＩ上に配置される部品である。ｎ1 ，ｎ
2 は、それぞれ，ｂ1 〜ｂ2 ，ｂ1 〜ｂ3 間を結ぶネッ
トである。
【００２６】図３において、ネット格納手段１には、ネ
ットｎ1 及びネットｎ2 に関する情報が格納されてい
る。フロアプラン比較手段８は、本図で示される変更後
のフロアプランの中で、図２で示される変更前のフロア
プランと異なる位置となる部品の情報及びネットによ
り、その部品との間の接続関係を持つ部品の情報を求め
る。すなわち、本図では、ブロックＡ1 ，Ａ3 を求め、
フロアプラン差分格納手段９に格納する。
ットｎ1 及びネットｎ2 に関する情報が格納されてい
る。フロアプラン比較手段８は、本図で示される変更後
のフロアプランの中で、図２で示される変更前のフロア
プランと異なる位置となる部品の情報及びネットによ
り、その部品との間の接続関係を持つ部品の情報を求め
る。すなわち、本図では、ブロックＡ1 ，Ａ3 を求め、
フロアプラン差分格納手段９に格納する。
【００２７】次に、配線長算出手段３は、このブロック
Ａ1 ，Ａ3 に関するフロアプランを参照することによ
り、この間のネットｎ2の予想配線長を求め、配線長格
納手段４に格納する。ここでは、予想配線長算出に先立
ち、各部品はそれぞれが存在するブロックの中央に位置
すること、及び予想配線長はマンハッタン長となること
を前提とする。従って、ネットｎ2 の予想配線長は
“１”となる。
Ａ1 ，Ａ3 に関するフロアプランを参照することによ
り、この間のネットｎ2の予想配線長を求め、配線長格
納手段４に格納する。ここでは、予想配線長算出に先立
ち、各部品はそれぞれが存在するブロックの中央に位置
すること、及び予想配線長はマンハッタン長となること
を前提とする。従って、ネットｎ2 の予想配線長は
“１”となる。
【００２８】また、配線遅延時間算出手段５は、求めら
れた予想配線長に基づき配線遅延時間を算出し、配線遅
延時間格納手段１６に格納するが、配線遅延時間は上述
の（１）式で求められ、ネットｎ2 の配線遅延時間は
“２”となる。
れた予想配線長に基づき配線遅延時間を算出し、配線遅
延時間格納手段１６に格納するが、配線遅延時間は上述
の（１）式で求められ、ネットｎ2 の配線遅延時間は
“２”となる。
【００２９】次に、第３の発明の実施例について図面を
参照して説明する。
参照して説明する。
【００３０】ここでは、論理回路の設計の初期におい
て、ＬＳＩのフロアプランを変更し、それに基づいた予
想配線遅延時間を求める例について述べる。
て、ＬＳＩのフロアプランを変更し、それに基づいた予
想配線遅延時間を求める例について述べる。
【００３１】図５は、第３の発明の配線遅延時間算出方
式の一実施例を示すブロック図である。
式の一実施例を示すブロック図である。
【００３２】図５に示す本実施例の配線遅延時間算出方
式は、回路のネットの情報を格納するネット格納手段
１、回路の構成部品の位置情報である、回路のフロアプ
ランを格納するフロアプラン格納手段２、フロアプラン
とネットの情報とからネットの予想配線長を求める配線
長算出手段３、予想配線長を格納する配線長格納手段
４、回路の変更前のフロアプランに対応する変更前の予
想配線長を格納する変更前配線長格納手段１０、配線長
格納手段４に格納されていた予想配線長と変更前の予想
配線長とを比較し、配線長格納手段４に格納されていた
予想配線長の中で、変更前の予想配線長と異なる予想配
線長を求める配線長比較手段１１、配線長比較手段１１
により求められた変更前の予想配線長と異なる予想配線
長を格納する配線長差分格納手段１２、配線長差分格納
手段１２に格納されていた予想配線長から配線遅延時間
を算出する配線遅延時間算出手段５、算出された配線遅
延時間を格納する配線遅延時間格納手段６から構成され
ている。
式は、回路のネットの情報を格納するネット格納手段
１、回路の構成部品の位置情報である、回路のフロアプ
ランを格納するフロアプラン格納手段２、フロアプラン
とネットの情報とからネットの予想配線長を求める配線
長算出手段３、予想配線長を格納する配線長格納手段
４、回路の変更前のフロアプランに対応する変更前の予
想配線長を格納する変更前配線長格納手段１０、配線長
格納手段４に格納されていた予想配線長と変更前の予想
配線長とを比較し、配線長格納手段４に格納されていた
予想配線長の中で、変更前の予想配線長と異なる予想配
線長を求める配線長比較手段１１、配線長比較手段１１
により求められた変更前の予想配線長と異なる予想配線
長を格納する配線長差分格納手段１２、配線長差分格納
手段１２に格納されていた予想配線長から配線遅延時間
を算出する配線遅延時間算出手段５、算出された配線遅
延時間を格納する配線遅延時間格納手段６から構成され
ている。
【００３３】次に、動作を説明する。
【００３４】ネット格納手段１には、ネットｎ1 及びネ
ットｎ2に関する情報が格納されている。フロアプラン
格納手段２は、図４で示される変更後のフロアプランで
得られた回路の構成部品の位置情報を格納する。配線長
算出手段３は、変更後のフロアプランを参照することに
より、各ネットの予想配線長を求め、配線長格納手段４
に格納する。すなわち、ネットｎ1 の予想配線長は
“１”であり、ネットｎ2 の予想配線長も“１”とな
る。また、変更前配線長格納手段１０には、図２の状態
で求められた予想配線長が格納されている。すなわち、
ネットｎ1 の予想配線長“１”、ネットｎ2 の予想配線
長は“２”が格納されている。
ットｎ2に関する情報が格納されている。フロアプラン
格納手段２は、図４で示される変更後のフロアプランで
得られた回路の構成部品の位置情報を格納する。配線長
算出手段３は、変更後のフロアプランを参照することに
より、各ネットの予想配線長を求め、配線長格納手段４
に格納する。すなわち、ネットｎ1 の予想配線長は
“１”であり、ネットｎ2 の予想配線長も“１”とな
る。また、変更前配線長格納手段１０には、図２の状態
で求められた予想配線長が格納されている。すなわち、
ネットｎ1 の予想配線長“１”、ネットｎ2 の予想配線
長は“２”が格納されている。
【００３５】配線長比較手段１１は、変更前及び変更後
の予想配線長を比較し、変更後の予想配線長の中で、変
更前と異なる予想配線長を求め、配線長差分格納手段１
２に出力する。すなわち、ネットｎ2 のみが出力され
る。
の予想配線長を比較し、変更後の予想配線長の中で、変
更前と異なる予想配線長を求め、配線長差分格納手段１
２に出力する。すなわち、ネットｎ2 のみが出力され
る。
【００３６】また、配線遅延時間算出手段５は、出力さ
れたネットｎ2 について配線遅延時間を算出し、配線遅
延時間格納手段６に格納する。配線遅延時間は上述の
（１）式で求められ、ネットｎ2 の配線遅延時間は
“２”のみが算出される。
れたネットｎ2 について配線遅延時間を算出し、配線遅
延時間格納手段６に格納する。配線遅延時間は上述の
（１）式で求められ、ネットｎ2 の配線遅延時間は
“２”のみが算出される。
【００３７】上記のように、フロアプランより各ネット
の予想配線長を自動的に求め、それに基づき配線遅延時
間を求めることにより、実装情報を迅速かつ正確に反映
した遅延時間算出ができる。
の予想配線長を自動的に求め、それに基づき配線遅延時
間を求めることにより、実装情報を迅速かつ正確に反映
した遅延時間算出ができる。
【００３８】
【発明の効果】以上説明したように、本発明の配線遅延
時間算出方式は、フロアプランより各ネットの予想配線
長を自動的に求め、それに基づき配線遅延時間を求める
ことにより、実装情報を迅速かつ正確に反映した遅延時
間算出ができるという効果を有している。
時間算出方式は、フロアプランより各ネットの予想配線
長を自動的に求め、それに基づき配線遅延時間を求める
ことにより、実装情報を迅速かつ正確に反映した遅延時
間算出ができるという効果を有している。
【図１】第１の発明の配線遅延時間算出方式の一実施例
を示すブロック図である。
を示すブロック図である。
【図２】図１の配線遅延時間算出方式のフロアプラン格
納手段２に格納されるフロアプランの一例を示す図であ
る。
納手段２に格納されるフロアプランの一例を示す図であ
る。
【図３】第２の発明の配線遅延時間算出方式の一実施例
を示すブロック図である。
を示すブロック図である。
【図４】図３の配線遅延時間算出方式のフロアプラン格
納手段２に格納されるフロアプランの一例を示す図であ
る。
納手段２に格納されるフロアプランの一例を示す図であ
る。
【図５】第３の発明の配線遅延時間算出方式の一実施例
を示すブロック図である。
を示すブロック図である。
１ ネット格納手段 ２ フロアプラン格納手段 ３ 配線長算出手段 ４ 配線長格納手段 ５ 配線遅延時間算出手段 ６ 配線遅延時間格納手段 ７ 変更前フロアプラン格納手段 ８ フロアプラン比較手段 ９ フロアプラン差分格納手段 １０ 変更前配線長格納手段 １１ 配線長比較手段 １２ 配線長差分格納手段
フロントページの続き (56)参考文献 特開 昭59−29247（ＪＰ，Ａ) 特開 平２−196377（ＪＰ，Ａ) 特開 平１−82260（ＪＰ，Ａ) 特開 昭62−93760（ＪＰ，Ａ) 佐藤眞一、外４名、”ＬＳＩ遅延時間 解析システム”、情報処理学会全国大会 講演論文集、情報処理学会、1981年、Ｖ ｏｌ．22、ｐ．931〜932 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50 668 G06F 17/50 674 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (1)
- 【請求項１】 ＬＳＩ又はプリント基板の配線による信
号の遅延時間を算出する配線遅延時間算出方式であっ
て、 （Ａ）回路のネットの情報を格納するネット格納手段、 （Ｂ）前記回路の構成部品の位置情報である、前記回路
のフロアプランを格納するフロアプラン格納手段、 （Ｃ）前記フロアプランと前記ネットの情報とから前記
ネットの予想配線長を求める配線長算出手段、 （Ｄ）前記予想配線長を格納する配線長格納手段、 （Ｅ）前記回路の変更前のフロアプランに対応する変更
前の予想配線長を格納する変更前配線長格納手段、 （Ｆ）前記配線長格納手段に格納されていた予想配線長
と前記変更前の予想配線長とを比較し、前記配線長格納
手段に格納されていた予想配線長の中で、前記変更前の
予想配線長と異なる予想配線長を求める配線長比較手
段、 （Ｇ）前記配線長比較手段により求められた前記変更前
の予想配線長と異なる予想配線長を格納する配線長差分
格納手段、 （Ｈ）前記配線長差分格納手段に格納されていた予想配
線長から配線遅延時間を算出する配線遅延時間算出手
段、 （Ｉ）算出された前記配線遅延時間を格納する配線遅延
時間格納手段、 を備えたことを特徴とする配線遅延時間算出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03166065A JP3102067B2 (ja) | 1991-07-08 | 1991-07-08 | 配線遅延時間算出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03166065A JP3102067B2 (ja) | 1991-07-08 | 1991-07-08 | 配線遅延時間算出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0512379A JPH0512379A (ja) | 1993-01-22 |
| JP3102067B2 true JP3102067B2 (ja) | 2000-10-23 |
Family
ID=15824328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03166065A Expired - Lifetime JP3102067B2 (ja) | 1991-07-08 | 1991-07-08 | 配線遅延時間算出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3102067B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100282709B1 (ko) * | 1998-08-28 | 2001-03-02 | 윤종용 | 반구형 실리콘을 이용한 캐패시터의 제조 방법 |
-
1991
- 1991-07-08 JP JP03166065A patent/JP3102067B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 佐藤眞一、外４名、"ＬＳＩ遅延時間解析システム"、情報処理学会全国大会講演論文集、情報処理学会、１９８１年、Ｖｏｌ．２２、ｐ．９３１〜９３２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0512379A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6622291B1 (en) | Method and apparatus for physical budgeting during RTL floorplanning | |
| US5396435A (en) | Automated circuit design system and method for reducing critical path delay times | |
| US6957407B2 (en) | Method and apparatus for detail routing using obstacle carving around terminals | |
| US5521836A (en) | Method for determining instance placements in circuit layouts | |
| JP2800527B2 (ja) | フロアプラン装置 | |
| JPH10163330A (ja) | レイアウト考慮遅延最適化装置および方法 | |
| JP3102067B2 (ja) | 配線遅延時間算出方式 | |
| JP3260622B2 (ja) | 半導体装置の製造方法 | |
| JP2003281215A (ja) | 半導体集積回路の設計方法、プログラム及び記録媒体 | |
| US6732343B2 (en) | System and methods for placing clock buffers in a datapath stack | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| US6701496B1 (en) | Synthesis with automated placement information feedback | |
| JPH04251961A (ja) | Ｃａｄによる回路ブロックの配置設計方式 | |
| US20030221179A1 (en) | System and method for placing clock drivers in a standard cell block | |
| US6845346B1 (en) | Iterative method of parasitics estimation for integrated circuit designs | |
| Brodnax et al. | The PowerPC 601 design methodology | |
| JP3127877B2 (ja) | 配線容量算出装置 | |
| US7448006B2 (en) | Logic-synthesis method and logic synthesizer | |
| US20230047053A1 (en) | Selective exposure of standard cell output nets for improved routing solutions | |
| JP3164055B2 (ja) | 集積回路の遅延時間計算装置及び遅延時間計算プログラムを記録した記憶媒体 | |
| JP2930087B2 (ja) | 論理設計支援システム | |
| JPH06310601A (ja) | レイアウト設計方法 | |
| JP3132655B2 (ja) | 半導体集積回路におけるクロックネットのレイアウト方法およびレイアウト装置 | |
| JP2910104B2 (ja) | 回路遅延情報解析システム | |
| JP2970227B2 (ja) | 多段論理最適化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000328 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000725 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070825 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |