JP2005064119A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005064119A
JP2005064119A JP2003290204A JP2003290204A JP2005064119A JP 2005064119 A JP2005064119 A JP 2005064119A JP 2003290204 A JP2003290204 A JP 2003290204A JP 2003290204 A JP2003290204 A JP 2003290204A JP 2005064119 A JP2005064119 A JP 2005064119A
Authority
JP
Japan
Prior art keywords
film
insulating film
silicon
electrode
rgp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003290204A
Other languages
English (en)
Inventor
Takeshi Kishida
健 岸田
Yusuke Kawase
祐介 川瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003290204A priority Critical patent/JP2005064119A/ja
Priority to TW093121468A priority patent/TW200509314A/zh
Priority to US10/900,151 priority patent/US6977199B2/en
Priority to KR1020040061595A priority patent/KR20050018746A/ko
Publication of JP2005064119A publication Critical patent/JP2005064119A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Abstract

【課題】 キャパシタの電極となる層の剥離が抑制される半導体装置の製造方法を提供する。
【解決手段】 開口部５ａ内を含むシリコン酸化膜５上に半球状のＲＧＰ膜６ａが形成される。シリコンの結晶が成長する温度よりも低い温度のもとでその開口部５ａを埋め込むＢＰＴＥＯＳ膜７が形成される。次に、開口部５ａ内に位置する半球状のＲＧＰ膜６ａの部分を残して他の部分がＣＭＰ処理により除去される。これにより、半球状のＲＧＰ膜６ａにおいてシリコンが結晶成長するのが抑えられて、ＣＭＰ処理等が施される際に、ＲＧＰ膜６ａが飛散したり剥離したりするのが抑制される。その後、半球状のＲＧＰ膜６ａにシリコンの結晶を成長させるためのアニールが施されて略球状のＲＧＰ膜６ｂが形成される。これにより、ストレージノードの表面積が増加してキャパシタの容量を増やすことができる。
【選択図】 図５

Description

本発明は半導体装置の製造方法に関し、特に、キャパシタを備えた半導体装置の製造方法に関するものである。
情報を記憶するための半導体装置の一つとしてダイナミック・ランダム・アクセス・メモリ（以下、「ＤＲＡＭ」と記す。）がある。ＤＲＡＭでは、デザインルールの縮小化に伴い情報としての電荷を安定して蓄積するために、キャパシタの容量を確保する対策が種々提案されている。
キャパシタの容量を確保するために、特許文献１では、キャパシタの電極（ストレージノード）の表面を凹凸にする処理を施して、ストレージノードとキャパシタ絶縁膜との接触面積を増やす手法が提案されている。
そこで、特許文献１に記載された半導体装置の製造方法について説明する。まず、半導体基板上に形成されたメモリセルトランジスタ等を覆うように、たとえばシリコン酸化膜の層間絶縁膜が形成される。その層間絶縁膜にメモリセルトランジスタを露出するコンタクトホールが形成される。
次に、そのコンタクトホールを埋めるように層間絶縁膜上にドープトポリシリコン膜が形成される。そのドープトポリシリコン膜の全面にエッチバック処理を施すことにより、コンタクトホール内に位置するドープトポリシリコン膜の部分を残して、層間絶縁膜の上面上に位置するドープトポリシリコン膜が除去される。これにより、コンタクトホール内に下部電極プラグが形成される。
次に、下部電極プラグを覆うように、層間絶縁膜上にエッチングストッパとしてシリコン窒化膜が形成される。そのシリコン窒化膜上にストレージノードを形成するためのシリコン酸化膜が形成される。
次に、そのシリコン酸化膜上に所定のレジストパターンが形成され、そのレジストパターンをマスクとしてシリコン酸化膜にエッチングを施すことにより、下部電極プラグの表面を露出する開口部が形成される。
次に、その開口部内を含むシリコン酸化膜上にドープトポリシリコン膜とアモルファスシリコン膜が形成される。次に、そのアモルファスシリコン膜に所定の粗面化処理を施すことにより、ＲＧＰ膜（Rugged Grain Polysilicon）が形成される。
次に、開口部内を埋めるようにＲＧＰ膜上に埋め込み絶縁膜が形成される。その埋め込み絶縁膜に化学的機械研磨ＣＭＰ（Chemical Mechanical Polishing）処理を施すことにより、シリコン酸化膜上に位置するＲＧＰ膜およびドープトポリシリコン膜が除去されて開口部内にＲＧＰ膜が残される。これにより、隣合うストレージノードとの電気的な分離がされたことになる。
次に、ＲＧＰ膜上に位置する埋め込み絶縁膜が除去され、さらに、ＲＧＰ膜を取り囲むように位置するシリコン酸化膜が除去される。これにより、ＲＧＰ膜によるストレージノードが露出する。
次に、ＲＧＰ膜を覆うようにキャパシタ絶縁膜が形成される。そのキャパシタ絶縁膜上にセルプレートとなるチタンナイトライド（ＴｉＮ）膜およびポリシリコン膜が形成される。これにより、ストレージノード、キャパシタ絶縁膜およびセルプレートを含むキャパシタが形成される。
その後、キャパシタを覆うように他の層間絶縁膜が形成され、さらに、その層間絶縁膜上に所定の配線層が形成されて、ＤＲＡＭの主要な部分が完成する。
特開２００１−２０３３３４号公報
しかしながら、上述した従来のＤＲＡＭの製造方法では、次のような問題点があった。従来の製造方法では、ストレージノード形成する際に、隣合うストレージノード間の電気的な短絡を防止するために、ストレージノードの分離工程の前に粗面化処理が施される。すなわち、埋め込み絶縁膜のＣＭＰ処理の前に、アモルファスシリコン膜に所定の粗面化処理が施されることになる。
そのため、粗面化処理を施した後キャパシタ絶縁膜を形成するまでの間に、半導体基板に施されるＣＭＰ処理やエッチング処理等によってＲＧＰ膜が剥離するおそれがあった。その結果、キャパシタの容量を充分に確保することができないおそれがあった。
本発明は上記問題点を解決するためになされたものであり、その目的はキャパシタの電極となる層の剥離が抑制される半導体装置の製造方法を提供することである。
本発明に係る半導体装置の製造方法は以下の工程を備えている。半導体基板の主表面上に所定の厚さの第１絶縁膜を形成する。その第１絶縁膜に半導体基板の主表面を露出する開口部を形成する。開口部の底面および側面上を含む第１絶縁膜の表面上にアモルファスシリコン膜を形成する。アモルファスシリコン膜の表面上にシリコンを成長させるための少なくともシリコンの核を形成して電極となる層を形成する。開口部を埋めるように電極となる層の上に第２絶縁膜を形成する。第１絶縁膜の上面上に位置する電極となる層の部分および第２絶縁膜の部分を除去することにより、電極となる層を電気的に分離する。第１絶縁膜および第２絶縁膜を除去することにより、電極となる層を露出する。露出した電極となる層のシリコンを結晶成長させることにより、凹凸状の電極を形成する。電極の上に第３絶縁膜を介在させて他の電極を形成する。
この製造方法によれば、電極となる層は、まず、少なくともシリコンの核が形成された状態で、電気的な分離、第２絶縁膜の除去および第１絶縁膜の除去を行うことによって、シリコンの粒が飛散したり電極となる層が剥離したりするのを抑制することができ、そして、その後、露出した電極となる層のシリコンの結晶化を促進して凹凸状の電極とすることで、電極、第３絶縁膜および他の電極からなるキャパシタの容量を増大することができる。
（実施例１）
本発明の実施例１に係る半導体装置の製造方法としてＤＲＡＭの製造方法について説明する。まず、半導体基板１上にメモリセルトランジスタ等が形成される。次に、そのメモリセルトランジスタを覆うように、たとえばシリコン酸化膜の層間絶縁膜２が形成される。その層間絶縁膜２にメモリセルトランジスタを露出するコンタクトホール２ａが形成される（図１参照）。
次に、そのコンタクトホール２ａを埋めるように層間絶縁膜２上にドープトポリシリコン膜が形成される。そのドープトポリシリコン膜の全面にエッチバック処理を施すことにより、コンタクトホール２ａ内に位置するドープトポリシリコン膜の部分を残して、層間絶縁膜２の上面上に位置するドープトポリシリコン膜が除去される。これにより、図１に示すように、コンタクトホール２ａ内に下部電極プラグ３が形成される。
次に、下部電極プラグ３を覆うように、層間絶縁膜２上にエッチングストッパとしてシリコン窒化膜４が形成される。そのシリコン窒化膜４上にストレージノードを形成するためのシリコン酸化膜５が形成される。
次に、そのシリコン酸化膜５上に所定のレジストパターン（図示せず）が形成され、そのレジストパターンをマスクとしてシリコン酸化膜５にエッチングを施すことにより、下部電極プラグ３の表面を露出する開口部５ａが形成される。
次に、図２に示すように、その開口部５ａ内を含むシリコン酸化膜５上に、ＣＶＤ（Chemical Vapor Deposition）法によりドープトポリシリコン膜（図示せず）を介在させて、温度約５００℃のもとでアモルファスシリコン膜６が形成される。
次に、そのアモルファスシリコン膜６に、たとえば温度約７５０℃〜７８０℃、ジシラン（Ｓｉ2Ｈ6）ガス雰囲気のもとで粗面化処理が施される。これにより、シリコンの核が形成されてその核が成長し、図３に示すように、半球状のＲＧＰ膜６ａが形成される。
次に、図４に示すように、開口部５ａを埋めるように半球状のＲＧＰ膜６ａ上に、ＣＶＤ法によりＢＰＴＥＯＳ（Boro Phopho Tetra Ethyl Ortho Silicate glass）膜７が形成される。
次に、図５に示すように、ＣＭＰ処理を施すことにより、開口部５ａ内に位置するＲＧＰ膜６ａの部分を残して、シリコン酸化膜５の上面上に位置するＢＰＴＥＯＳ膜７の部分およびＲＧＰ膜６ａの部分が除去される。ＣＭＰ処理の後、所定の洗浄処理が施される。これにより、隣合うストレージノードとなる部分との電気的な分離がされたことになる。
次に、所定のエッチング処理を施すことにより、残されたＲＧＰ膜６ａの上に位置するＢＰＴＥＯＳ膜７の部分が除去される。さらに、エッチング処理を施すことにより、残されたＲＧＰ膜６ａの周囲に位置するシリコン酸化膜５が除去されて、図６に示すように、キャパシタのストレージノードとなる半球状のＲＧＰ膜６ａが露出する。なお、このとき、図７に示すように、ＲＧＰ膜６ａが転倒しないように、シリコン酸化膜５を一部残した状態としてもよい。
次に、図８に示すように、温度約７５０℃〜７８０℃のもとでアニール処理を施すことにより、半球状のＲＧＰ膜６ａをさらに結晶成長させる。これにより、半球状のＲＧＰ膜６ａがより球形状に近づいた略球状のＲＧＰ膜６ｂとなって、略球状のＲＧＰ膜６ｂによる凹凸状の表面を有するストレージノード８が形成されることになる。
次に、図９に示すように、ＣＶＤ法によりストレージノード８上にキャパシタ絶縁膜９が形成される。次に、図１０に示すように、ＣＶＤ法によりキャパシタ絶縁膜９上にポリシリコン膜を形成することにより、セルプレート１０が形成される。このようにして、ストレージノード８、キャパシタ絶縁膜９およびセルプレート１０を有するキャパシタ１１が形成されることになる。
次に、図１１に示すように、ＣＶＤ法によりキャパシタ１１を覆うように層間絶縁膜１２が形成される。その後、その層間絶縁膜１２上に所定の金属配線（図示せず）等が形成されてＤＲＡＭの主要な部分が完成する。
上述した半導体装置の製造方法では、まず、開口部５ａ内を含むシリコン酸化膜５上に半球状のＲＧＰ膜６ａが形成され、その開口部５ａがＢＰＴＥＯＳ膜７によって埋め込まれた後に、開口部５ａ内に位置する半球状のＲＧＰ膜６ａの部分を残して他の部分がＣＭＰ処理により除去される。
その開口部５ａを埋め込むＢＰＴＥＯＳ膜７は、比較的低い温度、すなわち、シリコンの結晶が成長する温度よりも低い温度のもとで形成される。これにより、半球状のＲＧＰ膜６ａにおいてシリコンが結晶成長するのが抑えられて、ＣＭＰ処理が施される際に、ＲＧＰ膜６ａ（シリコン粒）が飛散するのが抑制されることになる。また、ＣＭＰ処理が施された後に行われる洗浄処理やエッチング処理等においても、ＲＧＰ膜６ａが飛散したり剥離したりするのが抑制される。
そして、その後、半球状のＲＧＰ膜６ａにシリコンの結晶を成長させるためのアニールが施されて略球状のＲＧＰ膜６ｂが形成されることで、ストレージノード８の表面積が増加してキャパシタの容量を増やすことができる。
このように、本半導体装置の製造方法では、シリコンの結晶化が抑制された半球状のＲＧＰ膜６ａの状態でＣＭＰ処理、洗浄処理およびエッチング処理等を行うことによって、ＲＧＰ膜６ａが飛散したり剥離したりするのを抑制することができる。そして、その後、アニールにより半球状のＲＧＰ膜６ａのシリコンの結晶化を促進して略球状のＲＧＰ膜６ｂとすることで、キャパシタの容量を増やすことができる。
（実施例２）
本発明の実施例２に係る半導体装置の製造方法について説明する。まず、図１２に示す工程までは、前述した図２に示す工程までと同様の処理が施される。その後、図１３に示すように、ジシラン（Ｓｉ2Ｈ6）ガス雰囲気のもとで、たとえば温度約７５０℃〜７８０℃のアニール処理をアモルファスシリコン膜６に施すことによって、シリコンの核６ｃが形成される。ここでは、半球状のＲＧＰ膜となるまでシリコンの結晶成長は行われない。
次に、図１４に示すように、開口部５ａを埋めるようにシリコンの核６ｃが形成されたポリシリコン膜上に、ＣＶＤ法によりＢＰＴＥＯＳ膜７が形成される。次に、図１５に示すように、ＣＭＰ処理を施すことにより、開口部５ａ内に位置するシリコンの核６ｃの部分を残して、シリコン酸化膜５上に位置するＢＰＴＥＯＳ膜７の部分およびシリコンの核６ｃの部分が除去される。ＣＭＰ処理の後、所定の洗浄処理が施される。これにより、隣合うストレージノードとなる部分との電気的な分離がされたことになる。
次に、所定のエッチング処理を施すことにより、残されたシリコンの核６ｃが形成されたポリシリコン膜の上に位置するＢＰＴＥＯＳ膜７の部分が除去される。さらに、エッチング処理を施すことにより、残されたシリコンの核６ｃが形成されたポリシリコン膜の周囲に位置するシリコン酸化膜５が除去されて、図１６に示すように、キャパシタのストレージノードとなるシリコンの核６ｃが形成されたポリシリコン膜が露出する。
次に、図１７に示すように、温度約７５０℃〜７８０℃のもとでアニール処理を施すことにより、シリコンの核６ｃを結晶成長させて、略球状のＲＧＰ膜６ｂが形成される。これにより、略球状のＲＧＰ膜６ｂによる凹凸状の表面を有するストレージノード８が形成されることになる。
次に、図１８に示すように、ＣＶＤ法によりストレージノード８上にキャパシタ絶縁膜９が形成される。次に、図１９に示すように、ＣＶＤ法によりキャパシタ絶縁膜９上に、たとえばチタンナイトライド膜およびポリシリコン膜を形成することにより、セルプレート１０が形成される。このようにして、ストレージノード８、キャパシタ絶縁膜９およびセルプレート１０を有するキャパシタ１１が形成されることになる。
次に、図２０に示すように、ＣＶＤ法によりキャパシタ１１を覆うように層間絶縁膜１２が形成される。その後、その層間絶縁膜１２上に所定の金属配線（図示せず）等が形成されてＤＲＡＭの主要な部分が完成する。
上述した半導体装置の製造方法では、まず、開口部５ａ内を含むシリコン酸化膜５上にアモルファスシリコン膜６が形成され、その表面にシリコンの核６ｃが形成される。その状態で開口部５ａがＢＰＴＥＯＳ膜７によって埋め込まれた後に、開口部５ａ内に位置するシリコンの核６ｃが形成された部分を残して他の部分がＣＭＰ処理により除去される。
その開口部５ａを埋め込むＢＰＴＥＯＳ膜７は、比較的低い温度、すなわち、シリコンの結晶が成長する温度よりも低い温度のもとで形成される。これにより、シリコンの核６ｃが結晶成長するのが抑えられて、ＣＭＰ処理が施される際にシリコン粒が飛散するのが抑制されることになる。また、ＣＭＰ処理が施された後に行われる洗浄処理やエッチング処理等においても、シリコン粒が飛散したり剥離したりするのが抑制される。
そして、その後、シリコンの核６ｃを結晶成長させるためのアニールが施されて略球状のＲＧＰ膜６ｂが形成されることで、ストレージノード８の表面積が増加してキャパシタの容量を増やすことができる。
このように、本半導体装置の製造方法では、シリコンの核６ｃが形成された状態でＣＭＰ処理、洗浄処理およびエッチング処理等を行うことによって、シリコンの粒が飛散したり剥離したりするのを抑制することができる。そして、その後、アニールによりシリコンの核６ｃを結晶成長させて略球状のＲＧＰ膜６ｂとすることで、キャパシタの容量を増やすことができる。
なお、上述した各実施例では、開口部５ａを埋め込む絶縁膜としてＢＰＴＥＯＳ膜７をれに挙げて説明したが、シリコンの結晶が成長する温度よりも低い温度のもとで形成される絶縁膜であればＢＰＴＥＯＳ膜７に限られず、たとえば、リンだけをドープしたＰＳＧ（Phospho Silicate Glass）膜、不純物をドープさせないＵＳＧ（Undoped Silicate Glass）膜、あるいは、スピンオングラス法によって形成されるＳＯＧ（Spin On Glass）膜等を適用してもよい。また、コンタクトホール２ａ内に形成される下部電極プラグ３は、半導体基板上に形成されたパッド電極に電気的に接続されるような構造としてもよい。
本発明は、キャパシタ備えた半導体装置においてキャパシタの容量を確保するのに有効に適用される。
本発明の実施例１に係る半導体装置の製造方法の一工程を示す断面図である。 同実施例において、図１に示す工程の後に行われる工程を示す断面図である。 同実施例において、図２に示す工程の後に行われる工程を示す断面図である。 同実施例において、図３に示す工程の後に行われる工程を示す断面図である。 同実施例において、図４に示す工程の後に行われる工程を示す断面図である。 同実施例において、図５に示す工程の後に行われる工程を示す断面図である。 同実施例において、図５に示す工程の後に行われる工程の変形例を示す断面図である。 同実施例において、図６に示す工程の後に行われる工程を示す断面図である。 同実施例において、図８に示す工程の後に行われる工程を示す断面図である。 同実施例において、図９に示す工程の後に行われる工程を示す断面図である。 同実施例において、図１０に示す工程の後に行われる工程を示す断面図である。 本発明の実施例２に係る半導体装置の製造方法の一工程を示す断面図である。 同実施例において、図１２に示す工程の後に行われる工程を示す断面図である。 同実施例において、図１３に示す工程の後に行われる工程を示す断面図である。 同実施例において、図１４に示す工程の後に行われる工程を示す断面図である。 同実施例において、図１５に示す工程の後に行われる工程を示す断面図である。 同実施例において、図１６に示す工程の後に行われる工程を示す断面図である。 同実施例において、図１７に示す工程の後に行われる工程を示す断面図である。 同実施例において、図１８に示す工程の後に行われる工程を示す断面図である。 同実施例において、図１９に示す工程の後に行われる工程を示す断面図である。
符号の説明
１ 半導体基板、５ シリコン酸化膜、２ａ コンタクトホール、３ 下部電極プラグ、４ シリコン窒化膜、５ａ 開口部、６ アモルファスシリコン膜、６ａ 半球状のＲＧＰ膜、６ｂ 略球状のＲＧＰ膜、６ｃ シリコンの核、７ ＢＰＴＥＯＳ膜、８ ストレージノード、９ キャパシタ絶縁膜、１０ セルプレート、１１ キャパシタ、２，１２ 層間絶縁膜。

Claims (5)

  1. 半導体基板の主表面上に所定の厚さの第１絶縁膜を形成する工程と、
    前記第１絶縁膜に前記半導体基板の主表面を露出する開口部を形成する工程と、
    前記開口部の底面および側面上を含む前記第１絶縁膜の表面上にアモルファスシリコン膜を形成する工程と、
    前記アモルファスシリコン膜の表面上にシリコンを成長させるための少なくともシリコンの核を形成して電極となる層を形成する工程と、
    前記開口部を埋めるように前記電極となる層の上に第２絶縁膜を形成する工程と、
    前記第１絶縁膜の上面上に位置する前記電極となる層の部分および前記第２絶縁膜の部分を除去することにより、前記電極となる層を電気的に分離する工程と、
    前記第１絶縁膜および前記第２絶縁膜を除去することにより、前記電極となる層を露出する工程と、
    露出した前記電極となる層のシリコンを結晶成長させることにより、凹凸状の電極を形成する工程と、
    前記電極の上に第３絶縁膜を介在させて他の電極を形成する工程と
    を備えた、半導体装置の製造方法。
  2. 前記電極となる層を形成する工程は、前記電極となる層に形成された前記シリコンの核を、一連のシリコンの結晶成長過程における所定の途中の成長段階まで成長させる工程を含む、請求項１記載の半導体装置の製造方法。
  3. 前記第２絶縁膜を形成する工程では、前記第２絶縁膜はシリコンの結晶成長が起きる温度よりも低い温度条件のもとで形成される、請求項１または２に記載の半導体装置の製造方法。
  4. 前記第２絶縁膜を形成する工程では、前記第２絶縁膜としてボロンおよびリンを添加したシリコン酸化膜が形成される、請求項１〜３のいずれかに記載の半導体装置の製造方法。
  5. 前記電極となる層を形成する工程では、前記シリコンの核はジシラン（Ｓｉ2Ｈ6）ガスを用いることにより形成される、請求項１〜４のいずれかに記載の半導体装置の製造方法。
JP2003290204A 2003-08-08 2003-08-08 半導体装置の製造方法 Withdrawn JP2005064119A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003290204A JP2005064119A (ja) 2003-08-08 2003-08-08 半導体装置の製造方法
TW093121468A TW200509314A (en) 2003-08-08 2004-07-19 Method of fabricating semiconductor device
US10/900,151 US6977199B2 (en) 2003-08-08 2004-07-28 Method of fabricating semiconductor device
KR1020040061595A KR20050018746A (ko) 2003-08-08 2004-08-05 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003290204A JP2005064119A (ja) 2003-08-08 2003-08-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005064119A true JP2005064119A (ja) 2005-03-10

Family

ID=34114121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003290204A Withdrawn JP2005064119A (ja) 2003-08-08 2003-08-08 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6977199B2 (ja)
JP (1) JP2005064119A (ja)
KR (1) KR20050018746A (ja)
TW (1) TW200509314A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668833B1 (ko) * 2004-12-17 2007-01-16 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
CN100468695C (zh) * 2006-12-04 2009-03-11 中芯国际集成电路制造(上海)有限公司 改善多晶硅缺陷的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100282709B1 (ko) 1998-08-28 2001-03-02 윤종용 반구형 실리콘을 이용한 캐패시터의 제조 방법
JP2001203334A (ja) 1999-11-10 2001-07-27 Mitsubishi Electric Corp キャパシタを有する半導体装置およびその製造方法
US6399440B1 (en) * 1999-11-22 2002-06-04 Vanguard International Semiconductor Corporation Method to reduce the node contact resistance
JP2002190582A (ja) 2000-12-21 2002-07-05 Mitsubishi Electric Corp 半導体メモリ及びその製造方法

Also Published As

Publication number Publication date
US20050032305A1 (en) 2005-02-10
TW200509314A (en) 2005-03-01
KR20050018746A (ko) 2005-02-28
US6977199B2 (en) 2005-12-20

Similar Documents

Publication Publication Date Title
JP2915825B2 (ja) 半球形粒子シリコン上での窒化チタン（ＴｉＮ）の気相成長法を用いた蓄積キャパシタ構造（ＳＴＣ構造）の半導体メモリ蓄積装置およびその製造方法
US6207523B1 (en) Methods of forming capacitors DRAM arrays, and monolithic integrated circuits
JP4057906B2 (ja) コンタクト抵抗を減少させたコンタクトプラグ形成方法
US6287935B1 (en) Semiconductor processing methods of forming hemispherical grain polysilicon layers, methods of forming capacitors, and capacitors
JP2001189438A (ja) 半導体記憶装置及びその製造方法
US6046093A (en) Method of forming capacitors and related integrated circuitry
JP4552835B2 (ja) キャパシタの製造方法
US6974993B2 (en) Double-sided capacitor structure for a semiconductor device and a method for forming the structure
US6903404B2 (en) Semiconductor memory device and method for manufacturing the same
US6448146B1 (en) Methods of manufacturing integrated circuit capacitors having hemispherical grain electrodes
US6417066B1 (en) Method of forming a DRAM capacitor structure including increasing the surface area using a discrete silicon mask
US6458652B1 (en) Methods of forming capacitor electrodes
JP2005064119A (ja) 半導体装置の製造方法
US6939761B2 (en) Methods of forming buried bit line DRAM circuitry
JP2004111414A (ja) 半導体装置の製造方法
JP2001223343A (ja) キャパシタの下部電極及びその製造方法
US7141472B2 (en) Semiconductor processing methods of forming dynamic random access memory (DRAM) circuitry
JP2000269452A (ja) 半導体装置及びその製造方法、並びに半導体記憶装置
JP2008021698A (ja) 半導体装置及びその製造方法
KR100630669B1 (ko) 반구형 그레인 커패시터 및 그 형성방법
KR100475045B1 (ko) 반도체소자의 커패시터 전극용 금속층의 제조방법
KR100415541B1 (ko) 반도체 소자의 커패시터 및 제조 방법
KR20020051291A (ko) 캐패시터의 제조 방법
KR20030059495A (ko) 반도체 메모리 소자의 캐패시터 제조방법
US20080111171A1 (en) Node structures under capacitor in ferroelectric random access memory device and methods of forming the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061107