KR100630669B1 - 반구형 그레인 커패시터 및 그 형성방법 - Google Patents

Abstract

본 발명은 커패시터에 괸한 것으로, 실린더형 하부 전극의 외부 표면에 반구형 그레인이 형성된 반구형 그레인 커패시터 및 그 형성방법에 관한 것이다. 본 발명은 상부 전극과 유전체 및 실린더형 하부 전극으로 구성된 커패시터에 있어서, 비정질 실리콘이 결정화된 상기 실린더형 하부전극은 내부 표면에는 반구형 그레인 형성 방지층이 형성되어 있고 외부 표면에는 반구형 그레인 실리콘층이 형성되어 있다. 본 발명에 따르면, 상기 비정질 실리콘에 반구형 그레인을 형성하기 전에 상기 비정질 실리콘의 내부 표면에 반구형 그레인 형성 방지층을 형성함으로써 상기 비정질 실리콘의 외부 표면에만 반구형 그레인을 형성시킬 수 있고 이는 신뢰성 특성의 열화를 방지하고 커패시턴스를 증가시킨다.

HSG, 반구형 그레인, TDDB, 실린더형,커패시터,

Description

반구형 그레인 커패시터 및 그 형성방법{A hemispherical grain capacitor and forming method thereof}

도 1은 실린더 구조의 내부 표면에만 반구형 그레인(hemispherical grain)을 형성한 커패시터에 있어서, 반구형 그레인의 크기별 TDDB 특성 곡선을 도시한 그래프이다.

도 2는 실린더 구조의 내·외부 표면에 반구형 그레인을 형성한 반구형 그레인 커패시터의 단면도이다.

도 3은 실린더 구조의 내부 표면에만 반구형 그레인을 형성한 반구형 그레인 커패시터의 단면도이다.

도 4는 도 2 및 도 3의 커패시터에서의 TDDB 특성을 도시한 그래프이다.

도 5 내지 도 10은 본 발명의 일 실시예에 따른 반구형 그레인 커패시터의 구조 및 그 형성과정을 도시한 단면도들이다.

도 11 내지 도 12는 본 발명의 다른 실시예들에 따른 반구형 그레인 커패시터의 구조를 도시한 단면도들이다.

본 발명은 반도체 소자의 커패시터 및 그 형성방법에 관한 것으로, 특히 반구형 그레인(HSG:hemispherical grain) 커패시터 및 그 형성방법에 관한 것이다.

반도체 소자의 집적도가 증가하면서 커패시터가 형성되는 면적도 점차 좁아져 가고 있다. 이처럼 좁은 면적 상에 높은 커패시턴스를 가지는 커패시터를 형성하기 위해서는 유전체막의 박막화 방법, 높은 유전율을 가지는 물질을 유전체막으로 이용하는 방법, 전극을 실린더(cylinder)형, 핀(fin)형 등으로 입체화하거나 전극 표면에 HSG 실리콘을 성장시켜 전극의 유효표면적을 늘리는 방법 등이 있다.

이 중에서 전극 표면에 HSG 실리콘을 성장시켜 전극의 유효표면적을 늘리는 방법은 반도체 장치, 특히 DRAM(Dynamic Random Access Memory)의 제조에서 많이 사용되고 있다. HSG 실리콘막은 울퉁불퉁한 표면을 지녀서 종래의 실리콘막보다 그 표면적이 2∼3배 정도 크다. 따라서 HSG 실리콘막을 커패시터의 하부 전극으로 사용하면, 커패시터 전극의 표면적이 증가하여 커패시턴스를 용이하게 증가시킬 수 있다.

특히, 커패시터의 하부 전극을 실린더 구조로 하여 커패시터를 형성하는 경우에 있어서, 하부 전극의 면적을 넓히기 위하여 실린더 구조에 HSG 실리콘을 형성하는 방법은 실린더 구조의 외부 표면에 형성시키는 방법과 실린더 구조의 내부 표면에 형성시키는 방법과 실린더 구조의 내·외부 표면 모두에 형성시키는 방법이 있다.

실린더 구조의 내·외부 표면 모두에 HSG를 형성시키는 방법은 하부 전극의 표면적이 가장 많으므로 가장 높은 커패시터를 형성할 수 있다. 그러나 실린더 구 조의 내부 표면과 외부 표면에 HSG를 형성하기 위해서는 선폭(Critical Dimension; CD)이 HSG 형성에 필요한 충분한 여유(margin)가 있어야 한다. 따라서, 디자인 룰(design rule)이 작아지는 경우에는 하부 전극들간의 간격이 좁아지게 되므로 하부 전극 상에 형성된 HSG들이 서로 연결되는 브리지(bridge)현상이 일어난다.

이러한 브리지 현상을 고려하여 실린더 구조의 내부 표면 또는 외부 표면 중 한 면에만 HSG를 형성하는 방법을 고려할 수 있다. 실린더 구조의 외부 표면에 HSG를 성장시키는 경우에 브리지등이 염려되어 실린더 구조의 내부 표면에만 HSG를 성장시키는 방법을 사용하였다.

실린더 구조의 내부 표면에 HSG를 형성하는 경우에는 브리지 현상도 방지할 수 있고 하부 전극 표면적 증가에 의한 커패시턴스도 향상시킬 수가 있다. 그러나 HSG의 크기를 증가시키면 TDDB(Time Dependent Dielectric Breakdown)특성이 급격히 열화된다.

도 1은 실린더 구조의 내부 표면에만 형성된 HSG의 크기에 따른 TDDB 특성 그래프를 도시한 것으로서 크기별 시간에 따른 분포율을 나타내고 있다. 도 1에서 HSG의 크기는 ▼ > ◆ > ▲ > ● > ■ 이다.

도 1을 참조하면, HSG의 크기가 가장 큰 ▼의 80％가 파괴되기 까지의 시간은 약 10³초이고 크기가 가장 작은 ■의 80％가 파괴되기 까지의 시간은 10⁴ 초에 조금 못 미친다. 이처럼 HSG의 크기가 클수록 TDDB특성이 급격히 열화되는 것을 알 수 있다. 이는 HSG가 커짐에 따라 유전막 및 상부 전극으로 사용하는 물질의 단차 도포성(step coverage)에 의하여 유전막 및 상부 전극이 얇게 증착되는 부분이 존재하게 되면 이러한 부분들이 전기적으로 취약하게 작용하여 이 부분에서 부터 열화가 진행되어 취약한 TDDB 특성을 나타내게 된다.

도 2 내지 도 4는 HSG가 성장되는 부분의 위치에 따른 커패시터의 구조를 도시한 단면도 및 TDDB 특성을 비교한 그래프로서, TDDB 특성 열화를 나타내는 주요 요인이 실린더 구조의 내부 표면에 성장하는 HSG임을 보여주고 있다.

도 2 및 도 3을 참조하면, 도 2는 HSG(50)이 실린더 구조의 내·외부 표면에 모두 형성되어 있고 도 3은 실린더 구조의 내부에만 형성되어 있는 구조의 단면도이다. 실린더 구조의 내부 표면의 HSG(50)은 폴리실리콘(poly-Si)을 2단계로 증착하여 도 2 및 도 3에서처럼 실린더 구조의 내부 표면의 HSG(50)을 동일하게 성장하도록 하여 실린더 구조의 내부 표면에서 열화되는 조건은 동일하게 하였다. 미 설명된 참조부호 10은 층간절연막, 20은 콘택 플러그, 30은 유전막, 40은 하부 전극 및 60은 상부 전극을 나타낸다.

도 4을 참조하면 샘플 1(■)은 실린더 구조의 내부 표면에만 HSG를 성장시켰을 때의 TDDB 특성을 나타낸 것이고, 샘플 2(●)는 실린더 구조의 내·외부 표면 모두에 HSG를 형성시켰을 때의 TDDB 특성을 나타낸 것이다. 이때 샘플 2가 샘플 1보다 커패시턴스가 약 8fF/cell의 큰 값을 나타낸다. 그러나 도 4에서 처럼 샘플 2와 샘플 1과의 TDDB 특성은 별 차이가 없다.

결국, 실린더 구조의 외부 표면에 형성된 HSG는 커패시턴스의 크기를 성장시키는 역할을 하고 실린더 구조의 내부 표면에 형성된 HSG는 TDDB 특성 열화를 유발 하는 주요 요인임을 알 수 있다.

이처럼, 실린더 구조의 내부 표면에 HSG를 형성하는 것은 TDDB특성상 열화가 발생하므로 커패시턴스 증가에 의한 원하는 커패시턴스를 얻기 보다는, 오히려 신뢰성 측면에서의 열화현상이 두드러지는 문제점이 발생한다.

본 발명이 이루고자 하는 기술적 과제는 높은 커패시턴스를 확보함과 동시에 신뢰성 특성의 열화를 방지할 수 있는 구조의 HSG 커패시터를 제공하는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는 상기의 HSG 커패시터 형성방법을 제공하는 것이다.

상기의 기술적 과제를 해결하기 위한 본 발명에 따른 HSG 커패시터는, 내부 표면에는 HSG 형성 방지층이 형성되어 있고 외부 표면에는 HSG 실리콘층이 형성되어 있으며 하부에는 트랜지스트가 형성된 반도체 기판의 콘택 플러그와 접촉하는, 비정질 실리콘층이 결정화되어 형성된 실린더형 하부 전극과 상기 하부 전극 상에 형성된 유전체막 및 상기 유전체막 상에 형성된 상부 전극을 포함한다.

여기서, 본 발명에 따른 커패시터는, 상기 HSG 형성 방지층이 플라즈마 처리또는 질화물 막으로 형성되도록 할 수 있다.

상기의 다른 기술적 과제를 해결하기 위한 본 발명에 따른 HSG 커패시터 형성방법은 다음과 같다. 즉,하부에 트랜지스터가 형성된 반도체 기판상의, 커패시터 하부 전극이 형성될 영역에 홀이 형성된 절연막 패턴을 형성하고 상기 절연막 패턴 전면에 비정질 실리콘층을 형성한다. 이어서 상기 비정질 실리콘층 전면에 HSG 형성 방지층을 형성하고 상기 절연막 패턴 상부에 증착된 상기 비정질 실리콘층 및 상기 HSG 형성 방지층을 제거하여 하부 전극을 분리되게 한다. 이어서 상기 하부 전극들 사이에 노출된 상기 절연막 패턴을 제거하여 상기 하부 전극의 외면을 노출하고 상기 하부 전극의 외부 표면에 HSG 실리콘을 성장시킨다. 이어서 상기 하부 전극을 포함한 반도체 기판 전면에 유전체막 및 상부 전극을 형성한다.

여기서, 상기 HSG 형성 방지층 형성방법은 상기 비정질 실리콘층 상에 플라즈마 처리 또는 질화물 막으로 처리하여 형성하는 것이 바람직하다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로서 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.

본 발명의 특징은, 실린더 구조에서의 HSG 형성에 의한 하부 전극의 면적 증가 효과를 얻는 동시에 TDDB 특성 열화를 최소화 시키기 위하여 HSG 형성 방지층을 이용하여 실린더 구조의 내부 표면에서는 HSG를 성장시키지 않고 실린더 구조의 외부 표면에만 HSG를 성장시키는 것이다.

도 5 내지 도 10은 본 발명의 일 실시예에 따른, 반구형 그레인 커패시터 구조 및 그 형성방법을 설명하기 위하여 도시한 반도체 소자의 단면도이다.

편의상 도 10을 참조하여 본 발명의 실시예에 의한 HSG 커패시터를 먼저 설 명하고, 이어서 도 5 내지 도 10을 참조하여 그 형성방법을 설명하기로 한다.

도 10을 참조하면, HSG 커패시터는 반도체 기판의 트랜지스트(미도시)와 연결되는 하부전극(200)과, 하부전극(200)이 형성된 반도체 기판 상부 전면에 형성된 유전막(180) 및 유전막(180) 상부 전면에 형성된 상부전극(190)을 포함하는 구조이다.

반도체 기판의 트랜지스트(미도시)에 연결되는 HSG 커패시터의 하부전극(200)은 외부 표면의 HSG 실리콘층(170)과 내부 표면의 HSG 형성 방지층(160)을 포함하는 비정질 실리콘층(130)으로 형성되어있는 실린더형의 구조이고, 실린더형 구조의 밑면과 접촉하는 콘택플러그(110)를 통하여 트랜지스트와 연결된다.

HSG 형성 방지층(160)은 비정질 실리콘층(130)의 내부 표면에 플라즈마 처리에 의하여 형성된 막 또는 질화물막으로 되어있다. HSG 형성 방지층(160)은 HSG 형성을 방지함으로써, TDDB 특성 열화를 유발하는 주요 요인을 제거하게 된다.

도 5를 참조하면, 트랜지스터 등의 하부구조(미도시)가 형성된 반도체 기판 상에 층간절연막(100)을 적층하고 식각하여, 반도체 기판의 불순물 영역과 커패시터 하부 전극을 전기적으로 연결하기 위한 콘택홀을 형성한 다음, 여기에 도전성 물질을 적층하고 화학 기계적 연마(Chemical Mechanical Polishing;CMP)나 에치백(etch-back)으로 평탄화하여 콘택 플러그(110)를 형성한다. 이어서, 전면에 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate), BPSG(Boron Phosphorus Silicate Glass), PSG(Phoshporus Silicate Glass) 또는 USG(Undoped Silicate Glass)와 같은 산화막을 적층하고 식각하여 절연막패턴(120)을 형성하여, 하부 전극을 형성할 영역의 콘택 플러그(110)를 노출함으로써 하부 전극을 형성하기 위한 틀을 마련한다.

이어서, 도 6에 도시된 바와 같이, 전극 구조층이 형성된 반도체 기판의 전면에 소정의 두께가 되도록 불순물이 도핑된 비정질 실리콘층(130)을 적층한다.

이어서,도 7에 도시된 바와 같이 비정질 실리콘층(130)의 상부 전면에 HSG가 성장하지 못하도록 HSG 형성 방지층(130)을 형성한다. 플라즈마 처리에 의하여 또는 질화물막 형성에 의하여 HSG 형성 방지층(130)을 형성할 수 있다.

도 7(a)는 플라즈마 처리에 의하여 비정질 실리콘층(130)에 HSG 형성을 억제하는 것으로서 비정질 실리콘층(130) 상부 전면에 플라즈마 처리를 하여 인위적인 손상을 가하는 단계이다. 플라즈마에 의한 손상이 있는 부분은 HSG가 성장하지 못하도록 하는 막(140)을 형성한다. 그러므로 플라즈마처리에 의하여 실린더 구조의 내부 표면에서의 HSG의 성장을 억제할 수 있다. 이러한 인위적인 손상에 의해 비정질 실리콘층 표면은 에너지적 관점에서 매우 불안정한 상태에 있게 되기 때문이다. 플라즈마 가스로는 Ar, H2, Cl2, HBr 및 CHF3 등을 사용할 수 있다.

도 7(b)는 질화물 막(150)을 형성하여 HSG 형성을 억제하는 단계로서, 도 7(a)와 같이 플라즈마 처리에 의하여 HSG 형성을 억제하는 방법 이외에도 비정질 실리콘층(130) 상부 전면에 질화물(nitride)막(150)을 형성하여 HSG 형성을 억제할 수 있다. 질화물 막(150)은 HSG를 성장시키는 단계에서 어닐(anneal)시에 HSG의 성장을 방해하므로 실린더 구조의 내부의 HSG의 성장을 억제하게 된다.

이어서, 도 8과 같이 HSG 형성 방지층(140,150)이 형성된 비정질 실리콘층(130)을 분리된 구조로 만든다. 즉,절연막 패턴(120)의 상부에 형성된 HSG 형성 방지층(140,150) 및 비정질 실리콘층(130)을 화학기계적 연마나 에치백 등의 방법으로 제거한다. 이어서 노출된 절연막 패턴(120)을 콘택 플러그(110)가 노출될 때까지 식각하여 제거한다.

구체적으로 설명하면, 도 7의 상태에서 HSG 형성 방지층(140,150) 및 비정질 실리콘층을 제거할 때 연마재나 식각된 입자 등의 불순물이 실린더 구조의 내부에 부착되는 등의 우려가 있으므로, 단차 도포성이 좋은 물질, 예컨대 HSQ(Hydro Silses Quioxane), SOG(Spin-On Glass), PE-TEOS, BPSG, PSG, USG 등의 산화막(바람직하게는 절연막 패턴(120)과 동일한 물질)로 실린더 구조의 내부를 모두 채운 후, 절연막 패턴(120)의 표면이 노출될 때까지 HSG 형성 방지층(140,150) 및 비정질 실리콘층(130)에 화학기계적 연마를 수행하여 분리한다. 계속해서, 상기 실린더 구조의 내부를 채운 산화막과 노출된 절연막 패턴(120)을 습식식각을 통하여 동시에 제거한다.

한편, 건식식각에 의한 에치백으로 HSG 형성 방지층(140 또는 150) 및 비정질 실리콘층(130)을 제거할 때는, 상기의 산화막이나 실리콘 질화막중에서 비정질 실리콘층(130) 및 절연막 패턴(120)과 식각선택비의 차이가 큰 물질로 실린더 구조의 내부를 모두 채운 후, 절연막 패턴(120)이 노출될 때까지 에치백을 수행하고 이어서 실린더 구조의 내부를 채운 산화막 또는 질화막을 제거한 다음 노출된 절연막 패턴(120)을 제거한다.

이어서, 도 9와 같이 비정질 실리콘층(130)의 외부 표면에 HSG(170)을 형성한다. HSG(170) 성장은 비정질 실리콘이 다결정 실리콘으로 상 변화하는 과정에서 발생하는 특이한 물리적 현상을 이용하여 형성한다. 일반적으로 시딩(seeding)방법이 사용될 수 있다. 시딩방법에 따르면, 먼저 비정질 실리콘이 결정질 실리콘으로 상 변화하도록 하는 온도에서 실란 또는 디실란 가스 중 어느 하나를 증착하여 비정질 실리콘층(130) 표면에 결정질 실리콘 핵을 형성한다. 다음에 결정질 실리콘 핵이 형성된 결과물을 열처리하여 비정질 실리콘이 결정질 실리콘의 핵으로 이동하여 미세한 HSG들을 형성하여 울퉁불퉁한 표면을 갖는 다결정 실리콘으로 상 변화하도록 한다. 상 변화 과정을 통하여 형성된 울퉁불퉁한 표면은 평평한 표면보다 2∼3배 정도 표면적이 증가한다.

이어서, 하부 전극 전면(200)에 유전체막(180) 및 상부 전극(190)을 형성하면 도 10에 도시된 바와 같은 커패시터가 완성된다.

도 11 내지 도 12는 본 발명의 다른 실시예들에 따른 것으로서, 도 10의 일 실시예와 비교할때 하부 전극(200)의 밑면과 콘택 플러그(110)의 일부가 노출된 언더컷이 형성되어 있는 것이 가장 큰 특징이며 이로 인해 하부 전극(200)의 면적이 넓어지게 되어 커패시턴스를 증가시킬 수 있다. 도 11은 언더컷을 생성함으로서 유효면적을 넓힌 것이고, 도12은 언더컷 부분에도 HSG(170)을 성장시켜 커패시턴스를 더 증가시킨 것이다.

상술한 실시예들에서는 분리된 비정질 실리콘층 사이의 공간을 브리지가 발생하지 않는 한도 내에서 확대시킨 후 외부에 HSG 커패시터를 형성하는 것이 바람 직하다.

본 발명은 상기 실시예들의 구조에만 적용되는 것이 아니라 다양한 형태의 실린더형 커패시터 하부 전극에 적용이 가능하다.

이상 상술한 바와 같이 본 발명에 따르면, TDDB 특성상의 열화 현상의 주요 원인이 되는 실린더형 하부 전극의 내부 표면에 HSG의 성장을 억제함으로서 신뢰성 특성의 열화를 방지 할 수 있다. 또한 하부 전극의 외부 표면에 HSG를 성장시켜 하부 전극의 면적을 넓힘으로서 커패시턴스를 증가시킬수 있다.

Claims (6)

1. 내부 표면에는 반구형 그레인 형성 방지층이 형성되어 있고 외부 표면에는 반구형 그레인 실리콘층이 형성되어 있는 실린더형 하부 전극;

   상기 하부 전극 상에 형성된 유전체막; 및

   상기 유전체막 상에 형성된 상부 전극을 포함하는 것을 특징으로 하는 반구형 그레인 커패시터.
2. 제1항에 있어서, 상기 반구형 그레인 형성 방지층은 플라즈마 처리로 형성된 막인 것을 특징으로 하는 반구형 그레인 커패시터.
3. 제1항에 있어서, 상기 반구형 그레인 형성 방지층은 질화물 막인 것을 특징 으로 하는 반구형 그레인 커패시터.
4. 반도체 기판상의 콘택 플러그를 노출시키는 부분에 커패시터 하부 전극 형성을 하도록 절연막 패턴을 형성하는 단계;

   상기 절연막 패턴이 형성된 반도체 기판 전면에 비정질 실리콘층을 형성하는 단계;

   상기 비정질 실리콘층 전면에 반구형 그레인 형성 방지층을 형성하는 단계;

   상기 비정질 실리콘층 및 상기 반구형 그레인 형성 방지층을 패터닝하여 분리된 형상의 비정질 실리콘층을 형성하는 단계;

   상기 분리된 형상의 비정질 실리콘층들 사이의 절연막 패턴을 제거하여 상기 비정질 실리콘층의 외면을 노출하는 단계;

   상기 비정질 실리콘층의 외부 표면에 반구형 그레인 실리콘을 성장시켜 하부전극을 형성하는 단계; 및

   상기 하부 전극을 포함한 반도체 기판 전면에 유전체막 및 상부 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 반구형 그레인 커패시터 형성방법.
5. 제4항에 있어서, 상기 반구형 그레인 형성 방지층 형성단계는 상기 비정질 실리콘층 상에 플라즈마 처리를 하는 것을 특징으로 하는 반구형 그레인 커패시터 형성방법
6. 제5항에 있어서, 상기 반구형 그레인 형성 방지층 형성단계는 상기 비정질 실리콘층 상에 질화물 막을 형성하는 것을 특징으로 하는 반구형 그레인 커패시터 형성방법.

Images